JPH0758762A - データ転送方式 - Google Patents

Abstract

(57)【要約】 【目的】 複数のプロセッサがリングバスを経由して相
互に情報を転送する情報処理システムにおけるデータ転
送方式に関し、情報処理システムの情報転送処理能力の
低下を極力軽減することを目的とする。 【構成】 各プロセッサ（１００）に、他のプロセッサ
（１００）宛の複数の送信情報を、一括して対応するノ
ード装置（２００）に転送し、該ノード装置（２００）
からリングバス（３００）に送出させる複数情報一括送
信手段（１０１）を設け、各ノード装置（２００）に、
リングバス（３００）から到着する複数の受信情報を一
旦蓄積する複数情報蓄積手段（２０１）を設け、各プロ
セッサ（１００）に、ノード装置（２００）に蓄積され
た複数の受信情報を、一括して受信する複数情報一括受
信手段（１０２）を設けることを特徴とするデータ転送
方式。様に構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理システムにお
けるデータ転送方式に関し、特に複数のプロセッサがリ
ングバスを経由して相互に情報を転送する情報処理シス
テムにおけるデータ転送方式に関する。

【０００２】

【従来の技術】図７は本発明の対象となる情報処理シス
テムの一例を示す図であり、図８は従来あるプロセッサ
およびノード装置の一例を示す図であり、図９は図８に
おける情報送信過程の一例を示す図であり、図10は図８
における情報受信過程の一例を示す図である。

【０００３】図７において、複数のプロセッサ（１）
〔個々のプロセッサを（１₀ ）、（１ ₁ ）、（１₂ ）等
と称する、以下同様〕が、それぞれノード装置（２）を
介してリングバス（３）に接続されており、各プロセッ
サ（１）が、それぞれノード装置（２）およびリングバ
ス（３）を経由して相互に情報を転送する。

【０００４】なお各プロセッサ（１）には、それぞれ固
有のアドレス（Ａ）〔各プロセッサを（１₀ ）、
（１₁ ）、（１₂ ）等のアドレスを（Ａ₀ ）、
（Ａ₁ ）、（Ａ₂ ）等と称する〕が付与されている。

【０００５】各プロセッサ（１）は、図８に示される如
く、処理部（１１）、記憶部（１２）およびチャネル制
御部（１３）を具備し、また各ノード装置（２）は、制
御部（２１）、ＤＭＡ制御部（２２）、バッファメモリ
（２３）、インタフェース部（２４）およびリングバス
送受信部（２５）を具備している。

【０００６】処理部（１１）は、プロセッサ（１）の動
作全般を制御する。記憶部（１２）には、送信情報格納
領域（１２１）および受信情報格納領域（１２２）が設
けられており、送信情報格納領域（１２１）には、プロ
セッサ（１）が他のプロセッサ（１）宛に送信を希望す
る送信データ（Ｄ_S ）が格納され、また受信情報格納領
域（１２２）には、他のプロセッサ（１）から自プロセ
ッサ（１）宛に転送された受信データ（Ｄ_R ）が格納さ
れる。

【０００７】チャネル制御部（１３）は、ノード装置
（２）との間の情報送受信を制御する。制御部（２１）
は、ノード装置（２）の動作全般を制御する。

【０００８】ＤＭＡ制御部（２２）は、制御部（２１）
の制御の下に、プロセッサ（１）とノード装置（２）と
の間で送信データ（Ｄ_S ）或いは受信データ（Ｄ_R ）
を、直接記憶アクセス（Ｄirect Ｍemory Ａccess 、以
後ＤＭＡと略称する）形式で転送する。

【０００９】バッファメモリ（２３）には、送信情報格
納領域（２３１）および受信情報格納領域（２３２）が
設けられており、送信情報格納領域（２３１）には、プ
ロセッサ（１）から転送された送信データ（Ｄ_S ）が送
出前に一旦格納され、また受信情報格納領域（２３２）
には、他のプロセッサ（１）からリングバス（３）を経
由して転送された自プロセッサ（１）宛の受信フレーム
（Ｆ_R ）が一旦格納される。

【００１０】インタフェース部（２４）は、プロセッサ
（１）との間の情報送受信を制御し、またリングバス送
受信部（２５）は、リングバス（３）に対する送信フレ
ーム（Ｆ_S ）の送信、並びにリングバス（３）から到着
する受信フレーム（Ｆ_R ）の受信を実行する。

【００１１】図７乃至図９において、プロセッサ
（１₀ ）が、他の二組のプロセッサ（１₁）および（１
₂ ）に対してそれぞれ送信データ（Ｄ_S1）および
（Ｄ_S2）の送信を希望する場合に、最初にプロセッサ
（１₀ ）は、プロセッサ（１₁ ）宛の送信データ
（Ｄ_S1）を作成し、記憶部（１２）内の送信情報格納領
域（１２１）に格納した後、チャネル制御部（１３）を
介して対応するノード装置（２₀ ）に、送信データ（Ｄ
_S1）の送信を指示する送信コマンド（ａ₁ ）を伝達す
る。

【００１２】ノード装置（２₀ ）においては、制御部
（２１）が、プロセッサ（１₀ ）から伝達された送信コ
マンド（ａ₁ ）を、インタフェース部（２４）を介して
受信・解析し、送信情報格納領域（１２１）内に格納さ
れている送信データ（Ｄ_S1）の送信指示と識別すると、
ＤＭＡ制御部（２２）を起動すると共に、ＤＭＡ転送の
開始を通知するＤＭＡ開始（ｂ）を、インタフェース部
（２４）を介してプロセッサ（１₀ ）に伝達する。

【００１３】起動されたＤＭＡ制御部（２２）は、イン
タフェース部（２４）およびチャネル制御部（１３）を
介してプロセッサ（１₀ ）内の送信情報格納領域（１２
１）に格納されている送信データ（Ｄ_S1）を抽出し、バ
ッファメモリ（２３）の送信情報格納領域（２３１）に
転送・格納し、送信データ（Ｄ_S1）を送信情報格納領域
（２３１）に格納し終わると、制御部（２１）に送信デ
ータ（Ｄ_S1）の転送終了を通知する。

【００１４】送信データ（Ｄ_S1）の転送終了通知を受信
した制御部（２１）は、送信情報格納領域（２３１）に
格納されている送信データ（Ｄ_S1）に、リングバス
（３）を経由して転送するに必要な情報〔例えば発アド
レス（ＳＡ）〔＝自ノード装置（２₀ ）のアドレス〕お
よび着アドレス（ＤＡ）〔＝宛先ノード装置（２₁ ）の
アドレス〕等〕、を付加して送信フレーム（Ｆ_S1）を編
集した後、リングバス送受信部（２５）を介してリング
バス（３）に順次送出する。

【００１５】送信フレーム（Ｆ_S1）を送出し終わると、
制御部（２１）は送信データ（Ｄ_S1）の送信終了を通知
する送信終了通知（ｃ₁ ）を、インタフェース部（２
４）を介してプロセッサ（１₀ ）に伝達する。

【００１６】プロセッサ（１₀ ）においては、処理部
（１１）が、ノード装置（２₀ ）から順次伝達されたＤ
ＭＡ開始（ｂ₁ ）および送信終了通知（ｃ₁ ）を受信す
ると、送信データ（Ｄ_S1）が送信し終わったと判定す
る。

【００１７】続いてプロセッサ（１₀ ）は、プロセッサ
（１₂ ）宛の送信データ（Ｄ_S2）を作成し、記憶部（１
２）内の送信情報格納領域（１２１）に格納した後、チ
ャネル制御部（１３）を介して対応するノード装置（２
₀ ）に、送信データ（Ｄ_S2）の送信を指示する送信コマ
ンド（ａ₂ ）を伝達する。

【００１８】以後ノード装置（２₀ ）は、送信データ
（Ｄ_S1）と同様の送信過程で、プロセッサ（１₀ ）にＤ
ＭＡ開始（ｂ₂ ）を返送した後、送信データ（Ｄ_S2）を
送信情報格納領域（１２１）から送信情報格納領域（２
３１）にＤＭＡ転送し、送信フレーム（Ｆ_S2）に編集
し、リングバス（３）に送出した後、プロセッサ
（１₀ ）に対して送信終了通知（ｃ₂ ）を返送する。

【００１９】次に、図７、図８および図10において、プ
ロセッサ（１₁ ）および（１₂ ）からプロセッサ
（１₀ ）に対して受信データ（Ｄ_R1）および（Ｄ_R2）の
転送を希望し、プロセッサ（１₁ ）および（１₂ ）から
プロセッサ（１₀ ）宛の受信データ（Ｄ_R1）および（Ｄ
_R2）をそれぞれ含む受信フレーム（Ｆ_R1）および
（Ｆ_R2）が転送されて来ると、ノード装置（２₀ ）にお
いては、制御部（２１）がリングバス（３）から到着し
た受信フレーム（Ｆ_R1）および（Ｆ_R2）をリングバス送
受信部（２５）を介して受信・解析し、プロセッサ（１
₀ ）宛と識別すると、受信フレーム（Ｆ_R1）および（Ｆ
_R2）からそれぞれ受信データ（Ｄ_R1）および（Ｄ_R2）を
抽出し、受信情報格納領域（２３２）に蓄積した後、プ
ロセッサ（１₀ ）に受信データ（Ｄ_R ）の受信を通知す
る。

【００２０】受信データ（Ｄ_R ）の受信通知を受信した
プロセッサ（１₀ ）は、チャネル制御部（１３）を介し
てノード装置（２₀ ）に、受信データ（Ｄ_R1）の転送を
指示する受信コマンド（ｐ₁ ）を伝達する。

【００２１】ノード装置（２₀ ）においては、制御部
（２１）が、プロセッサ（１₀ ）から伝達された受信コ
マンド（ｐ₁ ）を、インタフェース部（２４）を介して
受信・解析し、受信情報格納領域（２３３）内に格納さ
れている受信データ（Ｄ_R1）の受信指示と識別すると、
ＤＭＡ制御部（２２）を起動すると共に、ＤＭＡ転送の
開始を通知するＤＭＡ開始（ｑ₁ ）を、インタフェース
部（２４）を介してプロセッサ（１₀ ）に伝達する。

【００２２】起動されたＤＭＡ制御部（２２）は、バッ
ファメモリ（２３）内の受信情報格納領域（２３２）に
格納されている受信データ（Ｄ_R1）を抽出し、インタフ
ェース部（２４）およびチャネル制御部（１３）を介し
て記憶部（１２）の受信情報格納領域（１２２）に転送
・格納し、受信データ（Ｄ_R1）を受信情報格納領域（１
２２）に格納し終わると、制御部（２１）に受信データ
（Ｄ_R1）の転送終了を通知する。

【００２３】受信データ（Ｄ_R1）の転送終了通知を受信
した制御部（２１）は、受信データ（Ｄ_R1）の送信終了
を通知する受信終了通知（ｒ₁ ）を、インタフェース部
（２４）を介してプロセッサ（１₀ ）に伝達する。

【００２４】続いてプロセッサ（１₀ ）は、チャネル制
御部（１３）を介してノード装置（２₀ ）に、受信デー
タ（Ｄ_R2）の転送を指示する受信コマンド（ｐ₂ ）を伝
達する。

【００２５】以後ノード装置（２₀ ）は、受信データ
（Ｄ_R1）と同様の受信過程で、プロセッサ（１₀ ）にＤ
ＭＡ開始（ｑ₂ ）を返送した後、受信データ（Ｄ_R2）を
受信情報格納領域（２３２）から受信情報格納領域（１
２２）にＤＭＡ転送した後、プロセッサ（１₀ ）に対し
て受信終了通知（ｒ₂ ）を返送する。

【００２６】

【発明が解決しようとする課題】以上の説明から明らか
な如く、従来ある情報処理システムにおいては、プロセ
ッサ（１₀ ）が送信データ（Ｄ_S1）および（Ｄ_S2）を送
信する度に、ノード装置（２₀ ）が送信コマンド（ａ）
の受信処理から送信終了通知（ｃ）の返送処理迄の一連
のオーバヘッド処理を一々実行しており、またプロセッ
サ（１₀ ）が受信データ（Ｄ_R1）および（Ｄ_R2）を受信
する度に、ノード装置（２₀ ）が受信コマンド（ｐ）の
受信処理から受信終了通知（ｒ）の返送処理迄のオーバ
ヘッド処理を一々実行していた為、ノード装置（２₀ ）
の処理能力が前述のオーバヘッド処理により圧迫され、
当該ノード装置（２₀ ）の情報送受信能力が低下する問
題があった。

【００２７】特に、多数のプロセッサ（１）にそれぞれ
少量のデータを転送する場合には、前述のオーバヘッド
処理に起因する情報送受信能力の低下が著しい。本発明
は、この種の情報処理システムにおける情報転送処理能
力の低下を極力軽減することを目的とする。

【００２８】

【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、１００はプロセッサ、２０
０はノード装置、３００はリングバスであり、本発明の
対象となる情報処理システムを構成する。

【００２９】情報処理システムにおいては、複数のプロ
セッサ（１００）がそれぞれノード装置（２００）を介
してリングバス（３００）に接続され、各プロセッサ
（１００）が各ノード装置（２００）およびリングバス
（３００）を経由して相互に情報を転送する。

【００３０】１０１は、本発明によりプロセッサ（１０
０）に設けられた複数情報一括送信手段である。１０２
は、本発明によりプロセッサ（１００）に設けられた複
数情報一括受信手段である。

【００３１】２０１は、本発明によりノード装置（２０
０）に設けられた複数情報蓄積手段である。

【００３２】

【作用】複数情報一括送信手段（１０１）は、他のプロ
セッサ（１００）宛の複数の送信情報を、一括して対応
するノード装置（２００）に転送し、該ノード装置（２
００）からリングバス（３００）に送出させる。

【００３３】複数情報蓄積手段（２０１）は、リングバ
ス（３００）から到着する複数の受信情報を一旦蓄積す
る。複数情報一括受信手段（１０２）は、ノード装置
（２００）に蓄積された複数の受信情報を、一括して受
信する。

【００３４】なお複数情報一括送信手段（１０１）は、
プロセッサ（１００）内に随時生成される送信情報を一
時蓄積し、蓄積された総ての送信情報を、周期的に一括
してノード装置（２００）に転送することが考慮され
る。

【００３５】また複数情報一括受信手段（１０２）は、
複数情報蓄積手段（２０１）内に蓄積される総ての受信
情報を、周期的に一括してプロセッサ（１）に転送する
ことが考慮される。

【００３６】また複数情報一括送信手段（１０１）は、
一括して送出する送信情報を、直接記憶アクセス形式で
ノード装置（２００）に転送することが考慮される。更
に複数情報一括受信手段（１０２）は、一括して受信す
る受信情報を、直接記憶アクセス形式でノード装置（２
００）から受信することが考慮される。

【００３７】従って、複数の送信情報および複数の受信
情報が、一括してプロセッサとノード装置との間で転送
される為、転送処理に伴うオーバヘッド処理の所要回数
が大幅に減少し、当該情報処理システムの情報転送能力
が大幅に向上する。

【００３８】

【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例によるプロセッサおよびノ
ード装置を示す図であり、図３は本発明の一実施例によ
る送信フレーム構成を示す図であり、図４は本発明の一
実施例による受信フレーム構成を示す図であり、図５は
図２における情報送信過程の一例を示す図であり、図６
は図２における情報受信過程の一例を示す図である。な
お、全図を通じて同一符号は同一対象物を示す。また対
象とする情報処理システムは、図７に示す通りとする。

【００３９】図７においては、図１におけるプロセッサ
（１００）としてプロセッサ（１）が示され、また図１
におけるノード装置（２００）としてノード装置（２）
が示され、更に図１におけるリングバス（３００）とし
てリングバス（３）が示されている。

【００４０】また図２においては、図１における複数情
報一括送信手段（１０１）および複数情報一括受信手段
（１０２）として、周期起動部（１１１）、複数フレー
ム送信制御部（１１２）および複数フレーム受信制御部
（１１３）がプロセッサ（１）内の処理部（１１_a ）に
設けられると共に、受信フレーム編集部（２１１）がノ
ード装置（２_a ）内の制御部（２１_a ）に設けられてお
り、また図１における複数情報蓄積手段（２０１）の役
割を、バッファメモリ（２３_a ）内の受信情報格納領域
（２３４）が果している。

【００４１】図２、図３および図５において、各プロセ
ッサ（１）内の処理部（１１_a ）は、他のプロセッサ宛
の送信データ（Ｄ_S ）を作成する度に、着アドレス（Ｄ
Ａ）を付加して送信情報格納領域（１２３）内に順次格
納して置くが、直ちにリングバス（３）への送信処理は
開始しない。

【００４２】一方処理部（１１_a ）内の周期起動部（１
１１）は、予め定められた周期毎に送信情報格納領域
（１２３）内に格納されている送信データ（Ｄ_S ）を一
括して送信処理させる為に、複数フレーム送信制御部
（１１２）を起動する。

【００４３】起動前の周期内には、それぞれプロセッサ
（１₁ ）、（１₂ ）および（１₃ ）宛の送信データ（Ｄ
_S1）、（Ｄ_S2）および（Ｄ_S3）が、送信情報格納領域
（１２３）に格納されているとする。

【００４４】起動された複数フレーム送信制御部（１１
２）は、最初に送信する送信データ（Ｄ_S1）を送信情報
格納領域（１２３）から抽出すると、発アドレス（Ｓ
Ａ）〔＝自プロセッサ（１₀ ）のアドレス（Ａ₀ ）〕、
着アドレス（ＤＡ）〔＝宛先プロセッサ（１₁ ）のアド
レス（Ａ₁ ）〕、情報長（Ｌ）〔＝送信データ（Ｄ_S1）
のデータ長（Ｌ_S1）〕と共に、単複フレーム情報（Ｓ
Ｍ）、順番情報（ＣＨ）および後続フレーム位置情報
（ＰＴ）を付加し、図３に示される如き送信フレーム
（Ｆ_S1）を編集した後、再び送信情報格納領域（１２
３）に格納する。

【００４５】ここで単複フレーム情報（ＳＭ）は、送信
処理される送信フレーム（Ｆ_S ）が単数〔ＳＭ＝論理
“０”〕であるか複数〔ＳＭ＝論理“１”〕であるかを
示す情報であり、複数フレームを一括送信する場合に
は、最初の送信フレーム（Ｆ_S ）のみに付加される。

【００４６】また順番情報（ＣＨ）は、後続の送信フレ
ーム（Ｆ_S ）が存在するか否かを示す情報であり、例え
ば複数の送信フレーム（Ｆ_S ）を一括して送信する場合
に、最終フレーム以外は後続フレーム有り〔例えばＣＨ
＝論理“１”〕に設定され、複数フレーム一括送信の場
合の最終フレーム、並びに単独フレームは後続フレーム
無し〔例えばＣＨ＝論理“０”〕に設定される。

【００４７】更に後続フレーム位置情報（ＰＴ）は、複
数フレーム一括送信の場合に、後続フレームの送信情報
格納領域（１２３）における格納位置を示す情報であ
る。複数フレーム送信制御部（１１２）は、送信データ
（Ｄ_S1）には順番情報（ＣＨ）〔＝論理“１”〕、単複
フレーム情報（ＳＭ）〔＝論理“１”〕および後続フレ
ーム位置情報（ＰＴ）〔＝送信フレーム（Ｆ_S2）の格納
位置〕を付加して送信フレーム（Ｆ_S1）を編集し、送信
情報格納領域（１２３）に格納する。

【００４８】続いて複数フレーム送信制御部（１１２）
は、二番目に送信する送信データ（Ｄ_S2）を送信情報格
納領域（１２３）から抽出し、発アドレス（ＳＡ）〔＝
（Ａ ₀ ）〕、着アドレス（ＤＡ）〔＝宛先プロセッサ
（１₂ ）のアドレス（Ａ₂ ）〕、情報長（Ｌ）〔＝送信
データ（Ｄ_S2）のデータ長（Ｌ_S2）〕、順番情報（Ｃ
Ｈ）〔＝論理“１”〕および後続フレーム位置情報（Ｐ
Ｔ）〔＝送信フレーム（Ｆ _S3）の格納位置〕を付加して
送信フレーム（Ｆ_S2）を編集し、再び送信情報格納領域
（１２３）に格納する。

【００４９】続いて複数フレーム送信制御部（１１２）
は、最後に送信する送信データ（Ｄ _S3）を送信情報格納
領域（１２３）から抽出し、発アドレス（ＳＡ）〔＝
（Ａ₀）〕、着アドレス（ＤＡ）〔＝宛先プロセッサ
（１₃ ）のアドレス（Ａ₃ ）〕、情報長（Ｌ）〔＝送信
データ（Ｄ_S3）のデータ長（Ｌ_S3）〕および順番情報
（ＣＨ）〔＝論理“０”〕を付加して送信フレーム（Ｆ
_S3）を編集し、再び送信情報格納領域（１２３）に格納
する。

【００５０】以上で、送信情報格納領域（１２３）内に
格納されている総ての送信データ（Ｄ_S1）、（Ｄ_S2）お
よび（Ｄ_S3）を、それぞれ送信フレーム（Ｆ_S1）、（Ｆ
_S2）および（Ｆ_S3）に編集し終わると、次に複数フレー
ム送信制御部（１１２）は、チャネル制御部（１３）を
介して対応するノード装置（２₀ ）に、送信フレーム
（Ｆ_S1）、（Ｆ_S2）および（Ｆ_S3）の一括送信を指示す
る送信コマンド（ａａ）を伝達する。

【００５１】ノード装置（２₀ ）においては、制御部
（２１_a ）が、プロセッサ（１₀ ）から伝達された送信
コマンド（ａａ）を、インタフェース部（２４）を介し
て受信・解析し、送信情報格納領域（１２１）内に格納
されている送信フレーム（Ｆ_S1）等の一括送信指示と識
別すると、ＤＭＡ制御部（２２）を起動すると共に、Ｄ
ＭＡ転送の開始を通知するＤＭＡ開始（ｂｂ）を、イン
タフェース部（２４）を介してプロセッサ（１₀ ）に伝
達する。

【００５２】起動されたＤＭＡ制御部（２２）は、イン
タフェース部（２４）およびチャネル制御部（１３）を
介して記憶部（１２_a ）内の送信情報格納領域（１２
３）に格納されている送信フレーム（Ｆ_S1）を抽出し、
バッファメモリ（２３_a ）の送信情報格納領域（２３
３）に転送・格納する。

【００５３】送信フレーム（Ｆ_S1）を送信情報格納領域
（２３３）に格納し終わると、ＤＭＡ制御部（２２）は
送信フレーム（Ｆ_S1）の単複フレーム情報（ＳＭ）を参
照し、単複フレーム情報（ＳＭ）が論理“１”に設定さ
れていることを識別すると、順番情報（ＣＨ）を参照
し、順番情報（ＣＨ）が論理“１”に設定されているこ
とを識別すると、送信情報格納領域（１２３）内の後続
フレーム位置情報（ＰＴ）により指定される格納領域か
ら送信フレーム（Ｆ_S2）を抽出し、バッファメモリ（２
３_a ）の送信情報格納領域（２３３）に転送・格納す
る。

【００５４】送信フレーム（Ｆ_S2）を送信情報格納領域
（２３３）に格納し終わると、ＤＭＡ制御部（２２）は
送信フレーム（Ｆ_S2）の順番情報（ＣＨ）を参照し、順
番情報（ＣＨ）が論理“１”に設定されていることを識
別すると、送信情報格納領域（１２３）内の後続フレー
ム位置情報（ＰＴ）により指定される格納領域から送信
フレーム（Ｆ_S3）を抽出し、チャネル制御部（１３）お
よびインタフェース部（２４）を介してバッファメモリ
（２３_a ）の送信情報格納領域（２３３）に転送・格納
する。

【００５５】送信フレーム（Ｆ_S3）を送信情報格納領域
（２３３）に格納し終わると、ＤＭＡ制御部（２２）は
送信フレーム（Ｆ_S3）の順番情報（ＣＨ）を参照し、順
番情報（ＣＨ）が論理“０”に設定されていることを識
別すると、制御部（２１_a ）に送信フレーム（Ｆ_S1）、
（Ｆ_S2）および（Ｆ_S3）の一括転送終了を通知する。

【００５６】送信フレーム（Ｆ_S1）、（Ｆ_S2）および
（Ｆ_S3）の一括転送終了通知を受信した制御部（２
１_a ）は、送信情報格納領域（２３３）に格納されてい
る送信フレーム（Ｆ_S1）、（Ｆ_S2）および（Ｆ_S3）を順
次抽出し、リングバス送受信部（２５）を介してリング
バス（３）に順次送出する。

【００５７】送信フレーム（Ｆ_S1）、（Ｆ_S2）および
（Ｆ_S3）を送出し終わると、制御部（２１_a ）は送信コ
マンド（ａａ）により指示された送信フレーム一括送信
処理の終了を通知する送信終了通知（ｃｃ）を、インタ
フェース部（２４）を介してプロセッサ（１₀ ）に伝達
する。

【００５８】プロセッサ（１₀ ）においては、複数フレ
ーム送信制御部（１１２）が、ノード装置（２₀ ）から
伝達されたＤＭＡ開始（ｂｂ）および送信終了通知（ｃ
ｃ）を順次受信すると、送信情報格納領域（１２３）に
格納されていた総ての送信データ〔＝（Ｄ_S1）、
（Ｄ_S2）および（Ｄ_S3）〕を送信し終わったと判定し、
次に周期起動部（１１１）から起動される迄、待機す
る。

【００５９】次に、図２、図４および図６において、ノ
ード装置（２₀ ）内の制御部（２１ _a ）は、他のノード
装置（２）からの受信フレーム（Ｆ_R ）を受信する度
に、バッファメモリ（２３_a ）内の受信情報格納領域
（２３４）内に順次格納して置くが、直ちにプロセッサ
（１）への受信通知は実行しない。

【００６０】なお各受信フレーム（Ｆ_R ）には、受信デ
ータ（Ｄ_R ）に発アドレス（ＳＡ）、送信データ
（Ｄ_S1）および情報長（Ｌ）が付加されているものとす
る。一方プロセッサ（１₀ ）の処理部（１１_a ）内に設
けられている周期起動部（１１１）は、予め定められた
周期毎にノード装置（２₀ ）内の受信情報格納領域（２
３４）内に格納されている受信フレーム（Ｆ_R ）を一括
して受信処理させる為に、複数フレーム受信制御部（１
１３）を起動する。

【００６１】起動前の周期内には、それぞれノード装置
（２₁ ）、（２₂ ）および（２₃ ）からの受信フレーム
（Ｆ_R1）、（Ｆ_R2）および（Ｆ_R3）が、受信情報格納領
域（２３４）に格納されていたとする。

【００６２】起動された複数フレーム受信制御部（１１
３）は、チャネル制御部（１３）を介して対応するノー
ド装置（２₀ ）に、バッファメモリ（２３_a ）内の受信
情報格納領域（２３４）に格納されている総ての受信フ
レーム（Ｆ_R ）の一括受信を指示する受信コマンド（ｐ
ｐ）を伝達する。

【００６３】ノード装置（２₀ ）においては、制御部
（２１_a ）が、プロセッサ（１₀ ）から伝達された受信
コマンド（ｐｐ）を、インタフェース部（２４）を介し
て受信・解析し、バッファメモリ（２３_a ）内の受信情
報格納領域（２３４）に格納されている総ての受信フレ
ーム（Ｆ_R ）の一括受信指示と識別すると、受信フレー
ム編集部（２１１）を起動する。

【００６４】起動された受信フレーム編集部（２１１）
は、受信情報格納領域（２３４）に格納されている総て
の受信フレーム（Ｆ_R1）、（Ｆ_R2）および（Ｆ_R3）を順
次抽出し、それそれ一括受信の最終フレームを示す最終
情報（ＦＩＮ）〔最終フレーム以外の最終情報（ＦＩ
Ｎ）＝論理“０”、最終フレームの最終情報（ＦＩＮ）
＝論理“１”に設定〕を付加した後、連続して再び受信
情報格納領域（２３４）内に格納した後、制御部（２１
_a ）に総ての受信フレーム（Ｆ_R1）、（Ｆ_R2）および
（Ｆ_R3）の編集終了を通知する。

【００６５】起動されたＤＭＡ制御部（２２）は、バッ
ファメモリ（２３_a ）内の受信情報格納領域（２３４）
に先頭に格納されている受信フレーム（Ｆ_R1）を最初に
抽出し、インタフェース部（２４）およびチャネル制御
部（１３）を介して記憶部（１２_a ）の受信情報格納領
域（１２４）に転送・格納する。

【００６６】ＤＭＡ制御部（２２）は、受信フレーム
（Ｆ_R1）に付加されている情報長（Ｌ）〔＝（Ｌ_R1）〕
により受信フレーム（Ｆ_R1）の転送終了を識別し、また
受信フレーム（Ｆ_R1）に付加されている最終情報（ＦＩ
Ｎ）〔＝論理“０”〕により後続フレームの存在を識別
すると、連続して格納されている受信フレーム（Ｆ_R2）
を続いて抽出し、インタフェース部（２４）およびチャ
ネル制御部（１３）を介して記憶部（１２_a ）の受信情
報格納領域（１２４）に転送・格納する。

【００６７】ＤＭＡ制御部（２２）は、受信フレーム
（Ｆ_R2）に付加されている情報長（Ｌ）〔＝（Ｌ_R2）〕
により受信フレーム（Ｆ_R2）の転送終了を識別し、また
受信フレーム（Ｆ_R2）に付加されている最終情報（ＦＩ
Ｎ）〔＝論理“０”〕により後続フレームの存在を識別
すると、連続して格納されている受信フレーム（Ｆ_R3）
を続いて抽出し、インタフェース部（２４）およびチャ
ネル制御部（１３）を介して記憶部（１２_a ）の受信情
報格納領域（１２４）に転送・格納する。

【００６８】ＤＭＡ制御部（２２）は、受信フレーム
（Ｆ_R3）に付加されている情報長（Ｌ）〔＝（Ｌ_R3）〕
により受信フレーム（Ｆ_R3）の転送終了を識別すると、
受信フレーム（Ｆ_R3）に付加されている最終情報（ＦＩ
Ｎ）〔＝論理“１”〕により一括受信の最終フレームと
識別すると、制御部（２１_a ）に総ての受信フレーム
（Ｆ_R1）、（Ｆ_R2）および（Ｆ_R3）の一括転送終了を通
知する。

【００６９】受信フレーム（Ｆ_R1）、（Ｆ_R2）および
（Ｆ_R3）の一括転送終了通知を受信した制御部（２
１_a ）は、総ての受信フレーム（Ｆ_R1）、（Ｆ_R2）およ
び（Ｆ_R3）の一括受信終了を通知する受信終了通知（ｒ
ｒ）を、インタフェース部（２４）を介してプロセッサ
（１₀ ）に伝達する。

【００７０】プロセッサ（１₀ ）においては、複数フレ
ーム受信制御部（１１３）が、ノード装置（２₀ ）から
伝達されたＤＭＡ開始（ｑｑ）および受信終了通知（ｒ
ｒ）を順次受信すると、受信情報格納領域（２３４）内
に格納されていた総ての受信フレーム〔＝（Ｆ_R1）、
（Ｆ_R2）および（Ｆ_R3）〕を受信し終わったと判定し、
次に周期起動部（１１１）から起動される迄、待機す
る。

【００７１】以上の説明から明らかな如く、本実施例に
よれば、プロセッサ（１₀ ）がそれぞれ作成した送信デ
ータ（Ｄ_S1）、（Ｄ_S2）および（Ｄ_S3）は、一定周期の
間、送信情報格納領域（１２３）に格納され、一定周期
が経過すると、複数フレーム送信制御部（１１２）によ
り送信フレーム（Ｆ_S1）、（Ｆ_S2）および（Ｆ_S3）に編
集された後、一回の送信コマンド（ａａ）により一括し
てノード装置（２₀ ）に転送され、ノード装置（２₀ ）
からリングバス（３）に送信される為、ノード装置（２
₀ ）は送信コマンド（ａａ）の受信処理から送信終了通
知（ｃｃ）の返送処理迄の一連のオーバヘット処理を一
回で済ますこととなり、またノード装置（２₀ ）が受信
した受信フレーム（Ｆ_R1）、（Ｆ_R2）および（Ｆ_R3）
は、一定周期の間、受信情報格納領域（２３４）に格納
され、一定周期が経過すると、受信フレーム編集部（２
１１）により編集された後、一回の受信コマンド（ｐ
ｐ）により一括してプロセッサ（１₀ ）に転送される
為、ノード装置（２₀ ）は受信コマンド（ｐｐ）の受信
処理から受信終了通知（ｒｒ）の返送処理迄の一連のオ
ーバヘット処理を一回で済ますこととなる為、各送信フ
レーム（Ｆ_S ）および受信フレーム（Ｆ_R ）毎にオーバ
ヘッド処理を必要としていた従来あるノード装置
（２₀ ）に比して情報送受信能力の低下が大幅に改善さ
れる。

【００７２】なお、図２乃至図６はあく迄本発明の一実
施例に過ぎず、例えば複数情報一括送信手段（１０
１）、複数情報一括受信手段（１０２）および複数情報
蓄積手段（２０１）の構成は図示されるものに限定され
ることは無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。また本発明の対象
となるプロセッサ（１００）およびノード装置（２０
０）は、図示されるプロセッサ（１）およびノード装置
（２）に限定されぬことは言う迄も無い。

【００７３】

【発明の効果】以上、本発明によれば、前記情報処理シ
ステムにおいて、複数の送信情報および複数の受信情報
が、一括してプロセッサとノード装置との間で転送され
る為、オーバヘッド処理の所要回数が大幅に減少し、当
該情報処理システムの情報転送能力が大幅に向上する。

【図面の簡単な説明】

【図１】 本発明の原理を示す図

【図２】 本発明の一実施例によるプロセッサおよびノ
ード装置を示す図

【図３】 本発明の一実施例による送信フレーム構成を
示す図

【図４】 本発明の一実施例による受信フレーム構成を
示す図

【図５】 図２における情報送信過程の一例を示す図

【図６】 図２における情報受信過程の一例を示す図

【図７】 本発明の対象となる情報処理システムの一例
を示す図

【図８】 従来あるプロセッサおよびノード装置の一例
を示す図

【図９】 図８における情報送信過程の一例を示す図

【図10】 図８における情報受信過程の一例を示す図

【符号の説明】

１、１００ プロセッサ ２、２００ ノード装置 ３、３００ リングバス １１、１１_a 処理部 １２、１２_a 記憶部 １３ チャネル制御部 ２１、２１_a 制御部 ２２ ＤＭＡ制御部 ２３、２３_a バッファメモリ ２４ インタフェース部 ２５ リングバス送受信部 １０１ 複数情報一括送信手段 １０２ 複数情報一括受信手段 １１１ 周期起動部 １１２ 複数フレーム送信制御部 １１３ 複数フレーム受信制御部 １２１、１２３、２３１、２３３ 送信情報格納領域 １２２、１２４、２３２、２３４ 受信情報格納領域 ２０１ 複数情報蓄積手段 ２１１ 受信フレーム編集部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサ（１００）を、それぞ
   れノード装置（２００）を介してリングバス（３００）
   に接続し、前記各プロセッサ（１００）が前記各ノード
   装置（２００）および前記リングバス（３００）を経由
   して相互に情報を転送する情報処理システムにおいて、 前記各プロセッサ（１００）に、他のプロセッサ（１０
   ０）宛の複数の送信情報を、一括して対応する前記ノー
   ド装置（２００）に転送し、該ノード装置（２００）か
   ら前記リングバス（３００）に送出させる複数情報一括
   送信手段（１０１）を設け、 前記各ノード装置（２００）に、前記リングバス（３０
   ０）から到着する複数の受信情報を一旦蓄積する複数情
   報蓄積手段（２０１）を設け、 前記各プロセッサ（１００）に、前記ノード装置（２０
   ０）に蓄積された複数の受信情報を、一括して受信する
   複数情報一括受信手段（１０２）を設けることを特徴と
   するデータ転送方式。
2. 【請求項２】 前記複数情報一括送信手段（１０１）
   は、前記プロセッサ（１００）内に随時生成される前記
   送信情報を一時蓄積し、蓄積された総ての前記送信情報
   を、周期的に一括してノード装置（２００）に転送する
   ことを特徴とする請求項１記載のデータ転送方式。
3. 【請求項３】 前記複数情報一括受信手段（１０２）
   は、前記複数情報蓄積手段（２０１）内に蓄積される総
   ての前記受信情報を、周期的に一括してプロセッサ
   （１）に転送することを特徴とする請求項１記載のデー
   タ転送方式。
4. 【請求項４】 前記複数情報一括送信手段（１０１）
   は、一括して送出する前記送信情報を、直接記憶アクセ
   ス形式で前記ノード装置（２００）に転送することを特
   徴とする請求項１記載のデータ転送方式。
5. 【請求項５】 前記複数情報一括受信手段（１０２）
   は、一括して受信する前記受信情報を、直接記憶アクセ
   ス形式で前記ノード装置（２００）から受信することを
   特徴とする請求項１記載のデータ転送方式。