JPH0758567A - レベルコントロール回路および電子ボリューム回路 - Google Patents
レベルコントロール回路および電子ボリューム回路Info
- Publication number
- JPH0758567A JPH0758567A JP20085993A JP20085993A JPH0758567A JP H0758567 A JPH0758567 A JP H0758567A JP 20085993 A JP20085993 A JP 20085993A JP 20085993 A JP20085993 A JP 20085993A JP H0758567 A JPH0758567 A JP H0758567A
- Authority
- JP
- Japan
- Prior art keywords
- attenuator
- voltage
- output
- control circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】デジタル電子ボリュームにおける減衰特性の単
調性を確保する。 【構成】アナログ入力信号のレベルをデジタル値である
ボリュームデータに従ってレベル変換する第１のアッテ
ネータと該第１のアッテネータの出力を伝達する第１の
バッファ回路と該第１のバッファ回路の出力を第１のア
ッテネータと異なる減衰率を有してレベル変換する第２
のアッテネータと該第２のアッテネータの出力を伝達す
る第２のバッファ回路からなり、入力電圧を直流電圧を
入力した場合、出力電圧の符号が入力電圧に対して反転
しないように構成し、レベルコントロール回路および前
記レベルコントロール回路の出力を基準入力電圧により
出力レベルが決定されるＤＡ変換回路の基準入力電圧と
する。
調性を確保する。 【構成】アナログ入力信号のレベルをデジタル値である
ボリュームデータに従ってレベル変換する第１のアッテ
ネータと該第１のアッテネータの出力を伝達する第１の
バッファ回路と該第１のバッファ回路の出力を第１のア
ッテネータと異なる減衰率を有してレベル変換する第２
のアッテネータと該第２のアッテネータの出力を伝達す
る第２のバッファ回路からなり、入力電圧を直流電圧を
入力した場合、出力電圧の符号が入力電圧に対して反転
しないように構成し、レベルコントロール回路および前
記レベルコントロール回路の出力を基準入力電圧により
出力レベルが決定されるＤＡ変換回路の基準入力電圧と
する。
Description
【０００１】
【産業上の利用分野】本発明は、電子楽器等に利用され
る電子ボリュームに関する。
る電子ボリュームに関する。
【０００２】
【従来の技術】従来の電子ボリューム回路の構成を表す
ブロック図を図２に示してその動作を簡単に説明する。
まず、レベルコントロール回路に一定の直流電圧を入力
し、それをボリュームデータに従ってレベル変換した後
ＤＡ変換回路の基準入力電圧ＶREFに入力する。一方Ｄ
Ａ変換回路は、音源であるデジタルデータをアナログ信
号に変換する際の出力レベルはＶREFに与えられる基準
入力電圧により決定されるので、結局レベルコントロー
ル回路に入力されるボリュームデータでアナログ信号レ
ベルをコントロールできることになる。
ブロック図を図２に示してその動作を簡単に説明する。
まず、レベルコントロール回路に一定の直流電圧を入力
し、それをボリュームデータに従ってレベル変換した後
ＤＡ変換回路の基準入力電圧ＶREFに入力する。一方Ｄ
Ａ変換回路は、音源であるデジタルデータをアナログ信
号に変換する際の出力レベルはＶREFに与えられる基準
入力電圧により決定されるので、結局レベルコントロー
ル回路に入力されるボリュームデータでアナログ信号レ
ベルをコントロールできることになる。
【０００３】図３には、従来のレベルコントロール回路
の回路図を示す。図中、抵抗R10、R11、・・・、R18とスイ
ッチSW10、SW11、・・・、SW19でアッテネータ１（以後Ａ
ＴＴ１と表す）を、抵抗R20、R21、R22、R23とスイッチ
SW20、SW21、・・・、SW24でアッテネータ２（以後ＡＴＴ
２と表す）を構成している。ここで、スイッチの制御は
ボリュームデータであるデジタルデータにより行われる
が、このボリュームデータは図示しないデコーダを介し
てそれぞれのアッテネータにおけるスイッチのどれか１
つがＯＮするようなデータに変換されている。全体の動
作を説明すると、まず入力電圧ＶINを前段のアッテネー
タであるＡＴＴ１内の抵抗によって分圧し、任意のレベ
ルをスイッチにより選択してオペアンプ１によるバッフ
ァを介して後段のアッテネータであるＡＴＴ２に伝達し
ている。次に、この電圧をＡＴＴ２内においてＡＴＴ１
と同様の処理を行い、オペアンプ２によるバッファを介
して出力電圧ＶOUTを出力している。
の回路図を示す。図中、抵抗R10、R11、・・・、R18とスイ
ッチSW10、SW11、・・・、SW19でアッテネータ１（以後Ａ
ＴＴ１と表す）を、抵抗R20、R21、R22、R23とスイッチ
SW20、SW21、・・・、SW24でアッテネータ２（以後ＡＴＴ
２と表す）を構成している。ここで、スイッチの制御は
ボリュームデータであるデジタルデータにより行われる
が、このボリュームデータは図示しないデコーダを介し
てそれぞれのアッテネータにおけるスイッチのどれか１
つがＯＮするようなデータに変換されている。全体の動
作を説明すると、まず入力電圧ＶINを前段のアッテネー
タであるＡＴＴ１内の抵抗によって分圧し、任意のレベ
ルをスイッチにより選択してオペアンプ１によるバッフ
ァを介して後段のアッテネータであるＡＴＴ２に伝達し
ている。次に、この電圧をＡＴＴ２内においてＡＴＴ１
と同様の処理を行い、オペアンプ２によるバッファを介
して出力電圧ＶOUTを出力している。
【０００４】このように２つのアッテネータを使用して
いるのは最大減衰量を大きくとり、なおかつ分解能を小
さくとるのに有効なためであって、このことを１つのア
ッテネータで実現しようとすると抵抗とスイッチが多数
必要となる。通常、前段のアッテネータによって大きく
減衰量を操作（粗調）し、後段のアッテネータにおいて
小さい分解能で減衰量を操作（微調）している。図３に
おける入力電圧ＶINと出力電圧ＶOUTの関係を式で表す
と以下のようになる。
いるのは最大減衰量を大きくとり、なおかつ分解能を小
さくとるのに有効なためであって、このことを１つのア
ッテネータで実現しようとすると抵抗とスイッチが多数
必要となる。通常、前段のアッテネータによって大きく
減衰量を操作（粗調）し、後段のアッテネータにおいて
小さい分解能で減衰量を操作（微調）している。図３に
おける入力電圧ＶINと出力電圧ＶOUTの関係を式で表す
と以下のようになる。
【０００５】ＶOUT＝ＶIN・Ｄ1・Ｄ2 （１） ここでＤ1およびＤ2は、それぞれ前段のアッテネータの
減衰率および後段のアッテネータの減衰率で、この例で
はＤ1がＡＴＴ１の減衰率、Ｄ2がＡＴＴ２の減衰率に対
応する。表１に図２のレベルコントロール回路のスイッ
チと減衰量の関係を示す。これは、ＡＴＴ１およびＡＴ
Ｔ２の１ステップの減衰量をそれぞれ−６ｄＢおよび−
１．５ｄＢとし、この組み合わせで０ｄＢから−５２．
５ｄＢの減衰量を−１．５ｄＢずつ３６ステップで減衰
する時のＯＮするスイッチと減衰量との関係を表したも
のである。図中のボリュームコードは０ｄＢをコード
０、−５２．５ｄＢをコード３５として減衰量を０から
３５の数字でコード表現したものである。なお、減衰率
をｄＢ表現した時、減衰量という表し方をしており以後
の説明でも用いるものとする。
減衰率および後段のアッテネータの減衰率で、この例で
はＤ1がＡＴＴ１の減衰率、Ｄ2がＡＴＴ２の減衰率に対
応する。表１に図２のレベルコントロール回路のスイッ
チと減衰量の関係を示す。これは、ＡＴＴ１およびＡＴ
Ｔ２の１ステップの減衰量をそれぞれ−６ｄＢおよび−
１．５ｄＢとし、この組み合わせで０ｄＢから−５２．
５ｄＢの減衰量を−１．５ｄＢずつ３６ステップで減衰
する時のＯＮするスイッチと減衰量との関係を表したも
のである。図中のボリュームコードは０ｄＢをコード
０、−５２．５ｄＢをコード３５として減衰量を０から
３５の数字でコード表現したものである。なお、減衰率
をｄＢ表現した時、減衰量という表し方をしており以後
の説明でも用いるものとする。
【０００６】 表1 従来例でのレヘ゛ルコントロール回路のスイッチと減衰量との関係図ホ゛リューム ATT1 ATT2 ATT1 ATT2 全体の 減衰後コート゛ オン オン による による 減衰量 のレヘ゛ルコート゛ スイッチ スイッチ 減衰量 減衰量 [dB] [dB] [dB] [%] 0 SW10 SW20 0 0 0 100 1 SW10 SW21 0 -1.5 -1.5 84.14 2 SW10 SW22 0 -3.0 -3.0 70.79 3 SW10 SW23 0 -4.5 -4.5 59.57 4 SW11 SW20 -6.0 0 -6.0 50.12 5 SW11 SW21 -6.0 -1.5 -7.5 42.17 6 SW11 SW22 -6.0 -3.0 -9.0 35.48 7 SW11 SW23 -6.0 -4.5 -10.5 29.85 8 SW12 SW20 -12.0 0 -12.0 25.11 9 SW12 SW21 -12.0 -1.5 -13.5 21.13 10 SW12 SW22 -12.0 -3.0 -15.0 17.78 11 SW12 SW23 -12.0 -4.5 -16.5 14.96 12 SW13 SW20 -18.0 0 -18.0 12.59 13 SW13 SW21 -18.0 -1.5 -19.5 10.59 14 SW13 SW22 -18.0 -3.0 -21.0 8.91 15 SW13 SW23 -18.0 -4.5 -22.5 7.50 16 SW14 SW20 -24.0 0 -24.0 6.31 17 SW14 SW21 -24.0 -1.5 -25.5 5.31 18 SW14 SW22 -24.0 -3.0 -27.0 4.47 19 SW14 SW23 -24.0 -4.5 -28.5 3.76 20 SW15 SW20 -30.0 0 -30.0 3.16 21 SW15 SW21 -30.0 -1.5 -31.5 2.66 22 SW15 SW22 -30.0 -3.0 -33.0 2.24 23 SW15 SW23 -30.0 -4.5 -34.5 1.88 24 SW16 SW20 -36.0 0 -36.0 1.58 25 SW16 SW21 -36.0 -1.5 -37.5 1.33 26 SW16 SW22 -36.0 -3.0 -39.0 1.12 27 SW16 SW23 -36.0 -4.5 -40.5 0.94 28 SW17 SW20 -42.0 0 -42.0 0.79 29 SW17 SW21 -42.0 -1.5 -43.5 0.67 30 SW17 SW22 -42.0 -3.0 -45.0 0.56 31 SW17 SW23 -42.0 -4.5 -46.5 0.47 32 SW18 SW20 -48.0 0 -48.0 0.40 33 SW18 SW21 -48.0 -1.5 -49.5 0.33 34 SW18 SW22 -48.0 -3.0 -51.0 0.28 35 SW18 SW23 -48.0 -4.5 -52.5 0.24
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来例においてはバッファを構成するオペアンプに直流オ
フセット電圧が存在する。今、オペアンプ１およびオペ
アンプ２のオフセット電圧をそれぞれＶOF1およびＶOF2
とした時、式（１）は次式のようになる。
来例においてはバッファを構成するオペアンプに直流オ
フセット電圧が存在する。今、オペアンプ１およびオペ
アンプ２のオフセット電圧をそれぞれＶOF1およびＶOF2
とした時、式（１）は次式のようになる。
【０００８】 ＶOUT＝｛ＶIN・Ｄ1＋ＶOF1｝・Ｄ2＋ＶOF2 式（２） ＝ＶIN・Ｄ1・Ｄ2＋ＶOF1・Ｄ2＋ＶOF2 式中２段目の第２項および第３項で表されるオフセット
電圧による項の内、第２項はオペアンプ１のオフセット
電圧ＶOF1が後段のアッテネータであるＡＴＴ２により
減衰させられたものであるが、従来例においてはＡＴＴ
２は微調用であるため、表１で言えば減衰量が０ｄＢか
ら−４．５ｄＢと小さいためにＶOF1はあまり減衰され
ない。従って、ＶOF1とＶOF2の符号が同じであった場合
は全体として大きなオフセット量となり、本来有効な出
力電圧である第１項が小さくなった場合、出力電圧に占
めるオフセット電圧の割合が大きくなる。このことは、
レベルコントロール回路を単体で用い、入力に交流電圧
を与えて出力電圧の振幅値を対象とするような場合は、
出力に直流カットコンデンサを入れることでオフセット
電圧の影響を回避できる。
電圧による項の内、第２項はオペアンプ１のオフセット
電圧ＶOF1が後段のアッテネータであるＡＴＴ２により
減衰させられたものであるが、従来例においてはＡＴＴ
２は微調用であるため、表１で言えば減衰量が０ｄＢか
ら−４．５ｄＢと小さいためにＶOF1はあまり減衰され
ない。従って、ＶOF1とＶOF2の符号が同じであった場合
は全体として大きなオフセット量となり、本来有効な出
力電圧である第１項が小さくなった場合、出力電圧に占
めるオフセット電圧の割合が大きくなる。このことは、
レベルコントロール回路を単体で用い、入力に交流電圧
を与えて出力電圧の振幅値を対象とするような場合は、
出力に直流カットコンデンサを入れることでオフセット
電圧の影響を回避できる。
【０００９】しかし、図２の電子ボリューム回路のよう
に直流電圧を与えてその出力をＤＡ変換回路の基準入力
電圧源として使用した場合、ＤＡ変換回路の変換出力が
基準入力電圧ＶREFのＧＮＤレベルに対する絶対値によ
って決定してしまう。たとえばレベルコントロール回路
の入力をＧＮＤレベルに対して正電圧を与え、その電圧
をボリュームデータの変更によって減衰させていった場
合、レベルコントロール回路の出力の減少とともにＤＡ
変換回路の変換出力も減少するが、レベルコントロール
回路の出力がマイナス側になるとＤＡ変換回路の変換出
力の位相が反転して逆に振幅値が増大する。従って、オ
フセット電圧がＧＮＤレベルに対して負の値をもってい
るとこのマイナスのオフセット電圧の影響によりある減
衰量を境にレベルコントロール回路の出力符号がＧＮＤ
レベルに対し反転する場合があり、減衰量を大きくして
いってもレベルコントロール回路の出力がマイナスに反
転する減衰量を境に逆にＤＡ変換回路の変換出力が増大
し、結果として電子ボリューム全体の減衰特性の単調性
が確保されなくなる。
に直流電圧を与えてその出力をＤＡ変換回路の基準入力
電圧源として使用した場合、ＤＡ変換回路の変換出力が
基準入力電圧ＶREFのＧＮＤレベルに対する絶対値によ
って決定してしまう。たとえばレベルコントロール回路
の入力をＧＮＤレベルに対して正電圧を与え、その電圧
をボリュームデータの変更によって減衰させていった場
合、レベルコントロール回路の出力の減少とともにＤＡ
変換回路の変換出力も減少するが、レベルコントロール
回路の出力がマイナス側になるとＤＡ変換回路の変換出
力の位相が反転して逆に振幅値が増大する。従って、オ
フセット電圧がＧＮＤレベルに対して負の値をもってい
るとこのマイナスのオフセット電圧の影響によりある減
衰量を境にレベルコントロール回路の出力符号がＧＮＤ
レベルに対し反転する場合があり、減衰量を大きくして
いってもレベルコントロール回路の出力がマイナスに反
転する減衰量を境に逆にＤＡ変換回路の変換出力が増大
し、結果として電子ボリューム全体の減衰特性の単調性
が確保されなくなる。
【００１０】本発明は上記の課題を解決し、レベルコン
トロール回路の入力電圧を直流とした場合、その出力電
圧に加わるオペアンプのオフセット電圧による影響を低
減するようにして電子ボリューム回路の減衰特性の単調
性を確保することを目的とする。
トロール回路の入力電圧を直流とした場合、その出力電
圧に加わるオペアンプのオフセット電圧による影響を低
減するようにして電子ボリューム回路の減衰特性の単調
性を確保することを目的とする。
【００１１】
【課題を解決するための手段】本発明のレベルコントロ
ール回路及び電子ボリューム回路は、下記の手段をと
る。
ール回路及び電子ボリューム回路は、下記の手段をと
る。
【００１２】アナログ入力信号のレベルをデジタル値で
あるボリュームデータに従ってレベル変換する第１のア
ッテネータと該第１のアッテネータの出力を伝達する第
１のバッファ回路と該第１のバッファ回路の出力を第１
のアッテネータと異なる減衰率を有してレベル変換する
第２のアッテネータと該第２のアッテネータの出力を伝
達する第２のバッファ回路からなる構成において、第２
のアッテネータが第１のアッテネータに対して大きい最
大減衰率を有するレベルコントロール回路、あるいは、
第１のアッテネータの減衰率がＤ1、第２のアッテネー
タの減衰率がＤ2、第１のバッファ回路の出力直流オフ
セット電圧がＶOF1、第２のバッファ回路の出力直流オ
フセット電圧がＶOF2である時、接地レベルに対して正
の直流電圧ＶINを入力に与えた場合に、次式 ＶIN・Ｄ1・Ｄ2≧−（ＶOF1・Ｄ2＋ＶOF2） を満足し、接地レベルに対して負の直流電圧ＶINを入力
に与えた場合に、次式 ＶIN・Ｄ1・Ｄ2≦−（ＶOF1・Ｄ2＋ＶOF2） を満足するような第１のアッテネータおよび第２のアッ
テネータを有するレベルコントロール回路あるいは、第
１のアッテネータの減衰率がＤ1、第２のアッテネータ
の減衰率がＤ2、第１のバッファ回路の出力直流オフセ
ット電圧がＶOF1、第２のバッファ回路の出力直流オフ
セット電圧がＶOF2である時、接地レベルに対して正の
直流電圧ＶINを入力に与えた場合に、次式 ＶIN・Ｄ1・Ｄ2≧−（ＶOF1・Ｄ2＋ＶOF2） を満足し、接地レベルに対して負の直流電圧ＶINを入力
に与えた場合に、次式 ＶIN・Ｄ1・Ｄ2≦−（ＶOF1・Ｄ2＋ＶOF2） を満足するように入力電圧ＶINを与えるレベルコントロ
ール回路、あるいは、電源電圧まで出力できるオペアン
プによるバッファ回路を用い、入力にオペアンプの電源
電圧と等しい直流電圧を与えることを特徴とするレベル
コントロール回路、上記それぞれのレベルコントロール
回路の出力を基準入力電圧により出力レベルが決定され
るＤＡ変換回路の基準入力電圧とする電子ボリューム回
路。
あるボリュームデータに従ってレベル変換する第１のア
ッテネータと該第１のアッテネータの出力を伝達する第
１のバッファ回路と該第１のバッファ回路の出力を第１
のアッテネータと異なる減衰率を有してレベル変換する
第２のアッテネータと該第２のアッテネータの出力を伝
達する第２のバッファ回路からなる構成において、第２
のアッテネータが第１のアッテネータに対して大きい最
大減衰率を有するレベルコントロール回路、あるいは、
第１のアッテネータの減衰率がＤ1、第２のアッテネー
タの減衰率がＤ2、第１のバッファ回路の出力直流オフ
セット電圧がＶOF1、第２のバッファ回路の出力直流オ
フセット電圧がＶOF2である時、接地レベルに対して正
の直流電圧ＶINを入力に与えた場合に、次式 ＶIN・Ｄ1・Ｄ2≧−（ＶOF1・Ｄ2＋ＶOF2） を満足し、接地レベルに対して負の直流電圧ＶINを入力
に与えた場合に、次式 ＶIN・Ｄ1・Ｄ2≦−（ＶOF1・Ｄ2＋ＶOF2） を満足するような第１のアッテネータおよび第２のアッ
テネータを有するレベルコントロール回路あるいは、第
１のアッテネータの減衰率がＤ1、第２のアッテネータ
の減衰率がＤ2、第１のバッファ回路の出力直流オフセ
ット電圧がＶOF1、第２のバッファ回路の出力直流オフ
セット電圧がＶOF2である時、接地レベルに対して正の
直流電圧ＶINを入力に与えた場合に、次式 ＶIN・Ｄ1・Ｄ2≧−（ＶOF1・Ｄ2＋ＶOF2） を満足し、接地レベルに対して負の直流電圧ＶINを入力
に与えた場合に、次式 ＶIN・Ｄ1・Ｄ2≦−（ＶOF1・Ｄ2＋ＶOF2） を満足するように入力電圧ＶINを与えるレベルコントロ
ール回路、あるいは、電源電圧まで出力できるオペアン
プによるバッファ回路を用い、入力にオペアンプの電源
電圧と等しい直流電圧を与えることを特徴とするレベル
コントロール回路、上記それぞれのレベルコントロール
回路の出力を基準入力電圧により出力レベルが決定され
るＤＡ変換回路の基準入力電圧とする電子ボリューム回
路。
【００１３】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。図１は、本発明によるレベルコントロール回路
のブロック図である。また、電子ボリューム回路の構成
方法については従来例に示した図２の電子ボリューム回
路と同様であるが、ここでのレベルコントロール回路は
図１に示す回路を使用する。図１中のＡＴＴ１およびＡ
ＴＴ２は、従来例の図３に示すレベルコントロール回路
中のＡＴＴ１およびＡＴＴ２と同じアッテネータを使用
しているが、本発明では前段のアッテネータにＡＴＴ２
を、後段のアッテネータにＡＴＴ１を配した構成となっ
ている。このため図１の各スイッチと全体の減衰量との
関係は従来例のそれを示した表１と全く同様であるが、
アッテネータの順番が異なるために各オペアンプのオフ
セット電圧を考慮して表現した入力電圧ＶINと出力電圧
ＶOUTの関係式（２）における第２項ＶOF1・Ｄ2が従来例
と異なる。つまり、実施例のＤ2はＡＴＴ１によるもの
で、従来例のＤ2はＡＴＴ２によるものであることか
ら、減衰量を大きくしていった場合にＡＴＴ１の最大減
衰量がＡＴＴ２のそれに比べて大きいために、ＶOF1・Ｄ
1が従来例に比べて小さくなり、出力電圧が受けるオフ
セット電圧の影響が減少する。また、本実施例では、バ
ッファ回路を構成するオペアンプに電源電圧まで出力で
きるオペアンプを使用し、入力電圧ＶINにオペアンプの
電源電圧を与える構成をとっている。これは、式（２）
中の本来の有効項である第１項ＶIN・D1・Ｄ2を大きくす
ることで出力電圧に占めるオフセット電圧の割合を減少
させ、減衰量を大きくしていった場合のオフセットの影
響を軽減するものである。なお、電源電圧まで出力でき
るオペアンプに関しては、たとえばＲＯＵＢＩＫ ＧＲ
ＥＧＯＲＩＡＮ、ＧＡＢＯＲＲ Ｃ．ＴＥＭＥＳ著ＡＮ
ＡＬＯＧ ＭＯＳ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵ
ＩＴＳ ＦＯＲ ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ
のＦＩＧＵＲＥ４．５９に示すように出力トランジスタ
をＢ級プッシュプル構成にして出力範囲を拡大する手法
をとることで実現できる。
明する。図１は、本発明によるレベルコントロール回路
のブロック図である。また、電子ボリューム回路の構成
方法については従来例に示した図２の電子ボリューム回
路と同様であるが、ここでのレベルコントロール回路は
図１に示す回路を使用する。図１中のＡＴＴ１およびＡ
ＴＴ２は、従来例の図３に示すレベルコントロール回路
中のＡＴＴ１およびＡＴＴ２と同じアッテネータを使用
しているが、本発明では前段のアッテネータにＡＴＴ２
を、後段のアッテネータにＡＴＴ１を配した構成となっ
ている。このため図１の各スイッチと全体の減衰量との
関係は従来例のそれを示した表１と全く同様であるが、
アッテネータの順番が異なるために各オペアンプのオフ
セット電圧を考慮して表現した入力電圧ＶINと出力電圧
ＶOUTの関係式（２）における第２項ＶOF1・Ｄ2が従来例
と異なる。つまり、実施例のＤ2はＡＴＴ１によるもの
で、従来例のＤ2はＡＴＴ２によるものであることか
ら、減衰量を大きくしていった場合にＡＴＴ１の最大減
衰量がＡＴＴ２のそれに比べて大きいために、ＶOF1・Ｄ
1が従来例に比べて小さくなり、出力電圧が受けるオフ
セット電圧の影響が減少する。また、本実施例では、バ
ッファ回路を構成するオペアンプに電源電圧まで出力で
きるオペアンプを使用し、入力電圧ＶINにオペアンプの
電源電圧を与える構成をとっている。これは、式（２）
中の本来の有効項である第１項ＶIN・D1・Ｄ2を大きくす
ることで出力電圧に占めるオフセット電圧の割合を減少
させ、減衰量を大きくしていった場合のオフセットの影
響を軽減するものである。なお、電源電圧まで出力でき
るオペアンプに関しては、たとえばＲＯＵＢＩＫ ＧＲ
ＥＧＯＲＩＡＮ、ＧＡＢＯＲＲ Ｃ．ＴＥＭＥＳ著ＡＮ
ＡＬＯＧ ＭＯＳ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵ
ＩＴＳ ＦＯＲ ＳＩＧＮＡＬ ＰＲＯＣＥＳＳＩＮＧ
のＦＩＧＵＲＥ４．５９に示すように出力トランジスタ
をＢ級プッシュプル構成にして出力範囲を拡大する手法
をとることで実現できる。
【００１４】図４にレベルコントロール回路の減衰特性
を示す。これは、オペアンプ１およびオペアンプ２のオ
フセット電圧を−５ｍＶ、電源電圧ＶＤＤを５Ｖ、ＶＳ
Ｓを０Ｖ、ＧＮＤを２．５Ｖとし、入力に直流電圧を与
えたときの減衰特性で、横軸にボリュームコードを、縦
軸にレベルコントロール回路の出力電圧をとったもので
ある。なお、ここでのボリュームコードと減衰量の関係
は、表１に示したものと同じである。図中、１４Ａは図
３に示した従来例のレベルコントロール回路の入力電圧
ＶINにＧＮＤレベルに対して＋１．２５Ｖの直流電圧を
与えた場合の特性で、１５Ａは図１に示した本実施例の
レベルコントロール回路の入力電圧ＶINにＧＮＤレベル
に対して＋１．２５Ｖの直流電圧を与えた（図３の従来
例に対してアッテネータの入れ換えのみ）場合の特性
で、１６Ａは、従来例のレベルコントロール回路の入力
電圧ＶINにＧＮＤレベルに対して＋２．５Ｖの直流電圧
を与えた場合の特性で、１７Ａが本実施例（図３の実施
例に対してアッテネータを入れ換えるとともに入力電圧
を＋２．５Ｖとした）の特性である。
を示す。これは、オペアンプ１およびオペアンプ２のオ
フセット電圧を−５ｍＶ、電源電圧ＶＤＤを５Ｖ、ＶＳ
Ｓを０Ｖ、ＧＮＤを２．５Ｖとし、入力に直流電圧を与
えたときの減衰特性で、横軸にボリュームコードを、縦
軸にレベルコントロール回路の出力電圧をとったもので
ある。なお、ここでのボリュームコードと減衰量の関係
は、表１に示したものと同じである。図中、１４Ａは図
３に示した従来例のレベルコントロール回路の入力電圧
ＶINにＧＮＤレベルに対して＋１．２５Ｖの直流電圧を
与えた場合の特性で、１５Ａは図１に示した本実施例の
レベルコントロール回路の入力電圧ＶINにＧＮＤレベル
に対して＋１．２５Ｖの直流電圧を与えた（図３の従来
例に対してアッテネータの入れ換えのみ）場合の特性
で、１６Ａは、従来例のレベルコントロール回路の入力
電圧ＶINにＧＮＤレベルに対して＋２．５Ｖの直流電圧
を与えた場合の特性で、１７Ａが本実施例（図３の実施
例に対してアッテネータを入れ換えるとともに入力電圧
を＋２．５Ｖとした）の特性である。
【００１５】図２に示すように電子ボリューム回路を構
成し、レベルコントロール回路の入力電圧にＧＮＤレベ
ルに対して正の入力電圧ＶINを与えた場合は、従来例の
課題の箇所でも述べたように、レベルコントロール回路
の出力電圧ＶOUTがＧＮＤレベルに対して負にならない
範囲が電子ボリュームの単調性が確保される範囲、式で
表現すれば式（２）のＶOUTが負にならない、つまり次
式 ＶIN・Ｄ1・Ｄ2≧−（ＶOF1・Ｄ2＋ＶOF2） が満足される減衰コードまで単調性が確保される。図４
によるとＧＮＤレベルに対して負とならない最大減衰量
はコード表現で、特性１４Ａがコード２８、特性１５Ａ
がコード３１、特性１６Ａがコード３２、特性１７Ａが
最終コードであるコード３５なので、特性１４Ａと特性
１５Ａとの比較からアッテネータの入れ換えによって３
コード、特性１４Ａと特性１６Ａとの比較から入力電圧
をＶＤＤにすることによって４コード、特性１４Ａと特
性１７Ａの比較からアッテネータの入れ換えおよび入力
電圧をＶＤＤにすることによって７コードの改善がみら
れる。
成し、レベルコントロール回路の入力電圧にＧＮＤレベ
ルに対して正の入力電圧ＶINを与えた場合は、従来例の
課題の箇所でも述べたように、レベルコントロール回路
の出力電圧ＶOUTがＧＮＤレベルに対して負にならない
範囲が電子ボリュームの単調性が確保される範囲、式で
表現すれば式（２）のＶOUTが負にならない、つまり次
式 ＶIN・Ｄ1・Ｄ2≧−（ＶOF1・Ｄ2＋ＶOF2） が満足される減衰コードまで単調性が確保される。図４
によるとＧＮＤレベルに対して負とならない最大減衰量
はコード表現で、特性１４Ａがコード２８、特性１５Ａ
がコード３１、特性１６Ａがコード３２、特性１７Ａが
最終コードであるコード３５なので、特性１４Ａと特性
１５Ａとの比較からアッテネータの入れ換えによって３
コード、特性１４Ａと特性１６Ａとの比較から入力電圧
をＶＤＤにすることによって４コード、特性１４Ａと特
性１７Ａの比較からアッテネータの入れ換えおよび入力
電圧をＶＤＤにすることによって７コードの改善がみら
れる。
【００１６】次にＤＡ変換回路について、図５に回路図
を示して動作を説明する。図中、ａn-1やａnなどの各抵
抗接続点からそれぞれ下を見た抵抗は、スイッチが左側
に倒れていてもオペアンプ３のイマジナリーショートに
より＋端子と−端子は仮想的に同一電位であるため、右
側に倒れた場合と同じになる。今、右端の抵抗接続点ａ
nに左端から電流Ｉn-1が流れ込むと、ａnの下側の抵抗
２Ｒと右側の合成抵抗Ｒ＋Ｒ＝２Ｒが等しいためＩn´=
Ｉn=Ｉn-1／２となる。また、抵抗接続点ａn-1に左端か
ら電流Ｉn-2が流れ込むと、ａn-1の下側の抵抗２Ｒと右
側のＲおよびａn以降の並列合成抵抗とからなる合成抵
抗Ｒ＋｛２Ｒ‖（Ｒ＋Ｒ）｝＝２Ｒ（‖は並列合成を表
す）が等しいためＩn-1´=Ｉn-1=Ｉn-2／２となる。こ
の考え方が全ての電流分岐点において適応でき、スイッ
チ９に流れる電流は左から順にＩ0／２、Ｉ0／４、Ｉ0
／８、・・・、Ｉ0／２nとなり、２進の重み付けされた
電流が得られる。この場合スイッチがＯＮ（左側の接点
に接続）の時、各スイッチを流れる電流はオペアンプ３
に電流加算され抵抗１１により電圧に変換されてアナロ
グ出力となる。ＯＦＦ（右側の接点に接続）の時はＯＮ
の時と同量の電流がスイッチに流れるが、オペアンプ側
には流入しないため変換されない。今、これらのスイッ
チの状態を制御するデジタルデータを図のようにＤ0、
Ｄ1、・・・、Ｄn-1とするとＤＡ変換された出力電圧Ｖ
OUTは、 ＶOUT＝−（ＶREF/Ｒ）・Ｒ・（Ｄ0/２0+Ｄ1/２1+・・・+Ｄn-1/２n） ＝−ＶREF（Ｄ0/２0+Ｄ1/２1+・・・+Ｄn-1/２n） 式（３） となる。但し、Ｄ1、Ｄ2、・・・、ＤnはスイッチＯＮ
のとき１で、スイッチＯＦＦのとき０である。この式か
らわかるように出力電圧ＶOUTは基準入力であるＶR EFに
与えられる直流電圧により決定される。
を示して動作を説明する。図中、ａn-1やａnなどの各抵
抗接続点からそれぞれ下を見た抵抗は、スイッチが左側
に倒れていてもオペアンプ３のイマジナリーショートに
より＋端子と−端子は仮想的に同一電位であるため、右
側に倒れた場合と同じになる。今、右端の抵抗接続点ａ
nに左端から電流Ｉn-1が流れ込むと、ａnの下側の抵抗
２Ｒと右側の合成抵抗Ｒ＋Ｒ＝２Ｒが等しいためＩn´=
Ｉn=Ｉn-1／２となる。また、抵抗接続点ａn-1に左端か
ら電流Ｉn-2が流れ込むと、ａn-1の下側の抵抗２Ｒと右
側のＲおよびａn以降の並列合成抵抗とからなる合成抵
抗Ｒ＋｛２Ｒ‖（Ｒ＋Ｒ）｝＝２Ｒ（‖は並列合成を表
す）が等しいためＩn-1´=Ｉn-1=Ｉn-2／２となる。こ
の考え方が全ての電流分岐点において適応でき、スイッ
チ９に流れる電流は左から順にＩ0／２、Ｉ0／４、Ｉ0
／８、・・・、Ｉ0／２nとなり、２進の重み付けされた
電流が得られる。この場合スイッチがＯＮ（左側の接点
に接続）の時、各スイッチを流れる電流はオペアンプ３
に電流加算され抵抗１１により電圧に変換されてアナロ
グ出力となる。ＯＦＦ（右側の接点に接続）の時はＯＮ
の時と同量の電流がスイッチに流れるが、オペアンプ側
には流入しないため変換されない。今、これらのスイッ
チの状態を制御するデジタルデータを図のようにＤ0、
Ｄ1、・・・、Ｄn-1とするとＤＡ変換された出力電圧Ｖ
OUTは、 ＶOUT＝−（ＶREF/Ｒ）・Ｒ・（Ｄ0/２0+Ｄ1/２1+・・・+Ｄn-1/２n） ＝−ＶREF（Ｄ0/２0+Ｄ1/２1+・・・+Ｄn-1/２n） 式（３） となる。但し、Ｄ1、Ｄ2、・・・、ＤnはスイッチＯＮ
のとき１で、スイッチＯＦＦのとき０である。この式か
らわかるように出力電圧ＶOUTは基準入力であるＶR EFに
与えられる直流電圧により決定される。
【００１７】以上のようなレベルコントロール回路およ
びＤＡ変換回路からなる電子ボリューム回路において、
ＤＡ変換回路の基準入力ＶREFにレベルコントロール回
路の出力を与えることでレベルコントロール回路に与え
られるボリュームデータで電子ボリューム回路の最終出
力であるアナログ信号の信号レベルをコントロールした
特性を図６に示す。これは、図４に示したレベルコント
ロール回路の減衰特性に対して電子ボリューム回路の最
終出力であるＤＡ変換回路の出力振幅の変化の様子を表
したものである。図中の変化特性は、それぞれ図４の１
４Ａ、１５Ａ、１６Ａ、１７Ａの減衰特性を有するレベ
ルコントロール回路とＤＡ変換回路とで構成した電子ボ
リューム回路の減衰量に対する変化特性であり、図４の
１４Ａ、１５Ａ、１６Ａ、１７Ａがこの順序で図６の１
４Ｂ、１５Ｂ、１６Ｂ、１７Ｂに対応している。但し、
この特性は簡略化したもので細部の変化は考慮せず、図
４の減衰特性の出力電圧がＧＮＤレベルに対して負にな
るかどうかに着目しており、出力振幅も絶対値を表すも
のではない。この図においては、図４の減衰特性におい
てレベルコントロール回路の出力電圧が負になるコー
ド、特性１４Ａにおいてはコード２９、特性１５Ａにお
いてはコード３２、特性１６Ａにおいてはコード３３か
ら電子ボリュームの単調性がくずれて逆に増加すること
を特性１４Ｂ、特性１５Ｂ、特性１６Ｂで示している。
また、図４における特性１７Ａに対応する特性１７Ｂが
示すように、レベルコントロール回路の出力が減衰量に
応じてＶＤＤからＧＮＤの間を単調的に減少する本実施
例の場合では電子ボリュームの単調性が確保されている
ことを示している。このようにレベルコントロール回路
の出力電圧の位相がその入力に対して反転しないように
することで電子ボリュームの単調性を確保することがで
きる。なお、本実施例におけるレベルコントロール回路
はアッテネータを２つ用いた構成であるが、アッテネー
タを多数用いた場合の構成も考えられる。この場合は、
アッテネータの増加に伴ってバッファ回路が増加し、バ
ッファ回路を構成するオペアンプのオフセット電圧の影
響も増大するが、最終段のアッテネータを最大減衰量の
大きいアッテネータとすることで本実施例に示したよう
な効果を得ることができる。
びＤＡ変換回路からなる電子ボリューム回路において、
ＤＡ変換回路の基準入力ＶREFにレベルコントロール回
路の出力を与えることでレベルコントロール回路に与え
られるボリュームデータで電子ボリューム回路の最終出
力であるアナログ信号の信号レベルをコントロールした
特性を図６に示す。これは、図４に示したレベルコント
ロール回路の減衰特性に対して電子ボリューム回路の最
終出力であるＤＡ変換回路の出力振幅の変化の様子を表
したものである。図中の変化特性は、それぞれ図４の１
４Ａ、１５Ａ、１６Ａ、１７Ａの減衰特性を有するレベ
ルコントロール回路とＤＡ変換回路とで構成した電子ボ
リューム回路の減衰量に対する変化特性であり、図４の
１４Ａ、１５Ａ、１６Ａ、１７Ａがこの順序で図６の１
４Ｂ、１５Ｂ、１６Ｂ、１７Ｂに対応している。但し、
この特性は簡略化したもので細部の変化は考慮せず、図
４の減衰特性の出力電圧がＧＮＤレベルに対して負にな
るかどうかに着目しており、出力振幅も絶対値を表すも
のではない。この図においては、図４の減衰特性におい
てレベルコントロール回路の出力電圧が負になるコー
ド、特性１４Ａにおいてはコード２９、特性１５Ａにお
いてはコード３２、特性１６Ａにおいてはコード３３か
ら電子ボリュームの単調性がくずれて逆に増加すること
を特性１４Ｂ、特性１５Ｂ、特性１６Ｂで示している。
また、図４における特性１７Ａに対応する特性１７Ｂが
示すように、レベルコントロール回路の出力が減衰量に
応じてＶＤＤからＧＮＤの間を単調的に減少する本実施
例の場合では電子ボリュームの単調性が確保されている
ことを示している。このようにレベルコントロール回路
の出力電圧の位相がその入力に対して反転しないように
することで電子ボリュームの単調性を確保することがで
きる。なお、本実施例におけるレベルコントロール回路
はアッテネータを２つ用いた構成であるが、アッテネー
タを多数用いた場合の構成も考えられる。この場合は、
アッテネータの増加に伴ってバッファ回路が増加し、バ
ッファ回路を構成するオペアンプのオフセット電圧の影
響も増大するが、最終段のアッテネータを最大減衰量の
大きいアッテネータとすることで本実施例に示したよう
な効果を得ることができる。
【００１８】また第１のバッファ回路および第２のバッ
ファ回路の出力直流オフセット電圧は、製造条件等によ
ってバラツキが生じるが通常＋５（ｍＶ）から−５（ｍ
Ｖ）の範囲内にあるため、前述の式に代入すれば本発明
はレベルコントロール回路の第１のアッテネータの減衰
率がＤ1、第２のアッテネータの減衰率がＤ2である時、
入力に接地レベルに対して正の直流電圧ＶIN（ｍＶ）を
与えた場合は、次式 ＶIN・Ｄ1・Ｄ2≧５・Ｄ2＋５ また、入力に接地レベルに対して負の直流電圧ＶIN（ｍ
Ｖ）を与えた場合は、次式 ＶIN・Ｄ1・Ｄ2≦−（５・Ｄ2＋５） の少なくともいずれかを満足するような第１のアッテネ
ータおよび第２のアッテネータを有する。あるいは、第
１のアッテネータの減衰率がＤ1、第２のアッテネータ
の減衰率がＤ2である時、入力に接地レベルに対して正
の直流電圧ＶIN（ｍＶ）を与えた場合、次式 ＶIN・Ｄ1・Ｄ2≧５・Ｄ2＋５ また入力に接地レベルに対して負の直流電圧ＶIN（ｍ
Ｖ）を与えた場合、次式 ＶIN・Ｄ1・Ｄ2≦−（５・Ｄ2＋５） の少なくともいずれかを満足するように入力電圧ＶINを
与えるということができる。
ファ回路の出力直流オフセット電圧は、製造条件等によ
ってバラツキが生じるが通常＋５（ｍＶ）から−５（ｍ
Ｖ）の範囲内にあるため、前述の式に代入すれば本発明
はレベルコントロール回路の第１のアッテネータの減衰
率がＤ1、第２のアッテネータの減衰率がＤ2である時、
入力に接地レベルに対して正の直流電圧ＶIN（ｍＶ）を
与えた場合は、次式 ＶIN・Ｄ1・Ｄ2≧５・Ｄ2＋５ また、入力に接地レベルに対して負の直流電圧ＶIN（ｍ
Ｖ）を与えた場合は、次式 ＶIN・Ｄ1・Ｄ2≦−（５・Ｄ2＋５） の少なくともいずれかを満足するような第１のアッテネ
ータおよび第２のアッテネータを有する。あるいは、第
１のアッテネータの減衰率がＤ1、第２のアッテネータ
の減衰率がＤ2である時、入力に接地レベルに対して正
の直流電圧ＶIN（ｍＶ）を与えた場合、次式 ＶIN・Ｄ1・Ｄ2≧５・Ｄ2＋５ また入力に接地レベルに対して負の直流電圧ＶIN（ｍ
Ｖ）を与えた場合、次式 ＶIN・Ｄ1・Ｄ2≦−（５・Ｄ2＋５） の少なくともいずれかを満足するように入力電圧ＶINを
与えるということができる。
【００１９】
【発明の効果】以上説明したように、本発明の電子ボリ
ューム回路は、アナログ入力信号のレベルをデジタル値
であるボリュームデータに従ってレベル変換する第１の
アッテネータと該第１のアッテネータの出力を伝達する
第１のバッファ回路と該第１のバッファ回路の出力を第
１のアッテネータと異なる減衰率を有してレベル変換す
る第２のアッテネータと該第２のアッテネータの出力を
伝達する第２のバッファ回路からなるレベルコントロー
ル回路を、入力に直流電圧を与えて減衰量を大きくして
いった場合にレベルコントロール回路の出力が入力に対
して反転しないように構成し、その出力を基準入力電圧
により出力レベルが決定されるＤＡ変換回路の基準入力
電圧とすることにより、ボリュームデータの変化に応じ
て単調的に出力レベルを変化させられるという効果があ
る。
ューム回路は、アナログ入力信号のレベルをデジタル値
であるボリュームデータに従ってレベル変換する第１の
アッテネータと該第１のアッテネータの出力を伝達する
第１のバッファ回路と該第１のバッファ回路の出力を第
１のアッテネータと異なる減衰率を有してレベル変換す
る第２のアッテネータと該第２のアッテネータの出力を
伝達する第２のバッファ回路からなるレベルコントロー
ル回路を、入力に直流電圧を与えて減衰量を大きくして
いった場合にレベルコントロール回路の出力が入力に対
して反転しないように構成し、その出力を基準入力電圧
により出力レベルが決定されるＤＡ変換回路の基準入力
電圧とすることにより、ボリュームデータの変化に応じ
て単調的に出力レベルを変化させられるという効果があ
る。
【図１】 本発明によるレベルコントロール回路図。
【図２】 電子ボリューム回路のブロック図。
【図３】 従来例のレベルコントロール回路図。
【図４】 レベルコントロール回路の減衰特性図。
【図５】 ＤＡ変換回路図。
【図６】 電子ボリュームの出力特性図。
１ レベルコンロトロール回路 ２ ＤＡ変換回路 ３ アッテネータ１（ＡＴＴ１） ４ アッテネータ２（ＡＴＴ２） ５ オペアンプ１（ＯＰ１） ６ オペアンプ２（ＯＰ２） ７ レベルコントロール回路の入力 ８ レベルコントロール回路の出力 ９ ＤＡ変換回路の電流制御スイッチ １０ オペアンプ３（ＯＰ３） １１ 抵抗 １２ ＤＡ変換回路の入力 １３ ＤＡ変換回路の出力 １４Ａ、１５Ａ、１６Ａ、１７Ａ レベルコントロール
回路の減衰特性 １４Ｂ、１５Ｂ、１６Ｂ、１７Ｂ 電子ボリュームの出
力特性
回路の減衰特性 １４Ｂ、１５Ｂ、１６Ｂ、１７Ｂ 電子ボリュームの出
力特性
Claims (7)
- 【請求項１】アナログ入力信号のレベルをデジタル値で
あるボリュームデータに従ってレベル変換する第１のア
ッテネータと該第１のアッテネータの出力を伝達する第
１のバッファ回路と該第１のバッファ回路の出力を第１
のアッテネータと異なる減衰率を有してレベル変換する
第２のアッテネータと該第２のアッテネータの出力を伝
達する第２のバッファ回路からなる構成において、第２
のアッテネータが第１のアッテネータに対して大きい最
大減衰率を有することを特徴とするレベルコントロール
回路。 - 【請求項２】請求項１記載のレベルコントロール回路に
おいて、第１のアッテネータの減衰率がＤ1、第２のア
ッテネータの減衰率がＤ2、第１のバッファ回路の出力
直流オフセット電圧がＶOF1、第２のバッファ回路の出
力直流オフセット電圧がＶOF2である時、入力に接地レ
ベルに対して正の直流電圧ＶINを与えた場合は、次式 ＶIN・Ｄ1・Ｄ2≧−（ＶOF1・Ｄ2＋ＶOF2） また、入力に接地レベルに対して負の直流電圧ＶINを与
えた場合は、次式 ＶIN・Ｄ1・Ｄ2≦−（ＶOF1・Ｄ2＋ＶOF2） の少なくともいずれかを満足するような第１のアッテネ
ータおよび第２のアッテネータを有することを特徴とす
るレベルコントロール回路。 - 【請求項３】請求項１記載のレベルコントロール回路に
おいて、第１のアッテネータの減衰率がＤ1、第２のア
ッテネータの減衰率がＤ2である時、入力に接地レベル
に対して正の直流電圧ＶIN（ｍＶ）を与えた場合は、次
式 ＶIN・Ｄ1・Ｄ2≧５・Ｄ2＋５ また、入力に接地レベルに対して負の直流電圧ＶIN（ｍ
Ｖ）を与えた場合は、次式 ＶIN・Ｄ1・Ｄ2≦−（５・Ｄ2＋５） の少なくともいずれかを満足するような第１のアッテネ
ータおよび第２のアッテネータを有することを特徴とす
るレベルコントロール回路。 - 【請求項４】上記特許請求項１に記載する構成におい
て、第１のアッテネータの減衰率がＤ1、第２のアッテ
ネータの減衰率がＤ2、第１のバッファ回路の出力直流
オフセット電圧がＶOF1、第２のバッファ回路の出力直
流オフセット電圧がＶO F2である時、入力に接地レベル
に対して正の直流電圧ＶINを与えた場合は、次式 ＶIN・Ｄ1・Ｄ2≧−（ＶOF1・Ｄ2＋ＶOF2） 入力に接地レベルに対して負の直流電圧ＶINを与えた場
合は、次式 ＶIN・Ｄ1・Ｄ2≦−（ＶOF1・Ｄ2＋ＶOF2） の少なくともいずれかを満足するように入力電圧ＶINを
与えることを特徴とするレベルコントロール回路。 - 【請求項５】上記特許請求項４に記載する構成におい
て、第１のアッテネータの減衰率がＤ1、第２のアッテ
ネータの減衰率がＤ2である時、入力に接地レベルに対
して正の直流電圧ＶIN（ｍＶ）を与えた場合は、次式 ＶIN・Ｄ1・Ｄ2≧５・Ｄ2＋５ また入力に接地レベルに対して負の直流電圧ＶIN（ｍ
Ｖ）を与えた場合は、次式 ＶIN・Ｄ1・Ｄ2≦−（５・Ｄ2＋５） の少なくともいずれかを満足するように入力電圧ＶINを
与えることを特徴とするレベルコントロール回路。 - 【請求項６】請求項１ないし５に記載する構成におい
て、電源電圧まで出力できるオペアンプによるバッファ
回路を用い、入力にオペアンプの電源電圧と等しい直流
電圧を与えることを特徴とするレベルコントロール回
路。 - 【請求項７】請求項１ないし６に記載する構成のレベル
コントロール回路の出力を、基準入力電圧により出力レ
ベルが決定されるＤＡ変換回路の基準入力電圧とするこ
とを特徴とする電子ボリューム回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20085993A JPH0758567A (ja) | 1993-08-12 | 1993-08-12 | レベルコントロール回路および電子ボリューム回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20085993A JPH0758567A (ja) | 1993-08-12 | 1993-08-12 | レベルコントロール回路および電子ボリューム回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758567A true JPH0758567A (ja) | 1995-03-03 |
Family
ID=16431413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20085993A Pending JPH0758567A (ja) | 1993-08-12 | 1993-08-12 | レベルコントロール回路および電子ボリューム回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758567A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009070211A (ja) * | 2007-09-14 | 2009-04-02 | Panasonic Corp | 電圧発生回路 |
| US10630252B2 (en) | 2017-10-06 | 2020-04-21 | Yamaha Corporation | Audio signal processor and method of processing audio signal |
-
1993
- 1993-08-12 JP JP20085993A patent/JPH0758567A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009070211A (ja) * | 2007-09-14 | 2009-04-02 | Panasonic Corp | 電圧発生回路 |
| US10630252B2 (en) | 2017-10-06 | 2020-04-21 | Yamaha Corporation | Audio signal processor and method of processing audio signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990036970A (ko) | 디지털/아날로그 변환기 | |
| US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
| KR100893885B1 (ko) | 다중-비트 시그마-델타 변조기용의 디더링 및 다중-한계값생성 기능을 갖는 정전용량이 작고, 킥백 잡음이 낮은다중-레벨 양자화기 입력단 | |
| JP3132132B2 (ja) | Ｄ／ａ変換器 | |
| JPH0964746A (ja) | デジタル・アナログ変換回路 | |
| JPH05327376A (ja) | ディジタル制御可変利得回路 | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| EP0541163A2 (en) | Multiplying digital-to-analogue converter | |
| JPH0758567A (ja) | レベルコントロール回路および電子ボリューム回路 | |
| EP0743758A1 (en) | Quadratic digital/analog converter | |
| KR910021046A (ko) | 아날로그/디지탈 변환회로 | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| JP3803900B2 (ja) | ディジタル・アナログ変換器 | |
| JPS6313572B2 (ja) | ||
| JPH06268523A (ja) | Ｄ／ａ変換器 | |
| JP2017515419A (ja) | デジタル・アナログコンバータ | |
| EP0035019A1 (en) | Cyclic digital-to-analog conversion system | |
| JP3173473B2 (ja) | 乗算型ディジタル／アナログ変換回路 | |
| US20060251273A1 (en) | Circuit for reducing pulse noise caused at switching of an analog audio processing circuit | |
| US7864092B2 (en) | Thermo-decoder circuit | |
| Huq et al. | Design of low power 8-bit DAC using PTM-LP technology | |
| SU1084983A1 (ru) | Цифроаналоговый преобразователь с коммутацией тока | |
| JPS59161120A (ja) | Ｃｏｄｅｃ | |
| KR970078046A (ko) | 아날로그-디지탈 변환기 |