JPH0758012A

JPH0758012A - 半導体成膜平坦化方法

Info

Publication number: JPH0758012A
Application number: JP5226418A
Authority: JP
Inventors: Gohei Kawamura; 剛平川村; Shuichi Ishizuka; 修一石塚; Akira Suzuki; 鈴木　　朗; Jiro Hata; 次郎畑
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 1993-08-19
Filing date: 1993-08-19
Publication date: 1995-03-03

Abstract

(57)【要約】【目的】被処理体の表面の凹部をプラズマによる酸化
膜で埋め込むことができる半導体成膜平坦化方法を提供
する。【構成】被処理体Ｗの表面に形成された凹部４を成膜
により埋め込むに際して、まず、アスペクト比が高くな
る低圧下、例えば１×１０^-2Ｔｏｒｒよりも低い圧力下
において、上記被処理体の表面にプラズマ成膜処理によ
り薄膜６を形成し、上記凹部を埋め込む。次に、サセプ
タに負のバイアスを印加して上記薄膜の表面に高エネル
ギイオンによるスパッタ成膜処理を施す。これにより、
上記薄膜表面の凸部８２がスパッタされ、凹部がその一
部で埋め込まれることになり、成膜表面全体が平坦化さ
れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体の成膜を平坦化
する半導体成膜平坦化方法に関する。

【０００２】

【従来の技術】一般に、半導体集積回路のごとき半導体
装置は、半導体ウエハ基板の表面に成膜とエッチングを
繰り返し行って、トランジスタ、抵抗、コンデンサ等の
素子やこれらを接続する配線等が平面的に形成される。

【０００３】ところで、近年、半導体装置の更なる高密
度化、微細化及び小型化が求められており、このような
要求に答える１つの手段として、省スペース化の見地よ
り半導体素子等をウエハ上に２段或いはそれ以上多層化
させた構造とし、占有面積を少なくすることが提案され
ている。このように半導体装置を多層化する場合には、
金属配線間の層間絶縁膜の膜質を良好にし、且つ上層に
形成される金属配線の断線等の発生を抑制するためにこ
の絶縁膜をできるだけ平坦に形成する必要がある。

【０００４】ここで、図４に基づいて従来の半導体成膜
平坦化方法を説明すると、図４（Ａ）に示すようにＷは
半導体ウエハであり、この表面にはすでに図示されない
各種素子が平面的に形成されており、この上にアルミニ
ウム等の金属配線２がパターン化されて形成されてい
る。この場合、配線２、２間に谷間となる凹部４が発生
することになる。図示例にあっては簡単化のために凹部
４は１個のみ記す。

【０００５】次に、図４（Ｂ）に示すように例えば処理
ガスとしてＳｉＨ₄ （シラン）等を用いてプラズマＣＶ
Ｄ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉ
ｏｎ）によりＰ−ＳｉＯ₂ 膜（プラズマによるシリコン
酸化膜）６を堆積させる。この場合、プラズマＣＶＤの
プロセス圧力は、現在では１×１０^-2Ｔｏｒｒ程度が下
限であり、これ以下の圧力ではプラズマが発生しない。
従って、プラズマＣＶＤ時の分子やイオンの散乱等に起
因して凹部４の底部８への堆積が凹部側壁に比較して薄
くなり、ボイド１０が発生する傾向となる。ここでプラ
ズマＣＶＤ操作を過度に行うと図５に示すようにボイド
１０の開口部が閉塞されてしまい、空隙１２が生じて絶
縁膜質が極端に低下し、十分な絶縁性を確保することが
できない。

【０００６】そのために、ボイド１０の開口部が閉塞す
る前にプラズマＣＶＤ操作を終了し、次に、図４（Ｃ）
に示すように有機或いは無機の液状のガラスをウエハ表
面に滴下してウエハをスピンさせることによりウエハ表
面にＳＯＧ膜（Ｓｐｉｎｏｎｇｌａｓｓ）１４を均
一に塗布形成する。この時、液状のガラスはボイド１０
にも浸入してこれを埋め込むことになる。このＳＯＧは
液状のためにＰ−ＳｉＯ₂ よりもステップカバレージは
良いが、膜質に関しては水分（ＯＨ基）を含むために好
ましくはない。

【０００７】そのために、図４（Ｄ）に示すように堆積
膜の表面を機械的に平坦に削ることによってボイド部を
除いてＳＯＧ膜１４を除去してしまい、その上に図４
（Ｅ）に示すように再度、プラズマＣＶＤによりＰ−Ｓ
ｉＯ₂ 膜１６を形成する。これにより、ボイド１０内の
ＳＯＧをＰ−ＳｉＯ₂ 膜により囲い込み、ＯＨ基の洩れ
を防止する。このようにして、金属配線間の層間絶縁膜
が完成することになる。以後、同様にして２層目或いは
３層目の配線等が積層されることになる。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
たような従来の半導体成膜平坦化方法にあっては、Ｐ−
ＳｉＯ₂ の成膜とＳＯＧの成膜を繰り返し行い、且つＳ
ＯＧ膜１４の切削も行わなければならないことから、工
程数が非常に多くなり、コスト高を招来するという問題
があった。

【０００９】また、Ｐ−ＳｉＯ₂ の成膜とＳＯＧの成膜
は異なる処理装置で行わなければならないことから、ウ
エハの移載も必要とされ、スループットも低下するとい
う問題があった。更には、水分を含むボイド１０内のＳ
ＯＧは、Ｐ−ＳｉＯ₂ 膜６、１６により囲み込まれてい
るとはいえ、ＯＨ基の洩出の恐れもあり、膜質の低下を
招来するという問題もあった。

【００１０】本発明は、以上のような問題点に着目し、
これを有効に解決すべく創案されたものである。本発明
の目的は、被処理体の表面のプラズマによる成膜が凹部
において埋め込みできない場合にイオンによるスパッタ
リングで平坦化を行う半導体成膜平坦化方法を提供する
ことにある。

【００１１】

【課題を解決するための手段】本発明は、上記問題点を
解決するために、気密な容器内に載置された被処理体の
表面に、真空雰囲気下においてプラズマ成膜処理により
薄膜を形成して前記被処理体の凹部を埋め込む工程と、
前記薄膜の表面にイオンによるスパッタ処理を施す工程
とにより、前記薄膜の凹部を埋め込んで平坦化するよう
に構成したものである。

【００１２】

【作用】本発明は、以上のように構成したので、例えば
１×１０^-2Ｔｏｒｒよりも低い圧力下においてプラズマ
成膜処理を行うようにしたので、イオン等の散乱が非常
に少なくなり、その結果、凹部の底部には厚く、凹部側
壁には薄く成膜が堆積するので凹部は完全にＰ−ＳｉＯ
₂ により埋め込まれる。

【００１３】次に、高エネルギイオンによりスパッタ成
膜処理を施すことによりＰ−ＳｉＯ₂ 膜の表面の凹凸が
ならされて、その表面を略完全な平坦面とすることが可
能となる。

【００１４】

【実施例】以下に、本発明に係る半導体成膜平坦化方法
の一実施例を添付図面に基づいて詳述する。図１は本発
明方法を実施するためのプラズマ処理装置を示す部分破
断概略構成図、図２は図１に示すプラズマ処理装置の詳
細な断面図である。このプラズマ処理装置１８は、処理
容器２０の天井部に誘導手段としてのアンテナ部材２２
を設け、このアンテナ部材２２と上記処理容器２０との
間にプラズマ発生用の高周波電源２４を接続することに
より特徴づけられる。すなわち、この処理容器２０はア
ルミニウムやステンレス等の導電性材料により円筒体状
に成形されており、その上端開口部はアンテナ部材２２
からの電波を内部へ伝搬させるために例えば石英等の誘
電体よりなる上部蓋体２６によりＯリング等のシール部
材２８を介して気密に閉塞されており、処理容器２０の
天井壁部を形成している。また、処理容器２０の下端開
口部は、アルミニウムやステンレス等よりなる筒体状の
内側枠２８により同じく気密に閉塞されており、この処
理容器２０内に密閉された処理室３０が形成される。処
理容器２０或いは内側枠２８としてアルミニウムを用い
る場合には、耐腐食性コーティングを行うためにその表
面にはアルマイト処理が施される。内側枠２８は、円筒
壁部２８Ａ、その円筒壁部２８Ａの下端から上方に若干
の間隔を空けて設けられた底部２８Ｂ、及びその円筒壁
部２８Ａの下端外周に設けられた外方フランジ部２８Ｃ
とから構成されている。そして、処理容器２０は、上記
内側枠２８を気密に覆うように上記外方フランジ部２８
Ｃの上に載置される。

【００１５】上記処理容器２０の上部には、図示しない
処理ガス源より、処理ガス、例えばＳｉＨ₄ （シラン）
ガスなどを図示しないマスフローコントローラを介して
上記処理室３０内に導入可能なガス供給管路３１が設け
られている。また、上記処理容器２０の他方側下部に
は、ガス排気管路３２が設けられており、図示しない真
空ポンプにより真空引きが可能な如く構成されている。

【００１６】処理室３０内には、被処理体、例えば上記
半導体ウエハＷを載置固定するためのサセプタアセンブ
リ３４が配置される。このサセプタアセンブリ３４は、
複数の絶縁部材３６を介して上記内側枠２８の底部２８
Ｂ上に載置されており、同時に、上記サセプタアセンブ
リ３４の側面と上記内側枠２８の円筒壁部２８Ａとの間
には、絶縁部材として例えばＯリング３８が介装されて
いるので、上記サセプタアセンブリ３４は、外部で接地
されている上記内側枠２８及び上記処理容器２０から絶
縁状態に保持されるように構成されている。

【００１７】上記サセプタアセンブリ３４は、例えばア
ルミニウム等により形成され、図示の例では、３層構造
を有しており、ウエハＷを載置する下部電極としてのサ
セプタ４０と、これを支持するサセプタ支持台４２と、
この下に設けられる冷却ジャケット収容台４４により構
成される。そして、このサセプタ４０の上面の載置面に
静電チャックシート４６を接着剤等により貼り付けて静
電チャックを構成している。そして、この静電チャック
シート４６上に被処理体としての半導体ウエハＷを吸着
保持するようになっている。

【００１８】上記サセプタ支持台４２には、半導体ウエ
ハＷの温度を調節するための温度調節装置、例えばセラ
ミックヒータ４８が設けられている。このヒータ４８
は、図示しないヒータコントローラに接続されており、
上記サセプタ４０の温度を監視する図示しない温度モニ
タからの信号に応じて、温度制御を行うように構成され
ている。

【００１９】上記サセプタ４０は、上記サセプタ支持台
４２に対して、ボルト５０などの連結部材を用いて、着
脱自在に固定される。かかる構成により、バイアス印加
用の高周波電源５２に接続されている上記サセプタ支持
台４２とは別個に、上記サセプタ４０部分のみを交換す
ることが可能となり、装置の保守が容易となる。前述の
ように、上記サセプタ４０の側壁と上記内側枠２８の円
筒壁部２８Ａ内面との間にはＯリング３８が介装されて
いるので、処理室内に導入された処理ガスは上記サセプ
タ支持台４２よりも下方には到達せず、これらの部分の
汚染が防止される。また、上記バイアス印加用の高周波
電源５２の接続ラインにはバイアス印加用スイッチ５３
が介設されており、プラズマ成膜後のスパッタ処理時に
このスイッチ５３を閉じることにより、サセプタ４０に
所定の電圧、例えば２００Ｖのバイアスを印加し得るよ
うに構成されている。

【００２０】上記冷却ジャケット収容台４４の内部に
は、例えば液体窒素などの冷媒５４を溜めるための冷却
ジャケット５６が設置されている。この冷却ジャケット
５６は、パイプ５８によりバルブ６０を介して液体窒素
源６２に連通している。上記冷却ジャケット５６内に
は、図示しない液面モニタが配置されており、その液面
モニタからの信号に応答して上記バルブ６０を開閉する
ことにより、上記冷却ジャケット５６内の冷媒５４、例
えば液体窒素の供給量を制御するように構成されてい
る。更に、上記冷却ジャケット５６内の内壁底面は、例
えばポーラスに形成され、核沸騰を起こすことができる
ようになっており、その内部の液体窒素を所定温度、例
えば−１９６℃に維持することができる。このように、
構成された上記サセプタアセンブリ３４は、上記絶縁部
材３６及び３８により、上記処理室３０を構成する上記
内側枠２８及び処理容器２０から絶縁されて、電気的に
は同一極性のカソードカップリングを構成している。

【００２１】また、上記サセプタアセンブリ３４の上層
のサセプタ４０及び上記ヒータ４８を備えた中層の上記
サセプタ支持台４２との間、及びこのサセプタ支持台４
２と下層の冷却ジャケット収容部４４との間には、それ
ぞれ間隙６４、６６が形成されており、これらの間隙
は、例えばＯリングのような封止部材６８及び７０によ
り、それぞれ気密に構成されており、ガス供給管路７２
を介して例えば大気開放されている。この大気開放に代
えてＨｅガスやＡｒガスなどの不活性ガスを所定圧、例
えば１気圧にして供給してもよい。

【００２２】一方、石英等の誘電体により構成される上
部蓋体２６上に設けたアンテナ部材２２は、上記サセプ
タ４０に対向させて配置されると共に、例えば直径６．
３５ｍｍ（１／４インチ）の銅やステンレス等の導電性
材料よりなる線材７２を３〜４回程、渦巻状に巻回して
構成されており、その外側端部にターミナル７４を設け
ている。このターミナル７４と上記処理容器２０との間
にインピーダンス整合を行うためのマッチング回路７６
及びプラズマ発生用の、例えば１３．５６ＭＨｚの高周
波電源２４が直列に接続されており、このアンテナ部材
２２から処理室３０に向けて電波を発射させると共にこ
のアンテナ部材２２と処理容器２０との間で電界を発生
させて、これにより処理室３０にてプラズマを発生する
ように構成されている。すなわち、プラズマ発生の回路
構成は、アンテナ部材２２のインダクタンスによる誘導
結合と、このアンテナ部材２２と処理容器２０との間に
形成される容器結合との組み合わせ回路となっている。
また、このアンテナ部材２２の上方にはこの全体を被っ
てシールド金網７８が設けられており、外部に電波が洩
れることを防止している。

【００２３】この装置における各部のサイズは、処理容
器２０の高さ及び直径がそれぞれ２３ｃｍ及び５０ｃｍ
程度になされ、サセプタ４０の直径が２７ｃｍ程度に設
定されると共にこの上に例えば８インチ（約２０ｃｍ）
のウエハＷが載置される。また、サセプタ４０と上部蓋
体２６との間の距離Ｌ１は約１０ｃｍ程度に設定され、
上部蓋体２６の厚さＬ２及び直径Ｌ３はそれぞれ３ｃｍ
程度及び５４ｃｍ程度に設定される。そして、アンテナ
部材２２の最大径Ｌ４は、上記ウエハＷの直径と略同
じ、２０ｃｍ程度に設定される。このアンテナ部材２２
の全体の直径はプラズマが発生する範囲内ならばウエハ
の直径に対して更に大きく設定してもよいし、また、小
さく設定してもよい。

【００２４】次に、以上のように構成された本実施例の
動作について図３を参照しつつ説明する。まず、図示し
ないゲート弁を介して半導体ウエハＷを、図示しない搬
送アームにより処理室３０に収容し、これをサセプタ４
０の載置面に設けた静電チャックシート４６上に載置す
る。この静電チャックシート４６の導電膜４６Ａには、
図示しない高圧直流源より例えば２．０ＫＶの直流電圧
が印加され、分極によるクーロン力によりウエハＷを吸
着保持する。

【００２５】処理室３０内へ収容されたウエハＷの表面
には、別の工程において図示されない各種素子が平面的
に形成されており、この上に図３（Ａ）に示すように例
えばアルミニウム等よりなる金属配線２が凸状にパター
ン化されて形成されている。そして、この配線２、２間
には谷間となる凹部４が発生し、ウエハ表面全体に絶縁
のための成膜を行う。

【００２６】まず、処理室３０内は、ガス排気管路３２
に接続される真空ポンプ（図示せず）により予め真空状
態になされており、ガス供給管路３１を介して、処理ガ
ス、例えばシランガス及び酸素等を流量を制御しつつ供
給してこの処理室３０内をプロセス圧、例えば１×１０
^-3Ｔｏｒｒ程度のかなり低い圧力状態に維持し、同時に
プラズマ発生用の高周波電源２４より、例えば１００Ｗ
で１３．５６ＭＨｚの高周波をアンテナ部材２２と処理
容器２０との間に印加する。

【００２７】この場合、シランガス及び酸素の流量は、
それぞれ例えば４０ＳＣＣＭ及び８０ＳＣＣＭに設定
し、処理温度は、セラミックヒータ４８に電力を供給す
ることにより、ウエハＷをアルミニウムの金属配線２０
が溶けない範囲の温度、例えば４００℃以下まで加熱す
る。そして、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａ
ｐｏｒＤｅｐｏｓｉｔｉｏｎ）による成膜を行うこと
から、バイアス印加用スイッチ５３を開状態にしてサセ
プタ４０に何ら電圧を印加せず、サセプタ４０を電位的
にフローティング状態としておく。

【００２８】上述のようにプラズマ発生用の高周波電源
２４から高周波電圧を印加すると、アンテナ部材２２の
インダクタンス成分の誘導作用により処理室３０に向け
て電波が発射されると同時に、アンテナ部材２２と処理
容器２０との間の容量成分の作用により処理室３０には
交番電界が生じ、この結果、処理室３０には処理ガスが
イオン化して１×１０^-3Ｔｏｒｒの高真空状態にあって
もプラズマが立ち、図３（Ｂ）に示すようにプラズマに
よるシリコン酸化膜（Ｐ−ＳｉＯ₂ ）６の成膜が行われ
る。このような高真空状態におけるプラズマは高密度状
態となり、図３（Ｂ）に示すようにアスペクト比の高い
凹部４の埋め込みが行われる。すなわち、このような低
圧状態の高密度プラズマによるＣＶＤにおいては、凹部
４の底部８の堆積膜の厚みＨ１は比較的厚くなり、これ
に対して凹部４の側壁９の堆積膜の厚みＨ２は比較的薄
くなり、これらの厚みの比（Ｈ１／Ｈ２）は１以上とな
って、この凹部４内にボイドが発生することなく埋め込
みが行われ、埋め込み形状は図３（Ｃ）に示すように異
方性の形状を示すことになる。

【００２９】このようなプラズマＣＶＤによる凹部４の
埋め込みは、図３（Ｃ）に示すようにＰ−ＳｉＯ₂ 膜の
堆積部の底８０が金属配線２の高さを越えるところまで
行われ、結果的にＰ−ＳｉＯ₂ 膜の堆積部の表面には、
金属配線２、２間の凹部４に対応した堆積部凹部８２が
形成される。

【００３０】このようにして、所定の時間だけプラズマ
ＣＶＤ操作を終了したならば、次にスパッタＣＶＤへ移
行する。この場合には、単にバイアス印加用スイッチ５
２を閉状態としてバイアス印加用の高周波電源５２か
ら、例えば−２００Ｖの負のバイアス電圧をサセプタ４
０に印加し、スパッタＣＶＤ操作を行う。この場合、処
理ガス、処理圧力、処理温度等は前工程のプラズマＣＶ
Ｄと全く同じに設定する。尚、処理ガスとしてシランガ
スと酸素に代えて、例えば流量５０ＳＣＣＭ程度のアル
ゴン（Ａｒ）ガスを供給するようにしてもよい。

【００３１】このようにスパッタＣＶＤ操作を行うこと
により、Ｐ−ＳｉＯ₂ 膜の表面はプラズマからの高エネ
ルギイオンにより照射され、この照射イオンはＰ−Ｓｉ
Ｏ₂膜の堆積部凹部８２の側壁や平坦部を選択的にエッ
チングして削り取ると同時に、削り取られた酸化膜（Ｓ
ｉＯ₂ ）の一部は堆積部凹部８２内に底８０から付着
し、この部分を埋め込むことになり、最終的に堆積膜の
平坦化が行われる。この時の状況は、図３（Ｄ）に示さ
れており、スパッタ処理が進むに従って、堆積部凹部８
２は図中１点鎖線及び２点鎖線に示すように次第に埋め
込まれて行き、表面全体が平坦化することになる。これ
により、ウエハＷの表面の凹部４の埋め込み操作を終了
する。多層構造のＩＣを作る場合には、この平坦化され
た絶縁層の上に、２層目、３層目の素子や配線が施さ
れ、同様にして平坦化処理が行われることになる。

【００３２】このように、本実施例にあっては、アスペ
クト比（Ｈ１／Ｈ２）が１より大きくなる高い真空雰囲
気下においてプラズマＣＶＤにより酸化膜の堆積をある
程度行い、その後、サセプタに負のバイアスを印加して
スパッタＣＶＤにより堆積膜の平坦化処理を行うように
したので、膜質の良好なプラズマによる酸化膜（Ｐ−Ｓ
ｉＯ₂ ）のみで平坦化を行うことができる。従って、従
来用いられていた膜質の良好でないＳＯＧ膜を使用する
ことがないので、全体の膜質を大幅に向上させることが
でき、アルミ電極等に対して絶縁性の高い層間絶縁膜を
形成することが可能となる。

【００３３】また、上記したように酸化膜の堆積及び平
坦化処理を同一処理装置内で行うことができるのみなら
ず、ＳＯＧ膜の形成工程や切削工程も不要にでき、工程
数も大幅に減少させることができる。従って、スループ
ットを向上させることができるのみならず、コストの削
除も行うことが可能となる。尚、上記実施例にあって
は、処理圧力を１×１０^-3Ｔｏｒｒ程度に設定したが、
これに限定されず、プラズマＣＶＤ操作時のアスペクト
比（Ｈ１／Ｈ２）が１以上となる圧力、例えば１×１０
^-2Ｔｏｒｒよりも低ければどのような処理圧力でもよ
い。

【００３４】また、上記実施例にあっては処理ガスとし
てシランガスと酸素を用いた場合について説明したが、
これに限定されず、他のシラン系のガス或いはＴＥＯＳ
と酸素等を用いるようにしてもよい。更に、プラズマス
パッタ時におけるバイアス印加用の電源として高周波電
源５２を用いたが、これに代えて例えば−２００Ｖ程度
の直流電源を用いるようにしてもよい。

【００３５】また更に、上記実施例ではＰ−ＳｉＯ₂ 膜
を成膜する場合について説明したが、これに限定され
ず、他の成膜、例えばＴｉＮ膜やＳｉＮ膜等を形成する
場合にも適用することができる。一例として、ＴｉＮ膜
を形成する場合にはＴｉのアルキル化工物や還元剤とし
てヒドラジン等を用いることができる。

【００３６】

【発明の効果】以上説明したように、本発明の半導体成
膜平坦化方法によれば、次のように優れた作用効果を発
揮することができる。真空雰囲気中で発生した高密度プ
ラズマを用いた成膜により凹部の底に対して壁の比率の
高い凹部の埋め込みを行い、その後、スパッタ処理によ
り前記凹部の平坦化を行うことができる。特に前記成膜
が層間絶縁膜の場合には従来必要とした膜質の劣るＳＯ
Ｇ膜を前記平坦化により不要にでき、ＳＯＧ膜の欠点を
持たず、膜質の大幅な向上を図ることができ、絶縁性の
高い相間絶縁膜を形成することができる。また、ＳＯＧ
膜の形成工程やその切削工程をなくすことができるので
製造工程数を削減することができ、コストの大幅な削減
が図れるのみならず、スループットの向上も図ることが
できる。

【図面の簡単な説明】

【図１】本発明方法を実施するためのプラズマ処理装置
を示す部分破断概略構成図である。

【図２】図１に示すプラズマ処理装置の詳細な断面図で
ある。

【図３】本発明に係る半導体成膜平坦化方法の一例を説
明するための説明図である。

【図４】従来の半導体成膜平坦化方法を説明するための
説明図である。

【図５】半導体成膜時にボイドが発生した状態を示す図
である。

【符号の説明】

２金属配線４凹部６Ｐ−ＳｉＯ₂ 膜８底部９側壁１８プラズマ処理装置２０処理容器２２アンテナ部材（誘導手段）２４プラズマ発生用の高周波電源４０サセプタ４６静電チャックシート５２バイアス印加用の高周波電源５３バイアス印加用スイッチＷ半導体ウエハ（被処理体）

───────────────────────────────────────────────────── フロントページの続き (72)発明者畑次郎東京都新宿区西新宿２丁目３番１号東京エレクトロン株式会社内

Claims

【特許請求の範囲】

【請求項１】気密な容器内に載置された被処理体の表
面に、真空雰囲気下においてプラズマ成膜処理により薄
膜を形成して前記被処理体の凹部を埋め込む工程と、前
記薄膜の表面にイオンによるスパッタ処理を施す工程と
により、前記薄膜の凹部を埋め込んで平坦化するように
構成したことを特徴とする半導体成膜平坦化方法。
【請求項２】前記プラズマは前記被処理体に対向配置
された誘導手段に高周波が印加されて生成され、前記プ
ラズマによる薄膜の形成時の前記容器内の圧力は、１×
１０^-2Ｔｏｒｒよりも低いことを特徴とする請求項１記
載の半導体成膜平坦化方法。