JPH0757026A - アナログ乗算器 - Google Patents

Abstract

(57)【要約】 【構成】 乗算出力電圧（Ｖ⁺ _OUT，Ｖ^- _OUT）を出力する
ように、出力抵抗（Ｒ_OUT ）を介して正の電源（Ｖ_DD）
に接続され、乗数（被乗数）の信号値（Ｖ⁺ _X，Ｖ^- _X）を
入力するバッファリング手段と、バッファリング手段に
ドレイン端子がそれぞれ接続され、ゲート端子には被乗
数（乗数）信号値（Ｖ⁺ _Y，Ｖ^- _Y）が入力され、乗算を行
う第１ないし第４nMOSFET （Ｍ１〜Ｍ４）と、第１ない
し第４nMOSFET （Ｍ１〜Ｍ４）に接続され、バイアス電
流を供給するバイアス電流源（Ｉ_B）とを具備する。 【効果】 電力消耗が少なく、小さい面積チップで具現
でき、バイポーラトランジスタのみを利用した従来の乗
算器に比べて入力電圧の範囲が極めて広く、線形性が良
くなり、処理速度が速い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、BiCMOS工程またはCMOS
工程で製造されるバイポーラトランジスタと、CMOSトラ
ンジスタと、GaAsFET とを利用したアナログ乗算器に関
する。

【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第1993-14487号の明細書の記載
に基づくものであって、当該韓国特許出願の番号を参照
することによって当該韓国特許出願の明細書の記載内容
が本明細書の一部分を構成するものとする。

【０００３】

【従来の技術】近年、大規模集積回路技術の発達によ
り、多数の複雑な回路等が１つのチップに集積されるよ
うになり、特に、CMOS(complementary metal-oxide-sem
iconductor) 技術の発達により、デジタル回路とアナロ
グ回路が混在する信号処理用チップ等が生産されるよう
になった。そして、通信用回路または神経網回路、フィ
ルタ、電圧利得制御回路等を具現させる場合、アナログ
回路が組み込まれることがあり、アナログ乗算器を必要
とする。

【０００４】今まで、集積回路上で具現されるアナログ
乗算器が数多く提案されており、これにともなって、乗
算器回路の設計技術も大きく向上した。バイポーラトラ
ンジスタを用いて、CMOSトランジスタ回路等の多様な構
造を有する回路等が提案されてきた。

【０００５】さらに、現在、高速度動作をする回路に対
する研究が進んでおり、高速で動作可能な半導体素子の
開発に多くの時間と努力が傾注されている。特に、高速
で動作する素子であるGaAsFET(GaAs field effect tran
sistor) が開発され、この素子を利用した高速動作回路
等が無線通信、MMIC(Microwave Monolithic IC) 等に多
く応用されている。

【０００６】従来から一般的な乗算器の構造としては、
図９に示すような、Gilbert が提案したGilbert セル構
造のアナログ乗算器が知られている。

【０００７】

【発明が解決しようとする課題】この構造は、純粋なバ
イポーラトランジスタを利用したもので、入力側に印加
される電圧範囲が極めて狭いという欠点があり、また、
純粋バイポーラ工程のみを利用するので、CMOS工程では
利用し難く、さらに、バイポーラトランジスタを利用す
るため、処理速度に限界があった。

【０００８】本発明の目的は、このような問題点を解決
し、アナログ機能とデジタル機能を１つのチップで作る
とともに、消費電力が少なく、チップ内で小さい面積で
具現され、高速の処理速度を有するアナログ乗算器を提
供することにある。

【０００９】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、乗算出力電圧を出力するように出
力抵抗を介して正供給電圧源に接続され、入力電圧をバ
ッファリングするために乗数（被乗数）の信号値を入力
するバッファリング手段と、バッファリング手段にドレ
イン端子がそれぞれ接続され、バッファリングされた乗
数（被乗数）の信号値を受け、ゲート端子では被乗数
（乗数）の信号値を受けて乗算を行う第１ないし第４MO
SFETと、第１ないし第４nMOSFET の各ソース端子に共通
に一端が接続され、他端は負供給電圧源に接続され、バ
イアス電流を供給するバイアス電流源とを具備する。

【００１０】そして、バッファリング手段は、乗数（被
乗数）信号値をベース端子に受け、コレクタ端子が乗算
出力電圧を出力するように、出力抵抗を介して正供給電
圧源に接続され、エミッタ端子が乗算を行う第１ないし
第４nMOSFET の各ドレイン端子に接続された第１ないし
第４バイポーラトランジスタを具備する。

【００１１】さらに、バッファリング手段は、乗数（被
乗数）信号値をベース端子に受けて、第１コレクタ端子
が乗算出力電圧を出力するように出力抵抗を介して正供
給電圧源に接続され、第２コレクタ端子が正供給電圧源
に直接接続され、エミッタ端子が乗算を行う第１ないし
第４nMOSFET の各ドレイン端子に接続された第１ないし
第４寄生バイポーラトランジスタを具備することもでき
る。

【００１２】さらに、本発明の実施態様に係るアナログ
乗算器は、乗算出力電圧を出力するように、出力工程を
通じて正供給電圧源に接続され、入力電圧をバッファリ
ングするために乗数（または被乗数）の信号値を入力す
るバッファリング手段と、バッファリング手段にドレイ
ン端子がそれぞれ接続され、バッファリングされた乗数
（または被乗数）の信号値を受け、ゲート端子には被乗
数（または乗数）の信号値を受けて乗算を行う第１ない
し第４GaAsFET と、第１ないし第４GaAsFET の各ソース
端子に共通に一端が接続され、他端は負供給電圧源に接
続され、バイアス電流を供給するバイアス電流源とを具
備することができる。

【００１３】そして、本発明の実施態様に係るアナログ
乗算器は、バッファリング手段は、乗数（被乗数）信号
値をゲート端子に受け、ドレイン端子が乗算出力電圧を
出力するように出力抵抗を介して正供給電圧源に接続さ
れ、ソース端子が乗算を行う第１ないし第４GaAsFET の
各ドレイン端子に接続された第５ないし第８GaAsFET具
備する。

【００１４】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。

【００１５】＜第１実施例＞図１および図２はそれぞれ
nMOSFET(n-channel MOSFET) およびGaAsFET の電圧−電
流動作特性グラフである。

【００１６】本発明に係るアナログ乗算器は、図１およ
び図２に示すようなnMOSFET の入出力電圧−電流特性お
よびGaAsFET の入出力電圧−電流特性を利用したもので
あって、特に、線形領域にある場合の特性を利用したも
のである。

【００１７】まず、nMOSFET およびGaAsFET の各動作領
域における動作特性を考察すると、次のようになる。す
なわち、 (1) 遮断領域では、ゲート−ソース間に印加される電圧
が小さく、このとき、ドレイン−ソース間に流れる電流
は０になる。

【００１８】(2) 線形領域では、ゲート−ソース間に印
加される電圧が大きく、ドレイン−ソース間に印加され
る電圧が極めて小さい場合であり、このとき、ドレイン
−ソース間に流れる電流はゲート−ソース間の電圧とド
レイン−ソース間に印加される電圧に依存し、電圧制御
抵抗のような役割をすることになる。

【００１９】(3) 飽和領域では、ゲート−ソース間に印
加される電圧がドレイン−ソース間に印加される電圧よ
り小さい場合であり、このとき、ドレイン−ソースに流
れる電流は、ゲート−ソース間に印加される電圧にのみ
依存する。

【００２０】そして、各動作領域における電圧−電流関
係式および条件等を考察すると、次のようになる。

【００２１】＜遮断領域＞ 条件 ：（Ｖ_GS−Ｖ_Tn）＜０ 電流式：Ｉ_DS＝０ ＜線形領域＞ 条件 ：（Ｖ_GS−Ｖ_Tn）＞Ｖ_DS 電流式：Ｉ_DS＝β［（Ｖ_GS−Ｖ_Tn）Ｖ_DS−１／２ Ｖ²
_DS ］ ＜飽和領域＞ 条件 ：（Ｖ_GS−Ｖ_Tn）≦Ｖ_DS 電流式：Ｉ_DS＝β（Ｖ_GS−Ｖ_Tn）² ここで、Ｉ_DS： ドレイン−ソース間に流れる電流 β： 伝達コンダクタンスパラメータ Ｖ_GS： ゲート−ソース間印加電圧 Ｖ_DS： ドレイン−ソース間印加電圧 Ｖ_Tn： nMOSFET およびGaAsFET の閾値電圧である。

【００２２】上記の電圧−電流関係を、図１および図２
ではＶ_GSとＶ_DSの関係で示す。

【００２３】本発明は各FET の線形領域における動作を
利用するもので、図３は本発明の第１実施例に係るアナ
ログ乗算器の全体構成を示す。

【００２４】図３に示す通り、正の電源に接続された出
力抵抗（Ｒ_OUT ）と、入力電圧をバッファリングするた
めのバイポーラトランジスタ（Ｑ１〜Ｑ４）と、乗算演
算のためのnMOSFET （Ｍ１〜Ｍ４）と、回路全体にバイ
アス電流を供給するバイアス電流源（Ｉ_B ）とを具備す
る。図３において、Ｖ_DD，Ｖ_SSは正、負の電圧源であ
る。Ｖ⁺ _X，Ｖ^- _Xは乗算器における乗数（被乗数）入力信
号であり、Ｖ⁺ _Y，Ｖ^- _Yは被乗数（乗数）入力信号であ
る。Ｖ⁺ _OUT，Ｖ^- _OUTは出力信号であり、Ｖ₁ 〜Ｖ₅は各
節点における電圧を示す。

【００２５】次に、定性的な動作を説明する。

【００２６】電圧源（Ｖ_DD，Ｖ_SS）とバイアス電流源
（Ｉ_B ）に電流が流れると、各バイポーラトランジスタ
（Ｑ１〜Ｑ４）と、nMOSFET （Ｍ１〜Ｍ４）に電流が流
れるようになる。回路に入力電圧である乗数（被乗数）
信号電圧Ｖ_X （Ｖ⁺ _X，Ｖ^- _X）と、被乗数（乗数）信号電
圧Ｖ_Y （Ｖ⁺ _Y，Ｖ^- _Y）が印加されると、バイポーラトラ
ンジスタ（Ｑ１〜Ｑ４）は入力電圧をバッファリングす
るようになる。このとき、バイポーラトランジスタ（Ｑ
１〜Ｑ４）のエミッタでは、ベースに印加される乗数
（被乗数）信号電圧（Ｖ⁺ _X，Ｖ^- _X）が約0.6 〜0.7 Ｖだ
けレベルシフトされるようになり、この電圧はnMOSFET
（Ｍ１〜Ｍ４）のドレインに印加される。

【００２７】nMOSFET （Ｍ１〜Ｍ４）のゲートに被乗数
（乗数）信号電圧（Ｖ⁺ _Y，Ｖ^- _X）が印加され、この信号
の同相信号が、ドレインに印加される電圧の同相信号よ
り高くなると、nMOSFET （Ｍ１〜Ｍ４）の動作領域は線
形領域に入り、上述したように、電圧−制御抵抗の特性
を有するようになる。このときの出力電流は、近似的に
は、ゲートの入力電圧（Ｖ⁺ _Y，Ｖ^- _Y）とドレインに印加
される電圧の積で表わされ、入力信号の乗算が可能にな
る。

【００２８】このような原理を利用してアナログ乗算器
を具現し、４つのバイポーラトランジスタ（Ｑ１〜Ｑ
４）と、４つのnMOSFET （Ｍ１〜Ｍ４）を利用した。バ
イポーラトランジスタ（Ｑ１〜Ｑ４）をバッファおよび
レベルシフト機能として用い、２つの入力のうちの一方
をnMOSFET のドレインに印加し、他方をnMOSFET のゲー
トに印加して、線形性の優れた乗算器を具現させた。

【００２９】次に、定量的な動作を説明する。

【００３０】nMOSFET の動作領域が線形動作領域にある
場合は、入力電圧−出力電流の関係式は、

【００３１】

【数１】I_DS ＝β [(V_GS−V_Tn) V_DS−1/2 V² _DS] のようになり、nMOSFET でドレインとソース間に流れる
電流は、Ｖ_GSとＶ_DSの関数となる。電流関係式におい
て、Ｖ² _DS 成分がない場合は、Ｉ_DSはＶ_GSとＶ_DSの積で
表わされる。

【００３２】図３に示す乗数（被乗数）信号電圧（Ｖ
_X ）と、被乗数（乗数）信号電圧（Ｖ_Y ）は、差動(ful
ly differential)入力信号であり、回路構造上、Ｖ_Y 信
号はＶ_X 信号より高い同相信号成分がなければならな
い。この場合の各入力信号は、次のようになる。すなわ
ち、

【００３３】

【数２】V⁺ _X ＝V^- _X ＝1/2 V_X V⁺ _Y ＝V_Y＋1/2 V_Y V^- _Y ＝V_Q−1/2 V_Y ただし、Ｖ_Q はＶ_Y 信号の同相信号成分であり、その電
圧値は正の値を有する。

【００３４】次に、各素子等の電圧−電流関係式等を考
察する。まず、バイポーラトランジスタ（Ｑ１〜Ｑ４）
にかかるベース−エミッタ間の電圧は、

【００３５】

【数３】V_BE ＝V_Tl_n(I_C/I_S) ただし、V_T＝kT/q I_C： コレクタ電流、 I_S： 逆方向飽和電流 と表される。

【００３６】上記の式からＩ_C の電流変化が大きい場合
でも、現れるＶ_BEの変化は小さいことが分かる。従っ
て、各バイポーラトランジスタのＶ_BEの電圧変化が極め
て小さいと仮定すると、次のようになる。すなわち、

【００３７】

【数４】V_BE ＝V_BE1＝V_BE2＝V_BE3＝V_BE4 ただし、Ｖ_BE1 〜Ｖ_BE4 は各バイポーラトランジスタ
（Ｑ１〜Ｑ４）のベース−エミッタ間の電圧を示す。従
って、

【００３８】

【数５】V₁＝V₂＝V⁺ _X −V_BE ＝1/2 V_X−V_BE V₃＝V₄＝V^- _X −V_BE ＝1/2 V_X−V_BE になり、それぞれのnMOSFET に流れる電流は次のように
表わされる。

【００３９】

【数６】 I_DS1＝β₁[(V^- _Y−V_Tn) (V₁−V₅) −1/2(V₁−V₅)²] I_DS2＝β₂[(V⁺ _Y−V_Tn) (V₂−V₅) −1/2(V₂−V₅)²] I_DS3＝β₃[(V⁺ _Y−V_Tn)（V₃−V₅) −1/2(V₃−V₅)²] I_DS4＝β₄[(V^- _Y−V_Tn) (V₄−V₅) −1/2(V₄−V₅)²] さらに、出力電圧は、

【００４０】

【数７】V_OUT＝V⁺ _OUT −V^- _OUT ＝R_OUT1 (I_DS2 ＋I_DS4)
−R_OUT2(I_DS1＋I_DS3) になる。

【００４１】ここで、Ｒ_OUT1＝Ｒ_OUT2＝Ｒ_OUT であり、
各nMOSFET の大きさが全て同じである場合は、β₁ ＝β
₂ ＝β₃ ＝β₄ ＝βになり、従って、出力電圧は

【００４２】

【数８】 V_OUTβR_OUT [(V⁺ _Y−V^- _Y) (V₁−V₅）−(V⁺ _Y−V^- _Y) (V₃−V₅)] ＝βR_OUT [(V⁺ _Y−V^- _Y)(V⁺ _X−V_BE −V₅) −(V⁺ _Y−V^- _Y)(V^- _X−V_BE −V₅)] ＝βR_OUT [(V⁺ _Y−V^- _Y)(V⁺ _X−V^- _X) ＝βR_OUT [V_XV_Y] のように表される。

【００４３】上記の関係式から、出力電圧は乗数および
被乗数としての入力電圧Ｖ_X とＶ_Yの積で表わされ、Ｖ_X
とＶ_Y の符号に関係なく動作する４象限(4 quadrant)
動作のアナログ乗算器になり、その特性は極めて線形的
な特性を有する。

【００４４】回路の利得を決定する要素はβとＲ_OUT に
依存するが、ＶＱまたはバイアス電流（Ｉ_B ）と、供給
電圧等には関係しないため、極めて安定した動作をする
ようになる。

【００４５】本実施例の利点は、バイポーラトランジス
タのみを利用した乗算器に比べて、入力電圧の範囲が極
めて広く、線形性が良く、併せて、BiCMOS(bipolar -CM
OS)工程により狭い面積で具現され、消費電力が軽減さ
れることである。

【００４６】＜第２実施例＞図４は本発明の第２実施例
を示す。これはBiCMOS工程でなく、純粋CMOS工程により
バイポーラトランジスタを利用して具現したアナログ乗
算器の例である。

【００４７】本実施例は、図３に示すバイポーラトラン
ジスタに替えて、図４に示すような２つのコレクタを有
するバイポーラトランジスタを用いたものであり、２つ
のコレクタを有するバイポーラトランジスタは、CMOS工
程により得られるバイポーラトランジスタである。図４
に示す構成は、一般のBiCMOS工程に幾つかの工程を追加
して具現させることができ、従って、一般的なCMOS工程
技術では提供されないこともある。

【００４８】本実施例では、２つのコレクタが寄生バイ
ポーラトランジスタを利用して具現され、第１実施例に
係るアナログ乗算器と同様の効果が得られる。

【００４９】図５および図６はCMOS工程で作られる寄生
バイポーラトランジスタの構造図である。図５は寄生バ
イポーラトランジスタの垂直断面図であり、図６はその
水平断面図である。図７は寄生バイポーラトランジスタ
を記号で示したものである。図に示す寄生バイポーラト
ランジスタはＰ−ウェル工程で作られるnpn トランジス
タである（Ｎ−ウェル工程の場合は、pnp トランジスタ
が得られる）。

【００５０】ここで、Ｐ−ウェル内のｎ−拡散領域は、
CMOS工程でnMOSFET のソースまたはドレインの拡散領域
であり、Ｐ−拡散領域はＰ−ウェルの電源コンタクト(p
owercontact) のためのサブストレート拡散領域にな
る。さらに、Ｎ−サブストレート上にあるＮ−拡散領域
は、電源コンタクトのためのサブストレート拡散領域に
なり、このＮ−拡散領域には、常に、電圧源（Ｖ_DD）が
印加される。

【００５１】図５において、N-diff(1) とN-diff(2) は
バイポーラトランジスタのエミッタと第１コレクタにな
り、Ｐ−ウェルはベース層になり、ポリシリコンのチャ
ンネル長がトランジスタベース層の厚さになる。このよ
うに構成されたバイポーラトランジスタをラテラルバイ
ポーラトランジスタと言い、そのコレクタは任意の電圧
を有することができる。

【００５２】しかし、このように構成した場合は、N-di
ff(1) と、Ｐ−ウェルと、Ｎ−サブストレート間に、も
う１つのバイポーラトランジスタが作られるようにな
る。このトランジスタのコレクタの電位は、常に、Ｖ_DD
に結合される。このトランジスタをバーティカルトラン
ジスタという。

【００５３】従って、CMOS工程によりトランジスタを具
現させる場合には、２つのコレクタを有するバイポーラ
トランジスタを作ることができ、一方のコレクタは任意
の電圧が印加され、他方のコレクタは常に供給電圧源に
結合される。

【００５４】図６はCMOS工程でバイポーラトランジスタ
を作るときのレイアウトの平面図であり、図６のＡ−
Ａ′線断面を図５に示す。図７に示す第１コレクタはラ
テラルトランジスタを示し、第２コレクタはバーティカ
ルトランジスタを示す。

【００５５】このように構成されたバイポーラトランジ
スタを利用して、図４に示す回路を具現させた場合は、
純粋CMOS工程技術を利用しても、広い入力電圧領域でも
線形動作するアナログ乗算器を作ることができる。

【００５６】＜第３実施例＞図８は本発明の第３実施例
を示す。図８において、Ｇ１〜Ｇ８はGaAsFET をそれぞ
れ示す。

【００５７】本実施例に係るアナログ乗算器は、乗数ま
たは被乗数信号電圧をバッファリングするためのGaAsFE
T Ｇ１〜Ｇ４と、被乗数または乗数信号電圧を入力を受
けて、GaAsFET Ｇ１〜Ｇ４に入力された乗数または被乗
数信号と乗算するGaAsFET Ｇ５〜Ｇ８と、回路全体にバ
イアス電流を供給するバイアス電流源（Ｉ_B ）とを具備
する。

【００５８】本実施例に係るアナログ乗算器は、図３に
示すバイポーラトランジスタ（Ｑ１〜Ｑ４）と、nMOSFE
T （Ｍ１〜Ｍ４）とに替えて、GaAsFET を用いた例であ
る。本実施例に係るアナログ乗算器は、第１実施例に係
るアナログ乗算器の定性的および定量的な動作と大部分
同一であるので、異なる部分のみを説明する。

【００５９】GaAsFET （Ｇ１〜Ｇ８）の動作領域が線形
動作領域にある場合、入力電圧−出力電圧の関係式は、

【００６０】

【数９】I_DS ＝β [(V_GS−V_Tn) V_DS−1/2 V² _DS] と表され、GaAsFET でドレインとソース間に流れる電流
は、Ｖ_GSとＶ_DSの関数で表される。この関係式におい
て、Ｖ² _DS 成分がない場合は、Ｉ_DSはＶ_GSとＶ_DSの積で
表わされる。図８に示す乗数または被乗数の信号電圧Ｖ
_X とＶ_Y 信号は、差動入力信号であり、回路構造上、Ｖ
_Y 信号はＶ_X の信号より高い同相信号成分を有しなけれ
ばならない。この場合、各入力信号は

【００６１】

【数１０】V⁺ _X ＝−Ｖ^- _X＝1/2 V_X V⁺ _Y ＝1/2 V_Y V^- _Y ＝−1/2 V_Y である。ただし、Ｇ１〜Ｇ４がＧ５〜Ｇ８より物理的な
大きさが極めて大きい場合、Ｇ１〜Ｇ４はバッファのよ
うに動作する。

【００６２】従って、Ｍ１〜Ｍ４のゲート−ソース間の
電圧は、入力信号電圧に関係なくほとんど一定の電圧を
維持する。そして、各GaAsFET に流れる電流と出力電圧
は、図３に示すnMOSFET と同一である。従って、図３に
示すアナログ乗算器と同様に、出力電圧は、乗数が被乗
数の信号電圧Ｖ_X とＶ_Y の積で表わされ、Ｖ_X とＶ_Ｙの
符号に関係なく動作する４象限動作のアナログ周波数混
合器になり、その特性が極めて線形的な特性を有する。
同様に、回路における利得を決定する要素は、βとＲ
_ＯＵＴ に依存しており、Ｖ_Q か、バイアス電流（Ｉ
_B ）か、あるいは供給電圧等には関係しないので、極め
て安定して動作をするようになる。

【００６３】

【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、バイポーラトランジスタの
みを利用した乗算器に比べて入力電圧の範囲が極めて広
く、線形性が良いのは勿論、GaAsFET が高速動作の素子
特性を有するので、高速処理が行われ、電力消費が軽減
されるという効果がある。

【図面の簡単な説明】

【図１】nMOSの電圧−電流動作特性を示す図である。

【図２】GaAsFET の電圧−電流動作特性を示す図であ
る。

【図３】本発明の第１実施例を示す回路図である。

【図４】本発明の第２実施例を示す回路図である。

【図５】純粋CMOS工程で作られる寄生バイポーラトラン
ジスタの構造を示す垂直断面図である。

【図６】純粋CMOS工程で作られる寄生バイポーラトラン
ジスタの構造を示す水平断面図である。

【図７】寄生バイポーラトランジスタを記号で示す図で
ある。

【図８】本発明の第３実施例を示す回路図である。

【図９】従来のアナログ乗算器を示す回路図である。

【符号の説明】

Ｒ_OUT 出力抵抗 Ｑ１〜Ｑ４ 第１〜第４バイポーラトランジスタ Ｍ１〜Ｍ４ 第１〜第４nMOSFET Ｇ１〜Ｇ８ 第１〜第８GaAsFET Ｉ_B 電流源

Claims (6)

【特許請求の範囲】
1. 【請求項１】 乗算出力電圧（Ｖ⁺ _OUT，Ｖ^- _OUT）を出力
   するように出力抵抗（Ｒ_OUT ）を介して正電圧源
   （Ｖ_DD）に接続され、入力電圧をバッファリングするた
   めに乗数（被乗数）の信号値（Ｖ⁺ _X，Ｖ^- _X）を入力する
   バッファリング手段と、 該バッファリング手段にドレイン端子がそれぞれ接続さ
   れ、バッファリングされた乗数（被乗数）の信号値（Ｖ
   ⁺ _X，Ｖ^- _X）を受け、ゲート端子には被乗数（乗数）の信
   号値（Ｖ⁺ _Y，Ｖ^- _X）を受けて乗算を行う第１ないし第４
   nMOSFET （Ｍ１〜Ｍ４）と、 該第１ないし第４nMOSFET （Ｍ１〜Ｍ４）の各ソース端
   子に共通に一端が接続され、他端が負供給電圧源
   （Ｖ_SS）に接続され、バイアス電流を供給するバイアス
   電流源（Ｉ_B ）とを具備したことを特徴とするアナログ
   乗算器。
2. 【請求項２】 請求項１において、前記バッファリング
   手段は、乗数（被乗数）信号値（Ｖ⁺ _X，Ｖ^- _X）をベース
   端子に受け、コレクタ端子が乗算出力電圧（Ｖ⁺ _OUT，Ｖ
   ^- _OUT）を出力するように出力抵抗（Ｒ_OUT ）を介して正
   供給電圧源（Ｖ_DD）に接続され、エミッタ端子が乗算を
   行う第１ないし第４nMOSFET （Ｍ１〜Ｍ４）の各ドレイ
   ン端子に接続された第１ないし第４バイポーラトランジ
   スタ（Ｑ１〜Ｑ４）を具備したことを特徴とするアナロ
   グ乗算器。
3. 【請求項３】 請求項１において、前記バッファリング
   手段は、乗数（被乗数）信号値（Ｖ⁺ _X，Ｖ^- _X）をベース
   端子に受け、第１コレクタ端子が乗算出力電圧
   （Ｖ⁺ _OUT，Ｖ^- _OUT）を出力するように出力抵抗（Ｒ
   _OUT ）を介して正供給電圧源（Ｖ_DD）に接続され、第２
   コレクタ端子が正供給電圧源（Ｖ_DD）に直接接続され、
   エミッタ端子が乗算を行う第１ないし第４nMOSFET （Ｍ
   １〜Ｍ４）の各ドレイン端子に接続された第１ないし第
   ４寄生バイポーラトランジスタを具備したことを特徴と
   するアナログ乗算器。
4. 【請求項４】 請求項１において、前記バッファリング
   手段は、乗数（被乗数）信号値（Ｖ⁺ _X，Ｖ^- _X）を0.6 Ｖ
   ないし0.7 Ｖだけレベルシフトさせて、前記第１ないし
   第４nMOSFET （Ｍ１〜Ｍ４）の各ドレイン端子に印加し
   たことを特徴とするアナログ乗算器。
5. 【請求項５】 乗算出力電圧（Ｖ⁺ _OUT，Ｖ^- _OUT）を出力
   するように出力抵抗（Ｒ_OUT ）を介して正供給電圧源
   （Ｖ_DD）に接続され、入力電圧をバッファリングするた
   め乗数（被乗数）の信号値（Ｖ⁺ _X，Ｖ^- _X）を入力したバ
   ッファリング手段と、 該バッファリング手段にドレイン端子がそれぞれ接続さ
   れ、バッファリングされた乗数（被乗数）の信号値（Ｖ
   ⁺ _X，Ｖ^- _X）を受け、ゲート端子には被乗数（乗数）の信
   号値（Ｖ⁺ _Y，Ｖ^- _Y）を受け乗算を行う第１ないし第４Ga
   AsFET （Ｇ１〜Ｇ４）と、 該第１ないし第４GaAsFET （Ｇ１〜Ｇ４）の各ソース端
   子に共通に一端が接続され、他端が負供給電圧源
   （Ｖ_SS）に接続され、バイアス電流を供給するバイアス
   電流源（Ｉ_B ）とを具備したことを特徴とするアナログ
   乗算器。
6. 【請求項６】 請求項５において、前記バッファリング
   手段は、乗数（被乗数）信号値（Ｖ⁺ _X，Ｖ^- _X）をゲート
   端子に受け、ドレイン端子が乗算出力電圧（Ｖ⁺ _OUT，Ｖ
   ^- _OUT）を出力するように出力抵抗（Ｒ_OUT ）を介して正
   供給電圧源（Ｖ_DD）に接続され、ソース端子が乗算を行
   う第１ないし第４GaAsFET （Ｇ１〜Ｇ４）の各ドレイン
   端子に接続された第５ないし第８GaAsFET （Ｇ５〜Ｇ
   ８）を具備したことを特徴とするアナログ乗算器。