JPH0756756B2 - 並列連想記億装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、並行連想記憶装置に関する。並行連想記憶装
置は、記憶されたパターンのうち入力パターンに最も良
く合致する一乃至それ以上の数のパターンを選択するこ
とによってデータを検索したり形状認識を行ったりする
ことに用いられ得る。本発明は、特に、多数のパターン
を記憶し且つパターン選択を並列的に行い得る記憶装置
に係る。このような並列処理によって記憶装置の動作速
度が増し、また効率が向上する。

連想記憶装置においてはデータパターンが複数個の記憶
されたパターンと比較され正確なマッチングが模索され
る。このパターンは記憶パターンに関する情報が記憶さ
れている記憶装置の付加的な部分へのアドレスとして作
用する。その結果データパターンに関連したデータが検
索される。

形状認識システムにおいては、複数個の既知のパターン
が記憶媒体に記憶されており、未認識のパターンがこれ
等複数の既知パターンと比較される。もし、この未認識
のパターンが記憶されたパターンのうちのひとつと合致
した場合パターンの特定が行なわれる。もし未認識パタ
ーンと完全に合致する記憶パターンが得られなかった場
合には、形状認識システムは、未認識パターンに“最も
良く合致する”記憶されたパターンを探すように要求さ
れるのが普通である。形状認識システムは、通常、“最
良の合致”を決定するための相似手段、あるいは距離手
段を備えている。未認識パターンの特定あるいは“最良
の合致”の選択は、このパターンを、正確あるいは“最
良の”合致のラベルあるいはクラス特定に対応するとこ
ろのラベルあるいなクラス特定を連想せしめる。

連想記憶装置ならびに形状認識装置は、下記のような潜
在的な用途を有する。例えば形状認識装置や連想記憶装
置は、モジュールのボードの特定の不具合に関連する特
定の故障を判定することを必要とするモジュール診断に
おいて利用することができる。第２の潜在的な用途は光
学的文字認識である。光学的文字認識においては、テキ
ストの全ページをスキャナーを介して入力し且つこれを
後刻編集し得るように、特定の文字を現存する文字フォ
ントから迅速に特定することが要求される。第３の潜在
的用途はスピーチ認識であり、これにおいては音声パタ
ーンを、誰が音声を発したかにかかわりなく迅速に特定
の音声言語に関連づけることが要求される。第４の潜在
的用途は化学あるいは生物学の実験への応用である。こ
の等の応用においては、化学物質を特定の測定と関連づ
けて血液あるいは生物組織のサンプルからビールスを特
定するようなことが必要とされるかも知れない。第５の
潜在的用途はデータベースシステムへの応用である。デ
ータベースシステムにおいてはリコールキーがエラー状
態にある場合であっても有益な情報を得る必要がある。
認識システムや連想記憶装置は以上に述べたような全て
の用途に適用可能であるが、これ等の用途以外にも適用
することが考えられる。

従来の連想記憶装置は、パターン認識に用いられる際に
低速で作動する汎用型の処理装置からなるか、あるいは
また狭い用途でしか用い得ない超高速特殊処理装置から
なるものであった。また連想記憶装置は固定したサイズ
のパターンのために設計されており、正確なマッチング
を行うもので、記憶容量が限られており、かなり高価で
ある。

上述した用途においては、観察されたパターンが関連づ
けられる特殊な分類を表わすために用いられる幾多の可
能なパターンがある。

未認識パターンを特定するために必要な既知のパターン
の数によって装置に必要となる記憶容量が定まる。必要
とされる記憶容量を小さくするためには、利用し得る分
類を代表する、１乃至それ以上の数の“典型的”なパタ
ーンを決定するべく試みる必要がある。これはパラメー
タを用いた統計手段によって行なうことができる（もし
多数の代表パターンのサンプルが集められているなら
ば）。あるいはまた非パラメータ手法（少数の代表パタ
ーンサンプルしか利用できない場合）によっても行なう
ことができる。“典型的”なパターンを見い出すための
試みの手法は、既知の複数のパターンをいくつかのグル
ープあるいはクラスに仕別けることは他ならない。この
仕別けの手法は、形状認識、クラスタ分析、決定理論、
Neuralネットワークおよびパラメータならびに非パラメ
ータ統計などと言った表題で文献において検討されてい
る。

一旦“典型的”パターンが決定されたならば、これ等の
パターンは、それぞれ類似するパターンから成るパター
ンのグループあるいはクラスをそれぞれ代表し得る。理
想的にはこれ等のクラスは互いに不連続である。パター
ンのグループに対してラベリングを行なう能力は連想記
憶装置やパターン認識の用途において大事なタスクのひ
とつである。例えば、観察されてはいるが未だいずれの
特定のクラスに属するとも特定されていないパターンが
既に記憶されたパターングループのパターンに類似して
いると判断された時には、このパターンはこのグループ
あるいはクラスに属するものとして特定される。

観察されたパターンを特定するためのプロセスあるいは
あるパターンに関連するデータを検索し且つこれを特定
のクラスあるいはグループに関連づけるためのプロセス
は２つの段階に分割される。即わち記憶段階あるいは仕
別段階と呼ばれる第１の段階ならびにリコール段階ある
いは認識／分類段階と呼ばれる第２の段階とである。

記憶あるいは仕別段階においては観察されたパターンを
得ることによってデータが収集される。データはパター
ン特徴を得るべく操作されてパターン認識のための望ま
しい形式のものとされる。次いで特定の仕別けアルゴリ
ズムに従って“典型的な”パターンが選択される。この
アルゴリズムは、各パターンクラス即わちグループのパ
ターンのうちの最初のものを“典型的”パターンとして
使用するような単純なものであっても良いし、あるいは
また、所定のパターンクラス乃至ブループに属する複数
のパターンの平均値をもって“典型的”パターンとする
ような複雑なものであっても良い。一旦“典型的”パタ
ーンが選択されたならば特定を行なうためのプロセスの
第２の段階が開始され得る。

リコール段階（データ検索のための）あるいは認識／仕
別け段階においては未認識の観察されたパターンが得ら
れる。この未認識の観察パターンは記憶あるいは仕別け
段階において生成された複数の“典型的”パターンと比
較される。この比較の結果に基づいて、観察されたパタ
ーンが属するような一個の最近パターンあるいはＫ個の
最近パターンが特定される。

“典型的”パターンを選択するためには幾多の手法があ
り、またパターンスペースを仕別けするのにも幾多の手
法が用いられ得る。

これ等の手法のうちの多くのものはハミング距離（Hamm
ing distance）と相似すると見られる距離のユークリッ
ド測定を用いる。ハミング距離はパターン認識の分野に
おいては普通に用いられる測定距離である。

これ等のパターン認識ならびに連想記憶装置の大多数に
おいては観察されたパターンを特定するに際して行われ
る演算の程度が問題となる。これ等演算において特に重
要なのは距離の測定のために行なわなければならない演
算の量である。この演算は、時間的ならびに労力的に３
個の主要なエリアに分割することができる。第１の主要
なエリアは各種のパターンクラス乃至グループを代表す
る“典型的”なパターンを得るためのものである。第２
の主要なエリアは典型的なパターンを仕別けして記憶す
ることである。第３の主要なエリアは実際的なリコール
乃至認識プロセスである。

従来のパターン認識システムの例が“自己組織型汎用ク
ラス分離特定装置”と題する、レオンクーパー（Leon C
ooper）の米国特許第4,326,259号に開示されている。こ
のシステムにおいては、ハードウェアの実施が特定の適
応認識アルゴリズムに限定されているため能力的に限界
がある。

1962年にG.S.セバスチャンは適応パターン認識アルゴリ
ズムを発表したが、このアルゴリズムはクラスしきい値
の概念を利用するものであった（パターン認識における
判断プロセス、G.S.セバスチャン著、ニューヨークマク
シミリアン社（1962）参照）。

このセバスチャンの著書の第４章において、著者は、高
い処理速度と入力情報の更新とを本来的になし得るよう
ないくつかの概算および適応手法について述べている。
判断領域を構成するための簡単なアルゴリズムが導入さ
れており、この領域はクラスの代表的サンプルを記憶す
ることによって構成される。新しい入力の分類は、記憶
されたもののうちこの入力に最も近いサンプルへの距離
に基づいて行なわれる。例えば、入力が、クラスＢのう
ちの如何なる代表に対してよりも、クラスＡのうちの少
くとも一個の代表的サンプルに近い場合、この入力はク
ラスＡに属するもとのされる。97ページ乃至98ページに
記されたこの手法の詳細によれば、有限の数の与えられ
たサンプルを用いて、合致可能性比演算を近似する判断
手法が行なわれる。この手法は極部多数法則に則って判
断を行なうもので、もし半径ｒ内にＡのサンプルがＢの
サンプルよりも多く存在した場合に入力がＡに属するも
のと判断される。

セバスチャンはまた既知のパターンのセットを選択的に
サンプリングしてクラスに関する情報を表わし且つ記憶
するようになった多数の装置を紹介している。選択され
たサンプルは既知のパターンのセットと同じ態様で分布
され、ベクトルスペースの同じ領域をカバーする。仕別
け判断は入力の、これに最も近いサンプルへの距離に基
づいて行なわれる。この手法は本来的に早いうえ、記憶
されたサンプルとの比較をシーケンシャルに行い得るよ
うな装置によって容易に実行できる。また選択的なサン
プリングを行なう手法についても述べてあり、これにお
いては入力情報がある度にこの入力が用いられ、新しい
サンプルによって影響されるので、判断領域の性質に関
する記憶された情報を更新する。カスケード型あるいは
多層型の装置も記載されており、これにおいては学習さ
れた概念がパターンスペースの新しい寸法として導入さ
れる。

119乃至121頁において、セバスチャンは、パターン認識
において多用される手法は、分類されるべき入力ベクト
ルを、この入力が所属するかも知れない異なるクラスを
代表するいくつかの記憶された参照値と関連づけるもの
であるということを述べている。記憶された参照値は、
大抵の場合、異なるクラスのサンプルのセットの平均値
である。判定は、入力と、記憶された参照値のそれぞれ
との相関関係を互いに比較することによって行なわれ、
入力は最も大きな相関関係を呈するクラスに属するもの
であると判断される。仕分けを行なう他の方法は入力と
記憶された参照値とのユークリッド距離を比較するもの
である。最大相関関係を用いる方法と最小ユークリッド
距離を用いる方法とは大変似ているが、不確定さケース
における判断動作を避けるべくしきい値が導入される場
合にはこの両者は異なってくる。

公知のパターン認識システムは、処理速度と柔軟性との
両者を両立させることができない。

本発明の主要な目的は、高い動作速度と広い応用性との
両者を兼ね備えた連想記憶装置を提供することにある。

本発明の他の目的は、複数の認識動作を互いに並列的に
行ない得るリコール乃至認識装置を提供することにあ
る。

本発明の他の目的は、記憶容量の追加が容易に出来るか
あるいは並列処理の数を増すことによって検索時間の短
縮を可能とするような、連想記憶装置用の並列構造を提
供することにある。

本発明の更に他の目的は、検索およびマッチング動作が
ベース又は下部タイアによって行なわれ、一方適応仕別
け動作が特定の用途に適応し得る上部タイアによって実
施されるようなリコール乃至認識装置を提供することに
ある。

本発明の上記した目的および他の目的は、リコールパタ
ーンを受け入れるための手段と、複数の認識パターンを
それぞれのアドレスにおいて記憶し且つリコールするよ
うになった複数個のアドレス可能な記憶手段と、前記複
数個のアドレス可能な記憶手段から一連の認識パターン
のシーケンスを同時にリコールするための手段と、前記
リコールパターンを前記アドレス可能な記憶手段からリ
コールされた認識パターンとを同時に比較するための手
段と、前記比較するための手段による比較の結果に従っ
て前記リコールパターンに近似してこれにマッチする少
くとも一個の認識パターンを選択するための手段と、前
記選択手段によって選択された少くとも一個の認識パタ
ーンを出力するための手段とを有することを特徴とする
並行連想記憶装置によって達成される。

本発明は、好ましくは階層的に組織される。そのような
階層構造が適用される場合には、並行連想記憶装置は、
リコールパターンを入力するための手段と、複数個の連
想メモリーを有し、この連想メモリーの各々は、前記の
入力するための手段から前記リコールパターンを受け取
るための手段と、複数個の認識パターンを記憶するため
の手段と、前記記憶するための手段に記憶された複数個
の認識パターンのうちから、前記リコールパターンに近
似してこれにマッチする少くとも一個の認識パターンを
出力するための手段とを有する。この場合には、並行連
想記憶装置は更に、前記複数個の更新されたメモリーの
出力のうちから前記リコールパターンに最も近似して対
応する少くとも一個の認識パターンを選択するための手
段と、この選択手段によって選択された少くとも一個の
認識パターンを出力するための手段とを有する。各連想
メモリー中のリコールパターン受け入れ手段は、リコー
ルパターンをほぼ同時に受け入れても良いし、また複数
個の更新されたメモリーは同時に作動して、前記出力す
るための手段を通してそれぞれの出力を生成することが
できる。連想記憶手段はまた、前記リコールパターン受
け入れ手段からのリコールパターンを前記記憶手段中の
複数の認識パターンと比較するための手段を有しても良
い。

連想記憶装置はまた、前記比較のための手段による比較
の結果に基づいて、リコールパターンを最も良く近似し
てこれにマッチする認識パターンを選択して、前記更新
されたメモリーの出力を行う手段の出力となすための手
段を有することができる。比較するための手段は、リコ
ールパターンを、認識パターンのそれぞれとビット単位
で比較するようにしても良いし、その場合、選択手段
は、このビット単位の比較において最も差が少なかった
認識パターンを、リコールパターンを最も良く近似して
これにマッチする認識パターンとして選択する。また、
リコールパターンを所定の認識パターンとビット単位で
比較するに際しこのビット単位の比較における差の数を
モニターするための手段が設けられていても良い。差の
数が所定のしきい値を超えた段階でそれ以上の比較動作
が休止せしめられる。

好ましくは並行連想記憶装置は種々のアトリビュートを
有する認識パターンの認識を可能とするべく柔軟性を与
えるような付加的な手段を有する。所定の適用領域にお
いては、メモリーに記憶されるべき認識パターンのアト
リビュートは適用領域からのデータのアトリビュートに
マッチすることができる。その結果操作、仕別けおよび
データの記憶は非常に容易となり、データは通常よりコ
ンパクトな形で記憶される。観察されたパターンを特定
するスピードは検索されるべき記憶スペースを減少する
ことによって増大し得る。またデータの特定のアトリビ
ュートに立脚した比較および選択動作を行なうことによ
っても増大し得る。

認識パターンのアトリビュートは、それぞれの認識パタ
ーンのためのアトラクションの種々の長さおよび半径を
有しているとともに認識パターンの特定の部分の特性を
も含んでいる。この特性は、無視されるべき部分、リコ
ールパターンの対応部分と一致しマッチすべき部分、ビ
ットごとの差を蓄積することによってビット単位で比較
されるべき部分、および積をかけ算しまた積算すること
によって多ビット単位すなわちバイト単位で比較される
べき部分を含んでいる。これ等の部分およびその特性は
マスクによって指示されている。

本発明の並行連想記憶装置は、メモリーの記憶容量を容
易に追加して増やすか、あるいは並列の数を増すことに
よってサーチタイムを短縮することを可能とするような
構造を提供する。記憶容量は論理的に並列的に構成され
た従来型のランダムアクセスメモリによって提供され得
る。これは容易に入手可能な初歩的な論理要素を利用す
ることによって達成可能な大変安価な構成である。ある
いはまた、本発明の個々のランダムアクセスメモリーチ
ップに一体化することもできる。メモリーの並列的特性
と更に記憶容量を増せすことの可能性とによって、用途
を大幅に限定することなく且つ従来の汎用プロセッサを
用いた場合に較べてより高い速度でパターンの認識を行
ない得る並行連想記憶装置を得ることができる。

本発明の他の目的および利点については以下の記述なら
びに添付図面の参照によって明らかになるであろう。

（実施例） 本発明は種々の変形や代替的な形をとって実施し得る
が、特定の推奨される実施例について以下に図面を参照
しつつ詳細に説明する。しかしながら、以下に開示され
る特定の形態は単なる例示的なものであって発明を限定
する趣旨ではなく、添付した特許請求の範囲に記載され
た発明の精神ならびに範囲の範ちょうにおいてなされる
種々の改変や変形をカバーする趣旨である。

第１図は、本発明の並行連想記憶装置を用いてパターン
認識（パターンマッチング）を行なうようになったシス
テム10を示す。アプリケーション11ならびにデータコレ
クタおよびデータマニピュレーション部12は認識システ
ム10全体の特定の用途によって決まる。データコレクタ
からのデータならびにデータマニピュレーション部12か
らのデータは、仕別けアルゴリズムのライブラリ14に記
憶されたアルゴリズムに関連して機能する。このアルゴ
リズムは、このシステムを使用するエンジニアによって
定義され得る。システムは更にオペレーティングシステ
ム13と、ランタイムライブラリ15とドライバ16とを含
む。

アプリケーション11、データコレクタおよびデータマニ
ピュレーション部12、オペレーティングシステム13、仕
別けアルゴリズムのライブラリ14、ランタイムライブラ
リ15およびドライバ16は従来のデジタルコンピュータ18
によって実行可能なプログラムとして構成され得る。オ
ペレーティングシステム13は、通常、デジタルコンピュ
ータ18の製造者によって供給される。アプリケーション
11ならびにデータコレクタおよびデータマニピュレーシ
ョン部12は、オペレーティングシステム13によってコン
パイルされ、リンクされロードされたソースコード中に
記入されている。このソースコードはランタイムライブ
ラリ15に含まれるサブルーティンを包含していても良
い。ドライバー16は、デジタルコンピュータ18と、並列
連想メモリー17との間のデータ転送を制御するアッセン
ブリ語サブレーティンの組である。ランタイムライブラ
リ15は、ドライバーサブルーティンを呼び出すハイレベ
ルソースコードである。従って、アプリケーション11
は、並列連想メモリー17を作動させるためにランタイム
ライブラリ中のサブルーティンを呼び出す。

並列連想メモリー17が特定の用途に供される認識装置の
基礎として作用し得るということが理解されるであろ
う。第１図に示すシステムはマルチタイヤシステムを示
すもので、これにおいては並列連想メモリー17は、実際
のパターン認識プロセスをパラメータおよびパターンを
用いて実行するためのベース即わち下部タイアを構成す
る。このパラメータおよびデータは、アプリケーション
11、データコレクタならびにデータマニピュレーション
部12および仕別けアルゴリズムのライブラリ14とドライ
バ16とによって構成される上部タイアによって定義され
る。

ここで、マルチタイヤシステムは、種々なレベルの構成
部分を含むものであり、第１図のコンピュータシステム
における上部タイヤ、すなわち、上部レベルの構成部分
は、アプリケーションプログラムであり、下部タイヤ、
すなわち、下部レベルの構成部分は、並列連想メモリ17
である。そして、オペレーティングシステムプログラム
13は、中間タイヤ、すなわち中間レベルの構成部分であ
る。

典型的には、形状認識システムのためのアプリケーショ
ン11は、並列連想メモリー17に記憶された、リコールパ
ターン（リコールキー）に類似して見えるところのテン
プレートあるいはパターンを備えている。もしリコール
パターンがテンプレートあるいは記憶されたパターンの
うちの少くともひとつに十分類似して見えるならばリコ
ールパターンは特定し得る。

この問題（即わち正確でないマッチング）において“十
分なる類似”を調整する能力があれば、これによってシ
ステムに対して学習能力を賦与することができる。パタ
ーンクラスを適合させるための実際の各種修正された方
法が仕別けアルゴリズム14のライブラリ中にある。

本発明の並行連想記憶装置を適応仕別けアルゴリズムと
組み合わせることによって、ルールに従うシステムのか
わりにルールを生成するシステムをつくることができ
る。ルールに追従するエキスパートシステムはすべての
ルールが人間によって書かれることを必要とするしその
結果エラーが生じたり更新が困難になったりする。これ
と対象的にルールを生成するシステムは、利用可能なデ
ータから直接ルールを生成できるし更新も容易に出来
る。本発明の並列連想メモリーは、その高いスピードと
大きな記憶容量とにより、ルール生成システムの実現を
容易にする。

第２図は、本発明の並列連想メモリーの第１の推奨実施
例を示すものである。第２図に示す並列連想メモリー20
は複数個の修正されたメモリー23（mRams）と、インタ
ーフェース要素と、デシジョン変更メモリ24とを有する
ことができる。

mRAM23の各々は、仕別けアルゴリズムのライブラリ14
（第１図図示）によって定義される用途に関連する仕別
けアルゴリズムと特定の用途とに応じて、複数のデータ
または認識パターンを記憶することができる。

インターフェース要素22は、特定されるべき観察パター
ンを表わすリコールパターンを入力することができる。
インターフェース要素22は、バス26を経由して複数のmR
AM23の各々にほぼ同時にリコールパターンを伝送するこ
とができる。リコールパターンかインターフェース要素
22によって提示されると、インターフェース要素22はバ
ス26の選択されたラインを動作状態とし、バス上にリコ
ールパターンが存在することを表示する。これによって
各mRAM23がリコールパターンをほぼ同時に受け取るとい
うことが確実になる。

各mRAM23は検索プロセスを開始する。この各mRAM23によ
って実行される検索プロセスは平行的になされるのであ
り、従って各mRAM23の検索プロセスは他のmRAM23のプロ
セスとほぼ同時に行なわれる。各mRAM23は、この特定の
mRAM23に記憶された複数の認識パターンから、少くとも
一個の、近似する認識パターンを選択する。この特定の
mRAM23はリコールパターンを最も良く近似しこれにマッ
チするものである。各mRAM23は、リコールパターン26に
最も近似してこれに最も良くマッチするところの認識パ
ターンをバス26に出力し、このバス26は全mRAM23からの
認識パターンを判定修正メモリー24に伝送する。

判定修正メモリー24は、複数の修正メモリーの各々から
の近似する認識パターンを用いて検索プロセスを実行す
る。並列連想メモリー20は、リコールパターンを最も良
く近似する認識パターンを出力する。特定の適用に応じ
て、アプリケーション11、データコレクターならびにデ
ータマニピュレーション12およびドライバー16（すべて
第１図に図示）を含む上部タイアは、リコールパターン
に最も良くマッチする認識パターンを利用する。

mRAMはランダムアクセスメモリチップに類似した集積回
路チップでありうる。そのようなmRAMの実施例が第３図
に示されている。この図において、mRAM23は、ｍ個の列
とｎ個の行から成る記憶領域33を含む。リコールパター
ンは、mRAM23の内部レジスタR₁、35に書き込むことがで
きる。複数の認識パターンがデータ記憶領域33に記憶さ
れることになる。

第３図のmRAM23は、リコールパターンに最も近い認識パ
ターンを見出すために行毎の比較を行なうことができ
る。mRAM23の全データ記憶領域33を検索するためのメモ
リサイクル時間は、サブメモリサイクルに分けられる。
データ記憶領域33の行の各々に対して１つのサブメモリ
サイクルが当てられる。

各サブメモリサイクル中に、ある認識パターンを定義す
るデータ記憶領域33の１行が第２の内部レジスタR₂、37
は読み込まれることになる。ビットの比較が内部レジス
タR₁、35とR₂、37との内容間で行なわれる。不一致の数
が調べられる。この時点での検査中に第２の内部レジス
タR₂、37のパターンの不一致の数が最も少なければ、こ
のパターンは内部レジスタR₂、37から内部レジスタR₃、
39にシフトされ、このパターンに関連した不一致の数は
内部レジスタR₄、36に記憶される。内部レジスタR₂、37
のパターンとレジスタR₁、35とリコールパターンとの比
較における不一致の数がR₄の不一致の数を越えれば、内
部レジスタR₂、37のパターンは、内部レジスタR₃、39に
すでに記憶されたパターンよりも近い認識パターンにな
りえない。従って、このパターンは無視され、mRAM23の
別の行からの新しいパターンが、その代わりに内部レジ
スタR₂に入力されることになる。

この行ごとの比較は、最小のハミング距離、即ち最小の
不一致数又は相違が、記憶領域33に記憶された全ての認
識パターンから確認されるまで、行なわれる。これが発
生すると、レジスタR₃、39に記憶されたパターンはmRAM
23から第２図のバス26に出力される。

また、mRAMは、リコールパターンに緊密に一致するよう
に決定される複数の認識パターンを選択することも可能
である。これら複数の酷似したパターンはmRAM中の別の
箇所に記憶することができる。探索過程が完了すると、
全ての複数の酷似したパターンがmRAM23からバス26へ出
力されることになる。

各mRAM23がそれぞれの最も近い隣接した認識パターンを
見い出したなら、mRAMバス制御論理が第２図のバス26の
出力回線を起動し、そしてリコールパターンに最も合致
したその各mRAM23の認識パターンとして各mRAM23によっ
て確認された認識パターンを表わすビット・ストリーム
を第２図のデシジョン変更メモリー24が検出する。

各mRAM23からの出力は、本質的に各mRAM23と同様な動作
を行なう決定修正化記憶24に記憶される。すなわち、各
mRAM23の出力は決定修正化記憶24のデータ記憶領域に記
憶される。各mRAM23から出力された認識パターンに対す
るリコールパターンの比較を行なう探索過程が実行さ
れ、決定修正化メモリ24は、各mRAMによって選択された
認識パターンのなかから、リコールパターンに最も緊密
に合致した単数又は複数の認識パターンを選択すること
になる。該デシジョンメモリーは、最も緊密に合致した
パターンを命令する能力を持つことができるものであ
る。

認識過程は、いくつかの方法でその速度を速めることが
可能である。もし、関心のある唯一の認識パターンが、
内部レジスタR₁、35に記憶されるリコールパターンの或
る所定の誤差距離内にあるパターンであると決定されれ
ば、追加の内部レジスタR₅、38をmRAM23に追加すること
ができる。第３図の追加レジスタR₅、38は、許容される
不一致の数に応じたカットオフ・レベルを記憶する。比
較周期中に、内部レジスタR₂、37のパターンに対するレ
ジスタR₁、35のリコールパターンのビット比較から生じ
る不一致の数が、レジスタR₅、38のカットオフ・レベル
を越えれば、それ以降の比較が停止され、内部レジスタ
R₂、37に記憶されたパターンはスキップされる。

レジスタR₅、38及びそれが含むしきい値又はカットオフ
・レベルには、第２の可能な利用方法がある。リコール
パターンに緊密に合致したパターンとして、しきい値よ
り少ない数の不一致を持ち、かつそれ以降の比較を停止
させる第１のパターンを選択することが可能である。こ
れでも十分に精密な探索であると考えられる。

探索時間を短くするもう１つの方法は探索空間を小さく
することである。これは記憶したパターンをサブ・パタ
ーンまたはサブ空白に仕切ることによって達成される。
例えば、マスク・レジスター34はmRAM23に加えられるこ
とができるであろう。マスク・レジスター34は、リコー
ルパターンの特別の部分にマッチする認識パターンだけ
が完全な比較過程に対する候補者となるように使用され
るであろう。例えば特定のmRAM23のデータ記憶装置33の
なかに記憶されているパターンから指定されたビット・
エリヤのなかに特別のビット・パターンを持つパターン
だけを選ぶことは可能であり、これらのパターンは全体
のビット・パターンのザブ・セットを構成する。これは
ザブ空白、即ち記憶された認識パターンのサブ・セット
を創り、それは、そこで、リコールパターンと比較され
るであろう。この場合マスク・レジスター34はサブ・ス
ペース・マスクとして使用されるであろう。

リコールパターンに最も近いサブ・セットのなかのパタ
ーンはそこでｍラム23によって伝送されるであろう。こ
れは認識パターンに対して階層的な構造を持ったデータ
・ベースを作りこのデータ・ベースはさらにパターン認
識とパターン一致をさらにスピード・アップすることが
できる。

認識または一致のプロセスに対しては使われることのな
い追加的情報をパターンに加えることがまた可能であ
る。例えば、認識ビットまたはタグ・ビットが認識パタ
ーンまたはリコールパターンのいずれかの特別のビット
位置と関連させられることができるであろう。しかし認
識ビットまたはタグ・ビットは一致過程または認識過程
に影響するべきでない。マスク・レジスタ34は“イグノ
アマスク”として使用されることができるであろう。そ
の結果タグビットまたは識別ビットは比較作業では考慮
されないであろう。これらのビットはそこで、一度リコ
ールパターンが認識されるとある活動を実行する第１図
の“アプリケーションプログラム"11によって使用され
ることができるであろう。

リコールパターンと比較されるべき記憶されたパターン
の数を小さくするために再処理作業が行なわれることが
できるであろう。もしハミング・センスで共に近いいく
つかのパターンが同じものを表わすとするとそのときは
唯１つのパターンが記憶される必要だけがある。これは
最終的には１つのパターンを認識する目的のために実行
されねばならない比較作業の数を小さくする。

この認識過程のうちで最も努力を費やさねばならないも
のは不一致を数えることである。本発明の複数子の並列
連想メモリーは、mRAM23がシステムの始動のあいだ二次
記憶システムから負荷をかけられたあと、並列に働いて
いることができるであろう。記憶されたパターンの前処
理及び後処理はオフ・ラインで行なわれることができ
る。

いつくかのビデオRAMは以上において述べたmRAM23とし
て働くことができるかも知れない。不幸にして、それは
今のところ記憶の場所と機能性において限られている。
しかしながら、従来のダイナミック・ラムは比較的に大
きい記憶密度を持っている。よって、大きい記憶容量の
ある並列連想メモリーを提供するため、我々は従来のダ
イナミック・ラムに変更したメモリーによって行なわれ
る追加の機能を加えることができるであろう。

この二次記憶システムは、例えば、デジタルコンピュー
タ18の通常のディスクメモリである。

第４図は、本発明の第２の実施例を例示している。この
第２の実施例においては、並列連想記憶装置は、各々分
類能力を有する多数の変更したメモリから構成される。
それらの分類能力は、別のデシジョンRAMを不要とす
る。

第４図の変更したメモリーはブロック40として設計され
ている。変更したメモリー40はデータ・ラム41、排他的
ORエレメント42、合計エレメント43及び分類エレメント
44を含む。リコールパターンはリコールキー・レジスタ
ー45のなかに入れられる。サブスペースマスク46とイグ
ノアマスク47は変更したメモリーの第１の実施例に関し
て上述した通り働く。排他的ORエレメント42のすべて
は、リコールキーレジスタ45からほとんど同時にリコー
ルパターンを受け取る。各変更したメモリー40のデータ
・ラム41は各々の変更したメモリーに対する認識パター
ンを記憶する。排他的OR要素はビットの比較器として働
きリコールパターンとデータ・ラムのなかに記憶された
認識パターンのビットの比較を実行するであろう。合計
エレメント43の合計ロジックと分類エレメント44の命令
過程はリコールパターン（最も近い隣りの認識パター
ン）に最もよく一致する認識パターンまたは変更したメ
モリー40のパターンは変更したメモリーの出力として選
ばれるようにパターンを命令するため認識パターンの各
々と共にリコールパターンが排他的ORをされるとき起き
るであろう不一致の数をモニターする。

第５図は本発明の並列連想メモリーの一般に49で表わさ
れる第３の実施例を図示している。インターフェース装
置51は並列連想メモリー49をサブ・システム・母線50と
インター・フェースする。制御部57はインター・フェー
ス装置51の働きを制御する。インター・フェースはリコ
ールキー（リコールパターン）を母線50から並びにマス
ク（イグノアマスクとサブスペースマスク）から受け入
れそれらを並列連想メモリーのレジスター領域52のなか
の適当なレジスターのなかに記憶する。インター・フェ
ースはまたデータ・ベース・メモリー53のなかに記憶さ
れるべき認識パターンを受け入れる。データ・ベース・
メモリーは３つのバンクのデータを含むことができる。
可能性のあるバンクの数はこの装置を実際に実現するボ
ードのうえに置かれることのできるバンクの数だけによ
って制限される。各バンクは異なった組み合わせの認識
パターンを含む判然と分れた記憶装置である。排他的OR
領域54はリコールパターン及びレジスター領域52からの
マスクを受け入れまたデータベース・メモリー53から排
他的OR領域に同時に入力される認識パターンの３つの異
なった平行な流れによってリコールパターンを別々に排
他的ORをする。ハミング領域55は各パターンの流れとの
比較から起きる相異の数を常に監視している。次いでそ
れは、認識パターンのすべての３つの流れからそれらの
リコールパターンとの相似性に基づいて前以て決められ
た数の認識パターンを選ぶ分類領域56に距離の結果を伝
送する。

レジスター領域のなかの３つのレジスターの各々はマス
ク・スタート・アドレスの値によって選ばれるであろう
多数入口を含むことがある。特定の探すことに対して使
用されるマスクとリコールパターンは同じアドレスのと
ころで始発しなければならないこと、及びアドレスはデ
ータ・ベースのスタート・アドレスとは関係ないことに
注目されたい。一度マスクまたはリコールパターンが書
き込まれると、マスクまたはリコールパターンのいずれ
かの部分が書き直されるまで有効である。よって認識パ
ターン・ビット、マスク・ビット及びリコールパターン
・ビットは同じ位置にありマスクとリコールキーの記憶
は認識パターンのそれと見出しフィールドが通常使用さ
れないということを除いて同じである。リコールパター
ンの長さは余分のピットを無視するイグノアマスクを使
用することによって指定される。マスクとリコールパタ
ーンの両方は最も長いパターン・スロットと同じ長さを
持つべきである。

母線インターフェイス51はパラメーター・レジスター、
状態レジスター、書き込みデータ・レジスター及び読み
取りデータ・レジスターを少なくとも含む。

パラメーター・レジスターは母線50から書き込まれ、一
方並列連想メモリーは働かない。一度パラメーター・レ
ジスターが書き込まれると、その内容は新しい値が書き
込まれるまで使用される。この書き込み作業は何度直ち
に効果を発揮するものではない。パラメーター・レジス
ターは下記の分野を含むことができる。

1. 見出しマスク−A16ビット・マスクで、そのなかで
各ロジカル１はパターンの第１のワードのなかに見出し
ビットがあることを示す。見出しビットは“使用した標
識”及びどのような“アトラクションの半径”でも含ん
だ。ここで、アトラクションの半径とは、第12図に示す
パラメータｒである。間違って、使用したフラグがマス
クされると、マスクだけがどのビットが半径を含むかを
指定する。マスクビットのMOは半径ビットroに相当す
る。

2. データ・ベース開始アドレス−−探しが始められる
範囲で、データベース・メモリーのなかの絶対番地。

3. マスク開始・アドレス−−リコールキーマスクの開
始のマスク・レジスター・メモリー内の絶対アドレス。

現状レジスターは母線50によって何時でも読まれること
ができる。読む作業はボードには何の効果もない。現状
レジスターは少なくとも下記のフィールドを含む。

1. 見出された一致の数−−数は０からＸまで。

Ｘ以上の一致の数は完成現状で示される。

書き込みデータ・レジスターは、データをデータ・ベー
ス・メモリーまたはマスク・レジスターまたはリコール
パターン・レジスターのなかに書き込む命令のあいだ母
線50によって書き入れられることができる。

読みデータ・レジスターは、データをデータ・ベース・
メモリーから読む命令のあいだ母線50によって読み取ら
れることができる。

一致するパターンのPIDN及びそれらの各々の距離の結果
は、距離結果による順番で、探索のあいだ結果バッファ
のなかに記憶される。最も近いＸの結果は取り残されま
たどのような追加の結果も失なわれる。もし結果ポート
が読まれるときの命令は：最も近い結果のPIDN最初、最
も近い結果の距離；次に第２番目に近い結果のPIDN、第
２の最も近い結果の距離、等である。

第６図は第５図のデータ・ベース・メモリー53のなかの
記憶形態を示す図、３つのデータ・バンクがあり、バン
ク０、バンク１及びバンク２を含む。各データ・パター
ンで相当する見出しがついたものは全部１つのバンクの
なかに入れられてバンクのなかのパターン・スロットを
占有している。パターン・スロットは１つまたはそれ以
上の決められた数のビットのワードから成り立つ。平行
パターンスロット、即ち３つのバンクの各々のなかの相
当するパターン・スロットは同じアドレスから出発しな
ければならず、同じ長さでなければならずまた同じ長さ
のパターンを含まねばならない。

データ・ベース・メモリーは異なった長さのパターンを
記憶するため異なった長さのパターンのどのような数を
含むことができる。種々の長さのパターンは長さ識別ワ
ード（LIW）によって指定される。各LIWは同じアドレス
ですべての３つのバンクをカバーしており各バンクから
の１つのワードから成り立つ。各LIWは次のLIWまでのす
べてのあとに続くパターン・スロットの長さを指定す
る。各パターン・スロットはPIDN、パターン識別数、バ
ンクはどれか、スロット・ナンバーの対PAT（ｂ、ｎ）
によって唯一無二のものとして識別される。各LIWは次
に続くパターン・スロットのスロット・ナンバーによっ
て識別される。このようにしてLIW番号は続いていな
い。

第７図はデータベースでのデータ・ワードの書式を図示
する。あるパターンに対する第１番目のワード、一番低
いオーダーのビット及びLIWに対するバンク０のなかの
第一番目のワードは使用標識（UF）を記憶するのに使用
される。使用標識（UF）は妥当はデータ・パターンを示
す論理１である。もし使用標識が論理０であるならば、
バンク０の第二の最も近いオーダーのビットがLIWワー
ドを示す論理０であるLIW標識（LF）を記憶するのに使
用される。LIWワードでは、バンク０の３番目に最も近
いオーダーのビットがデータ・ベース・メモリー53のな
かのパターンのデータベースの終りを示す論理０である
データ・ベース標識の終りとして使用される。換言すれ
ば、データ・ベースメモリーを通して探すことはLIWワ
ードが論理０であるデータベース標識の終りを持つLIW
ワードに達したとき終りとなる。

第７図の書式では、バンク０のLIWワードのスロットはL
IWワードに続くパターン当たりのワードの数を指定する
１つの番号を含む。もしこの番号が０であるならば、デ
ータベースの終りを示す信号が出される。LIWのなかの
残りのマスク・フィールドは、パターンスロットのなか
のパターンのビットの正確な長さを指定するために、次
の続くパターン・スロットの最後のワードのなかで無視
されねばならないビットを識別する。各パターン・スロ
ットの第１のワードは見出しを含んでいる。見出しは探
索を制御するのに使用されるアトラクションの半径を含
みまたそのパターン・スロットがパターンを含むため現
在使用されているかどうかを示す標識を含む。パラメー
ター・レジスターからの見出しマスクはパターン・スロ
ットの第１のワードのどのビットが見出しビットである
かを識別する。よって、データベース・メモリーのなか
のすべてのパターンは同じ大きさの見出しを持っていな
ければならない。

操作では本発明の第３の実施例49はデータの３つのバン
クが１つのリコールパターンと同時に比較されることを
許す。比較が完了したとき、複数個の認識パターンが選
び出され、データ・ベース・メモリーのなかに記憶され
ている認識パターンから最も近い隣りの認識パターンを
提供するよう分類される。第３の実施例のイグノアマス
クとサブスペースマスクは本発明の第１の実施例で使用
されたマスクと同じように使用される。それらのマスク
は必要な探索の量を少なくすることによって探索時間を
小さくするのに使用される。

さて、第９図を見ると、そこにデータ・ベース・メモリ
ーのなかの認識パターンの多数データ・ベースを確定す
る１つの方法が示される。第１のデータ・ベースはLIW
ワード60で始まりLIWワード61で終る。第２のデータ・
ベースはLIWワード62で始まりLIWワード63で終る。各デ
ータ・ベースの終りのところで探索過程を終らせるため
に、最終LIWワード61と63は論理ゼロである、またはゼ
ロの長さを指定するデータ・ベース標識の終り（EF）を
持っている。

データ・ベースはLIWワードで始まって探察が各データ
・ベースの始めのところで始まることを許す。追加の入
口点は各データ・ベースに追加のLIWワードを置くこと
によって与えられることができる。そのような組織はも
し各データ・ベースの最初のパターンが代表的なリコー
ルパターンに一致する可能性が大きいとき、特に便利で
ある。充分な数の一致がデータ・ベースの始めの部分の
なかに見出されることがあると、探索はデータ・ベース
の最後まで行かないうちに終結され、新しい探索がデー
タ・ベースの残りを探索するためすぐ近くの入口点のと
ころで開始されることができる。

LIWワードをデータ・ベース・メモリーのなかに置きデ
ータ・ベース標識の終り（EF）をセットするまたは再セ
ットすることに加えて、探索すべきデータ・ベース・メ
モリー53のいくつかの部分は、１つのパターンを効果的
に含むための条件をセットするサブスペースマスクを使
用しまたデータ・ベース・メモリーから選ばれたパター
ンを一時的に取り除くため使用した標識（UF）をセット
しまた再セットすることによって確定されることができ
る。その代りとして、データ・ベース・メモリー53のア
ドレス指定は“終末アドレス”または始めのアドレスか
ら“探索のパターンのナンバー”のようなパラメータに
よってさらに制御される。

以上から考察して、本発明による並列連想メモリーは広
い範囲の潜在的適用に使用できる。相当に重要である１
つの適用の領域は知性のある推理ができる知能システム
の領域である。例えば、ある研究者は、新しい物象また
は出来事が期待される原型の組みと比較される認識のプ
ロセスが優位を占めると信じている。例えば、D.Bobrow
とT.Winograd著“KRLの概観、知能表出言語”、カリフ
ォルニヤ州（94304）Palo Alto、ゼロックス・パロ・ア
ルト研究センター（1986年７月４日）頁18を見られた
い。BobrowとWinogradが記述しているように、一致させ
る人は２つの入力を取る。即ちパターン、及びテストす
る特別の目的である。その最も簡単な形では、一致させ
る人は２つの与えられた代表的構造の正確な形を比較す
る、他の極端な場合では一致させる人はシステムの全体
的過程を案内する。一致させる人は記述する人の意味論
並びにそれらの人の文章論的形態を２つの記述が一致す
るかどうかを決めるのに使用するであろう。一致させる
人は記述の指示物を探す（その性質を使用するため
に）、記述装置のタイプまたは特別のパターンと関連す
る特別の一致処理に許え、また意味することのつながり
を探す一般的推理過程に訴える。

第10図を見ると、これには推理過程で”認識”段階を行
なう並列連想メモリーの使用を図示する図式的図が示さ
れている。主題領域についての知識は最も初歩的水準で
データ・ベース・メモリー71のなかに記憶されている一
組の原型70として表わされる。原理は推理過程のなかの
各々１つの可能な決定を表わし、またそれによって原型
は規則を基にした知識システムのなかの規則に類似して
いる。

各原型と関連しているのはプールの原型条件72、原型パ
ターン・ベクトル73、原型半径74、及び一致が起きたと
き推理されるべき級記述または結論の組である。等級記
述は上位コンピュータ（第１図の18）によって使用され
るだけの必要しかないので、それらは従来のメモリー75
のなかに効率的に記憶されることができパターン識別ナ
ンバー（PID）によって索引されるポインタのパターン
表76によって参照される。よって、一度上位コンピュー
タが並列連想メモリーによって選ばれた一致する原型の
PIDを得るならば、上位コンピュータは個々の等級記述
を得るため間接アドレスとしてPIDを使用することがで
きる。等級記述を記憶するこの方法はまた等級記述と関
連すべきいくつかの異なった原型が各等級記述と関連さ
せられることを容易に許し、連想はパターン表76のなか
に記憶されているポインタによって支配される。その代
りとして各原型に対するポインタは、認識過程のあいだ
は無視マスクによってマスクされている原型タグとして
データ・ベース・メモリー71のなかに記憶されている。
パターン表76はまた呼び出しを容易にするため各パター
ンのビットの長さ及び半径のコピーを記憶している。

認識プロセス中において、並列連想メモリは、所与の物
体77と、データベース・メモリ中に記憶されている１つ
以上のプロトタイプ70とを一致させようとする。その物
体は、検索キー78（recall key78）、サブスペース・マ
スク79（subspace mask79）及びイグノア・マスク80（i
gnore mask80）によって定義される。サブスペース・マ
スク79及びイグノア・マスク80は、検索キーのそれぞれ
の部分を、プロトタイプ状態72及びデータベース・メモ
リ71中に記憶されているプロトタイプ・パターン・ベク
トル73に対応する物体状態81及び物体パターン・ベクト
ル82として、指定する。

認識プロセス中において、データベース選択信号は、デ
ータベースの選択された部分を順にアドレス指定するア
ドレス・カウンタ83に送られる。コンパレータ（比較
器）84は、物体状態81を個々のアドレス指定されたプロ
トタイプの状態70と比較して、物体状態が、プロトタイ
プ状態と一致しない時に、このプロトタイプを拒絶する
信号を発生させる。相関器85は、物体パターン・ベクト
ル82を、ベクトルの相関積またはスカラー積を計算する
ことによって、プロトタイプ・パターン・ベクトル73と
比較する。選択基準信号に反応して、この相関は、プロ
トタイプの重力半径によって選択的に調節される。パタ
ーン認識の場合、この相関は通常は、アトラクションの
半径によって調節されるが、パターン分類またはパター
ン学習の場合、最隣接のプロトタイプの中心からの新た
な物体の距離を決定するために、プロトタイプの半径を
無視することが望ましいことがある。このことは、図11
から図13と関連して、以下に詳述する。

コンパレータ84からの“拒絶プロトタイプ信号”及び相
関器85によって計算された値は、拒絶されていなくて更
に、相関器85が計算した値が示すような物体の定義に近
接して一致する、指定された数のプロトタイプを選択し
分類（sort）するセレクタ／ソータ86に出力される。セ
レクタ／ソース86は、例えば選択、分類されるプロトタ
イプの最大数や、或るしきい値を選択プロセスに使用す
べきかどうか、を示す選択基準信号を受信する。代表的
には、予め指定されたしきい値ゼロを、分類するプロト
タイプを選択するのに用いるべきである。パターン認識
の場合、選択基準は代表的には、セレクタ／ソース86
は、相関器85によって計算された値が、少なくともゼロ
であるようなプロトタイプだけを分類するために選択を
実行すべきである。言い替えれば、プロトタイプは、プ
ロトタイプの重力半径から外れたときに拒絶される。し
かし、パターン分類またはパターン学習の場合、“最隣
接”のプロトタイプを見つけ出すのが望ましいこともあ
り、このときには、プロトタイプは、相関器85の計算値
がゼロ未満である場合に拒絶すべきである。

図10のシステムを採用すれば、ルールに基づく（rule−
based）人工知能の応用にとって重要な多くの長所が得
られる。プロトタイプ・パターン・ベクトルに代表され
るこの“ルール”は、事実上、自身のプロトタイプ状態
を介してアドレス指定される内容である。従って、“領
域知識ベース”は、ルールを追加したり削除したりする
ことによって、容易に修正される。応用プログラム（図
１の11）は、選択された状況のルールを、“走査”（se
arch）コマンドを並列連想メモリに発行することによっ
ていつ呼び出すかに付いての制御情報を定義する。従っ
て、“制御知識”は、特定の応用プログラムの場合、
“領域知識”とは、分離したものである。

セレクタ／ソータは、関連のルールの内どれを適用すべ
きか決定する。応用プログラムは、リーズニング・プロ
セス（reasoning process）の深さ（depth）を制御する
ために、適用されるルールの最大値を調整してもよい。
適用されるルールは、応用プログラムが、最も重要なル
ールに関する結論を最初に試験し、次に主張または伝播
させる。結論の強度は、距離測定−−これによって結論
の“確度係数”が与えられる−−によって定量化され
る。

適用される個々のルールは、共通の結論を確かめるか、
またはそれを疑問（question）中に呼び込み得る他の適
用ルールによって分類される。応用プログラムは、矛盾
するルールを解決し、矛盾する結論を解決し、更に結論
を主張する方法を自由に定義する。分類知識は、パター
ン・テーブル76中に独立して記憶されており、どのよう
にして矛盾を解決し、そして各々の結論を主張するかに
付いての知識は、クラス（class）の記述75（descripti
on75）のリスト中に独立して記憶される。

アプリケーションプログラムは、例えば、矛盾の程度が
低い場合に確度係数を組合せ更に伝播させ、これによっ
て、追加情報で矛盾を解決できる場合にはこの追加情報
の入力を要求することによって、又は矛盾解決のための
ルールを呼び出す事によって、矛盾を解決し得る。矛盾
解決のためのルールによって、初期適用されたルールが
矛盾するものであったか又は不充分なものであったかを
判断し得る。この場合、矛盾解決用ルールは、将来にお
ける矛盾の可能性を最少化するために、初期適用のルー
ルを修正したり又はルールを追加したりする学習ルール
を呼び出し得る。

複雑なリーゾニング・プロセスを実行するためには、
“推論のチェイン”（chain of inference）を設立する
のに、上記のようなリーゾニング・ステップが数多く必
要とされる。個々のリーゾニング・ステップは、データ
ベース・メモリ71中のそれぞれのデータベース内にある
適用可能なプロトタイプ又はルールを走査する。言い替
えれば、それぞれのデータベースは、リーゾニング・プ
ロセス中に発生し得る状況および同問題の個々にたいし
て提供される。特定の結論を主張すると、現在の問題点
が解決され、推論チェイン中の次の問題点の走査が開始
されることになり得る。また、特定の結論を主張する
と、すなわち適用可能ルールを見つけることに失敗する
と、推論チェイン中の以前の問題点の走査が開始される
こともあり得る。リーゾニング・プロセスにおいて、正
方向チェインイングか逆方向のチェイニングのどちらを
選択するかは、アプリケーションプログラム（図の11）
が定義することが望ましい。

一般に、個々のデータンベースに関する或る情報を記憶
するため、データベース・テーブル87を提供することが
望ましい。この情報には、例えば、データベース・メモ
リ中のデータベースの開始アドレス、データベース・メ
モリ中のデータベースの終了アドレス、データベース中
のパターン又はプロトタイプの数、データベースのパタ
ーン・テーブルにたいするポインタ、データベースのク
ラス・テーブル75にたいするポインタ等が含まれる。

走行時間ライブラリ（図１の15）は、データベース・テ
ーブル87、パターン・テーブル76及びクラス・テーブル
75に情報を読み書きするサブルーチンを提供し得る。デ
ータベース・メモリ71の走行中に使用される情報を記憶
することに加えて、このテーブルは、データベースや、
データベース・メモリ中の知識の組織化や状況の文書化
さらに推論チェインの説明又は追跡に有用なクラス及び
パターンの名前などの、自然言語の字句上の情報にたい
するポインタを記憶し得る。

プロトタイプ半径および最隣接プロトタイプの概念を、
図11から図13に示す。図11においては、パターン・ベク
トルの個々が、３つのエレメントを持ち、更に個々のエ
レメントは複数のビットによって指定されることが推測
される。言い替えれば、ビット毎に比較されるビット列
パターンと異なり、図11に示すパターンは、エレメント
を複数のビットで乗算して比較される。実際問題とし
て、ビット毎比較を実行するか、又は乗算による複数ビ
ット毎比較もしくはバイト毎比較を実行するかを選択的
できる相関器を装備することが望ましい。図17に関連し
て以下に更に説明するが、マスクを使用して、パターン
・ベクトルのどの部分を、ビット毎に又はバイト毎に比
較するかを指定することが可能である。

一般に、ビット毎比較とバイト毎比較関の選択は、デー
タの属性に基づいて実行すべきである。２進法データの
場合には、ビット毎比較で充分であるが、アナログ・デ
ータの場合には、複数ビット毎またはバイト毎比較を実
行することが望ましい。しかし、パターンを互いに識別
するに際して他の機能より重要な機能を、パターン中に
ある或る複数のビットが表示するような、２進法データ
の場合には、他のビットより重要なビットにたいしてよ
り大きな数値的な重みを与えるために、複数ビット毎比
較又はバイト毎比較を実行することが望ましいであろ
う。また、ビット毎比較は実行可能であっても、１つの
重要な機能に関連した複数のビットが、物体中にその重
要な機能が存在するかどうかを表示するために、全てセ
ットされたり又は全てクリアされたりすることはあり得
る。この場合、個々のプロトタイプにおいて、複数ビッ
トのそれぞれの数値は、プロトタイプを互いに識別する
に際して、機能の相対的な重要性、すなわち重みを示す
ためにセットされ得る。

相関器は、積和プラス定数という計算をするので、選択
されたプロトタイプに関連する“確度係数”を伝播させ
るのに有用な、一次判別関数を実行することもできる。
プロトタイプが１つの“ルール”を表す場合、パターン
・ベクトルの個々のエレメントは、そのルールに関連し
て結論を証明したり反証したりする傾向のある証拠を表
す。従って、物体のパターン・ベクトルの個々のエレメ
ントは、観察された証拠に関連する“確度係数”を示
し、プロトタイプ・パターン・ベクトルの対応するエレ
メントは、この証拠が結論を証明する傾向があるか又は
反証する傾向があるかを示す数値の重みを与える。この
相関関係は、特定のルールに関連する結論の強度を示す
傾向のある１つの数値である。アトラクション半径によ
って、結論を主張すべきかどうかを決定するしきい値が
設立される。

相関器と実行する計算が、線形のものであるとは言え、
それは非線形関数の実行にも使用することが可能であ
る。この場合、物体パターン・ベクトル82は、独立した
変数の数およびこれら変数のベキ値ならびにクロス乗積
値を表し、プロトタイプ・パターン・ベクトル73は、ゼ
ロ次の係数を与えるプロトタイプ半径パラメータによっ
て、非線形関数のテイラー級数近似値を表す。

相関器85は、フーリエ解析並びに信号検出もしくはフィ
ルタリングのような従来の相関関数を実行することも可
能である。この場合、個々のプロトタイプは、所与の周
波数における特定のサイン波形信号もしくはコサイン波
形信号、又は検出される信号の特定の位相を表す。音声
認識の場合、例えば、パターン・ベクトルは、特定の状
況の、特定のピッチ（pitch）における特定の音素を表
し得る。このピッチ及び状況は、プロトタイプによって
指定し得る。例えば、ピッチは、特定の話者の認識また
は音声の平均ピッチによって決められ得る。状況は、先
行の音素、言葉または、これらの言葉に帰せられる意味
によって決定され得る。

図11に示すように、パターン・ベクトルは、それらの終
点、“パターン空間”を定義する球の上に存在するよう
に正規化されることが推測される。単一ビットのエレメ
ントを持つパターン・ベクトルの場合、これらのベクト
ルは、全てのパターン・ベクトルの大きさは、これらベ
クトル中のビットの数の平方根に等しいので、既に正規
化されているだろう。

多くの場合、生のデータは、かなりの振幅変動をもって
いる。そのいくつかの場合においては、サンプリング間
隔中の振幅変動には、意味を持つ量の情報が含まれるこ
とは無く、従って生データのサンプリングが可能であ
り、サンプリング間隔中のサンプルのベクトルは、通常
の方法で正規化できる。サンプリング間隔中における振
幅変動に、意味を持つ量の情報が含まれている場合に
は、サンプリング間隔中のサンプルのベクトルは、変換
して、正規化されたパターン・ベクトルを得るべきであ
る。どうすれば最適な変換が可能であるかは、特定のア
プリケーションプログラム次第である。１つの変換方法
は、サンプル・ベクトルを超球上に、パターン・ベクト
ルに、サンプル・ベクトルの振幅に反応する次元又はエ
レメントが追加されるように、投影することである。正
規化されたパターン・ベクトルＰは、例えば、次の式に
よって、サンプル・ベクトルＳから得ることができる。

これらの式において、因子ｍは、物体パターン・ベクト
ル及び、プロトタイプ・ベクトルの集合の定数である。
ｍの値は、サンプル・ベクトルが、ｍの水準より上にか
なり圧縮されている、という事実を考慮に入れて選択さ
れる。因子ｍはまた、角度情報に対する振幅情報の重要
性に重み付けをする。

アナログ・データの減少に場合によっては有用とされる
１種の変換は、座標系の回転である。全てのプロトタイ
プ・パターン・ベクトルの、１つの特定のエレメントが
実質的にゼロとなるように、座標系を回転できる場合に
は、そのエレメントを全てのパターン・ベクトルから消
去することが可能である。望ましい回転は、１対の座標
軸の平面上において、ある増分量だけ、座標系を反復的
に回転させ、更に全てのプロトタイプ・パターン・ベク
トル中の特定のエレメントの値が全て増加するか又は全
て減少するかを試験することによって、見つけることが
でき、そしてもしそうである場合、その平面を段階的に
回転させることによって、全てのプロトタイプ・パター
ン・ベクトルのその特定のエレメントを、ゼロに近ずく
ように減少させることが可能である。この返還自体は、
線形変換であり、個々のプロトタイプ・ベクトルの個々
のエレメントの変換された値は、プロトタイプ・パター
ン・ベクトルと、段階的回転角度のサイン値およびコサ
イン値を含む回転変換マトリックスの対応する列ベクト
ルとを互いに関係付ける事によって得ることが可能であ
る。マトリックスの列を消去するためのこのような回転
変換値を見つけ出すという一般的な問題は、線形代数に
おいてはよく知られているものである。実際、パターン
を区別するこれらの機能は、変換によって識別される。

図11に示すように、物体のパターン・ベクトルＫのプロ
トタイプ・パターン・ベクトルPiにたいする近接度は、
コサイン法則に従って得られた相関積又はスカラー積に
比例する。特に、相関積又はスカラー積は、パターン・
ベクトルの終点間の距離がゼロである時に最大となる。
パターンのベクトル及び半径は、データベース・メモリ
中に記憶されている個々のプロトタイプと関連している
ので、これらプロトタイプは、球面パターン空間90上の
円91を定義する。典型的な場合においては、パターン・
ベクトルにはエレメントが数多くあり、そのため、プロ
トタイプは、パターン空間中の超球を表示することにな
る。

図12中に更に示されているように、プロトタイプ91の内
部に存在するパターンの場合は正であり、その外部に存
在するパターンの場合は負であるような、距離Ｄすなわ
ち近接度は、相関器によって計算することが望ましい。
相関器は、スカラー積と、プロトタイプの実際の半径ｒ
の二乗に関係するパラメータＲとの和を計算することが
望ましい。

特定のクラス（class）の物体を表示するには、通常多
くのパラメータが定義される様子を、図13に示す。例え
ば、光学的文字認識の場合、個々のクラスの物体が、１
つの英数字を表し得る。パターン分類の１つの単純な方
法は、データベース・メモリ71中に、個々の文字に対し
て１つのプロトタイプ・パターン・ベクトルを記憶させ
ておくと、個々のプロトタイプ・パターン・ベクトル
は、最も可能性の高い英数字の表示に全く対応すること
になる。所与の物体は、最大相関値を持つプロトタイプ
・パターン・ベクトルを見つけ出す事によって、一致さ
せることが可能であろう。これは、或る物体を、実際に
はそれらが全てのプロトタイプと良好には一致しない時
には英数字として認識してしまう、という好ましくない
影響を持つ。従って、所与の物体のパターン・ベクトル
が、所与のプロトタイプ・パターン・ベクトルにたいし
て、一致していると示される程に充分、近接しているか
どうかを判断するため、しきい値を用いることが望まし
い。更にその上、パターン空間中に存在し、互いにパタ
ーン・クラスと関連付けされる領域間に存在する不規則
な境界をより正確に定義するため、アトラクションの半
径を、個々のプロトタイプ・パターンに関連されること
が望ましい。

個々のクラスを最も良く表すプロトタイプの個々に関連
されるべきアトラクションの半径を見つけ出すために、
別のクラスを最も良く表す最隣接のプロトタイプへの距
離を見つけ出すことは可能であり、そしてアトラクショ
ンの半径は、その距離の半分になるように選択すること
が可能である。この結果、例えば図13に示すように、ク
ラス“E"にはプロトタイプP₁が、そしてクラス“F"には
パラーンP₂ということになる。しかし、この時点におい
ては、いかなるプロトタイプにも含まれず、しかし特定
の英数字として認識されるべきパターンの空間が、ずい
ぶんある。より重要な事実は、プロトタイプの外側にあ
るパターン空間のある部分は、最も近い表面を持つプロ
トタイプに、必ずしも関連させる必要は無い、というこ
とである。従って、英数字の個々にたいして、データベ
ース・メモリにプロトタイプを追加することが必要であ
る。

プロトタイプのクラス間における境界をより正確に定義
するために、新しいプロトタイプのアトラクションの半
径を、この新しいプロトタイプのパターンのベクトル
と、異なっなクラスと関連している最隣接物の表面との
距離に基づかせることが可能である。この情報を決定す
るためには、新しいプロトタイプ・パターン・ベクトル
を１つの物体パターン・ベクトルとして使用し、更に、
距離Ｄがゼロ未満であると計算されたプロトタイプを求
めて、データベース・メモリを走査することが望まし
い。このような走査は、“最近接表面の走査”と呼ばれ
る。

応用の多くの場合、ユーザは、分類される物体を表すデ
ータの初期集合を持っている。これらのデータは、“訓
練集合”として用いることが可能である。この目的のた
め、これらのデータは、相関器が、異なったクラスの構
成要素（member）である物体を効率的に識別できるよう
に、上述したように最初に処理、すなわち変換される。
言い替えれば、生のデータを、無関係のパターン又は異
なったクラスのパターンであるとユーザが知覚する物を
表す、減少した生データのベクトル間に、比較的に大き
な距離または角度が存在するような形態にすることが望
ましい。

訓練アルゴリズムは、訓練集合の物体を正確に分類する
ために使用することができるプロトタイプの最少の集合
を発生させて、これをデータベース・メモリ中に記憶す
るために使用される。典型的な訓練アルゴリズムにおい
ては、減少したデータの個々のベクトルは、１つの物体
パターン・ベクトルとして使用され、そして並列連想メ
モリは、この物体パターン・ベクトルと以前に記憶され
ていたプロトタイプとの間に一致があるかどうかを走査
するように、指令される。一致は、物体のパターンが、
プロトタイプの超球上またはその内部に存在する時に発
生するが、これは言い替えれば、プロトタイプ及び物体
のパターンから計算した距離Ｄが、正であるということ
である。

応用の多くの場合、個々の物体を２つ以上のクラスに関
連付けることが望ましい。しかし、図示する関係上、個
々の物体又はプロトタイプは、せいぜい１つの単独クラ
スと関連付けされる、と想定されるだろう。言い替えれ
ば、クラスは互いに排反（disjoint）である。１つの物
体のパターンに望ましいクラスと関連している１つの一
致するプロトタイプがデータベース中に見いだせない場
合、その望ましいクラスと関連する１つの新しいプロト
タイプが、その物体パターンを含むためにデータベース
中に記憶されるか、又はその望ましいクラスと関連して
いる１つの現存のプロトタイプの半径が、その物体パタ
ーンを含むために、増大される。１つの物体のパターン
に望ましいクラスとは関連していない１つの一致するプ
ロトタイプがデータベース中に見いだされる場合、その
一致するプロトタイプの半径が、その物体のパターン排
除するために減少される。

訓練セット内のすべての減少データのベクトルが記憶済
みの原型に反復して比較された後に於ても、該原型はパ
ターン空間を適切に分割することができないので、各目
的パターンは、目標クラスの原型内のみに包含されてい
る。このことは、与えられた目的の為に作動されてきた
既知の原型の変更が、予め包含されていた目的を目標ク
ラスから除外させ、もしくは、予め除外されていた目的
を目標以外のクラスに包含させることの帰結である。か
くした問題の解決法は多様である。極端な例としては、
正しいマッチングが得られるまで比較ステップを全訓練
セットに対して繰返すという方法である。他の極端な例
としては、与えられた目的のステップの原型の修正に際
し、予めマッチング済みの目的のすべてを考慮すること
によって、目的パターンを適宜、原型内に包含させた
り、除外させたりすることができる。他の解決法として
は、各クラスに分類される目的を更に区分けする機構を
更に加えることが挙げられる。

多くの先願例では、代表的な訓練アルゴリズムは、正し
いマッチングが得られるまで比較ステップを全訓練セッ
トに対して繰返しているが、与えられた目的に最も隣接
している原型の数量を考慮にいれることによって、与え
られた目的のステップの原型を修正することによって集
中が加速される。例えば、目標のクラスに最隣接して集
まった原型の半径は、与えられた目的パターンから、目
標クラスに最隣接した原型パターンまでの距離が、該最
隣した原型パターンから、該原型パターンに最も隣接し
た異なるクラスのものの表面までの距離よりも短かい範
囲に於いては、与えられた目的を包含するように増大す
る。又は、目的パターンベクトルと等しい原型パターン
ベクトルと、目標クラスとは異なるクラスに最隣接して
集まるものの最も近い表面までの距離に等しい原型半径
とを有する、新規の原型が加えられる。

区分けに於ては、故に、最隣接した原型を探索すること
と、目標クラスのみを包含することもしくは目標クラス
を除外することとが望まれる。このことは最隣接Ｎ−表
面を有する原型を探し、次にその原型のクラスを調べる
ことによって実行される。他の方法として、原型に集合
するクラスを識別するタグを各原型に設けることが考え
られる。特定のクラスに最隣接した原型は、包含するク
ラスを特定するサブスペースマスクを使用することによ
って探しだすことができる。同様の探索によって、特定
のクラスを除く最隣接した原型を、タグが対応したサブ
スペースマスクのパターンを除外するセレクター／ソー
ター（第10図86）を作動させることによって、探し出す
ことができる、換言すれば、選択評価信号は第10図の
「リジェクト原型」信号を選択的に補足する為に使用す
ることができる。

本発明の好ましい実施例は、現在、記憶密度とアクセス
スピードとの最も優れた組合せを最低価格で実現できる
という理由により、ダイナミックランダムアクセスメモ
リーから成る。ここで、記憶密度は、ビット/cm³の如き
単位体積当りに記憶される情報のビットの数を意味して
いる。従来のメモリーチップを論理回路に結合させるこ
とによる実施例も構成可能であるし、論理回路をダイナ
ミックメモリーや独立チップに一体化して構成すること
も可能である。第一のケースは開発段階及び立上り生産
時等に好適であり、第二のケースは大量生産に好適であ
る。従来のダイナミックランダムアクセスメモリー及び
論理回路を用いた実施例はまとめて第14、15、18及び19
図に示されている。本実施例は、第５図に示されている
本発明の第三実施例と同様である。本実施例は、しか
し、第５図に示されている第三実施例がパターンメモリ
ーのバンクを３個有し、各バンクは一度に32ビットのデ
ータを出力するのに比較して、パターンメモリーのバン
クを４個有し、各バンクが一度に８ビットのデータを出
力する。

第14図に戻るとここでは、バスインターフェースと、リ
コール及び認識パターンを記憶するメモリーに集まる回
路とが示されている。並列連想メモリーは、リードデー
タレジスター102及びライトデータレジスター103を介し
て、認識パターンメモリー104及び、リコールパターン
及びマスクの為のメモリー105に接続されているバス101
を介してホストコンピューターに接続されている。バス
101は16ビット平行バスであり、そして結果的に、リー
ドデータレジスター及びライトデータレジスターは16ビ
ットレジスターである。レジスター102及び103はそれぞ
れ２個の８ビットラッチ（パートNo.74LS373）を有して
いる。認識パターンメモリー104はダイナミミックラン
ダムアクセスメモリーの４つのバンクによって組織さ
れ、各バンクは512Kバイトを有する。該ダイナミックラ
ンダムアクセスメモリーは、例えば、16個の256K×４ド
ラムチップを備えている。リコールパターン及びマスク
の為のメモリー105は、しかしながら、否定マスクを記
憶し、サブスペースマスクを記憶し、リコールキイを記
憶するために、好ましくは、2K×8RAMチップ（パートN
o.2018P）を有するスタティクラムを備えている。

リードデータレジスター102及びライトデータレジスタ
ー103は並列連想メモリー内のメモリーバンク104及び10
5にホストコンピューターをアクセスさせる。ホストコ
ンピューターは更に、パラメーターレジスター106及び
リザルトマルチプレクサー107のセットに依って、並列
連想メモリーとの間でインフォーメーションを交換す
る。パラメーターレジスターは、マスクスターティング
アドレス、コントロールコマンド、ラジウスセレクショ
ン、スキップセレクション、セーブするリザルトの数、
マスクファンクション、データベーススタートアドレ
ス、及びワード及びパターンカウントを入力し記憶す
る。該マスクスタートアドレス、データベーススタート
アドレス及びワード及びパターンカウントは16ビットの
価である。コントロールコマンドは６ビットの価であ
り、マスターコントロールをして、現行の作動が終了し
た時点で、ホストコンピューターを停止させる為の専用
ビットを含んでいる。ラジウスセレクトは２ビットを有
し、相関が半径に依って調節されるべきか否かを示す第
１のビットと、倍長半径が使用されるか否かを示す第２
のビットとを含んでいる。スキップセレクトは２ビット
を有し、距離が大であるかゼロに等しいかの認識パター
ンをスキップさせる第１のビットと、距離が０以下であ
ることの認識パターンをスキップさせる第２のビットと
を含んでいる。故に、パラメーターレジスターは計64ビ
ットを有し、該レジスターは８個の８ビットラッチ（パ
ートNo.74LS373）を備えている。

ホストコンピューターはリザルトマルチプレクサー107
を介して並列連想メモリーの結果を読み取る。バス101
内の２本のアドレス選択ラインの状態により、ホストコ
ンピュターは探された結果数、マッチングの認識パター
ン距離、またはマッチングの認識パターンのパターン認
識数のいずれかを入力する。リザルトマルチプレクサー
は、例えば８個の２×４マルチプレクサー（パートNo.7
4LS253）を有している。

並列連想メモリーを作動させる為に、ホストコンピュー
ターはパラメーターレジスター106にバス101を介してコ
ントロールコマンドを送る。並列連想メモリーは、コン
トロールコマンドのコントロールシーケンスを実行する
ことにより、該コントロールコマンドに対応作動するマ
スターコントロールユニット108を有している。マスタ
ーコントロールユニット108は、各コントロールコマン
ドのコントロールシーケンスをプログラムされた2K×８
レジスタードPROM（パートNo.27S45）を備えたシークエ
ンシャルステートマシンと、マスタコントロール用のス
テートレジスターとを有している。該PROMは、換言すれ
ば、マスターコントロールユニットの現状及び次の状態
テーブルを記憶している。マスターコントロールはPROM
に加えて、更にマスターコントロールの入出力と現状及
び次の状態とを相関させる組合せ論理をも有する４個の
プログラムアレイ論理チップ（パートNo.22V10）を有し
ている。

マスターコントロールユニットは、並列連想メモリーが
最良のマッチング選択数を探し出し、マッチング認識パ
ターンの認識数（PIDN）をホストコンピューターに転送
する目的の為に、コントロールコマンドに依り、ホスト
コンピューターをメモリーバンク104及び105にアクセス
可能とするか、又はパターンメモリー104内の選択パタ
ーンにアドレスし、該パターンをホストコンピューター
に転送する為にメモリー及びアキュムレーターコントロ
ールユニット（第15図109）にメモリーコマンドを送る
か、又はメモリーコマンドをメモリー及びアキュムレー
ターコントロール（第15図109）に転送し同時にソート
コマンドをソーターコントロールユニット（第19図11
0）に転送する。

メモリー及びアキュムレーターコントロールユニット
（第15図109）及びソーターコントロールユニット（第1
9図110）は独立の遂次状態機であり、各々がプログラム
アレイ論理チップ（パートNo.22V10）を多数有してい
る。メモリー及びアキュムレーターコントロールユニッ
トは、認識パターンメモリー104内のパターンスロット
を遂次アドレスされるようにし、アキュムレーター回路
をして、アドレスされた各認識パターンまでの路離を計
算させる。しかし、該アドレスと計算は、スキップスロ
ット信号が示す如くに、全てのパターンスロットのアド
レスまでに終了してもよい。

計算が特別なパターン スロットに対して行われるとメ
モリ及びアキュムレータ制御装置109はMASK REM信号を
ソーター制御装置110へ送る。応答では、ソーター制御
装置110はパターン スロットにおける４つの異なった
パターンに対する距離値を受け、そして前に選択され、
ソートされたパターンとともにこれらのパターンを選択
し、ソートする。もしパターン スロットに対する選択
とソートが次のパターン スロットにおけるパターンに
対する距離が計算される時間までに完成されないと、メ
モリとアキュムータ制御装置109はソータ制御装置110か
らの休止（PAUSE）信号によって禁止される。この方法
において、ソータはデータが選択され、ソートされるよ
り早く距離データを受けない。

スキップ スロット（SKIP SLOT）信号に応答して直ち
にスキップされる認識パターンのスロットを許容するた
めに、第14図のアドレス回路は電流パターンのアドレス
に電流パターンの長さを加えることによって、次のパタ
ーンのアドレスを計算するための手段を有している。LI
Wワードがパターンメモリ104のバンク２と３から読み出
されると、電流長がクロックされているLIWラッチ111に
蓄積される。例えばLIWラッチ111は２つの８ビットレジ
スタを有している（部品番号74374）。電流パターンの
アドレスはスロット アドレス レジスタ112に蓄積さ
れる。スロット アドレス レジスタ112はパラーメタ
レジスタ106から電流アドレス カウンタ113のいずれ
かからスロット アドレスを受けることができる。選択
はマルチプレックサ114により達成される。マルチプレ
ックサ114とよりスロット アドレス レジスタ112は同
じ集積回路に組み込まれてもよい。好ましくは、これら
の回路は５つの4X2マルチプレックスＤフリップ フロ
ップ（部品番号74LS298）を有している。電流アドレス
カウンタ113は19のアドレス ビットを与え、例えば２
つの８ビット カウンタと１つの４ビット カウンタ
（部品番号74AS869と74LS169）を有している。

電流長を電流スロット アドレスに加えるために、５つ
の４ビット加算器（部品番号74LS283）から成る19ビッ
ト加算器が提供される。スロットがスキップされると、
合計が電流アドレス カウンタ113にロードされる。加
算器115がまた多くのスロットをスキップするために用
いられるのでホストコンピュータはパターン メモリに
おける次のＮ番目のスロットをアドレスできる。アドレ
スされているワード或いはパターンの数を数えるため
に、ワードとパターンのカウンタ116が用意されてお
り、それは好ましくは２つの８ビット カウンタ（部品
番号74AS869）から成る16ビット カウンタである。ワ
ードとパターンのカウンタ117がLIWラッチ111からの電
流長かパラメータ レジスタ106から提供されたWPカウ
ントのいずれかでロードされる。選択は長さのマルチプ
レクサ117によって行われ、それは４つと4X2マルチプレ
クサ（部品番号74LS157）を有している。

電流アドレスカウンタ113が連続的に認識パターンメモ
リ104をアドレスすると、マスク アドレス カウンタ1
18はリコールパターンとマスク メモリ105における選
択されたリコールパターンとマスクのバイト アドレス
に対応して同時にアドレスする。マスク アドレス カ
ウンタ118は11のアドレス ビットを提供し、そして８
ビット カウンタと４ビット カウンタ（部品番号74AS
869と74LS169）を有している。

認識パターンは認識パターンメモリから読まれるので、
データベースの終わりはゲート119によって検出され
る。同様に、長さの識別ワードの存在はゲート120によ
って検出される。残りのマスクは認識パターンメモリ10
4のバンク１から残りのラッチ121にうけられる。残りの
ラッチ121は８ビットラッチ（部品番号74LS374）であ
る。

さて、第15図に転ずると、そこにはアキュムレータとス
キップ回路の比較がなされている。アトラクション パ
ラメータ（Ｒ）とフラッグを用いたバンクが一時的に４
つの８ビットラッチ（部品番号74LS374）を有するデー
タ ラッチ131に蓄積される。認識パターンを伴ったリ
コールキーを比較するために、８つのプログラム アレ
イ ロジック チップ（部品番号22V10）を有する回路1
32が用意されている。好ましい論理機能が第16図に示さ
れている。

第16図に移ると、差ビットがリコールキーと各々の認識
パターンの排他的論理和134により計算される。ANDゲー
ト135はパターンの終わりが来たことを示す「MASK RE
M」信号を伴った残りマスクを制限する。ANDゲート136
において、制限されたマスクは排他的論理和134からの
差ビットを制限する。制限ビットはさらにインバータ13
7によって与えられたイグノア マスクの余数をもつ論
理積138によってマスクされる。マスクされた差ビット
の総数は例えば512X4ビットPROM（部品番号27S138）に
よって与えられている差ビット加算回路139によって計
算される。

パターンがサブスペース マスクによって指定されたミ
スマッチの部分によって拒否された時を検出するため
に、ミスマッチ ビットが制限された差ビットとサブス
ペース マスクの論理積140によって検出される。論理
和141はビット ミスマッチがサブスペース マスクに
よって指定されたビット位置にあるかどうかを検出す
る。

ビット ワイズ（bit−wise）比較と同様に乗算による
バイト ワイズ（bite−wise）比較を達成することが望
ましい。選択が第17図に示されたようにイグノア マス
クとサブスペース マスクの比較によって指定される。
達成された特別な比較操作が第16図における具体的論理
により決定される。いくつかの応用に対して種々の比較
操作を行うことが望ましい。他の操作はマスク機能によ
って選ぶことができる。マスク機能は、例えば呼び出し
キーの長さと違う長さをもつ認識パターンを拒否するた
めに用いられる。

第16図に対して、ビット ワイズ比較は、リコールキー
と認識パターンの間にビットのミスマッチがあれば、累
積高の減少を生ずる。指定ビットはその対応イグノア
マスク ビットとその対応サブスペース マスク ビッ
トが共にゼロであれば、この仕方で比較される。もし対
応イグノアマスクビットがゼロで、対応サブスペース
マスク ビットが１であり、リコールキーと認識パター
ンの間にビットのミスマッチがあれば全体の認識パター
ンは拒否される。もし対応イグノア マスクビットが１
で、対応サブスペース マスクビットがゼロであって、
リコールキーと認識パターンの間にビットのミスマッチ
があれば、なにも生じない。

イグノア マスク ビットの１バイトの最小の意味のあ
るビット（I₀）が１で、サブスペースマスク ビットの
対応バイトの最小の意味のあるビット（S₀）が１であれ
ば、特別な操作が指定される。第16図の回路に対して、
バイト ワイズ乗算がこの特別な操作であり、そしてバ
イトに対するスキップ サブスペース マッチもまた特
別な操作である。最も意味のあるイグノア マスク ビ
ット（I₇）が論理ゼロであると、特別な操作としてのイ
ンバータ142と論理積143によって、バイト ワイズ乗算
は選択される。さもないとスキップ サブスペース マ
ッチが論理積144によって選択される。サブスペース
マッチ ビットS₀が１で、イグノア マスク ビットI₀
が１で、マスク リメインダ（MASK RELMAINDER）信号
が低いとインバータ153と論理積154は特別な操作へ信号
を発する。

「乗算バイト」機能が検出されると、リコールキーの全
バイトが認識パターンの全バイトと乗算されるべきであ
ると考えられる。このバイトに対するいかなる「WORD
OUT」もインバータ145および論理AND146によって禁止さ
れる。実際の乗算は８ビット乗算器147によって達成さ
れる。MULTIPLY BYTE信号に応答して、マルチプレクサ
148は別のビット加算器139から異なるビット和をあるい
は乗算器147から積の値を認識パターンの現在のバイト
に対する部分割として選択する。乗算器147は乗算テー
ブルを記憶する64Kワードメモリとすることができる。
並列連想メモリーが集積されると、パイプライン乗算器
を使用するのに都合がよい。

信号パターンにおけるビットデータおよびバイトデータ
を結合することが完全に許容されるべきである。しかし
ながら、ビットデータはバイトデータに関してどのよう
にして重み付けされる必要があるかという問題がある。
第16図に示されるように、ビットデータをバイトデータ
と結合する最良な方法は、整数値に符号を付けることに
より乗算値を累算し、異なるビットの値をマイナスする
ことにより異なるビットを累算することであると考えら
れる。したがって、リコールキーと認識パターンとの間
の各ビットの不整合は累算和を減少する。バイトによる
乗算は累算和を増大あるいは減少する。しかしながら、
マスク機能を、異なるビットがビット積の累算和に影響
を及ぼす仕方を選択するのに使用できる。例えば、マス
ク機能のある特別の価値は、計算されるべき異なるビッ
トの値の第２番目の補数を、第２補数回路149によって
示されるように、作り出す。更に、ビット差の重みをバ
イト積に関して選択的に調整するために、２進桁の特定
の数だけずらすことによりシフトされた、残されるべき
第２の補数を作り出すことが、マスクの機能として存在
する。

「SKIP SUBSPACE MATCH」という特別のオペレーショ
ンは異なるクラスの最近接子の前述されたサーチを達成
するために使用される。この場合、クラス識別番号を含
むバイトサイズのタグはデータベース内に記憶されてい
る各プロトタイプに付け加えられるべきである。同じク
ラスに対する最近接子は、部分空間マスクをクラス識別
番号のバイト位置上に設置し、所望のクラス識別番号を
リコールキーの対応する位置に置くことによりサーチす
ることができる。異なるクラスの最近接子は次に、無視
マスクビットを無視マスクの対応するバイト内に置くこ
とにより、サーチされる。排他的OR150はWORD OUT信号
を反転して、前に含まれていたもの（同じクラスのみ）
が排除される。

第15図に戻ると、部分和が各累算器151において累算さ
れる。各累算器は（部品番号74F283のような）２値化加
算器と（部品番号22V10のような）プログラムアレイ論
理を含み、これらは２値加算器、累算器、および論理回
路の結果をカウントするカウンターを構成する。RAD OU
TS信号は累算された値の符号ビットから求められ、スキ
ップレジスタ回路152へ送られる。スキップレジスタ回
路152は、各バンクによって使用されるフラグがセット
されない場合、対応するWORD OUTが発生する場合、SKIP
SELECTパラメータによって指示されるスキップ選択に
依存して、また、累算された距離が正であるか負である
かに依存して、スキップバンク信号を発生する。スキッ
プレジスタ回路152は、全４つのバンクがスキップされ
るべき場合SKIP SLOT信号を同様に発生する。スキップ
レジスタ回路はRAD LENGTH信号を受けて、全てのWORD
OUTSを無視するようにする。このWORD OUTSは、RAD RA
D LENGTH信号がハイレベルの在る場合生じる。スキッ
プレジスタ回路は単一のプログラムアレイ論理チップ
（部品番号22V10）によって構成することができる。

第18図を参照する。ソータ回路160が図示されている。
このソータ回路160はスキップされない認識パターンを
選択し、これらを各距離に従ってソートする。このソー
タは結果ラッチおよびマルチプレクサ161を有し、この
マルチプレクサ161は４つの認識パターンに対する各距
離を受け取る入力を有しており、これら４つの認識パタ
ーンは４つのメモリーバンク（第14図における104）に
対応する一つから同時に読み出される。結果ラッチ161
は同様にしてスキップフラグを受ける。このスキップフ
ラグは、ソータが認識パターンの対応するものを無視す
べきか否かを指示する。結果ラッチがクロックされる
と、累算器（第15図における151）からの全ての４つの
距離およびスキップレジスタ（第15図における152）か
らの対応スキップフラグが結果ラッチ161に記憶され
る。結果ラッチ161はマルチプレックス三状態出力を有
している。この三状態出力は、イネーブル状態にされた
場合、距離の選択される一つおよび各スキップフラグを
転送する。結果ラッチおよびマルチプレクサ161の選択
された入力は結果選択カウンタ162によって制御され
る。

一般に、結果ラッチおよびマルチプレクサ161がクロッ
クされる時、結果ラッチ選択カウンタ162がクロックさ
れる。選択されたスキップバンクフラグが検査され、そ
れが論理１状態にある場合、結果選択カウンタ162がク
ロックされて次の認識パターンが選択される。論理１状
態にない場合、認識パターンが現在の距離を基礎として
記憶され、記憶が完全だと結果選択カウンタがクロック
されて次の認識パターンが選択される。このシークエン
スは、全ての４つの距離測定がスキップあるいはソート
されるまで続く。その後、結果ラッチがクロックされ、
結果選択カウンタがクリアーされて４つの距離測定の次
のグループを処理する。結果ラッチおよびマルチプレク
サー161は、例えば、８遅延フリップ−フロップ（部品
番号74F374）を含む。このフリップ−フロップは、２−
ビットデコーダ（部品番号74F139）によってイネーブル
状態にされる。結果選択カウンタ162は、例えば、４ビ
ットカウンタ（部品番号74S169）である。

認識パターンが記憶のために選択されると、各距離値に
各パターン認識番号（PIDN）が付される。このPIDNは結
果選択カウンタ162の結果選択番号をスロットカウンタ1
63によって設けられたスロット番号に付すことにより形
成される。スロットカウンタは、例えば、二つの８ビッ
トカウンタ（部品番号74S869）を含んでいる。結果ラッ
チおよびマルチプレクサ161がイネーブル状態にされ
て、距離バス164上に選択された番号の付された距離が
発生されると、PIDNバッファー165がイネーブル状態に
されて、PINバス166上に対応するパターン認別番号を発
生する。記憶処理中においては、以下のおいて詳述され
る様に、距離値および対応するパターン識別番号が結果
バッファー167中に一緒に記憶される。結果バッファー
のサイズは、記憶することのできる認識パターンの最大
数を決定する。結果バッファーは、例えば、16個までの
認識パターンに対するパターン認識番号および距離を記
憶する。この場合、結果バッファー167は４つの16×８
のレジスタファイル（部品番号74AS870）から構成する
ことができる。

この記憶処理の間、結果ラッチ161から転送された新た
な認識パターンに対する距離が結果バッファー167に前
に記憶された最小の距離少なくとも比較される。最小距
離のコピーが、比較を行う比較器168に記憶される。こ
の比較器168、例えば、二つの８ビットコンパレータ
（部品番号74AS885）を含む。新しい距離が、結果バッ
ファー内に前に記憶されている距離よりも大きいことが
分かると、結果バッファー内の前の距離は移動して新た
な距離を挿入するためのスペース与える。前に記憶され
た距離および各パターン識別番号を移動するために、フ
ィードバックバッファー169が設けられている。このフ
ィードバックバッファー169は、結果バッファー内の第
１の位置から距離値および対応するパターン識別番号を
受け取り、この距離および対応するパターン識別番号を
結果バッファー167内の異なる位置に書き込む。フィー
ドバッファー169は、例えば、４つの８ビット遅延フリ
ップフロップ（部品番号74LS374）を含む。

距離と各パターンのアイデンテイフイケーション ナン
バーを読みだしたり、書き込んだりする結果バッファー
のアドレスを与えるために設けた結果アドレスカウンタ
170が結果アドレス（RES ADDR）を与える。後で説明す
るソーテイング手続き中結果アドレスカウンタを選択的
に増減し、もしくは有効PIDNの数へ結果アドレスカウン
タへプリセットすることを必要とする。距離エントリを
結果バッファ167に蓄積する。結果バッファ167に蓄積さ
れている有効エントリの数は結果カウンタ171が示す。
結果カウンタ171と結果アドレスカウンタ170とは例え
ば、４ビットバイナリカウンタ（パーツナンバー74LS16
9）である。パターンデータベースを探索した後で結果
カウンタは、結果バッファ167に見出され、蓄積されて
いる結果の数を示す。

結果バッファの大きさが限定されているので、結果バッ
ファに蓄積できるよりも多い結果がソーテイングのため
選択されることがある。それゆえ、結果バッファが一杯
になったときを知ることがソーテイング手続中に必要と
なる。また、探索プロセスをスピードアップするために
時々望まれることは、結果バッファに蓄積できる最大数
よりも少ないある選択された数の結果を結果バッファに
蓄積することである。それゆえ、結果バッファ167に最
大数かそれよりも少ない数の結果が蓄積されているかど
うかを知るため、最大結果比較器172を設けて、結果カ
ウンタ171からの値を所定値と比較する。最大結果比較
器172を簡単にするため貯える結果の数を３、５、９、1
6のどれかであるとする。それゆえ、貯える結果の数を
２ビットバイナリー数で表せることができ、そして最大
結果比較器172は2x4マルチプレクサ（パーツナンバー74
LS253）により与えられる。

第18図のソータ回路のための制限信号は第19図のソータ
制御回路110により与えられる。ソータ制御装置110の制
御論理は第20図のフローチャート180に示されている。
第１ステップ181では結果カウンタはクリアーされ、そ
れからステップ182では結果アドレスカウンタに結果カ
ウンタのクリヤーされた値を入れる。それからステップ
184ではパターンメモリ（第14図104）内の選択されたデ
ータベースの総てを探索するかどうかを決めるためスト
ップ状態がテストされる。もしデータベースが空だと、
またはデータベース内のパターンの総てがパターンのそ
れぞれに対し規定のスキップ条件が生じたためスキップ
されるとストップ状態184が生じる。この後の場合は、
スキップレジスタ（152第15図）からの「スキップスロ
ット」信号がパターンメモリ内の各パターンスロットに
対しアクチブであることが必要である。

ステップ184においてストップ状態が存在していない
と、そのときはステップ185でソータ制御器が、結果ラ
ッチ161に新しい結果が受け取られたかどうたをチェッ
クする。このようにしてメモリとアキュムレータ制御器
（第15図105）により第18図の選択／ソータ回路が新し
い結果を受け取ることができる。ソータ制御回路110が
新しい結果を処理しているとき、それはメモリとアキュ
ムレータ制御器（第15図105）とヘアクチブポーズ信号
を送り返す。ソータ制御回路110が新しい結果を持って
いる時それはインアクチブポーズ信号を送る。換言する
と、ポーズ信号は例えばステップ181と182とでアクチブ
であり、そして新しい結果が結果ラッチで受け取られる
までステップ184と185の間インアクチブである。

結果を受け取ると、ステップ186で結果選択カウンタ
（第18図、162）はクリヤーされて第１のパターンメモ
リーバンクからその結果を選択する。それから、ステッ
プ187で選択スキップバンク信号をテストして結果選択
カウンタが指示した結果が選択され、蓄積されているか
どうかを決定する。もしスキップフラッグがクリヤーで
なければ、実効は継続してその結果を結果バッファー
（第18図、167）に既に蓄積されている結果があればそ
れと比較する。ある例に対するソータの状態を第21図な
いし45図に示す。フローチャート180のステップ186で結
果ラッチと結果バッファの内容が第21図に示される。マ
イナス２の距離と16のPIDNとを結果ラッチに蓄積し、そ
して結果バッファは空である。

ステップ189で、結果選択カウンタが指示している結果
ラッチの結果を結果アドレスカウンタが指示する結果バ
ッファのエントリへ移す。ステップ190で最大結果比較
器（第18図、172）からのMAXRES信号をテストして結果
バッファーにあらかじめ選択された最大数のエントリで
既に一杯になっているかどうかを決定する。もし一杯に
なっていないとそのときは、ステップ191で結果カウン
タ（第18図、171）を、結果バッファに新しい結果を入
れる前に、増す。ステップ192で結果アドレスカウンタ
に結果カウンタの値を入れ、そしてステップ193で結果
アドレスカウンタは減らされる。ステップ194でフイー
ドバックバッファに結果アドレスカウンタが指示した結
果バッファのエントリを入れる。ステップ195で結果ア
ドレスカウンタを増し、そしてステップ196で結果選択
カウンタは３と比較されて、結果ラッチ内の結果の全部
で４つが蓄積されてしまっているかどうかを決める。も
し蓄積されていなければ、結果選択カウンタはステップ
197で増やせる。結果ラッチ内の最初の結果に対するソ
ーテイングが完了した。ここで結果ラッチ、フイードバ
ックバッファそして結果バッファの内容をいまの例につ
いて第22図で示す。第１の結果をフイードバックバッフ
ァと結果バッファとに蓄積したソーテイングプロセスを
助ける。また、結果をフイードバックバッファに蓄積す
るときそれの距離も比較器（第18図、168）に入れてそ
れをその後の結果の距離と比較できるようにする。その
次の結果は例えば、17のパターンアイデンテイフィケー
ションナンバーを有し、そして７の距離を有している。
この次の結果を結果ラッチに蓄積し、そしせ結果選択カ
ウンターがそれを指示する。

結果ラッチ内の指示された結果のソーテイングはステッ
プ199で継続している。選択スキップバンクフラッグを
チェックしてこの新しい結果をスキップすべきかどうか
を決める。もしスキップすべきでないということであれ
ば、ステップ200で結果ラッチ内の新しい結果をフイー
ドバックバッファ内に蓄積された前の結果と比較する。
もしその新しい結果の距離が前の結果の距離よりも大き
いと、そのときは前の結果は結果バッファ内のそれの現
在位置から移される。それゆえ、ステップ201でフイー
ドバックバッファ内の前の結果が、結果アドレスカウン
タが指示する結果バッファのエントリへ移される。ステ
ップ202で結果アドレスカウンタは減らされ、そして最
後結果フラッグをステップ202でチェックして結果バッ
ファのトップ（結果アドレス＝０）に到達したかどうか
を決定する。

特定の例では、この点における結果バッファの内容が第
23図に示されている。結果アドレスカウンタが最後の結
果に到達してしまい、したがって実行ブランチはステッ
プ189に戻る。ステップ189では、結果ラッチで指示され
た結果が、結果バッファの最上の位置に記憶される。ス
テップ190からステップ194まで続いて実行されることに
より、結果カウンタおよび結果アドレスカウンタの双方
が、第24図に示された結果バッファの最後のエントリ下
に入る。ステップ197では、新しい結果が結果ラッチに
おいて指示され、ステップ200では、新しい結果の距離
がフィードバックバッファに記憶された前の結果の距離
よりも大きくないことが認定される。したがって、実行
ブランチがステップ189に戻り、新しい結果が、第25図
に示されるように、結果バッファの新しい位置に記憶さ
れる。

ステップ191から194では、結果カウンタがインクリメン
トされ、結果アドレスカウンタが結果の数に設定されて
デクリメントされ、結果バッファの最後の結果がフィー
ドバックバッファ内にロードされる。その後、ステップ
195では、結果アドレスカウンタがインクリメントさ
れ、ステップ197では、結果選択カウンタがインクリメ
ントされ、その結果、第４の結果が、第26図に示すよう
に結果ラッチにおいて指示される。この場合には、その
結果がステップ200と比較されて、新しい結果の距離が
フィードバックバッファにおける前の距離よりも大きい
ことが認定される。したがって、ステップ201、202およ
び203の後、結果アドレスカウンタがステップ204におい
てデクリメントされる。第17図はこの時点における結果
バッファの状態を示す。

ステップ205では、結果アドレスカウンタにより指示さ
れた結果バッファのエントリが、この結果の距離と新し
い結果の距離とを比較することを見越してフィードバッ
クバッファに移される。次にステップ206において、結
果アドレスカウンタは、これらの２つの結果のうち小さ
い方が、結果バッファの新しく指示されたエントリにお
いて記憶されることを見越してインクリメントされる。
この時点における結果バッファの状態が第28図に示され
ている。

実行タスクがステップ200へ飛び越して戻り、新しい結
果の距離をフィードバックバッファにおける結果の距離
と比較する。ステップ200では、新しい結果の距離もフ
ィードバックにおける前の結果の距離より大きいことが
認定される。したがって、ステップ201から206までが繰
り返される。この時点における結果バッファの状態が、
第30図に示されている。

実行タスクが再びステップ99へ飛び越して戻り、新しい
結果はフィードバックにおける前の結果の距離よりも小
さい距離をもつことが認定される。したがって、実行タ
スクはステップ189に戻って、結果ラッチにおける新し
い結果が結果ラッチの第２のエントリに記憶される。ス
テップ191ないしステップ194の後、結果カウンタが結果
バッファにおける最後のエントリの下までデクリメント
され、かつ、結果アドレスカウンタがロードされて、第
31図に示されるように、結果バッファの最後のエントリ
を指すようにインクリメントされる。その後、ステップ
194において、結果バッファの最後のエントリがフィー
ドバックバッファへ移され、ステップ195において、結
果アドレスカウンタがインクリメントされる。

しかしながらこの時点では、ステップ196において、結
果選択カウンタが３に等しいことが認定され、その結
果、ステップ208においてストップ条件が試験され、ス
テップ209において、ソータ制御装置が、結果ラッチ内
に新しい結果を受けるまで待機する。その後、ステップ
210において、スロットカウンタがインクリメントさ
れ、結果選択カウンタが０に設定される。第32図に示さ
れるように、新しい結果が結果ラッチに現れる。実行ブ
ランチがステップ199に移りかつステップ200において、
新しい結果の距離が、フィードバックバッファに記憶さ
れる前の結果の距離と比較される。この場合、新しい結
果は、ある小さい距離をもち、したがって実行ブランチ
はステップ188に戻る。ステップ189では、新しい結果
が、結果バッファの最後のエントリ内に記憶される。

第22図ないし第44図の特定の例では、図示上の便宜のた
め、最大結果の数を５と仮定している。したがって、ス
テップ19において実行ブランチがステップ211に戻る。
ステップ211では最大結果（MAX RESULT）フラグが結果
の最大数に到達したことを表示するように設定される。
このフラッグ設定されていない場合には、認定された結
果の数が最終的に結果バッファに記憶された結果の数を
表示する。その他の場合には、最終的に記憶された結果
の数が認定された数よりも１だけ多くなるだろう。

ステップ212では、結果アドレスカウンタが結果カウン
タの値でロードされ、この場合には、これにより結果ア
ドレスは変化しない。次に、ステップ213において、フ
ィードバックが結果アドレスにより指示された結果バッ
ファのエントリでロードされる。この時点における結果
バッファの状態は第33図に示されている。

ステップ214において、結果選択カウンタは、新しい結
果が第34図に示すように結果ラッチに指示されるように
カウントアップされる。ステップ216において選択した
スキップバンクをチェックした後、ステップ217におい
て結果ラッチ内の新しい結果がフィードバックバッファ
内の前の結果と比較される。この場合、結果ラッチ内の
結果の距離がフィードバックバッファ内の前の結果の距
離より大きく、実行は204に戻る。結果アドレスがカウ
ンタダウンされ、ステップ205において、フィードバッ
クバッファに結果アドレスによって指示される結果バッ
ファのエントリがロードされる。

ステップ206において、結果アドレスカウンタはカウン
トアップされ、実行はステップ200にジャンプして結果
を比較する。新しい結果の距離がフィードバックバッフ
ァ内の結果の距離より大きいことが再び見出される。し
たがって、ステップ201が繰返されて、フィードバック
バッファ内の値を結果バッファ内の最後のエントリに置
き換える。結果バッファ内の最後のエントリは第36図に
示すように破棄される。

ステップ202において、結果アドレスカウンタはカウン
トダウンされ、ステップ203後に結果アドレスカウンタ
が再びステップ204でカウントダウンされる。この点に
おける結果バッファの状態が第37図に示されている。ス
テップ205におけて結果アドレスによって指示された結
果バッファのエントリはフィードバックバッファに転送
される。この点におけるフィードバックバッファの状態
が第37図に示されている。

ステップ206において、結果アドレスカウンタがカウン
トアップされ、実行が再びステップ200にジャンプし結
果を比較する。

新しい結果がフィードバックバッファ内の前の結果の距
離より大きな距離を持つことが再び見出される。したが
って、ステップ201において、フィードバックバッファ
内の結果が第38図に示すように、結果アドレスによって
指示される結果バッファのエントリに転送される。ステ
ップ202において、結果アドレスカウンタはカウントダ
ウンされ、ステップ203後結果アドレスカウンタは再び
カウントダウンされる。この点における結果バッファの
状態が第40図に示されている。

ステップ205において、結果アドレスによって指示した
結果バッファのエントリがフィードバックバッファに転
送され、ステップ206において、結果アドレスカウンタ
がカウントアップされる。実行が再びステップ200にジ
ャンプし、結果を比較する。この点において、しかしな
がら、新しい結果の距離はフィードバックバッファ内の
前の結果の距離より小さい。したがって、実行はステッ
プ188にジャンプし、結果ラッチ内に指示された新しい
値が結果アドレスによって指示した結果バッファのエン
トリに格納される。この点における結果バッファの状態
が第40図に示されている。

次にステップ190において、結果の最大数が結果バッフ
ァ内に格納されていることが見出される。したがって、
実行はステップ211にジャンプし、ステップ212において
結果アドレスカウンタに結果カウンタの値がロードされ
る。ステップ213において、結果アドレスによって指示
された結果バッファのエントリがフィードバックバッフ
ァに転送される。この点におけるフィードバックバッフ
ァの状態が第41図に示されている。ステップ214におい
て、結果選択カウンタがカウントアップされ、新しい結
果が結果ラッチ内に指示される。ステップ216において
選択したスキップバンク信号をチェックした後、結果が
ステップ217で比較される。新しい結果はフィードバッ
クバッファ内の前の結果の距離より大きい距離を有し、
実行はステップ204にジャンプする。結果アドレスカウ
ンタはカウントダウンされ、ステップ205において、結
果アドレスによって指示された結果バッファのエントリ
がフィードバックバッファに転送される。この状態にお
けるフィードバックバッファの状態が第43図に示されて
いる。

ステップ206において、結果アドレスカウンタはカウン
トアップされ、実行はステップ200にジャンプし、結果
を比較する。この点において、結果の距離が等しいこと
が見出され、実行はステップ189にジャンプする。ステ
ップ189において、結果ラッチ内の指示された結果は結
果アドレスによって指示された結果バッファのエントリ
に転送される。この点における結果バッファの状態は第
44図に示されている。

ステップ190において、結果バッファが結果の最大数を
格納していることが再び見出される。したがって、実行
はステップ211にジャンプし、ステップ213において結果
バッファ内の最後のエントリがフィードバックバッファ
に転送される。この点におけるフィードバックバッファ
の最後の状態が第44図に示されている。これにより第21
図ないし第44図の特定の例の記載を完了する。もし他の
結果が処理されるならば、結局はステップ218において
結果選択は３に等しくなることが見出されることに留意
すべきである。この場合、ステップ220においてソータ
制御器は新しい結果が結果ラッチに受信されるのを待
ち、一旦受信されると、結果選択カウンタがステップ22
1において零に等しく設定される。その後、実行はステ
ップ216に進む。

第19図のソータコントロールユニットは、第19図のソー
タコントロールユニットからの“サーチN"命令に応答し
て第20図のソーティングコントロール手段を実行する。
ソータコントロールユニットは、サーチング操作を停止
する命令を含む、多数の名と命令を認識する。例えば
“クリアソータ”命令は、ワードカウンタ163を０に設
定し、結果選択カウンタ162を零に設定し、結果アドレ
スカウンタ170を零に設定し、結果カウンタ171を零に設
定し、結果バッファ内の最初の結果を距離バスおよびPI
DNバス（第18図参照）に出力するために、サーチ操作の
終了時に一般に使用される。したがって、ホストコンピ
ュータは結果マルチプレクサ（第14図内の107）から最
初の結果を得ることができる。

他の結果を転送するために、マスターコントロールユニ
ットは“イネーブルネクストリザルト”命令をソータコ
ントロールユニットに送る。”イネーブルネクストリザ
ルト”命令に応答して、ソータコントロールユニットは
結果アドレスカウンタをカウントアップし、次の結果バ
ッファから距離バスおよびPIDNバスに転送することを可
能にする。

第20図のソーティング手順は、リコールパターンに最も
近いある数の認識パターンをサーチするときに、用いら
れる。ときには、リコールパターンからのある距離内に
ある認識パターンのすべてを見つけ出すことが望まれ
る。そのようなサーチを行うために、マスターコントロ
ールユニットは最初に“ロード距離拘束”命令をソータ
コントロールユニット（第19図内の110）に送る。これ
に応答して、ソータコントロールユニットはゲート（第
18図内の173）を可能化して距離拘束をバス101（第18
図）から距離バス（第18図内の164）に転送し、比較器
（168）をクロックして距離拘束を受信する。またゲー
ト173を用いないで距離拘束を書込みデータレジスタ
（第14図内の103）、パターンメモリ（第14図内の10
4）、データラッチ（第15図内の131）、累算器（第15図
内の151）および結果ラッチ（第18図内の161）を通して
連続的に転送することにより比較器をロードすることも
可能である。

一旦距離拘束が比較器にロードされると、マスターコン
トロールユニットは“距離内のすべてのサーチ”命令を
ソータコントロールユニット（第19図内の110）に送
り、その命令によってソータコントロールユニットが第
45図のフローチャート230で示すサーチ手順を実行す
る。第一ステップ231において、最初の結果が第20図の
ステップ181ないし186で定めたように結果ラッチから得
られる。次に、ステップ232において“選択したスキッ
プバンク”信号が最初の結果がスキップされるべきか否
かを決定するために判別される。スキップしないときに
は、ステップ233において、結果の距離が比較器にロー
ドされた距離拘束と比較される。もし結果の距離が距離
拘束より大きいならば、次にステップ234において、バ
ッファフラッグが設定されて、ホストコンピュータに、
次の結果が見出された結果マルチプレクサ（第14図内の
107）に送られる“ステータス（状態）”を介して信号
を送る。ホストコンピュータは次に距離バスおよびPIDN
バスからこの次の結果を読み取る。

ステップ235において、ソータコントロールユニットは
手順の前に“ネクスト リザルト”命令を持つ。“ネク
スト リザルト”命令が受信されると、結果選択カウン
タが第３の結果が選択されるか否かを決定するためにス
テップ236で判別されるが、もし選択されないならば、
結果選択カウンタはステップ237においてカウントアッ
プされ、実行がステップ232に戻り次の結果を判別す
る。さもないと、一組の新しい結果が結果ラッチから得
られなければならない。したがってステップ238におい
ては停止条件が判別されステップ239においてはソータ
コントロールユニットは新しい結果が結果ラッチに受信
されたか否かをチェックする。もし受信されていないな
らば実行はステップ238に戻る。もし新しい結果が停止
命令がソータコントロールユニットによって受信される
前に受信されているならば、次にステップ240におい
て、スロットカウンタがカウントアップされ、ステップ
232において新しい結果の判別が始まる前に結果選択カ
ウンタが零に等しく設定される。距離拘束を用いるサー
チに対して、ステップ233は特定した距離拘束より小さ
いかまたは等しい距離を有する結果を拒絶する。ある用
途に対してスキップされてはならない各結果を得ること
が望ましい。これらの結果のすべてを得るために、マス
ターコントロールユニットは“サーチオール”命名をソ
ータコントロールユニットに送る。この命令に応答し
て、ソータコントロールユニットは第45図のサーチ手順
を実行するが、ステップ233の比較を行わない。その代
わり、もしステップ232において“選択したスキップバ
ンク”信号がスキップを指示しなければ、実行がステッ
プ234において続行される。“サーチオール”命令は、
例えば校正または認識パターンベクトルの各々に関する
特定のリコールパターンのベクトルスカラー積を得るた
めに使用される。“サーチオール”命令はまたサブスペ
ースマスクによって定義したサブスペース内に含まれる
認識パターンのすべてを得るために有効である。

選択またはソーティング結果に加えて、ソータ内のスロ
ットカウンタ163は、ホストコンピュータが読取データ
レジスタ102または書込データレジスタ103を介して直接
どのスロットに接近できるかを指示するためにあるメモ
リ操作中スロットを計数するのにも用いられる。このた
めに、マスターコントロールユニットは“インクレメン
トスロットカウンタ”命令をソータコントロールユニッ
トに送る。

次に第46図を参照すると、ホストコンピュータからのサ
ーチ命令に応答してマスターコントロールユニット（第
14図内の118）によって実行される手順のフローチャー
ト250が示されている。第一ステップ251において、マス
ターコントロールユニットは“ロードデータベーススタ
ートアドレス”命令をメモリコントロールユニット（第
15図内の109）に送る。次に、ステップ252において、マ
スターコントロールユニットはサーチ命令をソータコン
トロールユニット（第19図内の110）にも送る。次に、
ステップ253において、マスターコントロールユニット
はメモリコントロールユニットからの操作の終了信号を
持つ。一旦操作の終了信号が受信されると、ステップ25
4においてマスターコントロールユニットは停止、すな
わち“クリアソータ”命令をソータコントロールユニッ
トに送る。

第47A図は、マスターコントロールユニット（第14図内
の108）からのメモリ命令に応答してメモリコントロー
ルユニット（第15図内の109）によって実行されるフロ
ーチャート260の半分を示す。第一ステップ261におい
て、実行は特定のメモリ命令に依存する状態に分岐す
る。“ロードデータベーススタートアドレス”命令に対
しては、実行はステップ262に分岐し、そこではソータ
コントロールユニットがマルチプレクサ114を操作し、
スロットアドレスレジスタ112（第４図）をクロック
し、データベーススタートアドレスがスロットアドレス
レジスタにロードされる、サーチ命令に対しては、実行
はステップ263に分岐し、そこでは現在アドレスカウン
タ（113）が長さマルチプレクサ117から選ばれた零出力
がスロットアドレスレジスタからロードされる。次に、
ステップ264においては、長さマルチプレクサ117は切換
えられ現在の長さがワードおよびパターンカウンタ116
にロードされる。

データの新しいスロットを読取り、処理するために、ス
テップ265において、現在アドレスおよびマスクアドレ
スに対するパターンおよびマスクメモリ104および105が
読取られる。次に、ステップ266において、もしメモリ
の終了に達したならば実行は分岐する。この場合、ステ
ップ267において操作の終了信号がマスターコントロー
ルユニットに送られる。同様に、もしデータベースの終
了がステップ258の判別で達したならば、操作の終了信
号がまた送られる。第14図に示すように、メモリの終了
信号は現在アドレスカウンタ113またはメモリアドレス
カウンタ118の実行であり、データベースの終了によっ
て指示される。次に、ステップ269においてLIWフラッグ
がメモリからのデータ読取りパターンがLIWワードを含
むか否かを決定するために判別される。もしそうなら
ば、次にステップ270において、LIWラッチ111にLIWワー
ドがロードされ、マスクアドレスカウンタ118にマスク
スタートアドレスがロードされ、ワードおよびパターン
カウンタ116に現在長さがロードされ、現在アドレスカ
ウンタ113がカウントアップされる。次に、実行はステ
ップ265にジャンプし、メモリからの次のデータのワー
ドを読取る。もしLIWワードがステップ269で見出せない
ならば、次に実行は第47B図に続行する。ステップ270に
おいて、スキップスロット信号はパターンの現在のスロ
ットに対するすべてのワードがスキップされるべきか否
かを決定するために判別される。もしそうならば、次
に、ステップ271において現在アドレスカウンタ113にス
ロットアドレスレジスタ112および現在の長さの値の和
がロードされる。また、マスクアドレスカウンタ118に
はマスク始動アドレスがロードされる。さらに、ワード
およびパターンカウンタには現在の長さがロードされ
る。

もしスキップがステップ270において検出されないなら
ば、カウントの終了がステップ273において判別され
る。もしカウントの終了が生じないならば、パターンの
現在スロットの処理がステップ274で継続する。現在ア
ドレスカウンタがカウントアップされ、マスクアドレス
カウンタがカウントアップされ、ワードおよびパターン
カウンタがカウントダウンされる。また、この点におい
てパターンの第一ワードがメモリから読取られるので、
半径がデータラッチ131を通して転送され累算器151（第
15図参照）にロードされる。次に、ステップ275におい
てデータの次のワードがパターンおよびマスクメモリか
ら読取られる。

ステップ276において、現在アドレスカウンタ113および
マスクアドレスカウンタ118の実行がメモリの終了に達
したか否かを決定するために判別される。もし達したな
らば、次に実行は第47A図のステップ267にジャンプし、
操作の終了信号をマスターコントロールユニットに送
る。もし達してないならばステップ277において、スキ
ップスロット信号が判別され、もしスキップが指示され
るならば、実行はステップ271にジャンプする。もしそ
うでないならば、ステップ278において、ワードおよび
パターンカウンタからの実行はカウンタの終了に達した
か否かを決定するために判断される。もし達してないな
らば、次に、ステップ279において現在アドレスがカウ
ントアップされ、マスタアドレスカウンタがカウントア
ップされ、ワードおよびパターンカウンタがカウントダ
ウンされる。現在ワードのバイトに対して計算された部
分和が累算器レジスタに加えられ、次に、実行がステッ
プ275にジャンプし、次のワードに対するパターンおよ
びマスクデータを読取る。

もしカウンタの終了がステップ273で検出されると、そ
のとき現在ワードは現在パターンの第一ワードであり、
パターンは１つの付加的ワードを有するだけである。第
一ワードは半径方向を含む。したがって、ステップ280
において現在アドレスカウントはカウントアップされ、
マスクアドレスはカウントダウンされ、半径はデータラ
ッチ131を介して転送され、累算器151にロードされる。
次に、ステップ281において、パターンおよびマスクメ
モリが読取られてパターンに対するデータの最後のワー
ドを得て、ステップ282において、“スキップスロッ
ト”信号がパターンの現在スロットがスキップされるべ
きか否かを決定するために判別される。もしそうでない
ならば、パターンの現在スロットに対するデータのすべ
てが現在サイクルの終了において処理される。しかしな
がら、ソータは新しい結果を受入れるために準備されな
くてもよい。したがって、ステップ283において、ソー
タからのポーズ（休止）信号がソータが新しいデータを
受入れる状態になるまで判別される。

ソータが新しいデータを受入れる状態にあるとき、新し
いデータはステップ284において計算され転送される。
具体的に言えば、次のメモリの読取りを見越して、現在
アドレスカウンタがカウントアップされ、マスクアドレ
スカウンタにマスクスタートアドレスがロードされ、ワ
ードおよびパターンカウンタに現在の長さがロードされ
る。マスクレム信号がパターンデータの最後のワードの
処理のために転送され、ソータに信号を与えて新しい結
果を得る。新しい結果は最後の部分和を累算器レジスタ
に加えることによって計算される。実行は次に第47A図
のステップ265にジャンプし、パターンおよびマスクメ
モリを読取り、パターンの次のスロットに対するデータ
のワードを得る。これによりメモリおよび累算器コント
ロールユニットによって実行される手順の記載を完了す
る。

本発明の並列連想記憶装置は周知の認識装置および連想
メモリに対して多数の利点を有している。本発明の並列
連想記憶装置の主要な利点の１つはその設計の優美さに
ある。平行アーティテクチャーにおける変更した通常の
RAM、すなわちRAMに対して内部的または外部的な使用は
容易な上位機種化、汎用の目的のプロセッサの使用に対
する著しい性能の改良を提供し、その大部分は底コスト
の迅速なパターン整合または迅速なデータ取出しを提供
する。種々の寸法のパターンがメモリ中に格納でき、サ
ブスペースおよびイグノーマスクが完全な特定の知識が
サーチ中考慮されるか無視されることを許容している。
本発明は認識装置に対する適用の分野を狭めることなく
迅速な処理を提供する。また、本発明はメモリの内容に
対して比較されるデータパターンに対する厳密なまた厳
密でない整合のために迅速なデータの取出しを提供する
ものである。同時に、本発明の並列連想記憶装置が多層
装置の一部であるように設計されているので、装置の高
い層は、高い層に要求される操作を実行するように低い
層の並列連想装置の適当なロードの後に独立して操作で
きる。

本発明の並列連想記憶装置は、現在までの認識パターン
システムおよび連想メモリが速度および広範の適用性の
組合わせを与えるのに失敗しているのにもかかわらず、
所定の認識パターンと観察されたパターンの識別に対す
る適用および速度に対する融通性を与えるものである。

【図面の簡単な説明】

第１図は、本発明の並列連想記憶装置を用いる認識又は
整合システムの構成図、 第２図は、本発明の並列連想記憶装置の第１の提案実施
例の構成図、 第３図は、第２図の並列連想記憶装置の構成要素として
用いられる改良記憶装置の第１提案実施例の構成図、 第４図は、改良記憶装置の第２実施例を含む本発明の並
列連想記憶装置の第２提案実施例の構成図、 第５図は、本発明の並列連想記憶装置の第３実施例の構
成図、 第６図は、第５図に示した本発明の第３実施例のデータ
ベース構成を説明する図、 第７図は、第６図のデータベース構成のデータワード様
式を説明する図、 第８図は、第６図のデータベース構成のパターン記憶様
式を説明する図、 第９図は、第５図の並列連想記憶装置のデータベース記
憶装置に記憶されている認識パターンの複数データベー
スを説明する図、 第10図は、人工知能アプリケーションに使用される知識
プロトタイプをコード化するための本発明の使用を説明
する図、 第11図は、３次元ベルトのパターンのパターン空間を説
明する図、 第12図は、認識パターンに関連するアトラクションの半
径の使用を説明する図、 第13図は、新しい認識パターンやアトラクションの半径
は、新しく定義された再現パターンの“最近接隣接パタ
ーン”を見つけることにより定められる自動学習法を説
明する図、 第14図は、第５図に示した第３実施例に対応する本発明
の特定実施例のバスインターフェイス、主幹制御、レジ
スター及びデータベース記憶装置を示す概略図、 第15図は、第14図に示された特定実施例に使用される比
較器と累算器回路を示す概略図、 第16図は、第15図の比較器回路を説明する詳細な概略
図、 第17図は、“否定マスク”と“部分空間マスク”とが第
16図の比較器回路の種々の作用をどのように制御するか
を示す表、 第18図は、第14図に示される特定実施例に用いられる分
類機の概略図、 第19図は、第18図の分類機の制御装置の入力と出力を示
す図、 第20図は、特定のリコールパターンに適合する一定数の
認識パターンまでを選択し、分類するために第19図の分
類機制御装置に使用される制御論理を定義するフローチ
ャート、 第21乃至44図は、第20図のフローチャートによる第18図
の分類機の操作の特定例を示し、 第45図は、特定リコールパターンから特定距離内にある
全ての認識パターンを選択するために第19図の分類機制
御装置に使用される制御論理を定義するフローチャー
ト、 第46図は、探索操作をするための主幹制御シーケンスの
フローチャート、 第47Aと47B図は、第14図のデータベース記憶装置のアド
レス指定を行ない第15図の累算回路を操作するために用
いられる制御論理を定義するフローチャートを構成して
いる。 10……パターン認識システム 12……マニピュレーション 13……作動部 14……仕別けアルゴリズムのライブラリ 15……ランタイムライブラリ 16……ドライバ 18……デジタルコンピュータ

フロントページの続き (56)参考文献 特開 昭53−3030（ＪＰ，Ａ) 特開 昭60−222968（ＪＰ，Ａ)

Claims (8)

【特許請求の範囲】
1. 【請求項１】リコールパターンを受け取る受取手段と、 それぞれのアドレスにおいて、複数の認識パターンの記
   憶及びリコールを行う複数のアドレス指定可能な記憶手
   段と、 前記アドレス指定可能な記憶手段のそれぞれから、同時
   的に一連の記憶された前記認識パターンをリコールする
   ために、前記アドレス指定可能な記憶手段をアドレス指
   定するアドレス指定手段と、 前記リコールパターンを、前記アドレス指定可能な記憶
   手段からリコールした認識パターンと同時的に比較する
   比較手段と、 前記比較手段による比較に基づいて、前記リコールパタ
   ーンにほぼ一致する少なくとも一つの認識パターンを選
   択する選択手段と、 前記選択手段によって選択された少なくとも一つの認識
   パターンを指示する出力を出す出力手段とを備えてお
   り、 前記アドレス指定可能な記憶手段は、異なる長さの認識
   パターンの記憶及びリコールを行う手段を備え、前記比
   較手段は、前記受取手段からのリコールパターンを異な
   る長さの認識パターンと比較する手段を備えていること
   を特徴とする並列連想記憶装置。
2. 【請求項２】前記アドレス指定可能な記憶手段は、各認
   識パターンの影響範囲を規定するパラメータの記憶及び
   リコールを行う手段を備えており、前記比較手段は、リ
   コールパターンとリコールした各認識パターンとの相互
   関係を求め、各パラメータに基づいて、リコールした各
   認識パターンのそれぞれの相互関係を調整する手段を備
   えており、 前記相互関係調整手段は、相関量を各影響範囲を規定す
   るパラメータに加算してリコールした各認識パターンの
   距離を算出する手段を備えており、 前記リコールパターン及び前記認識パターンは、ベクト
   ルを含んでおり、前記相関量は、ベクトルとスカラーの
   積として算出されることを特徴とする請求項（１）に記
   載の並列連想記憶装置。
3. 【請求項３】前記リコールパターン及び前記認識パター
   ンは、ビット・ストリングを含んでおり、前記相関量
   は、前記ビット・ストリングのビット・ワイズ比較に基
   づいて算出され、 前記選択手段は、調整された相関量が予め設定されたし
   きい値よりも小さい認識パターンを選択する手段を備え
   ていることを特徴とする請求項（２）に記載の並列連想
   記憶装置。
4. 【請求項４】前記比較手段は、前記リコールパターンと
   リコールした認識パターンとのビット・ワイズ比較を行
   う手段を備えており、 前記比較手段によって行われる前記リコールパターンと
   前記認識パターンとのビット・ワイズ比較における差異
   の数をモニターするモニター手段を備えており、また、
   予め設定したしきい値よりも差異の数が大きくなったと
   きに、前記リコールパターンと前記認識パターンとのそ
   れ以上の前記比較手段による比較動作を停止させる停止
   手段を備えていることを特徴とする請求項（１）に記載
   の並列連想記憶装置。
5. 【請求項５】前記リコールパターンの認識パターンに対
   するビット・ワイズ比較における差異の数をモニターす
   るモニター手段と、差異の数が予め設定したしきい値よ
   りも小さいときに、前記リコールパターンと、未だ比較
   を行っていない認識パターンとの前記比較手段による比
   較を停止させる停止手段とを備えており、 前記比較手段は、リコールキーと各認識パターンとの比
   較が無視されるビット位置を指定するイグノアー・マス
   クを受け取る手段を備えており、 前記比較手段は、前記選択手段によって選択されるべき
   認識パターンに一致しなければならないリコールキー及
   び認識パターンのビット位置を指定するサブスペース・
   マスクを受け取る手段を備えており、 前記比較手段は、前記リコールパターンとリコールされ
   た認識パターンのそれぞれとの間のベクトル・スカラー
   の積を求めるためのマルチ・ビット・マルチプライヤー
   を備えていることを特徴とする請求項（４）に記載の並
   列連想記憶装置。
6. 【請求項６】前記比較手段は、リコールパターンに対し
   て比較されている認識パターンの近似度をそれぞれ示す
   数値を与える手段を備えており、 前記選択手段は、リコールパターンと比較されている最
   も近似している認識パターンの特定数を識別して、それ
   ら認識パターンを、それらの近似度をそれぞれ示す数値
   に従って分類する手段を備えており、 前記アドレス指定可能な記憶手段は、各認識パターンの
   影響範囲を規定するパラメータの記憶及びリコールを行
   う手段を備えており、 前記数値を与える手段は、リコールパターンとリコール
   した各認識パターンとの相互関係を求め、各パラメータ
   に基づいて、リコールした各認識パターンのそれぞれの
   相互関係を調整する相互関係調整手段を備えており、 前記選択手段は、リコールパターンと比較された認識パ
   ターンであって、それらが予め設定されたしきい値だけ
   より近いことを示す数値を有する認識パターンを拒絶す
   る手段備えていることを特徴する請求項（１）に記載の
   並列連想記憶装置。
7. 【請求項７】リコールパターンを認識するシステムであ
   って、 リコールパターンを入力する入力手段と、 認識パターンのセットから少なくとも一つの近似認識パ
   ターンを選択する複数のメモリ手段とを備え、 前記複数のメモリ手段の各々は、 複数の認識パターンを記憶する記憶手段と、 前記入力手段からリコールパターンを受け取る受取手段
   と、 前記受取手段からのリコールパターンを前記記憶手段か
   らの前記複数の認識パターンと比較する比較手段と、 前記比較手段による前記リコールパターンと前記複数の
   認識パターンとの比較に基づいて、前記複数の認識パタ
   ーンから少なくとも一つの近似認識パターンを選択する
   選択手段と、 前記メモリ手段によって選択された前記近似認識パター
   ンから少なくとも一つの最も近似した認識パターンを選
   択する決定手段と、 所定のアプリケーションに従って認識パターンのセット
   を区切り、前記メモリ手段の前記記憶手段にその区切ら
   れた認識パターンを記憶する手段と、 前記所定のアプリケーションに従って前記決定手段によ
   って選択された前記少なくとも一つの最も近似した認識
   パターンを使用する手段とを備えていることを特徴とす
   るシステム。
8. 【請求項８】パターンを認識する方法であって、 複数のメモリの各々に複数の認識パターンを記憶し、 リコールパターンを受け取り、 前記リコールパターンを、前記複数のメモリの各々にお
   ける前記複数の認識パターンと比較してそれら認識パタ
   ーンについてそれぞれ近似度を決定し、 前記近似度を検査して最も近似した認識パターンの特定
   数を識別しかつそれらのそれぞれの近似度に従って前記
   識別された認識パターンを分類する段階を具備すること
   を特徴とする方法。