JPH0755639Y2 - データ読取り装置 - Google Patents

Description

【考案の詳細な説明】 ［考案の技術分野］ この考案は、記録媒体上に形成された明暗による符号化
画像から画像データを読取るデータ読取り装置に関す
る。

［従来の技術とその問題点］ 従来より、記録媒体上に形成される画像データのパター
ンとしてバーコードが知られているが、これはデータの
記録密度が低いという欠点がある。

そこで、この欠点を解決するために、記録媒体上に網状
パターン、すなわち、網目の選択的明暗を縦横に多数配
列し、この明（白）または暗（黒）を１ビットとした符
号化画像からデータを復号化する技術が本件出願人より
提案されている（特願昭63−200227号）。この出願の実
施例によるデータ読取り装置によると、横方向の両側に
ガイドラインが形成された網状パターンからイメージデ
ータを読取るには、網状パターンのガイドライン間に縦
方向にイメージセンサーを置き、イメージセンサーの線
状の検出素子アレイの出力を走査しながら、イメージセ
ンサーを網状パターンの横方向に移動させる。ここで、
検出素子アレイの出力に対する１回の走査で１ライン分
のイメージデータが読取られ、網状パターンの横方向へ
のイメージセンサーの移動につれ、順次各ラインのイメ
ージデータが読取られる。そしてイメージデータの読取
り後、網状パターンの各網目の明暗を識別することによ
ってイメージデータが解読（復号）される。

しかし、残念ながらこの装置によると、符号化画像の大
きさ（データの分解能）に関わらず一定の高さの解像度
でイメージデータを読取って、これをそのままイメージ
RAM等に記憶し、この後、解読処理を行っているので、
この符号化画像の分解能とイメージRAM等の記憶容量と
のバランスが悪い。

すなわち、符号化画像の分解能が低ければ、RAM等の記
憶容量は小さくてすむにも関わらず、これを必要な解像
度以上で読取ってイメージRAM等に記録しているので、
大きな容量のイメージRAM等を必要とするという問題が
あった。

［考案の目的］ この考案は上述のような実情に鑑みてなされたものであ
り、その目的とするところは、符号化画像を最適解像度
で読取り、イメージRAM等のメモリに必要な容量を大幅
に小さくすることにある。

［考案の要点］ この考案は上記目的を達成するために、イメージセンサ
ー手段が読取るイメージデータの間引きの割合を設定す
る間引き設定手段と、この間引き設定手段により設定さ
れた割合で、イメージセンサー手段が読取ったイメージ
データを間引きするデータ間引手段と、このデータ間引
き手段により間引きされたデータを除き、イメージセン
サー手段が読取ったイメージデータが記憶されるデータ
記憶装置とを備え、前記間引き設定手段は前記イメージ
センサー手段が読取るイメージデータの分解能を当該イ
メージデータ自身から判定し、その分解能に応じて次に
前記データ記憶手段に記憶されるイメージデータの間引
きの割合を自動的に設定することを特徴とするデータ読
取り装置を構成する。

そして、その一態様として、前記データ間引き手段は、
前記検出素子アレイの出力のうち前記間引き設定手段に
より設定された間引きの割合に対応する所定間隔ごとの
検出素子からの出力をサンプリングして主走査方向のイ
メージデータの間引きを行うことを特徴とする。

［実施例］ 以下、この考案の一実施例を第１図から第８図に基づい
て詳細に説明する。

第１図は、この考案の一実施例に係るデータ読取り装置
の全体構成を示す図である。

このデータ読取り装置は、記録媒体１−１上の符号化画
像を読取るイメージセンサー手段としてのスキャナーモ
ジュール１−２と、スキャナーモジュール１−２が読み
取ったイメージデータをデジタル化する２値化回路１−
３と、デジタル化されたイメージデータの間引きを行う
データ間引き手段としての間引き回路１−４と、間引き
されて短縮されたイメージデータが記録されるデータ記
録手段としてのRAM（random access memory）１−５
と、スキャナーモジュール１−２を駆動させるスキャナ
ー駆動回路１−６並びにステッピングモータ１−７と、
各種要部の制御を行うCPU（中央演算装置）１−８とか
ら構成されている。

記録媒体１−１は、第２図に示すように、例えば紙等か
ら形成されたシート状の部材であり、表面には、符号化
画像として網状パターン２−１が形成されている。この
網状パターン２−１は、選択的明暗を網目状に組合せ、
これを縦横に多数配列したもので、例えば明を白セル、
暗を黒セルとし、各々１ビットとしている。そして、縦
に64ビット、横に128ビット配列され、合計で8Kビット
の明暗による情報が記録されている。また、この網状パ
ターン２−１の図において上下の両縁には、明暗が交互
に形成された上下一対のクロックマーク２−２が形成さ
れ、かつその双方の外側には、所定間隔をあけて直線状
のガイドライン２−３が形成されている。網状パターン
２−１からイメージデータを読取るには、スキャナーモ
ジュール１−２が上下のガイドライン２−３を微小幅で
縦方向に横切って主走査を行い、かつスキャナーモジュ
ール１−２をガイドライン２−３に沿って横方向に移動
させ、各ラインごとの主走査を順次繰返すことにより行
われる。

スキャナーモジュール１−２は、第３図に示すように構
成されている。すなわち、モジュールケース３−１内に
イメージセンサー（検出素子アレイ）３−２と、この下
方にセルホックレンズアレイ３−３と、この横にLED（L
IGHT EMITTING DIODE）アレイ３−４とを収納し、さら
に底面側にガラス窓３−５を装着して構成されている。

スキャナー駆動回路１−６が稼動すると、このスキャナ
ーモジュール１−２中のLEDアレイ３−４が点灯し、イ
メージセンサー３−２にはセルホックレンズアレイ３−
３を垂直に透過してきた光、すなわち、記録媒体１−１
上の網状パターン２−１から反射して、その箇所（微小
幅の縦方向の１ライン）の明暗の度合いが識別可能とな
った光が結像される。そしてイメージセンサー３−２で
は、結像されたイメージデータを第５図に示すクロック
信号ｃと同期したアナログ信号として出力する。

また、スキャナーモジュール１−２は第４図に示す記録
媒体ケース４−１上に載置されている。この記録媒体ケ
ース４−１はスキャナーモジュール１−２を載置するレ
ール４−２と、このモジュール１−２を送行させるステ
ッピングモータ１−６とを備えており、記録媒体（図示
省略）上に載置されるか、あるいは記録媒体を収納する
ように構成されている。この構成によると、ステッピン
グモータ１−６がCPU（図示省略）の指令によって駆動
すれば、スキャナーモジュール１−２がレール４−２上
を矢印Ａ方向に向って走行する。この時、スキャナーモ
ジュール１−２は、前述した主走査を極めて高速に繰返
しつつ走行し、各主走査ラインごとのアナログ信号ｄを
順次２値化回路１−３に伝送し、網状パターン２−１全
体のイメージデータを読取って行く。

２値化回路１−３は、アナログ信号ｄとスレッシュホー
ルド電圧が入力されるオペアンプなどから構成されてお
り、アナログ信号ｄのうち、スレッシュホールド電圧よ
りも高ければ“1"、低ければ“0"を示すデジタル信号ｅ
を生成し、これを次の間引き回路１−４に伝送する。

間引き回路１−４は第５図に示すように間引き設定手段
としてのDIPスイッチを備えた分周回路（PLD）５−１と
直・並列変換器としてのシフトレジスタ５−２から構成
されている。分周回路５−１は抵抗群５−３を備えたDI
Pスイッチ群５−４が接続されており、このDIPスイッチ
群５−４に応じてクロック信号ｃを分周して、このクロ
ック信号ｃより遅い周期のサンプリングクロック信号ｑ
を生成する。そして、このサンプリングクロック信号ｑ
はシフトレジスタ５−２に供給される。シフトレジスタ
５−２には前述したデジタル信号ｅがシリアル信号ｓと
して入力されるが、その取込のタイミングをはかるのが
サンプリング信号ｑであるから、このシフトレジスタ５
−２に入力されるシリアル信号ｓも間引きされる。そし
て例えば分周回路５−１によるクロック信号ｃを２回に
つき１回間引きするようにすれば、シリアル信号ｓとし
てのデジタル信号ｅも、２個に付き１個の割合で間引き
されることになる。そして、約半分に間引きされたデジ
タル信号ｅは、シフトレジスタ５−２の並列出力素子か
らパラレル信号ｆとして出力され、CPU1−８の制御の下
にRAM1−５に書込まれて行く。

この間引き回路１−４を用いることにより、RAM1−５に
記録されるイメージデータの主走査方向の間引きを行う
ことができる。従って、この分RAM1−５の容量を節約す
ることができる。

CPU1−８では、間引き回路１−４で間引きされ、かつシ
リアル、パラレル変換されたパラレル信号ｆをRAM1−５
に記録する際のタイミングやアドレスを指定する他、RA
M1−５に記録されたイメージデータの解読処理などを行
う。この解読処理を行うには、各網目の中心位置を検出
し、この中心位置におけるイメージデータの値を得るこ
とによって行われる。

第６図はタイミングが制御用の主な信号とRAM1−５に書
込まれるイメージデータとの関係を示すタイムチャート
である。図中、スキャンスタート信号ａは走査の開始を
示すパルスであり、スキャナーモジュール１−２のスイ
ッチ（図示省略）がオンされた際に出力される。信号ｂ
はアドレスリセットを示す立下りパルスであり、イメー
ジセンサー３−２が主走査において最初に取込み、各主
走査ライン間の区切りを示す信号である。クロック信号
ｃはイメージデータを取込むタイミングを図るクロック
であり、走査を行う間出力される。アナログ信号ｄはイ
メージセンサー３−２が取込んだ各主走査におけるイメ
ージデータである。デジタル信号ｅはアナログ信号ｄの
うち、スレッシュホールド電圧よりも高い部分で“H"と
なっと白セルを表わし、“L"を黒セルとして表わす信号
である。

〈変形例１〉 次に第７図に基づいてCPU1−８によって自動的に間引き
の設定を行う場合のフローチャートについて説明する。

まず、CPU1−８はステップ７−１にて後述するフラグＦ
を０に設定する。続いてステップ７−２において信号ｂ
を検出すると、スキャナーモジュール１−２が主走査を
開始する。そして、ステップ７−３において、スキャナ
ーモジュール１−２が読取った主走査１ラインのイメー
ジデータをRAM1−４に記憶して行く。この後、ステップ
７−3aに進み、RAM1−４がイメージデータで満杯である
か否かを判断する。YESと判断すると、このフローチャ
ートを終了するが、NOと判断すると次のステップ７−４
において、フラグＦ＝１であるか否か、つまりフラグの
処理がなされているか否かを判断する。ここではまだフ
ラグＦの処理がなされていないのでNOと判断し、ステッ
プ７−５に進む。

ステップ７−５において、主走査１ラインのイメージデ
ータを読出し、符号化画像の横幅、つまり両ガイドライ
ン２−3a、２−3b間の距離ｃを測定する。すなわち、主
走査において、最初に白セルから黒セルに変った位置の
アドレスＡと最後に黒セルから白セルに変った位置のア
ドレスＢを検出し、このアドレスＢからアドレスＡを減
算することにより、両ガイドライン２−3a、２−3b間の
距離ｃを測定する。そして、次のステップ７−６におい
て、ドット数Ｎをテーブルなどから調べ、これを基に１
ドットの大きさＤ（１辺の距離）を検出する。すなわ
ち、数式Ｄ＝C/Nの計算を行い、１ドットの大きさＤを
算出する。これにより、符号化画像、つまり網状パター
ン２−１の分解能が判る。

この後、ステップ７−７においてフラグＦ＝１に規定
し、上述のフラグが終了したことを示して次のステップ
７−８に進む。そして、ステップ７−８以降において、
前述の値Ｄを基に、網状パターン２−１の最適解像度を
判定する。

すなわち、ステップ７−８において前述の値Ｄが数値３
以下であるか否かを判断する（ここで数値とはイメージ
センサー３−２中での検出素子の個数に対応する）。YE
Sと判断すると。ステップ７−8aに進み間引き設定を行
わずにメインルーチンにリターンするが、NOと判断する
と次のステップ７−９に進む。ステップ７−９において
前述の値Ｄが数値６以下であるか否かを判断する。YES
と判断すると、ステップ７−9aに進み、間引き設定を２
回につき１回（ここで回数とはイメージセンサー３−２
が主走査を行う際のクロック信号ｃの発振回数であ
る。）としメインルーチンにリターンするが、NOと判断
すると、次のステップ７−10に進む。ステップ７−10に
おいて前述の値Ｄが数値９以下であるか否かを判断す
る。YESと判断すると、ステップ７−10aに進み間引き設
定を３回につき２回としメインルーチンにリターンする
が、NOと判断すると、次のステップ７−11に進む。ステ
ップ７−11において前述の値Ｄが数値12以下であるか否
かを判断する。YESと判断すると、ステップ７−11aに進
み、間引き設定を４回につき３回としメインルーチンに
リターンするが、NOと判断すると、ステップ７−11bに
進み間引き設定を５回につき４回としメインルーチンに
リターンする。

このように間引き割合の割合の設定を自動化しておけ
ば、多数の異なる符号化画像からデータ読取り作業を行
う際、個々の符号化画像のサイズ（分解能）を調べなく
ともそれぞれ最適解像度を得ることができる。

なお、符号化画像の横幅、つまりガイドライン２−3a、
２−3b間の距離ｃ及び１ドット数Ｄは予め符号化画像の
サイズを知らされることにより、このサイズに対応する
値ｃ、Ｄをテーブルなどから調べるようにしても良い。
そしてステップ７−11以降には、前述の値Ｄを判定する
ステップをさらに段階的に多数増設し、かつそれに伴っ
て間引き設定を行うステップもさらに多くの割合の間引
き設定ができるようにして多数増設しても良い。

また、このフローチャートによって自動的に設定された
間引きの割合によって、実際に網状パターン２−１の主
走査方向の間引きを行う場合について説明すると、上述
のステップ７−８以降で設定された間引きの割合の値を
既述した間引き回路１−４の分周回路５−１に入力す
る。ここで分周回路５−１はこの間引きの割合の値に基
づいてクロック信号ｃを間引きしてタイミングクロック
信号ｑをシフトレジスタ５−２に入力する。この動作と
共にスキャナーモジュール１−２が主走査１ラインのイ
メージデータを読取り、これをシリアル信号ｓとしてシ
フトレジスタ５−２に入力する。そして、このシフトレ
ジスタ５−２は、前述のタイミングクロック信号ｑに基
づいてイメージデータをパラレル信号ｆとして生成し、
これをRAM1−５に入力する。

従って、ここでRAM1−５に記憶されるイメージデータは
主走査方向において間引きされることになり、このRAM1
−５の容量を節約することができる。

〈変形例２〉 次に網状パターン２−１の副走査方向の間引きを行う場
合について第８図のフローチャートに基づき説明する。

まず、CPU1−８はステップ８−１においてDIPスイッチ
の値Ａを読込む。このDIPスイッチの値Ａはイメージデ
ータをRAM1−５に書込む割合いを示すものであり、この
値Ａを例えばここでは２と設定されているものとする。
続いてステップ８−２において主走査１ラインにおける
イメージデータを副走査に伴って何回読取ったかを示す
ラインカウンタの値Ｂをゼロに設定する。この後、ステ
ップ８−３において第１回目の信号ｂを検出すると、次
のステップ８−４に進みラインカウンタの値ＢとDIPス
イッチの設定値Ａとが等しいか否かを判断する。NOと判
断すると、ステップ８−4aに進み、ラインカウンタの値
ＢをＢ＋１＝１に設定し、ステップ８−３にリターンす
る。ステップ８−３において第２回目の信号ｂを検出す
ると、次のステップ８−４において、ラインカウンタの
値ＢとDIPスイッチの値Ａが等しいか否かを判断する。N
Oと判断すると、ステップ８−4aに進みラインカウンタ
の値ＢをＢ＋１＝２に設定し、ステップ８−３にリター
ンする。ステップ８−３において第３回目の信号ｂを検
出すると、次のステップ８−４においてラインカウンタ
−の値ＢとDIPスイッチの値Ａが等しいか否かを判断す
る。ここではラインカウンタの値Ｂは２でありDIPスイ
ッチの値Ａと等しくなっているからNOと判断することは
ない。つまり、YESと判断すると、次のステップ８−５
において第３回目の１ラインのイメージデータをRAM1−
５に書込む。そして、この後ステップ８−６においてRA
M1−５が満杯になったか否かを判断し、YESと判断する
と、このフローチャートを終了するが、NOと判断する
と、メインルーチンにリターンする。

このフローチャートによると、DIPスイッチの値Ａが２
に設定されているので、ステップ８−4aが２回作動し
て、ラインカウンタの値Ｂが２になった後の主走査ライ
ン、つまり第３回目の現１ラインのイメージデータにつ
いてのみRAM1−５に記録されるようになる。すなわち、
副走査に伴う３回の主走査のうち２回分の主走査ライン
を間引きすることになる。

従って、RAM1−５には網状パターン２−１の横方向のイ
メージデータが縮小されて記録されることになり、RAM1
−５の容量を節約できる。

なお、このフローチャートでは、ステップ８−１におい
てDIPスイッチを用いて間引き設定を行っているが、こ
こではCPU1−８によって自動的に間引き設定を行っても
良い。

また本実施例では記録媒体上の符号化画像から読取った
イメージデータの間引きを行うには、主走査方向と副走
査方向とで別々に区別して説明してきたが、この両者を
同時に用いれば、よりRAM1−５の容量を節約できること
は勿論である。

［考案の効果］ 以上、詳述したようにこの考案のデータ読取り装置によ
れば、イメージセンサー手段が符号化画像から読取った
イメージデータは、間引き設定手段によって設定された
割合に基づきデータ間引き手段により、主走査方向、あ
るいは副走査方向、もしくはこの双方において間引きさ
れ、ここで間引きされていないデータのみが、データ記
憶手段に記憶されるようにしたので、このデータ記憶手
段を効率よく節約して利用できる。

殊に、間引き設定手段は符号化画像の分解能に対応した
間引きの割合を設定できるので、イメージセンサー手段
は符号化画像からその分解能とバランスのとれた最適解
像度のイメージデータを読取ることができ、データ記憶
手段に記憶されるイメージデータの量が大幅に少なくな
り、データ記憶手段の容量を大幅に小さくすることがで
きる。また、このことにより、データの解読処理に要す
る時間を短縮できるという効果がある。

【図面の簡単な説明】

第１図はこの考案の一実施例における全体構成を示すブ
ロック図、第２図は記録媒体上の網状パターンの一例を
示す図、第３図はスキャナーモジュールの概略構成を示
す内部側面図、第４図は記録媒体ケース及びスキャナー
モジュールを示す上面図、第５図は間引き回路を示す
図、第６図は主な信号のタイムチャート、第７図は間引
き設定手段の変形例の動作を示すフローチャート、第８
図はデータ間引き手段の変形例の動作を示すフローチャ
ートである。 １−１……記録媒体、１−２……スキャナーモジュー
ル、１−３……２値化回路、１−４……間引き回路、１
−５……RAM、１−８……CPU。

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】記録媒体上に形成された符号化画像からイ
   メージデータを読取る検出素子アレイを有したイメージ
   センサー手段と、 前記イメージセンサー手段が読取るイメージデータの間
   引きの割合を設定する間引き設定手段と、 前記間引き設定手段により設定された割合で、前記イメ
   ージセンサー手段が読取ったイメージデータを間引きす
   るデータ間引き手段と、 前記データ間引き手段により間引きされたデータを除
   き、前記イメージセンサー手段が読取ったイメージデー
   タが記憶されるデータ記憶手段と、 を備え、 前記間引き設定手段は前記イメージセンサー手段が読取
   るイメージデータの分解能を当該イメージデータ自身か
   ら判定し、その分解能に応じて次に前記データ記憶手段
   に記憶されるイメージデータの間引きの割合を自動的に
   設定することを特徴とするデータ読取り装置。
2. 【請求項２】前記データ間引き手段は、前記検出素子ア
   レイの出力のうち前記間引き設定手段により設定された
   間引きの割合に対応する所定間隔ごとの検出素子からの
   出力をサンプリングして主走査方向のイメージデータの
   間引きを行うことを特徴とする請求項１記載のデータ読
   取り装置。