JPH0754974B2 - 固体撮像素子 - Google Patents

固体撮像素子

Info

Publication number
JPH0754974B2
JPH0754974B2 JP60132416A JP13241685A JPH0754974B2 JP H0754974 B2 JPH0754974 B2 JP H0754974B2 JP 60132416 A JP60132416 A JP 60132416A JP 13241685 A JP13241685 A JP 13241685A JP H0754974 B2 JPH0754974 B2 JP H0754974B2
Authority
JP
Japan
Prior art keywords
substrate
chip
image pickup
solid
glass plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP60132416A
Other languages
English (en)
Other versions
JPS61289772A (ja
Inventor
千秋 田沼
裕夫 竹村
喜久雄 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60132416A priority Critical patent/JPH0754974B2/ja
Publication of JPS61289772A publication Critical patent/JPS61289772A/ja
Publication of JPH0754974B2 publication Critical patent/JPH0754974B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は固体撮像素子に係り、特にそのチップ実装構造
に関する。
〔発明の技術的背景とその問題点〕
固体撮像素子は残像がない、焼き付きがない、画像歪み
がない等の長所を有し、近年VTR用カメラ等への適用が
急速に進んでいる。また最近ではカメラ一体型VTRや8mm
VTRなどの撮像素子としても用いられている。現在用い
られている固体撮像素子は主にCCD撮像素子やMOS型撮像
素子であり、これらのチップサイズは2/3インチ,1/2イ
ンチ,8mmシネサイズなどである。これらの撮像素子チッ
プは通常パッケージに実装されている。
第4図は従来の固体撮像素子の代表的なチップ実装構造
例である。42が例えばCCD撮像素子チップであり、セラ
ミックなどで形成されたパッケージ基板、即ちステム41
上にダイボンド用接着材より取付けられている。チップ
42上の端子とステム41上の端子の間はボンディング・ワ
イヤ43により接続されている。44はステム41の底部に設
けられたI/Oリードである。CCD撮像素子チップ42の保護
のため、ステム41上には光学用窓としてのガラス板47が
取付けられたキャップ45が設けられている。48はセラミ
ック・リングであり、ガラス板47とセラミック・リング
48の間はガラスフリットにより接着され、セラミック・
リング48とキャップ45のフランジとの間はろう材により
接着されている。シャップ45はステム41の周辺に設けら
れたウェルド・リング46にウェルド法により接着されて
いる。このようなパッケージ構造では、その形状は25mm
×25mm程度の大きさが代表的であり、高さは約8mm程度
となる。
この様な実装構造の固体撮像素子をカメラに組み込む場
合、パッケージ寸法によりカメラの小型化が制限され
る。例えば自動センシングカメラとして、上記のような
固体撮像素子数点でカメラヘッドを構成する場合等、パ
ッケージ形状が大きいために十分な小型化が難しい。
第5図はこの問題を解決して、より小型化を図った固体
撮像素子の実装構造例である。この例では、CCD撮像素
子チップ52はセラミック製のチップキャリア51にダイボ
ンディングされている。チップ52上の端子とチップキャ
リア51上の端子との間はボンディング・ワイヤ53により
接続されている。54は外部端子電極である。撮像素子チ
ップ52の撮像面には透明の保護部材が直接接着されてい
る。この例では保護部材は、色補正フィルタとしての第
1のガラス板55とこれに重ねられた第2のガラス板56と
からなり、これらが光学用接着材により順次接着されて
いる。ボンディング・ワイヤ配置領域はボンディング・
ワイヤ53を保護するために接着材の一つであるボッティ
ング材57で覆っている。
この構造では第4図と比較して明らかなように特に高さ
が小さくなっている。しかしながらこの構造の場合、ボ
ッティング材57によるボンディング・ワイヤ53の保護に
機械的強度の点で不安があり、またボッティングにより
ボンディング・ワイヤ53が切断される等のトラブルを生
じ易い、という問題がある。
〔発明の目的〕
本発明は上記の点に鑑みなされたもので、ボンディング
・ワイヤの保護を十分なものとし、しかも小型化実装を
図った固体撮像素子を提供することを目的とする。
〔発明の概要〕
本発明では基板に搭載された固体撮像素子チップの撮像
面に透明な保護部材(非晶質若しくは結晶性のガラス)
を直接貼り合わせる構造を基本とするが、その場合保護
部材は、撮像素子チップと基板のボンディング・ワイヤ
配置領域では撮像素子チップと基板に対して所定の間隙
が形成された状態でこの領域を覆うように構成する。ボ
ンディング・ワイヤ配置領域での保護部材とチップ及び
基板との間の間隙部には、ポッティング材等のモールド
樹脂を充填することが好ましい。
〔発明の効果〕
本発明によれば、ボンディング・ワイヤの保護を確実な
ものとして、しかも小型化を図った固体撮像素子を実現
することができる。
〔発明の実施例〕
以下本発明の実施例を説明する。
第1図は一実施例のCCD撮像素子である。11はチップキ
ャリア基板であり、この上にCCD撮像素子チップ12が撮
像面を上向きにしてダイボンド用接着材(導電性エポキ
シ)により接着されて搭載されている。チップキャリア
基板11の大きさは、図の面内で横方向が9.2mm、図面に
垂直な方向が8.2mmである。撮像素子チップ12の端子と
基板11の端子の間はボンディング・ワイヤ13により接続
されている。14は基板に一体的に形成された端子電極で
ある。このように基板11に搭載された撮像素子チップ1
の撮像面に直接接着する透明な保護部材が設けられてい
る。この例ではこの保護部材は、撮像素子チップ12より
小さい形状(図の面内で横方向の寸法が5.7mm)を有
し、撮像素子チップ12のボンディング・ワイヤ配置領域
を除く撮像面に貼り合わせられた色補正フィルタとして
の第1のガラス板15と、この上に重ねて貼り合わせられ
た、基板11と同程度の形状を有する第2のガラス板16と
から構成されている。第1のガラス板15はこの例ではCM
−500(保谷ガラス製)であり、紫外線硬化型の光学系
接着材であるノーランド61(商品名)により撮像素子チ
ップ12表面に接着される。第2のガラス板16は通常の板
ガラスであり、これもノーランド61により第1のガラス
板15に接着される。即ち第2のガラス板16は、第1のガ
ラス板15をスペーサとして、撮像素子チップ12と基板11
のボンディング・ワイヤ配置領域に対して所定の間隙を
形成してこの領域を覆うようになっている。そして第2
のガラス板16と撮像素子チップ12及び基板11との間隙部
のボンディング・ワイヤ配置領域には、モールド樹脂17
が充填されている。このモールド樹脂17はこの例ではス
タイキャスト2651MM(エマーソン&カミング社製)で、
黒色のものを用いた。黒色を用いる理由は、光学的反射
によるフレアを防止すためである。この実施例によるCC
D撮像素子の全体の大きさは、9.2mm×8.2mm×2.1mmであ
る。
こうしてこの実施例によれば、全体が極めて小型化さ
れ、しかもボンディング・ワイヤ領域が保護されたCCD
撮像素子が実現する。
第2図は本発明の別の実施例のCCD撮像素子を示す。こ
の実施例ではI/Oリード24のついたパッケージ基板21を
用いてこれにCCD撮像素子チップ22を搭載している。撮
像素子チップ22と基板21の端子間のボンディング・ワイ
ヤ23で接続し、透明保護部材として第1のガラス板25と
第2のガラス板26を重ね、ボンディング・ワイヤ配置領
域にモールド樹脂27を充填する構造は先の実施例と同様
である。
この実施例によっても先の実施例と同様に、小型化を図
り且つボンディング・ワイヤの保護を確実にしたCCD撮
像素子が得られる。
第3図は本発明の更に他の実施例のCCD撮像素子であ
る。この実施例では第1図の実施例と同様に、端子電極
34付きのチップキャリア基板31を用いてこの上にCCD撮
像素子チップ32を搭載し、ボンディング・ワイヤ33を配
設している。第1図の実施例と異なる点は、透明保護部
材として一枚のガラス板35を用いていることである。こ
のガラス板35は撮像素子チップ32に接着した時に周辺部
のボンディング・ワイヤ配置領域に所定の間隙が形成さ
れるようにC面加工が施されている。ボンディング・ワ
イヤ領域の間隙部にモールド樹脂36が充填されることは
先の実施例と同様である。
この実施例によっても先の実施例と同様の効果が得られ
ることは明らかである。この実施例の構造を第2図のパ
ッケージ基板を用いた場合に適用することも勿論可能で
ある。
本発明は上記した実施例に限られず、更に種々変形して
実施することができる。例えば撮像素子チップの保護部
材として、微小な蒲鉾型円筒レンズを並べたレンチキュ
ラレンズや透明な硝子基板などに屈折率の大きな薄膜を
蒸着などによりストライプ状に形成した位相フィルタや
水晶等の空間ローパス・フィルタなどを適宜組合わせる
ことができる。また、基板としてセラミック製基板の
他、金属ステム方式のものを用いた場合、撮像素子とし
てMOS型撮像素子等他の固体撮像素子を用いた場合にも
本発明を適用することができる。
【図面の簡単な説明】
第1図は本発明の一実施例のCCD撮像素子を示す図、第
2図及び第3図は他の実施例のCCD撮像素子を示す図、
第4図及び第5図は従来のCCD撮像素子を示す図であ
る。 11……チップキャリア基板、12……CCD撮像素子チッ
プ、13……ボンディング・ワイヤ、14……端子電極、15
……第1のガラス板(色補正フィルタ)、16……第2の
ガラス板、17……モールド樹脂、21……パッケージ基
板、22……CCD撮像素子チップ、23……ボンディング・
ワイヤ、24……I/Oリード、25……第1のガラス板(色
補正フイルタ)、26……第2のガラス板、27……モール
ド樹脂、31……チップキャリア基板、32……CCD撮像素
子チップ、33……ボンディング・ワイヤ、34……端子電
極、35……ガラス板、36……モールド樹脂。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板と、この基板上に撮像面を上向きにし
    て搭載された固体撮像素子チップと、このチップ上の端
    子と前記基板上の端子の間に設けられたボンディング・
    ワイヤと、前記チップの撮像面に貼り合わせられ、前記
    ボンディング・ワイヤ配置領域を、前記チップ及び基板
    に対して所定の間隙が形成された状態で覆うように構成
    された、非晶質若しくは結晶性のガラスからなる透明な
    保護部材とを具備してなることを特徴とする固体撮像素
    子。
  2. 【請求項2】前記保護部材は、前記チップより小さい形
    状を有し、チップのボンディング・パッド領域を除く撮
    像面に貼り合わせられた色補正フィルタとしての第1の
    ガラス板と、前記基板と同程度の形状を有し、前記チッ
    プ及び基板上のボンディング・ワイヤ配置領域を覆うよ
    うに前記第1のガラス板に貼り合わせられた第2のガラ
    ス板とからなる特許請求の範囲第1項記載の固体撮像素
    子。
  3. 【請求項3】前記保護部材は、周辺部で前記チップ及び
    基板に対して所定の間隙が形成されるように加工されて
    前記ボンディング・ワイヤ配置領域を覆うように構成さ
    れた一枚のガラス板である特許請求の範囲第1項記載の
    固体撮像素子。
  4. 【請求項4】前記基板はチップキャリア基板である特許
    請求の範囲第1項記載の固体撮像素子。
  5. 【請求項5】前記基板はI/Oリード付のパッケージ基板
    である特許請求の範囲第1項記載の固体撮像素子。
  6. 【請求項6】前記チップの周辺部及び前記ボンディング
    ・ワイヤを覆うようにモールド樹脂が充填されている特
    許請求の範囲第1項記載の固体撮像素子。
JP60132416A 1985-06-18 1985-06-18 固体撮像素子 Expired - Fee Related JPH0754974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60132416A JPH0754974B2 (ja) 1985-06-18 1985-06-18 固体撮像素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60132416A JPH0754974B2 (ja) 1985-06-18 1985-06-18 固体撮像素子

Publications (2)

Publication Number Publication Date
JPS61289772A JPS61289772A (ja) 1986-12-19
JPH0754974B2 true JPH0754974B2 (ja) 1995-06-07

Family

ID=15080863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60132416A Expired - Fee Related JPH0754974B2 (ja) 1985-06-18 1985-06-18 固体撮像素子

Country Status (1)

Country Link
JP (1) JPH0754974B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753896B1 (ko) * 2005-03-29 2007-09-03 샤프 가부시키가이샤 반도체 장치 모듈 및 반도체 장치 모듈의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63246135A (ja) * 1987-04-01 1988-10-13 オリンパス光学工業株式会社 内視鏡
EP1357606A1 (en) * 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package
JP4469781B2 (ja) 2005-07-20 2010-05-26 パナソニック株式会社 固体撮像装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6062279A (ja) * 1983-09-14 1985-04-10 Matsushita Electronics Corp 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753896B1 (ko) * 2005-03-29 2007-09-03 샤프 가부시키가이샤 반도체 장치 모듈 및 반도체 장치 모듈의 제조방법

Also Published As

Publication number Publication date
JPS61289772A (ja) 1986-12-19

Similar Documents

Publication Publication Date Title
JP3630447B2 (ja) 固体撮像素子の製造方法
US7494292B2 (en) Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure
JP3782405B2 (ja) 固体撮像装置およびその製造方法
JP2001351997A (ja) 受光センサーの実装構造体およびその使用方法
JP2005136373A (ja) 光学デバイスおよびその製造方法
JP4618639B2 (ja) 半導体装置の製造方法
US20080296577A1 (en) Camera module package
CN101271913A (zh) 光学器件、摄像机模块、手机、数码静态摄像机及医疗用内窥镜
JP2019522935A (ja) 感光性アセンブリとカメラモジュール及びその製造方法
US20090215216A1 (en) Packaging method of image sensing device
JPH0621414A (ja) 固体撮像装置とその製造方法
JP2005064292A (ja) 固体撮像装置の製造方法
JPH0728014B2 (ja) 固体撮像装置
WO2016203923A1 (ja) モジュール、モジュールの製造方法、及び、電子機器
JPS61134187A (ja) 固体撮像デバイス
JPH0653462A (ja) 樹脂封合形固体撮像素子パッケージおよびその製造方法
JPS61123288A (ja) 固体撮像デバイス
JPH0754974B2 (ja) 固体撮像素子
JP2004134713A (ja) イメージセンサ用半導体チップパッケージ及びその製造方法
JP2878875B2 (ja) Ccdモジュール
KR100497286B1 (ko) 칩 온 보드 타입 이미지 센서 모듈 및 그 제조 방법
JP4890682B2 (ja) 固体撮像装置およびその作製方法
JPS61134186A (ja) 固体撮像デバイス
JP3121100B2 (ja) 固体撮像装置
JP2538556B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees