JPH0751622Y2 - 定電圧装置の電流制限回路 - Google Patents
定電圧装置の電流制限回路Info
- Publication number
- JPH0751622Y2 JPH0751622Y2 JP6187690U JP6187690U JPH0751622Y2 JP H0751622 Y2 JPH0751622 Y2 JP H0751622Y2 JP 6187690 U JP6187690 U JP 6187690U JP 6187690 U JP6187690 U JP 6187690U JP H0751622 Y2 JPH0751622 Y2 JP H0751622Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- current
- output
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は定電圧装置の電流制限回路に関するものであ
る。
る。
電子部品あるいは電子回路などの動作に必要な一定電圧
を出力する定電圧装置が広く利用されている。この種の
装置にて負荷に一定電圧を加えた場合、装置から負荷側
に流れる電流は負荷インピーダンスの大小によって変わ
るが、いずれにしても負荷の破損を防止するため許容で
きる供給電流以上の電流が流れないように制限する電流
制限回路を設けて負荷側を保護するようにしている。
を出力する定電圧装置が広く利用されている。この種の
装置にて負荷に一定電圧を加えた場合、装置から負荷側
に流れる電流は負荷インピーダンスの大小によって変わ
るが、いずれにしても負荷の破損を防止するため許容で
きる供給電流以上の電流が流れないように制限する電流
制限回路を設けて負荷側を保護するようにしている。
第3図にはその先行技術の一例が示されているが、1は
交流電源、2はその交流電圧を例えば正、負の直流電源
+VPと−VPに変換する整流装置で、COMは直流電源+VP
と−VPの共通配線端子である。
交流電源、2はその交流電圧を例えば正、負の直流電源
+VPと−VPに変換する整流装置で、COMは直流電源+VP
と−VPの共通配線端子である。
また、3は一定出力電圧を得るための基準電圧VSを有す
る基準電圧源、4は誤差増幅器、5,6は出力トランジス
タ7,8にバイアス電流(ベース電流)を供給するトラン
ジスタである。上記出力トランジスタ7,8はこのバイア
ス電流の大きさに応じて端子9,10に接続された負荷11へ
電流を流し、端子9−10間に所定の一定電圧を発生させ
るようになっており、R1,R2はその発生電圧検出用の分
圧抵抗である。
る基準電圧源、4は誤差増幅器、5,6は出力トランジス
タ7,8にバイアス電流(ベース電流)を供給するトラン
ジスタである。上記出力トランジスタ7,8はこのバイア
ス電流の大きさに応じて端子9,10に接続された負荷11へ
電流を流し、端子9−10間に所定の一定電圧を発生させ
るようになっており、R1,R2はその発生電圧検出用の分
圧抵抗である。
ここで、例えば負荷11のインピーダンスをZとし、トラ
ンジスタ7から同負荷11へ電流Iが流れたものとする
と、端子9−10間に発生する電圧V0は、 V0=Z×I である。
ンジスタ7から同負荷11へ電流Iが流れたものとする
と、端子9−10間に発生する電圧V0は、 V0=Z×I である。
この電圧V0は抵抗R1とR2によって分圧され、抵抗R2の分
圧電圧をVR2とすると、 となり、誤差増幅器4に加えられる。
圧電圧をVR2とすると、 となり、誤差増幅器4に加えられる。
誤差増幅器4はこの入力電圧が基準電圧VSと等しくなる
ように上記トランジスタに与えるバイアス電流を制御す
る。すなわち、 VS=VR2 より となる。
ように上記トランジスタに与えるバイアス電流を制御す
る。すなわち、 VS=VR2 より となる。
ここで、例えば分圧比R2/(R1+R2)=1/nとすると、 V0=VS×n なる一定出力電圧が得られる。
また、このとき流れる電流Iは、 となる。
上式から、負荷インピーダンスZにより電流Iの大きさ
が変わることがわかる。そこで、定電圧装置においては
負荷の安全を図るため一般に電流制限回路を設け、過大
電流が流れないようにされている。
が変わることがわかる。そこで、定電圧装置においては
負荷の安全を図るため一般に電流制限回路を設け、過大
電流が流れないようにされている。
第3図の例においては、電流制限回路は例えは電流検出
用抵抗R3、許容電流を電圧に換算した電流制限用のしき
い値電圧E1、E2、増幅器12,13、及び出力トランジスタ
のバイアス電流分流用のトランジスタ14,15にて図示の
ようにその回路が構成されている。
用抵抗R3、許容電流を電圧に換算した電流制限用のしき
い値電圧E1、E2、増幅器12,13、及び出力トランジスタ
のバイアス電流分流用のトランジスタ14,15にて図示の
ようにその回路が構成されている。
すなわち、電流検出用抵抗R3は例えば負荷11に電流Iが
流れると、それを接地電位に対して負極性の電圧VR3に
変換する。増幅器12はこの電圧をしきい値電圧E1と比較
し、例えば電流Iが小さく、 −VR3≦−E1 であねる場合には同増幅器の出力が負極性となり、トラ
ンジスタ14をオンにすることはできない。
流れると、それを接地電位に対して負極性の電圧VR3に
変換する。増幅器12はこの電圧をしきい値電圧E1と比較
し、例えば電流Iが小さく、 −VR3≦−E1 であねる場合には同増幅器の出力が負極性となり、トラ
ンジスタ14をオンにすることはできない。
しかし電流Iが増加して、 −VR3>−E1 になるとその出力が正極性に転じ、トランジスタ14をオ
ンに駆動する。
ンに駆動する。
これにより、上記トランジスタ5からトランジスタ7に
与えられていたバイアス電流の一部がこのトランジスタ
14側へ分流し、トランジスタ7の送出電流Iはその増加
が抑止されるようになっている。
与えられていたバイアス電流の一部がこのトランジスタ
14側へ分流し、トランジスタ7の送出電流Iはその増加
が抑止されるようになっている。
上記は基準電圧VSが(+)極性の場合の動作例である
が、VSを(−)極性にするとトランジスタ6がオンとな
って出力トランジスタ8へバイアス電流を供給する。こ
れにより同トランジスタ8が動作して負荷11へ電流I′
を流し、その両端間に電流V0′を発生させる。
が、VSを(−)極性にするとトランジスタ6がオンとな
って出力トランジスタ8へバイアス電流を供給する。こ
れにより同トランジスタ8が動作して負荷11へ電流I′
を流し、その両端間に電流V0′を発生させる。
この場合、電流検出用抵抗R3には接地に対して正極性の
電圧VR3′が発生し、この電圧としきい値電圧E2との大
小に関連した増幅器13の出力にてトランジスタ15がオン
され、電流制限がなされるようになっている。例えば電
流I′が小さく、 VR3′≦E2 の場合には増幅器13の出力が正極性となり、トランジス
タ15をオンにすることができない。
電圧VR3′が発生し、この電圧としきい値電圧E2との大
小に関連した増幅器13の出力にてトランジスタ15がオン
され、電流制限がなされるようになっている。例えば電
流I′が小さく、 VR3′≦E2 の場合には増幅器13の出力が正極性となり、トランジス
タ15をオンにすることができない。
しかし電流I′が増加して、 VR3′>E2 になると同増幅器の出力が負極性に転じてトランジスタ
15がオンに駆動され、上記トランジスタ6からトランジ
スタ8に与えられていたバイアス電流の一部がトランジ
スタ15側から流入する逆方の電流によって打ち消され
る。これにより、トランジスタ8の送出電流I′は同様
にその増加が抑止される。
15がオンに駆動され、上記トランジスタ6からトランジ
スタ8に与えられていたバイアス電流の一部がトランジ
スタ15側から流入する逆方の電流によって打ち消され
る。これにより、トランジスタ8の送出電流I′は同様
にその増加が抑止される。
上記電流制限回路は、増幅器12又は13に与えるしきい値
電圧E1,E2を変えることにより定電圧装置の電流制限開
始レベルを自由に設定できるととう利点がある。
電圧E1,E2を変えることにより定電圧装置の電流制限開
始レベルを自由に設定できるととう利点がある。
ところで、定電圧装置の出力電圧は高い範囲までカバー
していることが望ましいから、例えば出力トランジスタ
には一般に電力形の素子が用いられており、それに伴っ
てバイアス電流を分流させる電流制限回路の終段トラン
ジスタには高耐電圧の素子が使用されている。
していることが望ましいから、例えば出力トランジスタ
には一般に電力形の素子が用いられており、それに伴っ
てバイアス電流を分流させる電流制限回路の終段トラン
ジスタには高耐電圧の素子が使用されている。
しかしながら高耐電圧で小電力用の素子は品種が少ない
ため部品の選択範囲が狭く、所望の素子を入手すること
は必ずしも容易ではない。また、入手できたとしても一
般に価格が高い。更に、高耐電圧の素子は、入力に対す
る出力の立ち上がり特性が一般の低圧用素子に比べると
遅く、電流制限動作の高速化を図る上では好ましくな
い。
ため部品の選択範囲が狭く、所望の素子を入手すること
は必ずしも容易ではない。また、入手できたとしても一
般に価格が高い。更に、高耐電圧の素子は、入力に対す
る出力の立ち上がり特性が一般の低圧用素子に比べると
遅く、電流制限動作の高速化を図る上では好ましくな
い。
この考案は上記の事情を考慮してなされたもので、その
目的は、一般の低圧用素子を用いて高電圧出力路におけ
る電流制限を可能とする定電圧装置の電流制限回路を提
供することにある。
目的は、一般の低圧用素子を用いて高電圧出力路におけ
る電流制限を可能とする定電圧装置の電流制限回路を提
供することにある。
この考案の実施例が示されている第1図を参照すると、
例えば交流電源1の交流電圧を整流する整流装置2、基
準電圧源3、誤差増幅器4、バイアス電流送出用トラン
ジスタ5,6、定電圧出力トランジスタ7,8、及び電圧分圧
用抵抗R1,R2を含む定電圧出力部は、前記先行技術の例
とほぼ同様に構成されている。
例えば交流電源1の交流電圧を整流する整流装置2、基
準電圧源3、誤差増幅器4、バイアス電流送出用トラン
ジスタ5,6、定電圧出力トランジスタ7,8、及び電圧分圧
用抵抗R1,R2を含む定電圧出力部は、前記先行技術の例
とほぼ同様に構成されている。
上記の課題を解決するため、この実施例における電流制
限回路には例えば下記イないしニに示す手段が備えられ
ている。
限回路には例えば下記イないしニに示す手段が備えられ
ている。
イ.定電圧出力トランジスタ7,8の出力端すなわちその
エミッタと負荷11間の電圧路に設けられた電流検出用抵
抗R3。
エミッタと負荷11間の電圧路に設けられた電流検出用抵
抗R3。
ロ.上記トランジスタ8,9の出力端における電圧を電流
制限レベルの基準電位となし、同トランジスタから負荷
11へ送出する(+)方向及び(−)方向電流に対する所
望の許容値をそれぞれ電圧に換算して上記基準電位上に
設定した2つのしきい値電圧E1及びE2。
制限レベルの基準電位となし、同トランジスタから負荷
11へ送出する(+)方向及び(−)方向電流に対する所
望の許容値をそれぞれ電圧に換算して上記基準電位上に
設定した2つのしきい値電圧E1及びE2。
ハ.該しきい値電圧をそれぞれ一方の入力となすととも
に、上記出力トランジスタの送出電流によって上記抵抗
R3に発生する電圧降下を他方の入力となし、両入力の大
小により上記基準電位電圧に対して正もしくは負の出力
電圧を発する増幅器12及び13。
に、上記出力トランジスタの送出電流によって上記抵抗
R3に発生する電圧降下を他方の入力となし、両入力の大
小により上記基準電位電圧に対して正もしくは負の出力
電圧を発する増幅器12及び13。
二.上記出力トランジスタのベースとエミッタにそれぞ
れのコレクタとエミッタが接続され、上記一方の増幅器
の正の出力と他方の増幅器の負の出力によりオンに駆動
されて上記出力トランジスタのバイアス電流の分流路を
閉成するトランジスタ14及び15。
れのコレクタとエミッタが接続され、上記一方の増幅器
の正の出力と他方の増幅器の負の出力によりオンに駆動
されて上記出力トランジスタのバイアス電流の分流路を
閉成するトランジスタ14及び15。
〔作用〕 上記出力トランジスタ7,8のエミッタ側電圧を基準電位
とすることにより、トランジスタ14,15のコレクタ、エ
ミッタ間に加わる動作電圧が上記出力トランジスタのベ
ース,エミッタ間電圧(約0.6V前後)と等しくなる。
とすることにより、トランジスタ14,15のコレクタ、エ
ミッタ間に加わる動作電圧が上記出力トランジスタのベ
ース,エミッタ間電圧(約0.6V前後)と等しくなる。
したがって、定電圧出力路の接地に対する電圧が高くな
ってもそれに関係無く、低圧用の一般素子を用いて出力
トランジスタのバイアス電流を分流させ、同出力トラン
ジスタの送出電流を制限することが可能となる。
ってもそれに関係無く、低圧用の一般素子を用いて出力
トランジスタのバイアス電流を分流させ、同出力トラン
ジスタの送出電流を制限することが可能となる。
再び第1図を参照すると、トランジスタ7,8の出力側す
なわちエミッタ側と負荷11間の電圧出力路には、上記し
たように電流検出用抵抗R3が設けられ、また、トランジ
スタ7,8の出力側電圧を動作の基準電位としこの基準電
位電圧上に設定されたしきい値電圧E1,E2と、増幅器1
2,13及びトランジスタ14,15からなる電流制限回路が設
けられている。
なわちエミッタ側と負荷11間の電圧出力路には、上記し
たように電流検出用抵抗R3が設けられ、また、トランジ
スタ7,8の出力側電圧を動作の基準電位としこの基準電
位電圧上に設定されたしきい値電圧E1,E2と、増幅器1
2,13及びトランジスタ14,15からなる電流制限回路が設
けられている。
ここで、例えば図示のように直流電源+VPからトランジ
スタ7を介して(+)極性の電流Iが流れたものとする
と、端子9,10間には電圧V0が発生し、電流検出用抵抗R3
の両端間にはVR3なる電圧降下が生じる。
スタ7を介して(+)極性の電流Iが流れたものとする
と、端子9,10間には電圧V0が発生し、電流検出用抵抗R3
の両端間にはVR3なる電圧降下が生じる。
この場合、抵抗R1,R2による分圧比nを例えば、1/n=R
2/(R1+R2)と定義すると、上記出力電圧V0は V0=VS×n なる一定電圧となるように電流Iの値が制御されること
は従来技術と同様である。
2/(R1+R2)と定義すると、上記出力電圧V0は V0=VS×n なる一定電圧となるように電流Iの値が制御されること
は従来技術と同様である。
この実施例の電流制限回路においてはトランジスタ7の
エミッタ側電圧が動作基準電位になっており、しきい値
電圧E1は基準電位電圧に対して例えば(−)極性に設定
されている。この場合、上記電流Iによって抵抗R3に発
生する電圧降下VR3は、基準電位電圧に対して同様に
(−)極性となる。
エミッタ側電圧が動作基準電位になっており、しきい値
電圧E1は基準電位電圧に対して例えば(−)極性に設定
されている。この場合、上記電流Iによって抵抗R3に発
生する電圧降下VR3は、基準電位電圧に対して同様に
(−)極性となる。
この2つの電圧は増幅器12に加えられるが、電流Iが小
さく、 −VR3≦−E1 の場合には同増幅器12の出力が基準電位電圧に対して
(−)極性、つまり基準電位電圧より低くなるためトラ
ンジスタ14をオンに駆動することができない。
さく、 −VR3≦−E1 の場合には同増幅器12の出力が基準電位電圧に対して
(−)極性、つまり基準電位電圧より低くなるためトラ
ンジスタ14をオンに駆動することができない。
しかし電流Iが増加して例えば −VR3>−E1 になると、増幅器12の出力は基準電位電圧に対して
(+)極性に転じ、それにより高い電圧となってトラン
ジスタ14をオンに駆動する。
(+)極性に転じ、それにより高い電圧となってトラン
ジスタ14をオンに駆動する。
これにより、上記定電圧出力部のトランジスタ5からト
ランジスタ7に与えられていたバイアス電流の一部がト
ランジスタ14側に分流し、トランジスタ7の送出電流I
はその増加が阻止される。
ランジスタ7に与えられていたバイアス電流の一部がト
ランジスタ14側に分流し、トランジスタ7の送出電流I
はその増加が阻止される。
上記は直流電源+VPから(+)極性の電流Iが負荷側へ
流出する場合であるが、例えば基準電圧源3の電圧VSを
上記とは逆極性の−VSすると、図示のように±VPのCOM
(共通配線)からトランジスタ8を介して直流電源−VP
へ(−)極性の電流I′が流れる。この場合負荷11には
電圧V0′が発生し、抵抗R3には電圧降下VR3′が生じ
る。
流出する場合であるが、例えば基準電圧源3の電圧VSを
上記とは逆極性の−VSすると、図示のように±VPのCOM
(共通配線)からトランジスタ8を介して直流電源−VP
へ(−)極性の電流I′が流れる。この場合負荷11には
電圧V0′が発生し、抵抗R3には電圧降下VR3′が生じ
る。
この電圧VR3′は電流制限回路の基準電位電圧に対して
(+)極性となり、同様に(+)極性に設定されたしき
い値電圧E2とともに増幅器13へ入力されるようになって
いる。
(+)極性となり、同様に(+)極性に設定されたしき
い値電圧E2とともに増幅器13へ入力されるようになって
いる。
増幅器13においては、例えば電流I′が小さく VR3≦E2 の場合にはその出力が基準電位電圧に対して(+)極性
であるからそれより高い電圧となり、トランジスタ15を
オンに駆動することができない。
であるからそれより高い電圧となり、トランジスタ15を
オンに駆動することができない。
しかし、電流I′が増加して例えば VR3>E2 になると、増幅器13の出力は基準電位電圧に対して
(−)極性に転じてそれより低い電圧となり、トランジ
スタ15をオンに駆動する。
(−)極性に転じてそれより低い電圧となり、トランジ
スタ15をオンに駆動する。
これにより、定電圧出力部のトランジスタ6からトラン
ジスタ8に与えられていたバイアス電流の一部がトラン
ジス15側から流入する逆方向の電流によって打ち消さ
れ、上記と同様に電流I′の増加が阻止される。
ジスタ8に与えられていたバイアス電流の一部がトラン
ジス15側から流入する逆方向の電流によって打ち消さ
れ、上記と同様に電流I′の増加が阻止される。
第2図には、上記トランジスタ7,8の出力側(エミッタ
側)電圧を基準電位となし、そのベース、エミッタ間に
設けたトランジスタをオンとすることによりバイアス電
流の分流路を閉成させる手段を定電流装置の電圧制限回
路に応用した例が示されている。
側)電圧を基準電位となし、そのベース、エミッタ間に
設けたトランジスタをオンとすることによりバイアス電
流の分流路を閉成させる手段を定電流装置の電圧制限回
路に応用した例が示されている。
すなわち、定電流出力部は例えば交流電源1から直流電
源電圧±VPを得る整流装置2、基準電圧VSを有する基準
電圧源3、誤差増幅器4、バイアス電流供給用トランジ
スタ5,6、負荷11へ一定電流I又はI′を流す出力トラ
ンジスタ7,8、及び電流検出用抵抗R3からなっている。
源電圧±VPを得る整流装置2、基準電圧VSを有する基準
電圧源3、誤差増幅器4、バイアス電流供給用トランジ
スタ5,6、負荷11へ一定電流I又はI′を流す出力トラ
ンジスタ7,8、及び電流検出用抵抗R3からなっている。
また、電圧制限回路は例えば負荷に発生する電圧V0又は
V0′の分圧用抵抗R1,R2、しきい値電圧E1,E2、増幅器
12,13、及びバイアス電流の分流路を閉成するトランジ
スタ14,15にて構成されている。
V0′の分圧用抵抗R1,R2、しきい値電圧E1,E2、増幅器
12,13、及びバイアス電流の分流路を閉成するトランジ
スタ14,15にて構成されている。
定電流装置においては出力トランジスタが一定電流を送
出するのに必要な最低動作電圧が定まっており、負荷に
電流を流したとき発生する電圧V0又はV0′は、電源電圧
±VPから出力トランジスタの動作電圧を差し引いた値を
超えないことが定電流動作の条件になっている。例えば
負荷インピーダンスが高過ぎるためその発生電圧が上記
の値を超えるような場合には、出力トランジスタの動作
電圧が不足して所定の一定電流が流しきれず、電流値が
不正確となる。
出するのに必要な最低動作電圧が定まっており、負荷に
電流を流したとき発生する電圧V0又はV0′は、電源電圧
±VPから出力トランジスタの動作電圧を差し引いた値を
超えないことが定電流動作の条件になっている。例えば
負荷インピーダンスが高過ぎるためその発生電圧が上記
の値を超えるような場合には、出力トランジスタの動作
電圧が不足して所定の一定電流が流しきれず、電流値が
不正確となる。
この応用実施例においては、例えばトランジスタから一
定電流Iが送出されて負荷11に電圧V0が発生したとする
と、同トランジスタ7のエミッタ側を基準電位として設
定されたしきい値電圧E1と、上記電圧V0を抵抗R1,R2で
分圧したとき抵抗R1の両端間に現れる電圧VR1とが増幅
器12に加えられる。この場合、分圧電圧VR1は となり、かつ、基準電位電圧に対しては(−)極性であ
る。
定電流Iが送出されて負荷11に電圧V0が発生したとする
と、同トランジスタ7のエミッタ側を基準電位として設
定されたしきい値電圧E1と、上記電圧V0を抵抗R1,R2で
分圧したとき抵抗R1の両端間に現れる電圧VR1とが増幅
器12に加えられる。この場合、分圧電圧VR1は となり、かつ、基準電位電圧に対しては(−)極性であ
る。
負荷インピーダンスが低いためその発生電圧V0が小さ
く、 −VR1≦−E1 の場合には上記増幅器12の出力が基準電位電圧に対して
(−)極性となり、トランジスタ14をオンに駆動しな
い。よって定電流装置として正規の動作が行われること
になる。
く、 −VR1≦−E1 の場合には上記増幅器12の出力が基準電位電圧に対して
(−)極性となり、トランジスタ14をオンに駆動しな
い。よって定電流装置として正規の動作が行われること
になる。
しかし、たまたま負荷インピーダンスが高いため電圧V0
が大きく、 −VR1>−E1 となった場合には増幅器12の出力が基準電位電圧に対し
て)+)極性に転じ、トランジスタ14をオンに駆動す
る。
が大きく、 −VR1>−E1 となった場合には増幅器12の出力が基準電位電圧に対し
て)+)極性に転じ、トランジスタ14をオンに駆動す
る。
これにより、出力トランジスタ7のバイアス電流がトラ
ンジスタ14側へ分流し、負荷電流Iが減らされて定電流
装置としての動作が確保できなくなる。この場合、例え
ばトランジスタ14の出力を利用して図示しない警告ラン
プを点灯させるようにすることもできる。
ンジスタ14側へ分流し、負荷電流Iが減らされて定電流
装置としての動作が確保できなくなる。この場合、例え
ばトランジスタ14の出力を利用して図示しない警告ラン
プを点灯させるようにすることもできる。
なお、基準電圧源3の基準電圧VSを上記と逆極性にする
と出力トランジスタ8が動作し、電流I′が負荷11へ流
れてその両端間に電圧V0′が発生する。
と出力トランジスタ8が動作し、電流I′が負荷11へ流
れてその両端間に電圧V0′が発生する。
この場合、分圧抵抗R1に現れる分圧電圧を例えばVR1′
とすると、この電圧は基準電位電圧に対して(+)極性
であり、同じ(+)極性のしきい値電圧E2とともに増幅
器13に加えられる。
とすると、この電圧は基準電位電圧に対して(+)極性
であり、同じ(+)極性のしきい値電圧E2とともに増幅
器13に加えられる。
ここで、例えば VR1′≦E2 の場合は同増幅器13の出力が(+)極性でトランジスタ
15はオフの状態を保ち、 VR1′>E2 の場合には増幅器13の出力が(−)極性となることによ
りトランジスタ15がオンに転じる。以下、上記と同様に
電流I′が減少させられる。
15はオフの状態を保ち、 VR1′>E2 の場合には増幅器13の出力が(−)極性となることによ
りトランジスタ15がオンに転じる。以下、上記と同様に
電流I′が減少させられる。
以上、詳細に説明したように、この考案による定電圧装
置の電流制限回路は、例えば定電圧出力トランジスタの
出力端であるエミッタ側の電圧を基準電位電圧となし、
同トランジスタから負荷に流れる正極性もしくは負極性
電流の許容値をそれぞれ負極性と正極性の2つのしきい
値電圧に換算して上記基準電位電圧上に設定するととも
に、上記出力トランジスタと負荷間の電圧路に電流検出
用抵抗を備え、上記負荷に流れる電流にて同抵抗に発生
する電圧降下のうち基準電位電圧に対して負極性の電圧
降下と上記負極性のしきい値電圧、及び基準電位電圧に
対して正極性の電圧降下と上記正極性のしきい値電圧と
をそれぞれ入力とする2つの増幅器と、上記出力トラン
ジスタのベースとエミッタにそれぞれそのコレクタとエ
ミッタが接続され、かつ、上記一方の増幅器の正の出力
にてオンに駆動されるトランジスタと他方の増幅器の負
の出力にてオンに駆動されるトランジスタとを備えて構
成され、負荷電流か許容値を超えた場合には電流制限回
路のトランジスタがオンとなることにより、出力トラン
ジスタのベース,エミッタ間にバイアス電流の電流路が
形成されるようになっている。
置の電流制限回路は、例えば定電圧出力トランジスタの
出力端であるエミッタ側の電圧を基準電位電圧となし、
同トランジスタから負荷に流れる正極性もしくは負極性
電流の許容値をそれぞれ負極性と正極性の2つのしきい
値電圧に換算して上記基準電位電圧上に設定するととも
に、上記出力トランジスタと負荷間の電圧路に電流検出
用抵抗を備え、上記負荷に流れる電流にて同抵抗に発生
する電圧降下のうち基準電位電圧に対して負極性の電圧
降下と上記負極性のしきい値電圧、及び基準電位電圧に
対して正極性の電圧降下と上記正極性のしきい値電圧と
をそれぞれ入力とする2つの増幅器と、上記出力トラン
ジスタのベースとエミッタにそれぞれそのコレクタとエ
ミッタが接続され、かつ、上記一方の増幅器の正の出力
にてオンに駆動されるトランジスタと他方の増幅器の負
の出力にてオンに駆動されるトランジスタとを備えて構
成され、負荷電流か許容値を超えた場合には電流制限回
路のトランジスタがオンとなることにより、出力トラン
ジスタのベース,エミッタ間にバイアス電流の電流路が
形成されるようになっている。
したがってこの考案によれば、出力トランジスタのバイ
アス電流を分流させるトランジスタは低圧で動作する一
般用の素子を用いることが可能となり、定電圧装置の出
力の高電圧化にコストアップを伴わないで対応すること
ができ、かつ、電流制限動作をより高速化することがで
きる。
アス電流を分流させるトランジスタは低圧で動作する一
般用の素子を用いることが可能となり、定電圧装置の出
力の高電圧化にコストアップを伴わないで対応すること
ができ、かつ、電流制限動作をより高速化することがで
きる。
なお、この考案は定電流装置の電流制限回路にも応用可
能であって、上記と同様の効果が得られる。
能であって、上記と同様の効果が得られる。
第1図はこの考案の実施例を示す回路構成図、第2図は
この考案を定電流装置の電圧制限回路に応用した場合の
一例を示す回路構成図、第3図は先行技術の回路構成図
である。 図中、1は交流電源、2は整流装置、3は基準電圧源、
4は誤差増幅器、7,8,14,15はトランジスタ、11は負
荷、12,13は増幅器、E1,E2はしきい値、I,I′は負荷電
流、R3は抵抗である。
この考案を定電流装置の電圧制限回路に応用した場合の
一例を示す回路構成図、第3図は先行技術の回路構成図
である。 図中、1は交流電源、2は整流装置、3は基準電圧源、
4は誤差増幅器、7,8,14,15はトランジスタ、11は負
荷、12,13は増幅器、E1,E2はしきい値、I,I′は負荷電
流、R3は抵抗である。
Claims (1)
- 【請求項1】交流電源電圧を整流して得られる直流電源
電圧から一定電圧を形成して負荷側へ出力するトランジ
スタと、基準電圧を含み上記トランジスタの出力電圧を
該基準電圧と比較して一定となるように同トランジスタ
の電圧形成動作を制御する誤差増幅器とを備えた定電圧
送出手段を有し、 かつ、上記トランジスタから電圧出力路を介して負荷側
に流れる電流を電圧に変換する電流検出抵抗と、該抵抗
に発生する上記変換電圧を所定のしきい値電圧と比較し
該しきい値を超えたとき所定の極性の出力を発する増幅
器と、同増幅器の出力にてオンに駆動され上記誤差増幅
器から上記トランジスタに加わるバイアス電流を分流さ
せて同トランジスタの送出電流増加を抑止する分流路閉
成トランジスタとを備えた電流制限手段を有する定電圧
装置の電流制限回路において、 上記電流制限回路は上記一定電圧を形成して出力するト
ランジスタの電圧出力端電位を電流制限動作の基準電位
電圧となすとともに、上記電流検出抵抗は上記トランジ
スタの電圧出力端と負荷間の電圧路に介設され、 上記しきい値電圧は上記トランジスタの送出許容電流値
を電圧に換算し所定の極性を与えて上記基準電位電圧上
に設定され、 上記増幅器の出力にてバイアス電流の分流路を閉成する
トランジスタはそのベースが同増幅器の出力側に接続さ
れるとともに、そのコレクタとエミッタはそれぞれ上記
電圧出力トランジスタのベース側と電圧出力端側へ接続
されていることを特徴とする定電圧装置の電流制限回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6187690U JPH0751622Y2 (ja) | 1990-06-12 | 1990-06-12 | 定電圧装置の電流制限回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6187690U JPH0751622Y2 (ja) | 1990-06-12 | 1990-06-12 | 定電圧装置の電流制限回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0420116U JPH0420116U (ja) | 1992-02-20 |
JPH0751622Y2 true JPH0751622Y2 (ja) | 1995-11-22 |
Family
ID=31590520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6187690U Expired - Fee Related JPH0751622Y2 (ja) | 1990-06-12 | 1990-06-12 | 定電圧装置の電流制限回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0751622Y2 (ja) |
-
1990
- 1990-06-12 JP JP6187690U patent/JPH0751622Y2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0420116U (ja) | 1992-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
US4602322A (en) | Transistor rectifier | |
JPH05226945A (ja) | 電圧電流変換回路及び該回路を有する差動増幅回路 | |
JPH0751622Y2 (ja) | 定電圧装置の電流制限回路 | |
JP2533201B2 (ja) | Am検波回路 | |
US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
JP2538565Y2 (ja) | 定電圧装置の電流制限回路 | |
JPH0729739Y2 (ja) | Fet駆動回路 | |
JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
JPS6367433B2 (ja) | ||
US20050151569A1 (en) | Output circuit and operational amplifier | |
JP4374808B2 (ja) | スイッチング電源装置 | |
JPH0749542Y2 (ja) | 定電圧装置 | |
KR890000652Y1 (ko) | 직류 전원의 전력 손실방지 장치 | |
JPS6161573B2 (ja) | ||
JPH0640479Y2 (ja) | 電流検出回路 | |
JP3237462B2 (ja) | 充電装置 | |
JPH0610412Y2 (ja) | 直流定電圧回路 | |
JP3114251B2 (ja) | 電源回路 | |
JP3137402B2 (ja) | 負荷電流検出回路 | |
JP3237288B2 (ja) | 全波整流回路 | |
JPH0521125Y2 (ja) | ||
JPS586012Y2 (ja) | 定電圧電源回路 | |
JPH0222724Y2 (ja) | ||
JPS6267466A (ja) | 増幅器の出力表示回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |