JPH07505507A - 半導体デバイス製造プロセスでのリソグラフィーパタン形成方法 - Google Patents

半導体デバイス製造プロセスでのリソグラフィーパタン形成方法

Info

Publication number
JPH07505507A
JPH07505507A JP5517729A JP51772993A JPH07505507A JP H07505507 A JPH07505507 A JP H07505507A JP 5517729 A JP5517729 A JP 5517729A JP 51772993 A JP51772993 A JP 51772993A JP H07505507 A JPH07505507 A JP H07505507A
Authority
JP
Japan
Prior art keywords
edge
mask
printing method
mask image
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5517729A
Other languages
English (en)
Other versions
JP3495734B2 (ja
Inventor
チェン,ジャン ファン
マシューズ,ジェイムス エイ.
Original Assignee
マイクロユニティ システムズ エンジニアリング,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25341795&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07505507(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by マイクロユニティ システムズ エンジニアリング,インコーポレイテッド filed Critical マイクロユニティ システムズ エンジニアリング,インコーポレイテッド
Publication of JPH07505507A publication Critical patent/JPH07505507A/ja
Application granted granted Critical
Publication of JP3495734B2 publication Critical patent/JP3495734B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の名称] 半導体デバイス製造プロセスでのリソグラフィーバタン形成方法[発明の分野] 本発明は、リソグラフィー分野に関し、特に、マスクバタンをシリコン基板表面 で移動させることによって、半導体集積回路を製造する方法に関する。
[発明の背景] 集積回路(ICs)の製造で使用されるリソグラフィーは、2次元幾何形状を半 導体基板表面にプリントするプロセスに関わる。これらの形状は、ゲート電極、 コンタクト、バイアス、金属配線などのような回路部分の形成を行う。
ICリソグラフィープロセスの一部として、フォトレジストのような放射線に敏 感な材料が通常シリコン基板上1−に適用されて乾かされる。フォトレジスト層 はそれから、イメージングツールの手段によって、フォトマスクによる適切な幾 何バタンを用いて露光される。そのイメージングツールは、ある光線か放射源を 利用してそのマスクを露光させる。露光後、ウエノ1−は通常、フォトレジスト 内に露光イメージを作る溶液に浸される。−例として、これらのマスキングバタ ンは、電気的コンタクトをシリコン基板上に作る方法を提供する。
極めて通常のことであるが、ICデバイスを構成するために使われる幾何形状は 長方形である。直線幾何形状をプリントする時、特にそのノくタンの角の領域で ある問題が発生する。たとえば、光線や放射線での露光中に、そのフォトレジス トは、全ての周囲領域からのエネルギー貢献を統合する。このことは、ウェハー のある周辺での露光ドーズ(dose)は、近傍周辺での露光ドーズ1こよって 、影響を受けるという意味を持つ、この現象は、しばしば、近接効果として言及 される。
フォトレジストバタンの負領域は、近傍領域を欠くので、角での露光ドーズは、 常に、本体部か、そのバタンの引き延ばされた辺に与えられた露光ドーズより少 ない。結果として、形成されたフォトレジストバタンの角は、四角よりも事実上 幾分丸くなる。それは、マスキングバタンの他の領域に対してよりも、それらの 角により少ないエネルギーが与えられるからである。
デバイス幾何形状が大きい低集積の回路では、角の丸みは、デバイス動作にとっ て無視できるほどの効果を持つ。しかしながら、デバイス構造が非常に小さい( 例えば、サブミクロン)超L S I (very large−scale  integrated circuits)では、丸み効果は、回路特性に甚大 な損害を与える。たとえば、電気的コンタクトの丸みは、伝導に役に立つ領域を 減らす。このことによって、コンタクト抵抗が増大する。
下記の表1は、標準的な半導体プロセスで、角の丸みが、どのように小さなコン タクトでの領域のロスを生み出すかを描いている。明らかに、コンタクト領域の ロスによって起こるコンタクト抵抗の増大による有害な影響があることは、どん なVLSIにとっても好ましいことではない。
表1 1Cリソグラフイープロセスの他のチャレンジングな仕事は、イメージングツー ルの解像度限界と同等かより小さいコンタクトマスクのような2次元の形をプリ ントすることである。その技術の実践者は、イメージングツールの解像度は、通 常、露光ツールが繰り返しウェハーにプリントする最小形状として定義されるこ とを理解している。−例として、ASM5500/60のような商用のイメージ ングツールは、0.47ミクロンである。このことは、マスク形状の臨界のマス ク寸法が縮まると、 −一 リソグラフィツク装置の解像度限界に近づいて − 一 マスクレイアウトバタンとフォトレジスト内に形成された実レイアウトバタ ン間の一致性は、はとんどなくなるということを意味する。事実、ある寸法での 制限を越えると、あるイメージは単純に解像不可能になる(たとえば、表1参照 )。
図IA−ICは、この現象を描いている。図IAは、光線か放射ソースによって 照らされた孤立形状エツジを示す。孤立形状エツジが関連イメージングツールの レンズを通じてパスされた後で、イメージ輝度エツジ勾配が基板表面に作られる 。この空間のエツジ勾配は、基板の完全に照らされた領域から、完全に暗いかま たはマスクされた領域までのイメージ輝度の変化を表現する。
図IBは、イメージングツールによって同時にさらされる2つの近接エツジの形 状を示す。上述した原理に対応して、各エツジ形状が、示されているエツジ分離 で回折のないそれ自身の空間のエツジ勾配を生み出す、言い換えれば、近傍のエ ツジ勾配は、その形状がイメージングツールによって完全に解像可能であるため に、ミックスされない。各エツジ勾配がイメージングツールの特徴を表現してい ることに注目されたい。イメージングツールは、開口数(NA)とソース放射線 の露光波長(λ)によって記述できる。
単独の露光中に、それらの2つの形状エツジが非常に接近すると、その2つのエ ツジ勾配の干渉と回折が始まる。ある最小の分離(図IBに示されている)で、 その2つの近傍エツジ勾配が、それら自身のアイデンティティを維持する。
しかしながら、その2つのエツジが、イメージングツールの最小解像可能距離( 図1C参照)より近くに移動されると、回折がエツジ勾配の混合を引き起こす。
結果として、各個々のエツジのアイデンティティが失われる。言い換えれば、混 合された空間のエツジ勾配は、単純には解像可能ではない。
エツジ勾配のオーバラップを避けるために、リソグラフィープロセスで維持され る必要のある最小の分離は、イメージングツールのレイリーリミット(Rayl eigh 11m1t) (即ち、その解像度)によって定義される。数学的に は、レイリーリミットは、以下の式で表現される。
レイリーリミット=K(λ/NA) ここで、Kは、レジストタイプのような多様なプロセス要因に依存する調整可能 なパラメータである。半導体製造プロセスにとっての典型的なに値は、約0.7 である。ASM5500/60、λ=0.36ミクロン、NA=0.54のよう な現在の技術水準のイメージングツールでは、解像可能なエツジの最小分離距離 は、約0.47ミクロンである。これが意味するものは、この特定のイメージン グツールは、クリティカルな寸法や約0.47ミクロンより狭い間隔を持つバタ ン化されたエツジを持つ形状をプリントするには役に立たないことである。
レイリー(Rayleih)の評価基準では、光リソグラフイ−プロセスの解像 度を改良するために、新世代のイメージングツールが創造される必要があること は明らかなことである。これらのツールは、より高い開口数を達成し、また、非 常に短い波長を持つ新しい露光ソースを用いることが必要になる。しかしながら 、問題は、そのような改良されたツールは現在商業的に入手ができないことであ る。
さらに、そのようなツールの開発は、既存のイメージング技術の大きな前進と同 様に、多大な資本投資を必要とすることである。露光調整、コントラスト強調層 、位相シフトマスキング、Eビームのような他の技術やX線技術は、現在は非常 に高価であるか、解像度の最小の改良をもたらすだけである。
本発明は、リソグラフィープロセスの解像度制限を合理的に改良するために、既 存のイメージツールと共に利用できるイメージ分解の新しい方法を公開する。発 明された方法は、半導体ウェハ上にコンタクト、バイアス等の非常に小さい2次 元形状をプリントする利用に特によく適合する。さらに、発明された方法は、よ り大きな形状サイズをイメージングする時にレイリーリミットを救済し、従来技 術のアプローチと比較して、かなり単純な露光ルーチンで、所望の2次元パタン を作り出す。最終結果として、本発明は、解像度制限を標準のイメージングツー ルと技術を使って通常達成可能なレベルを越えて拡張し、著しく全リソグラフィ ープロセスを改良する。
[発明の要約] 半導体製造でのリソグラフィーパタニングプロセスの改良方法が開示される。本 発明によれば、形状エツジは、非相関のエツジ露光手段によって分解される。こ こで、イメージングツールのレイリーリミットより小さい間隔の2つの形状エツ ジは、分解されたイメージマスクを使って、分離露光ステージでの手段によって プリントされる。
このように、本発明の目的の一つは、従来技術のリソグラフィープロセスでの前 述の問題、特に、小さい形状(例えば、デバイスコンタクト)をプリントする時 の問題を解決することにある。
本発明の別の目的は、サブ解像度の2次元バタン(即ち、関連イメージングツー ルのレイリーリミットより下の)のプリンティングを容易にすることにある。こ の能力は、イメージングツールのハードウェア要素に対する修正なしで実現され る。
本発明の別の目的は、丸め効果を最小にするために、直角エツジをプリントする ための簡単なリソグラフィ一方法を提供することにある。達成された結果として 、2次元の縮小問題が極めて少ない極めて”四角い”コンタクトバタンとなる。
本発明のさらに別の目的は、リソグラフィ一方法を提供することにある。
ここで、近傍の形状エツジは、非相関でプリントされる。本発明の一実施例に対 応して、ただ1つの形状エツジは、効果的に一度に露光される。本発明の方法の 1つの結果は、焦点の効果的な深さが完全に非相関エツジを備えるそれらのより 大きい形状と同等であるということである。
本発明のさらに別の目的は、イメージングツール技術分野での将来の改良と進歩 から利益を得るリソグラフィープロセス方法を提供することにある。より新しく 、よりよい性能のリソグラフィーツールが作られる時、本発明はこの新しい技術 を最大限まで使うことができる。このことは、本発明を利用することで、イメー ジングツールの解像度制限がいつも改良され得ることを意味する。
本発明のさらに別の目的は、リソグラフィーシステムの解像度制限をさらに拡張 させるために、進歩したレジストプロセス技術と結合されうる方法を提供するこ とにある。
本発明のさらに別の目的は、現在のコンピュータ支援設計(CAD)ツールに統 合できるイメージ分解アルゴリズムを提供することにある。そのような場合、分 解プロセスは、集積回路(IC)設計者に対してトランスペアレントとなる。さ らに、本発明のイメージ分解アルゴリズムを使用は、イメージオフセット露光情 報が生成され、直接ステッパ装置に供給されることを許容する。さらに、操作上 のエラーを最小限とし、半導体ウェハーの製造プロセスをさらに改良するために 、このプロセスは、オンラインオペレータに対してトランスペアレントに実行さ れうる。
[図面の簡単な説明] 図I A−I Cは、デバイス形状が縮小する時の光学リソグラフィーで発生す る問題を描いた図である。
図2A−2Cは、非相関のエツジを用いて、形状を分解する基本概念を描いた図 である。
図3は、最小サイズのコンタクト穴を作るために、図2で示した概念がどのよう に結合されるかを描いた図である。
図4は、イメージングツールの解像度制限より小さい2つのエツジを有する2次 元形状をプリントするために、本発明の方法がどのように利用されるかを示した の一例である。
図5は、より小形状サイズを作る追加の露光ステップを用いて、図4のダイヤグ ラムでの本発明の概念がどのように拡張されうるかを示す図である。
図6は、本発明のイメージ分解方法を利用して、設計されたコンタクト形状が構 成されるプロセスを描いた図である。
図7は、設計された四角形状に対する直線エツジ寸法の起源を描いた図である。
図8Aと図8Bは、コンタクト配列において、直角方向と対角方向について計算 された必要な最小ピッチを示す図である。
図9は、形状エツジの空間のイメージ勾配を変えることによって、光学的解像度 を改良する方法を描く図である。
図10は、輝度レベルのエツジを備える分解イメージを示す図である。
[詳細な説明] 半導体デバイスを形成するリソグラフィーパタニングプロセスを改良する方法が 開示される。本発明の方法は、光学的リソグラフィー、レーザー、粒子ビームベ ースのリングラフイーと同様に強紫外線(UV) リソグラフィー、X線リソグ ラフィーに基づく非レーザーの全ての形態に対するその適用性で特徴づけられる 。以下の記述においては、本発明の完全な理解を提供するために、具体的数値を 示した詳細、即ち、具体的ツール、寸法、物質タイプなどが示される。しかしな がら、本技術に精通した人にとって、本発明を実践するするために、これらの具 体的詳細が使われる必要がないことは明らかなことである。他の例では、不必要 に本発明を曖昧にすることを避けるために、周知のプロセシングステップについ ては詳細に示していない。
本発明の基本概念は、多数の非相関の露光手段によって小さな2次元形状をプリ ントする時、レイリーリミットの制約を避ける。従来のリングラフイ一方法では 、マスク露光中に、同時に非常に近接して2つかそれ以上の形状エツジを与える ことによって、それらの形状エツジが定義される。これらのエツジは、同じマス キング層に現れるが、相関のあるバタンエツジと呼ばれる。露光において、2つ の相関のあるエツジは、回折している空間のエツジ勾配を生み出し、そして、こ のため、解像可能でない。しかし、もし、2つのエツジが十分な間隔を空けて置 かれるか、あるいは、分解されて分離したマスキング層や露光ステップに入ると 、露光中に回折は起こらない。この後のケースでは、2つのエツジは相関がない と言われる。
本発明の方法では、小さい2次元形状を作る時、ただ1つのバタンエツジが一度 に定義される。第1の露光では、エツジ形状の1つが露光される。第2の露光で は、異なるエツジが露光される。一実施例において、この第2の露光は、第1の 露光に使われた同じマスクイメージを用いて実行される。しかしながら、第2の 露光では、そのマスクは、第1のエツジがイメージされたところからの所定距離 でオフセットされる。第2の露光中に、前もって露光された領域は、一般的に次 の露光からは保護される。
フォトレジストが形成された後で、レジストバタンか作られ、近接に配置された 2つのエツジを生み出す。2つのエツジが、同じ露光ステップの一部と同じ時に 共に与えられなかったので、回折の有害な効果を避けて、それらのエツジは任意 の分離距離でプリントすることができる。分離露光ステージやマスキング層の手 段によって形状エツジをプリントすることは、非相関のエツジ露光としてのこの アプリケーションの範喝で言及される。
図2A−2Cは、露光ステージが狭い間隔のエツジを有するパタンを定義するた めに、どのように利用されえるかを描いている。このアプローチの大きな有利点 は、エツジ間の分離距離は、近傍の空間エツジ勾配での回折なしで、レイリーリ ミットよりはるかに小さくなることができることである。図2Aでは、イメージ ングツール12からの放射線10は、第1の形状エツジ11を露光するために使 われる。この露光は、半導体基板20上に形成されるレジスト層を露光するエツ ジ勾配置4を生み出す。図2のケースでは、ネガティブレジストが使われ、結果 として露光されたレジスト領域15と非露光領域16となる。ネガティブ動作レ ジスト系では、露光領域15は、露光領域16が不変(即ち、領域16は、現像 液溶解での溶解性を維持する。)のまま、レジスト現像液に対して不溶解性とな る。現代のネガティブ動作レジスト系では、サブハーフミクロンの線と間隔を解 像する能力があることに注目されたい。
図2Bに示された第2の露光ステージでは、エツジ勾配置7を作るために、第2 の形状エツジ13がイメージングツール12と共に利用される。形状エツジ13 は、フォトレジスト層で所望の臨界寸法を作るために、基板20に相対的に故意 にオフセットされる。連続した第2の露光後、露光領域15の近傍の辺に囲まれ ている1つの非露光領域16となる。レジスト形成後、イメージングツール12 (図20参照)のレイリーリミットよりかなり小さい”A”の幅の寸法を持つ開 口21を残すために、非露光領域16が形成される。
図3は、1つの処理シーケンスに重ねた図2A−2Cの方法を示す、 このシー ケンスは、どのように非相関エツジ露光の利用が設計された形状サイズを作るか をより明確に描かれている。従って、エツジ11と13の両方を同時に露光する ことは、結果として解像不可能なイメージとなる。各露光に対してオフセットさ れる1つのマスキングイメージを使うか、基板20に関して別々に配置される2 つの分離マスキングイメージを使って、図2A−2Cか図3のどちらかの2次元 形状をプリントできることが理解されるべきである。
2次元形状(コンタクト開口のような)の大きな配列を構成するために、システ ム的構造が、形成される必要がある。マスキングイメージは、十分大きな寸法を 持つので、そのエツジは非相関のままだが、解像可能である。本発明に対応して 、この必要条件は、”イメージ分解”と呼ばれる方法によって満足される。この 方法は、図4と図5の例に示したネガティブ系を用いて描かれている。
図4は、長方形形状25がより大きな四角マスクイメージ26にどのように分解 されるかを描いている。また、どのようにマスクイメージがシリコン基板で形状 25を再構成するために使われるかを描いている。形状25は、基板表面上にバ タンか形成されるべき設計形状を表現している。それは、2つの相対的に短いエ ツジ(C”と”D″とラベル付けされた)に直角である2つの相対的に長いエツ ジ(”A″と”B″とラベル付けされた)を有する。 (図4の例では、エツジ AとBは、使われているイメージングツールのレイリーリミットより小さい距離 で分離されることを仮定している。また、エツジCとDは、レイリーリミットよ り大きい距離で分離されていることを仮定している。)露光の第1のステージで は、分解されたマスクイメージ26は、基板にプリントされる時に、エツジB′ がエツジBの位置に一致するように配列される。
この第1のエツジは、上述したように露光される。第2の露光ステージでは、分 解されたマスクイメージ26はオフセットされるか、第1の露光と比較して移動 される。従って、エツジA”は形状25のエツジAの位置に一致する。この例で は、短いエツジCとDは関心事ではない。何故なら、それらは、レイリーリミッ トを越える距離に分離されているからである。2つの分離露光ステージ(このケ ースでは、同じ分解されたイメージを利用して)を用いて、エツジAとBは、独 立に定義されるので、その空間勾配は回折できない。それ故、小さい2次元設計 形状は、従来技術で経験してきた近接の困難さや解像度の困難さなしで再構成さ れる。
同じ分解されたマスクイメージ26を用いて、図4の手続きを左と右への追加の オフセットを有するものまで拡張して、最終形状28は、元の露光された形状に 比べて非常に小さい領域をもって、再構成される。このアプローチは、図5にダ イアグラム的に描かれている。形状28を作るプロセスが4つの露光ステージ全 体を必要とすることに注目してほしい。何故なら、再構成された4つのエツジは 、イメージングツールの解像度よりはるかに下の寸法を持つからである。
ここで、それら多数の露光ステージの各々は、独立に定義されている。前述した ように、形状28のようなデバイスコンタクトをプリントするのに必要とされる 多数の露光ステージを、多数のマスクを用いるか、各露光に対するだいたいのオ フセットを持つ1つのマスク(適当に分解されたイメージを有する)を用いて、 実行することができる。このように、本発明の方法では、サブ解像度デバイス形 状のプリントを許容する。
コンタクト形状は四角い形状をもつように通常設計されているので、これらの形 状をより大きな四角形に分解することは便利である。しかしながら、エツジサイ ズや分解されたイメージの臨界寸法(CD)は、上述された近接効果を避けるた めに、十分長い必要がある。さもなければ、厳しい角の丸みが、丸い即ち、四角 形より小さい再構成されたコンタクト形状を生み出す。
丸い角を持つコンタクトに比較してより低いコンタクト抵抗を持つので、四角い コンタクトサイズが好ましいことを思い起こしてほしい。図6は、最終のコンタ クト形状38を半導体基板上に再構成するために、設計されたコンタクト形状3 8がより大きなマスキングイメージ35に、どのように分解され得るかを描いて いる。マスクされたイメージか、理想的に分解されたイメージ35が、四角い角 を持つ時に、各露光ステージ中にプリントされる実際に分解されたイメージ36 が、近接効果のために角の丸みを持ってしまうことに注目してほしい。それ故、 四角いコンタクトをプリントするためのキーは、最終の再構成された形状で、丸 み効果が避けられるような分解されたイメージ35の臨界寸法を最適化すること である。言い換えれば、本発明の方法を用いた最小のプリント可能なコンタクト 形状は、分解された四角のイメージとエツジの光学的輝度勾配の有効な直線エツ ジ寸法によって制限される。
四角いレジスト形状の角の丸みが、直接レイリー評価基準に関連することが観察 される。この関係は、図7で説明される。図7は、エツジ長CDを有する四角い 分解されたイメージ40を描いている。ここで、CDは、分解された四角いイメ ージに対する設計臨界寸法を表現する。このイメージが、標準のレジストプロセ スを用いて実際にプリントされる時、実際に分割されたイメージ42は、丸まっ た角を示す。各丸まった角の半径は、図7で寸法Rによって表現される。
レジストパタンSの直線エツジ寸法は、以下のように計算される。
5=CD−(λ/NA) この方程式はまた、もし設計の臨界寸法が、使われている関連のイメージングツ ールの(λ/NA)より小さければ、直線エツジは作られないことを指摘してい る。すなわち、四角い設計コンタクト形状は、丸まった角をもってプリントされ る。極端な場合、その設計形状は、全くプリントされない。
このように、図7の関係は、分解されたイメージに必要とされる最小のCDを予 測するために使うことができる。例えば、その設計が、商業的に入手可能なパラ メータλ=0.365ミクロン、NA=0.54のステッパを用いて、0゜3ミ クロンのコンタクト開口を必要とするなら、分解された四角いマスクに対するC Dは0.973ミクロンになるように計算される。このことは、本発明の方法を 使う時に、適切に0.3ミクロンの四角のコンタクトを定義するために、約1ミ クロンCDの分解されたマスクイメージが必要とされることを意味する。
何故なら、分解されたイメージやマスクセグメントはいつも、設計された形より 大きく、また、各コンタクトの輪郭を描くために、本発明の方法では、多数回の 露光が必要とされるので、あるピッチ制限が発生する。例えば、各エツジ露光中 に、分解されたイメージは、オフセットされる(または、使われるマスク層を分 離する)必要がある。オフセット工程は、プリントされたコンタクト形状を囲む 領域に影響を与える。露光されているので、この領域は他のコンタクト形状の生 成には使用できない、これらの観点に基づいて、近傍のコンタクト形状に必要な 最小の分離が図8Aと図8Bに示されいるのと同様に、次式によって与えられる 。各ケースにおいて、Sは最終ターゲットのコンタクトサイズとして定義され、 Nは最小水平または垂直ピッチとして定義され、Mは最小対角ピッチとして定義 される。
N=S+ (λ/NA) (N=CD)M=(2(i/NA) (m、:、で、 I 2 バルー ) 2 f)演算ヲ示す)本発明に係るサブ解像度の形状をプ リントするために必要とされた個々の工程を今まで説明してきたが、コンタクト 配列マスクを作るための一般のイメージ分解アルゴリズムを以下説明する。この アルゴリズムは、好ましくは現存のCADツールに統合され、リソグラフィープ ロセス中での自動手続きとしてインプリメントされる。そのアルゴリズムは、次 に示す広範囲な工程を備える。(特定のプロセスや適用用途によって、3工程の 全ては必要とされないかもしれないことは、正しく理解されるべきである。)A )設計で必要とされる最終コンタクトマスクサイズSを決める一B)CD=S+  (λ/NA)の関係を用いて、分解されたイメージの四角形の最小CDを計算 する; C)分解されたイメージや、各コンタクトに基づくイメージを形成するD)最終 形状を分解するために必要とされるステップ(例えば、イメージオフセットと露 光ステージ)を決める:E)分解プロセスによって影響を受ける各コンタクトを 囲む周辺領域を決める; F)垂直、水平、対角方向に対する最小ピッチNとMを計算する(ここで、N= CD、M=J2 (λ/NA));G〉少なくとも、最小ピッチ以上で、全コン タクトが分離されることを検証する; H)もし、どのピッチルールも違反していなければ、分解されたマスクや複数の マスクを形成する: ■)もし、近傍のコンタクトが必要とされる最小以下のピッチを有すれば、現在 の分解されたマスクから第2の分解されたマスクまで、近傍のコンタクトの1つ を取り除く: J)前工程で取り除かれたコンタクトを適応させるために、第2の分解されたマ スクを生成し、同じ相対的位置を維持する。
K)両方のマスクが違反していないかを確かにするために、もう一度、ピッチル ールを再チェックする。
L)各コンタクトマスクのために、分解されたイメージマスクを形成する: M)対応する露光ルーチン情報(例えば、オフセント、マスク変化など)を生成 する。
上述のアルゴリズムで述べられたように、コンタクトマスクが、さらに、設計ル ールによって許されているきつい設計ピッチを有する時、少なくとも、2つの分 解されたサブマスクが作られる必要がある。 このことは、工程1−Mで示され ている。完全なコンタクト配列をプリントするために、その2つのサブマスクは 、最終処理シーケンスで組み合わせられる必要がある。
上述の分解アルゴリズムが明るいフィールドマスクと暗いフィールドマスクの両 方に適応可能であることが理解されるべきである。はとんどピッチ制限を持たず 、不本意に露光された領域に関する懸念がないという有利な点を、明るいフィー ルドマスクが有することが観察されている。それに対応して、ネガティブ−エツ チングレジストプロセスが、現在の好適な実施例で使われる。暗いフィールドマ スクにとっては、不本意に露光された領域のために、しばしば追加のマスクが必 要となる。
本発明が多数の露光ステージに依存しているので、エツジの誤配置が最終ステー ジの全CD制御に影響を与えることがまた理解されるべきである。しかしながら 、約0005ミクロン精度のステージ移動の商用のイメージングツールが、現在 入手可能である。その高レベルの精度は、 −これは、本発明に係るイメージオ フセットが一般に元の露光に近接するということが合わせられたものであるが−  リソグラフィーツールの精度の全インパクトが無視できるものであるというこ とを意味している。さらに、本発明の非相関のエツジ露光方法を用いることによ って、焦点深度を従来のプリント方法によるものより非常に大きくすることがで きる。そのハードウェアのステージ精度によるCDエラーは、さらに好適な焦点 深度を有することの利益によって補償される以上のものであると信じられている 。
実際、下に示す表2の結果は、本発明が著しく”四角形に近い”0.25ミクロ ン寸法のコンタクト形状を達成することができることを示している。
表2 イメージングツールと使われるレジストプロセス(ASM5500/60、5h ipleyレジスト 5NR248プロセス使用)が、標準のプリント方法(表 1参照)を使用して、領域のロス60%以上のコンタクトを持つ0,45ミクロ ンをかろうじて解像することができると考える時、これらの結果は、より驚くべ きものである。本発明の方法では、同じツールが現在、25%の領域ロス以下で 0.25ミクロンの小さなコンタクトを生み出している。このように、効果的に 露光ツールの解像度性能が倍加している。
これまで述べられた分解方法を用いた最も小さなプリント可能寸法は、究極的に はイメージングツールとレジストプロセスによって作られる輝度エツジ勾配によ って制限される。しかしながら、形状エツジに近接して置かれた特殊化した線の 追加によって、さらなる改良を現在の発明の方法に対してなすことができる。そ のような線を統合するマスクはまた、′輝度一様化棒”と呼ばれるが、出願番号 07/821793.1992年1月16日出願の”フォトリソグラフィーのた めの改良されたマスク”と名付けられた同時継続出願の中で公開されている。尚 、この出願は、本発明の譲受人に譲渡されている。
イメージングシステムの解像度を改良するために、輝度一様化棒は、斜面の輝度 エツジ勾配を増加させる機能を実行する。それら一様化棒自身は、非常に薄い線 または、形状の分離エツジに対して平行に置かれた形状から構成される。
各一様化線は、イメージングツールによって基本的に解像不可能な寸法を有する 。
しかしながら、その機能は、基板上にはプリントされることはない。しかし、さ らに近傍の形状エツジのコントラストに影響を与えるために、輝度一種化形状エ ッジの空間イメージ勾配は、通常のエツジ勾配と比較してより急な斜面を有する 。
図9は、形状エツジ45のプリントと共に、輝度一様化棒46の利用について描 いている。一様化棒46の幅は、好適には0.1ミクロンのオーダである。
輝度一様化棒46の基本的特徴は、イメージングツールでは解像不能であること である; 即ち、形状エツジ45の露光中にプリントされないために、棒46は 、十分に狭い必要がある。イメージングツール47による露光において、急な勾 配で特徴づけられるエツジ勾配48が生成されることが、図9に示されている。
このより急なエツジ勾配の斜面は、改良されたイメージング解像度に変える。
−例として、表3は、輝度一様化棒と共に上述した分解方法を利用して達成され る驚くべき結果を示している。
明らかに、同じイメージングツールと表1に示されたレジストプロセスを用いて 、本発明は、0.1ミクロン幅の狭い形状サイズを有するコンタクトのプリント ができる。 (およそ0.3ミクロンの調整されたレジスト厚を用いて、表3の 結果が作られたことに注目せよ。) これらの非常に小さい寸法でさえ、角の丸 みによる領域ロスのパーセントが最小(約20%)となることはめざましいこと である。
図10は、輝度一様化線50を有する分解された四角いイメージ49の一例を描 いている。輝度一様化線50は、イメージングツールの解像能力より小さい幅を 持つ。現在では、輝度一様化棒の寸法あるいは幅Iは、好適には関連するイメー ジングツールの解像度の5分の1である。このことは、数学的に次の方程式によ って表現される。
I = (1/ 5) Rayleigh 1init= (0,2k) (λ /NA)分解されたイメージと輝度一種化線間の分離Jは、好適にはイメージン グツールの解像度の約1.1倍である。また、このことは、次の方程式によって 表現される: J = (1,1) Rayleigh 11m1t= (1,1k) (λ/ NA)(b) + 1==1 第7図 第8図 (a) (b) 国際調査報告 。rT/I+、。t/n’l+%フロントページの続き (81)指定回 EP(AT、BE、CH,DE。
DK、ES、FR,GB、GR,IE、IT、LU、MC,NL、PT、SE) 、0A(BF、BJ、CF、CG、 CI、 CM、 GA、 GN、 ML、  MR,NE、 SN。
TD、 TG)、 AT、 AU、 BB、 BG、 BR,CA。
CH,CZ、 DE、 DK、 ES、 FI、 GB、 HU、JP、KP、 KR,KZ、LK、LU、MG、MN、MW、 NL、 No、 NZ、 PL 、 PT、 RO,RU、 SD。
SE、SK、UA、VN (72)発明者 マシューズ、ジェイムス エイ。
アメリカ合衆国 カリフォルニア州 95035 ミルピタス、アルコスタ ドライブ878

Claims (23)

    【特許請求の範囲】
  1. 1.互いに近接する間隔で配置された第1のエッジと第2のエッジを有する2次 元形状のプリントを基板上に行う方法であって、前記基板上に放射線に対して感 度の良い材料を配置する工程(a)と、前記第1のエッジに対応する第1のマス クイメージセグメントを提供する工程(b)と、 イメージングツールを用いた放射によって、前記第1のマスクイメージセグメン トを露光して、第1のパタンエッジ勾配を生成する工程であって、前記材料の前 記2次元形状の前記第1のエッジを定める前記第1のパタンエッジ勾配を生成す る工程(c)と、 前記第2のエッジに対応する第2のマスクイメージセグメントを提供する工程( d)と、 前記イメージングツールを用いた放射によって、前記第2のマスクイメージセグ メントを露光して、第2のパタンエッジ勾配を生成する工程であって、前記材料 の前記形状の前記第2のエッジを定める前記第2のバタンエッジ勾配を生成する 工程(e)と、 放射に対して感度の良い材料を生成して、前記2次元形状を前記基板上に再構成 する工程(f)と を備えることを特徴とするプリント方法。
  2. 2.前記イメージングツールのレイリーリミットに等しいか小さい距離で前記第 1のエッジと第2のエッジは分離されていることを特徴とする請求項1に記載の プリント方法。
  3. 3.前記第1のエッジと第2のエッジは直角であることを特徴とする請求項2に 記載のプリント方法。
  4. 4.前記形状は、集積回路のデバイスコンタクトを備え、前記第1のエッジと第 2のエッジは、前記コンタクトの角を定めることを特徴とする請求項3に記載の プリント方法。
  5. 5.前記第1のマスクイメージセグメントと前記第2のマスクイメージセグメン トは、前記2次元形状より大きい領域を有する一つのマスクイメージを備えるこ とを特徴とする請求項2に記載のプリント方法。
  6. 6.前記第1のマスクイメージセグメントは、第1のマスク上に供給され、前記 第2のマスクイメージセグメントは、第2のマスク上に供給されることを特徴と する請求項2に記載のプリント方法。
  7. 7.前記マスクイメージは、長方形であり、前記第1のマスクイメージセグメン トは、前記第2のマスクイメージセグメントに対して実質的に平行であることを 特徴とする請求項5に記載のプリント方法。
  8. 8.工程(d)は、前記基板に相対的な前記マスクイメージをオフセットする工 程を備えることを特徴とする請求項7に記載のプリント方法。
  9. 9.前記材料は、ネガティブエッチングフォトレジスト層を備えることを特徴と する請求項2に記載のプリント方法。
  10. 10.前記第1のマスクイメージセグメントと前記第2のマスクイメージセグメ ントは各々、追加のサブ解像度エッジセグメントに関連し、前記追加のサブ解像 度エッジセグメントの各々は、前記マスクイメージセグメントから所定距離のス ペースが取られ、また前記マスクイメージセグメントに対して実質的に平行であ り、 前記追加のサブ解像度エッジセグメントは、前記2次元形状のプリントを向上さ せるために、第1と第2の斜面のエッジ勾配を増大させる機能を果たすことを特 徴とする請求項5または請求項6に記載のプリント方法。
  11. 11.前記所定距離は、前記イメージングツールのレイリーリミットの約1.1 倍であることを特徴とする請求項10に記載のプリント方法。
  12. 12.半導体デバイスのプロセスにおいて、長方形形状を半導体基板のフォトレ ジスト層にプリントするプリント方法において、前記長方形形状が、少なくとも 2つの近接スペースを持った対面形状を備えるプリント方法であって、前記長方 形形状を、前記対面形状エッジの長さに等しいかより大きい長さの対面マスクエ ッジのペアを有する長方形マスクイメージに分解する工程であって、前記対面マ スクエッジが、前記対面形状エッジ間の距離より大きい所定距離分離れて配置さ れている分解工程と、前記フォトレジスト層に、前記対面形状エッジのうちの第 1の形状エッジを定義する第1のパタンエッジ勾配を生成するために、前記マス クエッジのうちの第1のマスクエッジを、イメージングツールを用いて露光する 露光工程と、前記基板に対して、前記長方形マスクイメージをオフセットするオ フセット工程と、 前記フォトレジスト層に、前記対面形状エッジのうちの第2の形状エッジを定義 する第2のパタンエッジ勾配を生成するために、前記マスクエッジのうちの第2 のマスクエッジを、イメージングツールを用いた放射線によって露光する露光工 程と を備えることを特徴とするプリント方法。
  13. 13.前記対面形状エッジ間の前記距離は、前記イメージングツールのレイリー リミットに等しいか小さいことを特徴とする請求項12に記載のプリント方法。
  14. 14.前記所定距離は、前記レイリーリミットより大きいことを特徴とする請求 項13に記載のプリント方法。
  15. 15.前記オフセット工程は、前記所定距離から前記距離を引いた距離におおよ そ等しい距離で、前記マスクイメージをオフセットすることを特徴とする請求項 14に記載のプリント方法。
  16. 16.前記長方形形状は、正方形であることを特徴とする請求項14に記載のプ リント方法。
  17. 17.前記分解工程は、Sを前記形状エッジの長さとし、λを前記放射線の波長 とし、NAを前記イメージングツールの開口数とする時、方程式D=S+(λ/ NA)で与えられる最小寸法Dを有する前記マスクエッジの長さを計算する計算 工程を備えることを特徴とする請求項14に記載のプリント方法。
  18. 18.前記マスクエッジのペアは各々、追加のサブ解像度エッジセグメントに関 連し、 前記追加のサブ解像度エッジセグメントの各々は、前記マスクイメージエッジか らある程度の距離スペースが取られ、また前記マスクイメージエッジに対して実 質的に平行であり、 前記追加のサブ解像度エッジセグメントは、前記2次元形状のプリントを向上さ せるために、第1と第2の斜面のパタンエッジ勾配を増大させる機能を果たすこ とを特徴とする請求項13に記載のプリント方法。
  19. 19.前記ある程度の距離は、レイリーリミットの約1.1倍であることを特徴 とする請求項18に記載のプリント方法。
  20. 20.前記フォトレジストは、ネガティブエッチングレジスト層を備えることを 特徴とする請求項15に記載のプリント方法。
  21. 21.リソグラフィーツールを用いて、シリコン基板上に集積回路(IC)を構 築するプロセスであって、 前記リソグラフィーツールの前記レイリーリミットに等しいかより小さいエッジ 寸法を有する正方形コンタクト配列をプリントするイメージング分解アルゴリズ ムは、 前記エッジ寸法に基づく前記プリントするプロセスに対して最小の臨界寸法(C D)を計算する計算工程(8)と、複数の分解されたイメージ正方形を形成する 形成工程(b)であって、前記複数の分解されたイメージ正方形の各々が、前記 配列内の前記コンタクトのうちの1つに対応し、前記イメージ正方形は前記最小 のCDに等しいかより大きい寸法を有する形成工程(b)と、 前記基板上に前記コンタクトの対応するエッジを形成するために、前記イメージ 正方形の各エッジを放射によってシーケンシャルに露光することによって、前記 配列内での近傍コンタクト間の最小水平ピッチと最小垂直ピッチと最小対角ピッ チを、前記コンタクトの各々を分解するプロセスに基づいて計算する計算工程( c)であって、前記イメージ正方形エッジの各々を前記コンタクトの前記対応す るエッジに対して線状に並べるために、前記シーケンスで連続する各々の露光以 前に、前記正方形を前記基板に対してオフセットさせる計算工程(c)と、 前記配列内の前記近傍コンタクトのうちの第1のコンタクトセットが前記ピッチ に違反していると、前記第1のコンタクトセットに属すると認識し、前記近傍コ ンタクトは第2のコンタクトセットに含まれている前記第1のコンタクトセット に属するとは認識しない認識工程(d)と、前記第2のコンタクトセットに対応 するイメージ正方形を備える第1の分解されたイメージマスクを形成する形成工 程(e)と、前記第1のコンタクトセットに対応する前記イメージ正方形を備え る第2の分解されたイメージマスクを形成する形成工程(f)とを備えることを 特徴とするシリコン基板上に集積回路(IC)を構築するプロセス。
  22. 22.前記臨界寸法は、Sを前記コンタクトの前記エッジの長さとし、λを前記 放射線の波長とし、NAを前記リソグラフィーツールの開口数とする時、方程式 CD=S+(λ/NA)で定義されることを特徴とする請求項21で定義された シリコン基板上に集積回路(IC)を構築するプロセス。
  23. 23.前記最小水平ピッチと前記最小垂直ピッチはNとして定義され、NはCD に等しく、また、前記最小対角ピッチはMとして定義され、Mは方程式M=√2 (λ/NA)で与えられることことを特徴とする請求項22で定義されたシリコ ン基板上に集積回路(IC)を構築するプロセス。
JP51772993A 1992-04-06 1993-03-29 半導体デバイス製造プロセスでのリソグラフィーパタン形成方法 Expired - Lifetime JP3495734B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US86379192A 1992-04-06 1992-04-06
US863,791 1992-04-06
PCT/US1993/003126 WO1993020482A1 (en) 1992-04-06 1993-03-29 Method for forming a lithographic pattern in a process for manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
JPH07505507A true JPH07505507A (ja) 1995-06-15
JP3495734B2 JP3495734B2 (ja) 2004-02-09

Family

ID=25341795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51772993A Expired - Lifetime JP3495734B2 (ja) 1992-04-06 1993-03-29 半導体デバイス製造プロセスでのリソグラフィーパタン形成方法

Country Status (8)

Country Link
US (1) US5340700A (ja)
EP (1) EP0634028B1 (ja)
JP (1) JP3495734B2 (ja)
AT (1) ATE168791T1 (ja)
AU (1) AU4277893A (ja)
CA (1) CA2132005A1 (ja)
DE (1) DE69319901T2 (ja)
WO (1) WO1993020482A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6558881B2 (en) 1998-11-09 2003-05-06 Nec Corporation Method of exposing a lattice pattern onto a photo-resist film

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705299A (en) * 1992-12-16 1998-01-06 Texas Instruments Incorporated Large die photolithography
US5680588A (en) * 1995-06-06 1997-10-21 International Business Machines Corporation Method and system for optimizing illumination in an optical photolithography projection imaging system
US5707765A (en) * 1996-05-28 1998-01-13 Microunity Systems Engineering, Inc. Photolithography mask using serifs and method thereof
US5703376A (en) * 1996-06-05 1997-12-30 Lsi Logic Corporation Multi-level resolution lithography
US5811222A (en) * 1996-06-24 1998-09-22 Advanced Micro Devices, Inc. Method of selectively exposing a material using a photosensitive layer and multiple image patterns
US5914889A (en) * 1996-09-13 1999-06-22 Lucent Technologies Inc. Method and system for generating a mask layout of an optical integrated circuit
US5807649A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Lithographic patterning method and mask set therefor with light field trim mask
US5821014A (en) * 1997-02-28 1998-10-13 Microunity Systems Engineering, Inc. Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask
US6083272A (en) * 1997-06-13 2000-07-04 Advanced Micro Devices, Inc. Method of adjusting currents on a semiconductor device having transistors of varying density
US5959325A (en) * 1997-08-21 1999-09-28 International Business Machines Corporation Method for forming cornered images on a substrate and photomask formed thereby
US7617474B2 (en) * 1997-09-17 2009-11-10 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US6370679B1 (en) 1997-09-17 2002-04-09 Numerical Technologies, Inc. Data hierarchy layout correction and verification method and apparatus
US6453452B1 (en) 1997-12-12 2002-09-17 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
US6757645B2 (en) 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US7093229B2 (en) * 1997-09-17 2006-08-15 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US6470489B1 (en) 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US6578188B1 (en) 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US7107571B2 (en) * 1997-09-17 2006-09-12 Synopsys, Inc. Visual analysis and verification system using advanced tools
US6174741B1 (en) 1997-12-19 2001-01-16 Siemens Aktiengesellschaft Method for quantifying proximity effect by measuring device performance
US6081658A (en) * 1997-12-31 2000-06-27 Avant! Corporation Proximity correction system for wafer lithography
JPH11282151A (ja) * 1998-03-27 1999-10-15 Mitsubishi Electric Corp マスクパターン検証装置、その方法およびそのプログラムを記録した媒体
US6383719B1 (en) 1998-05-19 2002-05-07 International Business Machines Corporation Process for enhanced lithographic imaging
US6218089B1 (en) 1998-05-22 2001-04-17 Micron Technology, Inc. Photolithographic method
US6330708B1 (en) 1998-09-17 2001-12-11 International Business Machines Corporation Method for preparing command files for photomask production
US6120952A (en) 1998-10-01 2000-09-19 Micron Technology, Inc. Methods of reducing proximity effects in lithographic processes
US6214494B1 (en) 1998-10-07 2001-04-10 International Business Machines Corporation Serif mask design methodology based on enhancing high spatial frequency contribution for improved printability
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6376149B2 (en) 1999-05-26 2002-04-23 Yale University Methods and compositions for imaging acids in chemically amplified photoresists using pH-dependent fluorophores
US6238850B1 (en) 1999-08-23 2001-05-29 International Business Machines Corp. Method of forming sharp corners in a photoresist layer
US6251546B1 (en) 1999-09-16 2001-06-26 Agere Systems Guardian Corp. Method of fabricating devices using an attenuated phase-shifting mask and an attenuated phase-shifting mask
US6596466B1 (en) 2000-01-25 2003-07-22 Cypress Semiconductor Corporation Contact structure and method of forming a contact structure
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US6523162B1 (en) 2000-08-02 2003-02-18 Numerical Technologies, Inc. General purpose shape-based layout processing scheme for IC layout modifications
US6625801B1 (en) 2000-09-29 2003-09-23 Numerical Technologies, Inc. Dissection of printed edges from a fabrication layout for correcting proximity effects
US6539521B1 (en) 2000-09-29 2003-03-25 Numerical Technologies, Inc. Dissection of corners in a fabrication layout for correcting proximity effects
US6792590B1 (en) 2000-09-29 2004-09-14 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6453457B1 (en) 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6665856B1 (en) 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects
US6653026B2 (en) 2000-12-20 2003-11-25 Numerical Technologies, Inc. Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask
US6578190B2 (en) 2001-01-11 2003-06-10 International Business Machines Corporation Process window based optical proximity correction of lithographic images
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
US6925202B2 (en) 2001-03-20 2005-08-02 Synopsys, Inc. System and method of providing mask quality control
US6606738B1 (en) * 2001-03-30 2003-08-12 Advanced Micro Device, Inc. Analytical model for predicting the operating process window for lithographic patterning techniques based on photoresist trim technology
US6789237B1 (en) * 2001-05-11 2004-09-07 Northwestern University Efficient model order reduction via multi-point moment matching
US6560766B2 (en) 2001-07-26 2003-05-06 Numerical Technologies, Inc. Method and apparatus for analyzing a layout using an instance-based representation
US7014955B2 (en) 2001-08-28 2006-03-21 Synopsys, Inc. System and method for indentifying dummy features on a mask layer
US6684382B2 (en) 2001-08-31 2004-01-27 Numerical Technologies, Inc. Microloading effect correction
US6670082B2 (en) * 2001-10-09 2003-12-30 Numerical Technologies, Inc. System and method for correcting 3D effects in an alternating phase-shifting mask
JP4171647B2 (ja) 2001-11-28 2008-10-22 エーエスエムエル マスクツールズ ビー.ブイ. プロセス・ラチチュードを改善するために利用した補助形態を除去する方法
SE0104238D0 (sv) * 2001-12-14 2001-12-14 Micronic Laser Systems Ab Method and apparatus for patterning a workpiece
US7159197B2 (en) * 2001-12-31 2007-01-02 Synopsys, Inc. Shape-based geometry engine to perform smoothing and other layout beautification operations
DE10230532B4 (de) * 2002-07-05 2007-03-08 Infineon Technologies Ag Verfahren zum Bestimmen des Aufbaus einer Maske zum Mikrostrukturieren von Halbleitersubstraten mittels Fotolithographie
US7172838B2 (en) * 2002-09-27 2007-02-06 Wilhelm Maurer Chromeless phase mask layout generation
US6964032B2 (en) * 2003-02-28 2005-11-08 International Business Machines Corporation Pitch-based subresolution assist feature design
KR100903176B1 (ko) * 2003-06-30 2009-06-17 에이에스엠엘 마스크툴즈 비.브이. 서브-하프 파장 리소그래피 패터닝을 위한 개선된스캐터링 바아 opc 적용 방법
US20050112474A1 (en) * 2003-11-20 2005-05-26 Micronic Laser Systems Ab Method involving a mask or a reticle
JP2007525826A (ja) * 2003-11-20 2007-09-06 マイクロニック レーザー システムズ アクチボラゲット 改善されたcd均一性でパターンをプリントする方法および装置
JP2007522671A (ja) * 2004-02-25 2007-08-09 マイクロニック レーザー システムズ アクチボラゲット 光マスクレスリソグラフィにおいてパターンを露光し、マスクをエミュレートする方法
US7811720B2 (en) * 2004-05-10 2010-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Utilizing compensation features in photolithography for semiconductor device fabrication
US8132130B2 (en) * 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
US20080102380A1 (en) * 2006-10-30 2008-05-01 Mangat Pawitter S High density lithographic process
WO2009130603A2 (en) * 2008-04-24 2009-10-29 Micronic Laser Systems Ab Spatial light modulator with structured mirror surfaces
US8539395B2 (en) 2010-03-05 2013-09-17 Micronic Laser Systems Ab Method and apparatus for merging multiple geometrical pixel images and generating a single modulator pixel image
US10976657B2 (en) * 2018-08-31 2021-04-13 Canon Kabushiki Kaisha System and method for illuminating edges of an imprint field with a gradient dosage

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676531A (en) * 1979-11-28 1981-06-24 Fujitsu Ltd Manufacture of semiconductor device
DE3118802A1 (de) * 1980-05-14 1982-02-25 Canon K.K., Tokyo Druckuebertragungsgeraet
DE3370699D1 (en) * 1983-05-25 1987-05-07 Ibm Deutschland Process for pattern transfer onto a light-sensitive layer
US4835088A (en) * 1987-12-22 1989-05-30 Submicron Structures, Inc. Method and apparatus for generating high-resolution images
EP0500456B1 (en) * 1991-02-19 1998-05-06 Fujitsu Limited Projection exposure method and an optical mask for use in projection exposure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6558881B2 (en) 1998-11-09 2003-05-06 Nec Corporation Method of exposing a lattice pattern onto a photo-resist film

Also Published As

Publication number Publication date
DE69319901T2 (de) 1999-03-25
ATE168791T1 (de) 1998-08-15
AU4277893A (en) 1993-11-08
EP0634028B1 (en) 1998-07-22
JP3495734B2 (ja) 2004-02-09
EP0634028A1 (en) 1995-01-18
WO1993020482A1 (en) 1993-10-14
US5340700A (en) 1994-08-23
DE69319901D1 (de) 1998-08-27
CA2132005A1 (en) 1993-10-14

Similar Documents

Publication Publication Date Title
JPH07505507A (ja) 半導体デバイス製造プロセスでのリソグラフィーパタン形成方法
CN109582995B (zh) 集成电路制造方法及其制造系统
JP4383400B2 (ja) 1/4波長リソグラフィの焦点深さを上げるためにモデルに基づき散乱バーを配置する方法、プログラム製品および装置
KR100899359B1 (ko) 이중 노광 리소그래피를 수행하는 장치, 프로그램물 및방법
US7987436B2 (en) Sub-resolution assist feature to improve symmetry for contact hole lithography
US7583360B2 (en) Method for photolithography using multiple illuminations and a single fine feature mask
US6218089B1 (en) Photolithographic method
JP3805936B2 (ja) マスクパターン補正方法及びマスクパターン作成システム
KR20080059638A (ko) 개별적인 어시스트 피처를 사용하는 개선된 프로세스 마진
JP2005141241A (ja) 強化した干渉マッピングリソグラフィを使用するフューチャの最適化
US20050085085A1 (en) Composite patterning with trenches
JPH03210560A (ja) 投影露光用マスク
JP2004343100A (ja) リソグラフィ処理方法およびそれにより製造したデバイス
US7824843B2 (en) Pattern forming method, electronic device manufacturing method and electronic device
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
US20020110742A1 (en) Method for correcting design pattern of semiconductor circuit, a photomask fabricated using the corrected design pattern data, a method for inspecting the photomask and a method for generating pattern data for inspection of photomask
US6168904B1 (en) Integrated circuit fabrication
McCord et al. Effect of mask absorber thickness on x‐ray exposure latitude and resolution
JP3173025B2 (ja) 露光方法及び半導体素子の製造方法
Liu et al. Intrafield linewidth variances in 0.25 μm i‐line lithography
US7288344B2 (en) Accommodating diffraction in the printing of features on a substrate
Horne Semiconductor Microlithography VI
JPH06291014A (ja) 転写露光装置
JPH06310406A (ja) 転写露光装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 10