JPH07503588A - 結合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 結合回路 発明の背景 本発明は、信号源の出力端子を負荷インピーダンスを介して接続するための回路 に関する。

はとんどの電気システムや電子システムの作動は、電圧源から負荷を介して供給 される電圧に依存しており、このようなシステムの性能が、電圧源および負荷間 の結合特性に左右されること、即ち、負荷にかかる電圧が、どこまで信号源の開 路電圧あるいは増幅された電源電圧に対応し、等しくなるかに左右されることが 知られている。

理想結合は、時間領域特性や周波数領域特性において、電源信号としての、負荷 を横切る信号源の開路電圧に正確に比例する電圧、場合によっては電流といった 形で現れる。

理想結合を実現することができれば多くの電子システムにとって有利に働く。

例えば、ここに、信号源としての電気回路ポートもしくは電子回路ボートがある 。

電源電圧によって生じた電圧の時間領域波形をモニタするために用いられるオシ ロスコープは負荷となる。このとき、オシロスコープのプローブおよび付随する ケーブルは、電源および負荷間に介在する結合媒体となる。オシロスコープの入 力端子に供給された電圧が信号源の開路電圧と同一である場合にのみ、オシロス コープの軌跡は電源電圧の波形を正確に映し出す。

このほかにも理想結合は多くの電子的用途に対して最適な結果をもたらす。オー ディオ、データ伝送、通信および電話通信システムについても当てはまる。これ までのところ理想結合回路は知られていない。

周知の結合回路が理想結合を実現できないことについては幾つかの理由がある。

第１に、電圧源は結合媒体を介して負荷に接続され、この結合媒体は、あらゆる 周波数である程度のインピーダンスををし、そのため電圧降下の原因となる。第 ２に、実際の電圧源が理想的な電圧源として振る舞うには、信号源インピーダン スと直列に接続される必要がある。従って、そのような電圧源がら電流が流れる と、信号源抵抗を通じて電圧降下が生しる。

信号源および負荷間の電圧降下や信号の減衰を最小限に止めるために、信号源お よび負荷回路間に、増幅器段として知られる能動回路を設けることが知られてい る。このような回路、例えば、演算増幅器が単位利得ボルテージフォロア軸ｕｎ ｉｔｙ　ｇａｌｎ　ｖｏｌｔａｇｅ　ｆｏｌｌｏｗｅｒ　）として用いられる場 合、信号源電圧Ｖｉに対する負荷電圧ｖＬの比は、次のように現される。

ＶＬ／Ｖｌ　−ＡＶ　［ＲＩＮ／　（ＲＩＮ＋Ｚｌ　）］　・　［（ＺＬ／　（ ＺＬ　＋ＲｏｕＴ）］・・・・・・（１） ここに、ＡＶは増幅器段の開路電圧利得、ＲＩＮは増幅器段の駆動点入力抵抗、 ＲＯＵＴは増幅器段の駆動点出力抵抗、Ｚｌは信号源インピーダンス、ＺＬは負 荷インピーダンスである。

ＲＩＮがＺｌの絶対値よりもかなり大きければ、ＺＬの絶対値はＲＯＵＴよりも がなり大きく、ＡＶはほぼ１に等しくなる。そして負荷および信号源間の電圧比 はほぼ１　（ｕｎｉｔｙ　）に等しくなる。理想的な増幅器は、無限大のＲＩＮ 値、限りなくゼロに近いＲＯＵＴ６ｍおよび実質的に１に等しいＡＶを有する。

しかしながら、実際に単位利得ボルテージフォロアや増幅器として接続される増 幅器は、バイポーラエミッタフォロアやＭＯ８ＦＥＴソースフォロアを含んでお り、理想的なものからはかけ離れている。典型的なことは、エミッタフォロアの 駆動点入力抵抗は二、三面にΩを越えず、その駆動点出力抵抗は二、三十Ωがら 下がらないことである。加えて、通常、エミッタフォロアの開路電圧利得は０゜ ９５よりも良くならない。ＭＯ３ＦＥＴソースフォロアは、はぼ無限大に近い妥 当な駆動点入力抵抗を得ることができるものの、その出力抵抗は１００Ω程度に もなり得る。その上、ＭＯ５ＦＥＴソースフォロアの低周波での開路電圧利得は ０．７５程度と低く、また、バイポーラエミッタフォロアと比較した場合、ＭＯ ３ＦＥＴソースフォロアの周波数応答性はかなり劣っている。これら双方のフォ ロアとも高周波応答特性は下限値に近い。エミッタフォロア回路の場合、その周 波数応答性は大きく不足減衰し、特に負荷のりアクタンスが大きいときには回路 およびシステムを不安定にしてしまう。

無効分を含むインピーダンスを有する負荷に信号源が接続される場合、負荷を通 る電流は、その負荷にかかる電圧とは位相がずれている。増幅器やインピーダン スバッファを含む従来の結合装置は、正確な位相ずれ負荷電流を供給することが できない。その結果、負荷が無効であったり無効分を有する場合には、最良の結 合装置であってもその負荷を横切る信号の歪みを避けることができない。この歪 みは、信号サイクルにおいて負荷電流の極性が負荷電圧の極性と反対になる領域 で顕著に現れる。負荷インピーダンスの無効分が大きくなると負荷電圧の歪みを 生じさせ、この回路を組込んだシステムの性能をかなり悪化させることが認識さ れる。

さらに、全ての結合装置は、ある程度のりアクタンス、即ち好ましくない渦流リ アクタンスを有しており、そのため従来より、信号電圧および負荷電圧間の時間 遅れや、負荷電圧の歪みを招来し得る結合装置内の位相シフトを避けることがで きなかった。

発明の概要 本発明は、電圧源および負荷間で極力歪みを抑え、減衰要因を形成し得るインピ ーダンスバッファとして用いられる回路を提供することを目的とする。

また、本発明は、従来の増幅器回路に比べ、理想的な結合媒体に限りなく近づい た上記回路を提供することを目的とする。

さらに、本発明は、信号源および負荷間の理想的な結合を実現し得る増幅器を提 供することを目的とする。

さらにまた、本発明は、安価な要素を用いて、簡単な構成で、はぼ理想的な結合 を実現し得る増幅器を提供することを目的とする。

さらにまた、本発明は、結合回路や、信号源および負荷間の伝送路に固有の電気 的特性に由来する信号源および負荷間のいかなる電圧変動および／電流位相シフ トをもリアルタイムで、かつ広い帯域にわたって補償することを目的とする。

さらにまた、本発明は、漂遊電界（ｓｔｒａｙ　ｒｌｅｌｄ　）やノイズといっ た外乱、すなわち、増幅器回路および／又は負荷の伝達関数や、負荷および増幅 器回路間に接続された伝送ラインの伝達関数を変化させたり、これらに影響する 外乱に対してリアルタイムで、かつ広い帯域にわたって感応しなくすることを目 的とする。

さらにまた、本発明は、増幅器回路の利得／位相マージンをリアルタイムで広い 帯域にわたって向上させ、事実上、その増幅器回路の内部の極性（ｐｏｌｅ）効 果を補償し、これにより増幅器回路の使用可能な帯域幅を拡大することを目的と する。

さらにまた、本発明は、増幅器回路の物理的なレイアウトに固有の漂遊リアクタ ンスを補償することによって、増幅器回路のレイアウトに対してリアルタイムで 広い帯域にわたって感応しなくすることを目的とする。

上記目的を達成するために、本発明によれば、無効分ｇ　（ｓ）を有する周波数 領域伝達関数を備えた負荷に電圧源を結合するための増幅器回路が提供される。

この増幅器回路は、無効分子　（ｓ）を有する周波数領域伝達関数を備えた結合 手段と、電圧源および負荷間に結合手段を接続するための第１接続手段と、無効 分子　（ｓ）を有する周波数域伝達関数を備えた補償手段と、電圧源および負荷 の双方に補償手段を接続するための第２接続手段とを含み、ｒ　（ｓ）は、少な くとも−［ｆ（ｓ）＋ｇ（ｓ）］に実質的に等しい。

また、本発明によれば、２つの端末を備え、インピーダンスを有する負荷に対し て、所定の電圧波形を有する信号を形成する信号源を結合する回路が提供される 。この回路は、信号源と負荷の一方の端末との間に接続されて、負荷を介して信 号電圧に対応する電圧を形成する負荷電圧制御手段と、負荷に接続されて、信号 源に関係なく作動し、負荷にかかる電圧または負荷を通る電流に所定の波形を持 たせるに十分な負荷電流を形成する負荷電流制御手段とを含む。

さらに、本発明によれば、上記構成の回路の作動によって達成されるように、信 号源を負荷に結合する方法が提供される。

さらにまた、本発明に係る改良によれば、負荷に対する信号源の接続点と直光電 源との間に回路要素が設けられ、その回路要素は、負荷電流制御手段にリアクタ ンスが存在しても、負荷電流が負荷電圧から位相ずれしている場合でも、正確な 負荷駆動電流を形成するために有効である。

図面の簡単な説明 図１は、本発明に従って改良された結合を提供するシステムを示すブロック図で ある。

図２は、信号源および負荷間に接続された本発明に係る回路を示す回路図である 。

図３は、本発明に係る回路の好適な実施例を示す詳細な回路図である。

図４は、図３の回路に付加可能な付加回路を示す回路図である。

図５は、図２と同様な回路図であり、無効負荷を駆動して、負荷電流の波形を信 号源電圧の波形と等しくする本発明に係る他の実施例を示す。

好適実施例の記述 図１は、電圧源２、負荷６、並びに電圧源を負荷に接続する回路要素４および８ を含むシステムを示すブロック図である。各ブロックは、フーリエ変換関数もし くは周波数領域関数によって表されている。電圧源２は伝達関数Ｖｌ（ｓ）を有 し、負荷６は無効分ｇ　（ｓ）を有する伝達関数を有する。電圧源２を負荷６に 結合するための従来の構成は、ブロック４に表される回路装置から成る。従来の 技術によれば、ＶＬ（ｓ）の値をできるだけＶｌ（ｓ）に近づけ、Ｖｌ（ｓ）の 値をできるだけ電圧源２の開路出力電圧に近づけるようにブロック４を構成する 。しかし、電圧源２および負荷６間を結合する電圧が、無効分子　（ｓ）および ｇ　（ｓ）を有する伝達関数によって影響されることを避けることはできず、電 圧Ｒ２によって与えられた開路電圧とＶＬ（ｓ）との間に幾分かの差異を生じさ せてしまう。

このような差異を補償するために、従来から、かかる差異を除去すること、ある いは少な（とも大幅に減少させることが特定の周波数において可能な付加的要素 を設けている。

本発明によれば、結合ユニット４には、無効分子　（ｓ）を有する伝達関数を有 する波形保持要素（ユニット）もしくは波形補償要素（ユニット）８が付加され る。

ユニット８は、広い周波数帯域においてＶ　Ｌ（ｓ）に対するｆ　（ｓ）および ｇ　（ｓ）の影響をほぼ完全に補償することができる。特に、ｒ（ｓ）　−−［ ｆ　（ｓ）　＋ｇ（ｓ）　］であれば、この効果は完全に達成される。

どこまで十分な補償が得られるかは、上式で定義された関係でどこまで達成され るかにかかっている。

さらに、どの信号周波数帯域で十分な補償が得られるかは、ユニット４および８ の作動帯域幅に依存する。本発明の実施例では、ユニット８の作動帯域幅は、少 なくともユニット４のものと等しい幅にされることが好ましい。

図２は、本発明による増幅器回路の好適実施例の回路図であり、電圧源２は、イ ンピーダンスＺＬを有する負荷６に結合される。ここで、負荷６を介して発生し た電圧ＶＬは、電圧源２からの開路電圧Ｖｔと実質的に等しくなる。

電圧源２は２つの出力端子１４および１６を有する。端子１４は差動増幅器ＡＩ の非反転入力に接続可能である。差動増幅器Ａｌの出力は、負荷６の第１端末と 、増幅器自身の反転入力とに接続可能である。図示例では、増幅器ＡＩの出力す なわち負荷６の第１端末と、増幅器ＡＩの反転入力との間に、フィードバック抵 抗器Ｒ１が接続され、増幅器ＡＩの反転入力と基準電位の設定点との間には、別 の抵抗器Ｒ４が接続される。基準電位の設定点は、ここでは接地として示される 。ここで、増幅器ＡＩおよび抵抗器Ｒ１およびＲ４は本質的に図１の装置４に対 応する。

本発明の特に新規な構成によれば、増幅器回路は第２差動増幅器Ａ２を含む。

この！Ｊ２差動増幅器Ａ２の出力は、電圧源２の端子１６および負荷６の第２端 末に接続される。差動増幅器Ａ２の非反転入力および反転入力は、それぞれ抵抗 Ｒ２およびＲ３を介して増幅器Ａ２の出力に接続される。要素Ａ２．Ｒ２および Ｒ３が本質的に図１のユニット８を構成する。

これらの増幅器は、各人力における高入力インピーダンス、低出力インピーダン ス、極めて高い利得を備えたタイプであることが好ましく、それらの特性は商業 的に入手可能な演算増幅器によって得ることができる。

従来の演算増幅器と同様、作動電圧Ｖｐの電圧源によって増幅器回路は完成する 。

本発明の好適な実施例によれば、増幅器Ａｔ、Ａ２は、抵抗器Ｒ１，Ｒ２，Ｒ３ およびＲ４がある場合にはこれらの抵抗器や全ての導線とともにハウジング２０ に装着される。増幅器Ａ１の有効利得、つまり、増幅器回路の利得は、（Ｒ１＋ Ｒ４）／Ｒ４と等しくなり、言い換えると、ＶＬ　−Ｖｌ　ｘ　（Ｒｔ　＋Ｒ４ ）　／Ｒ４となる。

従って、Ｒ４を無限大にする、すなわち、増幅器ＡＩの反転入力を回路の基準電 位の設定点から切離すと、増幅器Ａ１は単位利得の電圧増幅器となる。ハウジン グ２０が備える２つの入力端子２２および２４．２つの出力端子２６および２８ 、並びに２つの給電端子３０および３２は、ハウジング２０がら突出する。入力 端子２２は増幅器Ａ１の非反転入力に接続され、入力端子２４は増幅器Ａ２の出 力に接続される。一方、各出力端子２６．２８は増幅器Ａ１およびＡ２の各出力 に接続される。端子２４．２８は短絡される。増幅器ＡＩおよびＡ２への作動電 圧は、端子３０．３２から電源導線３９．３９゛　を介して供給される。

信号源が電圧源２であることから、従来通り、ＥＭＦ、Ｖｉと直列インピーダン スＺ１の信号源として考えることができる。電圧源２によって発生した電圧Ｖ１ の値は開回路電圧Ｖｉを示し、出力端子１４および１６間に接続されたインピー ダンス値の減少とともに減少する。しかし、本発明に係る増幅器回路では、増幅 器ＡＩを単位利得ボルテージフォロアとして構成すれば、負荷６に加わる電圧Ｖ ｌは、ＺＬの値にほとんど左右されず実質的にｖｌに等しい値に保持される。

本発明に従って単位利得ボルテージフォロアとして接続された増幅器回路におい て、抵抗器Ｒ１の抵抗値は、Ｏから非常に大きな値までいかなる値をとってもよ い。増幅器ＡＩの反転入力が接地から切り離されると、増幅器Ａｔの出力および 反転入力間では実際上電流が生じず、抵抗器Ｒ１の抵抗値に拘わらず出力および 反転入力は同一電圧になる。

本発明によれば、抵抗器Ｒ２およびＲ３は低い抵抗値を有すること、例えば、ゼ ロオームの抵抗値を示すこと、すなわち、増幅器Ａ２の両入力増幅器Ａ２の出力 と導通することが好ましい。増幅器Ａ２の出力は接地されてもよいが、これは本 質的なものではない。ここで重要なことは、増幅器Ａ２の出力が、電源電圧およ び負荷電圧の双方に対する基準電位と、回路性能を計測するための基準、接点と を供給することにある。増幅器Ａ２の出力が接地されていなければ、抵抗器Ｒ４ の他の側は増幅器Ａ２の出力に接続されるが、これもまた接地されないことにな る。

作動電圧源と同様に、電圧源２および負荷６が図２に示すように接続される場合 、電圧源２の端子１４は増幅器ＡＩの非反転入力に接続され、電圧源２の端子１ ６は増幅器Ａ２の出力に接続される。接続された増幅器ＡＩは、Ｒ４−ｏｏなら ばボルテージフォロアとして作動する。負荷６は増幅器ＡＩおよびＡ２の出力間 に接続される。

図示された接続構成では、■１およびＶＬ間の関係は増幅器Ａ２によって何ら影 響されないと考えるであろう。ところが、増幅器Ａ２の入力が増幅器Ａ２の出力 （回路基準接点）に接続されている場合でさえ、増幅器Ａ２には、ｖｌおよびｖ ｌ、間の結合を理想的な結合状態にさらに近づけさせる影響力があることが明ら かになった。

すなわち、増幅器Ａ２は、他の要素と協働して、等式Ｖｉ（ｓ）＋Ａ　ｆ　（ｓ ）　＋　ｇ　（ｓ）　＋　ｒ　（ｓ）−ＶＬ（ｓ）において−［ｆ　（ｓ）　＋ 　ｇ　（ｓ）コの値を有する複素復帰関数無効分（ｃｏｍｐｌｅｘ　ｒｅｓｔｏ ｒａｔｉｏｎ　ｆｕｎｃｔｉｏｎ　ｒｅａｃｔｉｖｅ　ｃｏｍｐｏｎｅｎｔ　） 　ｒ　（ｓ）を生成もしくは供給する。ここに、Ｖｌ（ｓ）およびＶ　Ｌ（ｓ） は、電圧源２および負荷６により各々生じる周波数領域電圧であり、Ａは、（Ｒ １＋Ｒ４）／Ｒ４によって決定される増幅器回路の閉ループ利得である。

増幅器ＡＩおよびＡ２はいずれも単段もしくは多段の演算増幅器でよい。単段の 演算増幅器を用いると、多段の演算増幅器の場合とは反対に、一般により広い増 幅器およびシステム帯域幅が得られる利点がある。また、単段の場合、製造上の 問題を減少させる回路の簡素化や、広い帯域での作動に対してほとんど補償しな いで済む回路位相（ｃｉｒｃｕｉｔ　ｔｏｐｏｌｏｇｙ）といった利益をもたら す。

なお、回路が単位利得ボルテージフォロアとして構成されていれば、増幅器Ａｌ の反転入力端子はインピーダンスを介して接地に戻されないので、大きなシステ ム入力抵抗を得るために、増幅器Ａｌの駆動点入力抵抗をそれほど高くする必要 がない。このため、信号源はサブ回路に接続され、このサブ回路は、駆動点入力 抵抗と、増幅器の反転入力端子および接地間に存在し、少なくとも低周波数で有 効な開回路との一連の組み合わせから効果的に構成される。

本発明の他の実施例によれば、増幅器ＡｔおよびＡ２の出力は、負荷６の各端末 に対する各差動増幅器ＡｔおよびＡ２の出力の接続を制御するスイッチと直列に 接続される。このスイッチは、複数の異なる負荷を増幅器Ａ１およびＡ２の出力 間で所望の順序で接続するために用いられる。

ＶＬの値は事実上ＺＬの値に無関係であるから、ＺＬの値が周期的もしくは断続 的に変化した場合でも負荷電圧が影響を受けることはない。その上、ＶＬの値信 号源２の１端子を接地した本発明に係る増幅器を用いるには、信号源の接地側を 端子２４と接続する。

本発明に係る増幅器回路を浮動信号源（ｆｌｏａｔｉｎｇ　ｓｉｇｎａｌ　５ｏ ｕｒｃｅ）および浮動接地（ｆｌｏａｔｉｎｇ　ｇｒｏｕｎｄ　）に接続すれば 、特定の場合において大きな利点をもたらすことができるが、共通の接地に接続 される信号源および負荷間に接続してもよい。

本発明に係る増幅器回路をモノリシック集積回路として構成した場合に期待され るのは、コストが格段に低く、周波数に関連する影響が一挙に減少することにあ る。

−［ｆ　（ｓ）　＋ｇ（ｓ）　］にほぼ等しい複素関数無効分子　（ｓ）をリア ルタイムで生成する本発明に係る回路の性能から判明したことは、特に、複素伝 達関数を有する伝達経路を介して負荷を片方もしくは両方の増幅器の出力に接続 する場合、本発明に係る回路が信号源から負荷へのアナログおよびデジタル信号 の伝達に理想的に適合していることである。

複素関数無効分子　（ｓ）は、図２に示された回路によってリアルタイムで自動 的に生成される。ある種の複素関数生成器として働く増幅器回路全体は、リアル タイムでの複素関数無効分子　（ｓ）生成により、結合部材の伝達関数無効分子 　（ｓ）や負荷の伝達関数無効分ｇ　（ｓ）におけるリアルタイムでの外乱に反 応しなくなる。

この外乱は、回路の電圧、電流および周波数のダイナミックレンジ（ｄｙｎａＩ ｌｉｃ　ｖ。

Ｉｔａｇｅ、　ｃｕｒｒｅｎｔ　ａｎｄ　ｒｒｅｑｕｅｎｃｙ　ｒａｎｇｅ）内 にあることが条件とされる。これらのレンジは、本発明に係る回路の実施例にお いてコンプライアンス領域として特定されるものを構成する。

本発明に係る回路の作動特性によれば、特に増幅器Ａ２およびその協働素子の作 動を考慮すると、出力電圧ＶＬが電圧Ｖｉの増幅されたものか否かを問わず、出 力電圧Ｖｌによって電圧ｖｌを極めて正確に表現することが可能である。別言す れば、いかなる回路利得や増幅器回路を選択するか、伝達ラインの伝達遅延が存 在するかに事実上関係なく、Ｖ　Ｉ　（ｓ）　からのＶＬ　（ｓ）への自己参目 関が最適な値に接近する。

本発明に係る回路の作動の基礎をなす原理は、これまでに理解されている限りに おいて、図３を参照してさらに詳細に説明される。図３は本発明に係る回路の特 別な実施例を示す。図３に示される実施例は、抵抗器Ｒ１〜Ｒ４を除いた図２の ハウジング２０内に示される要素に対応する。図３の実施例では、抵抗器Ｒ１お よびＲ４を図２と同様に接続してもよく、その場合、抵抗器Ｒ２およびＲ３は除 去される。

図３において、演算増幅器Ａ１は、／−リス社により製造・販売されるモデルＨ ＦＡ−０００５の増幅器である。この増幅器は、図２と同様に信号源および負荷 に接続される。

図１のユニット８は、完全な演算増幅器によって構成される必要がなく、図３に 示した実施例では、演算増幅器Ａ２は、トランジスタＱｌｌ〜Ｑ１４、電流源Ｇ ７およびＧ８および抵抗器ＲＩＯおよびＲ１１からなる回路構成によって置き換 えられる。トランジスタＱｌｌ−０１４並びに電流［Ｇ７およびＧ８は、演算増 幅器ＡＩの出力段と同一視できる回路構成を形成し、例えば、モデルＨＦＡ−０ ００５の増幅器の出力段によって構成される。かかる増幅器の他の要素は抵抗器 ＲＩＯおよびＲ１１によって置き換えられる。これらの抵抗器は、正負の作動電 力供給端子３０．３２間に直列に接続され、両者の接続点にはトランジスタＱ１ ３およびＱ１４のベースが接続される。信号基準接点に関して出力電圧揺れもし くは出力電流揺れを対称にしたい場合、抵抗器ＲＩＤおよびＲ１１は等しい抵抗 値にする。抵抗器ＲＩＯおよびＲ１１の値は、必要に応じて、例えばデジタル信 号に適用し得るように非対称を形成するように調整可能である。

２つのバイポーラ出力トランジスタＱＬＩおよびＱ１０は、エミッタが相互に接 続され、出力２８にも接続される。トランジスタＱｌｌおよびＱ１２のコレクタ は、各電力供給端子３０．３２に接続される。

各トランジスタＱＩ３およびＱ１０は、電力供給端子３０および３２間でそれぞ れ電流源Ｇ７又はＧ８と直列に接続されたコレクターエミッタ経路を有する。ト ランジスタＱｌｌのベースはトランジスタＱ１４のエミッタに接続され、トラン ジスタＱ１２のベースはトランジスタＱ１３のエミッタに接続される。

トランジスタＱｌｌおよびＱ１２は相補型トランジスタを構成し、エミ・ツタが 入力および出力信号の共通端子である接点２８に接続される。トランジスタＱ１ ３およびＱ１４は相互に相補的であり、トランジスタＱ９．ＱｌｌおよびＱ１３ は第１導電型とすれば、トランジスタＱＩＯ，Ｑ１２およびＱ１４はその反対の 導電型となる。

本発明によってもたらされる重要な改良点は、出力電圧制御と出力電流制御を分 離したことである。出力電圧制御は、図２に示される態様で接続されたとき、Ｖ Ｌをｖｌに従わせるための従来のボルテージフォロアとして作動する演算増幅器 Ａ１によって行われる。

従来の動作に従えば、図２の増幅器Ａｔで代表される増幅器は、図２に示される ように、それ自身によってソース２および負荷６に接続され、）寸ロアとして作 動する。負荷６が本質的に完全な抵抗であるならば、増幅器からの電流出力は、 かなりの程度まで出力電圧に正比例するとともに負荷抵抗に反比例する。増幅器 の出力段は、内部インピーダンスおよびスルーレート等の通常の範囲内で要求さ れた電流を供給することができる。しかし、完全な抵抗負荷を備えていても、増 幅器ＡＩのような結合装置は除去不可能なりアクタンスを含んでいることからＶ ＩおよびＶＬ間で位相シフトが生じ、特に高い周波数ではＶＬにおける波形の歪 みが招来される。

負荷が完全な抵抗でない場合、つまり、負荷が容量成分またはインダクタンス成 分を有するか、本質的に容量性もしくはインダクタンスであって、負荷が複素イ ンピーダンスもしくは無効インピーダンスを有する場合、その負荷を流れる電流 は、負荷にかかる電圧と位相が一致しなくなる。その結果、出力電圧にある程度 の歪みが生じる。負荷電流の位相が負荷電圧のそれとずれるときは、負荷電圧が 歪んでいないならば、各信号サイクルにおいて負荷電流の極性（ｐｏｌｅ）が負 荷電圧の極性と逆となっていなければならいときが生じる。このように電流およ び電圧がそれぞれ逆の極性をもつこととなる度に、従来の増幅器では正確な電流 を供給することができなくなり、負荷に大きな波形の歪みが生じることさえある 。

しかし、極めて微量な位相ずれ電流が流れるとき、はぼゼロ電流となる微小電流 領域がある。ところが、既存の増幅器の性能には限界がある。

保持ユニット８は、図２の実施例では増幅器Ａ２および抵抗器Ｒ２およびＲ３に よって構成され、図３の実施例では抵抗器ＲＩＯおよびＲ１１とともに出力段要 素Ｑｌｌ−Ｑ１４、Ｇ７およびＧ８によって構成される。保持ユニット８は個別 の出力電流制御を行い、この電流制御によって負荷６が要求する電流を供給し、 増幅器ＡＩのりアクタンスの存在や無効分を含んだインピーダンスを有する負荷 ６にも拘わらず端子２６および２８間で所望の電圧波形を維持する。

本発明に係る回路の１つの顕著な特徴によれば、図３に示されるように端子２８ に対応する共通もしくは基準信号は、電源によって占有された接地によって参照 されず、また接点２８の電位は、抵抗器Ｒ１，ＯおよびＲ１１間の接点２５の電 位とは異なり得る。

本発明に係る波形保持（もしくは補償）ユニット８を付加することにより、増幅 器ＡｔはＶｌに従って負荷６にかかる電圧を制御し続けるが、システムの作動は 変化する。

■１の値がゼロであるとき、端子２８における基準電位は、電源Ｖｐによって各 端子３０および３２に生じる電位＋ＶＳおよび−ＶＳ間のほぼ中間値になる。

接点２５の電位は、常に導線３９．３９′の電位に対して固定された関係を有す る。少なくともＲ１０−Ｒｌｌのとき、トランジスタＱ１３およびＱ１４並びに 電流ｉＧ７およびＧ８は、接点２８の電位をＶｌ−０の場合の接点２５の電位に 等しくさせるべく作動する。

しかしながら、■１の値がゼロではなく、少なくとも部分的に無効な（ｐａｒｔ ｊａｆｌｙ　ｒｅａｃｔｌｖｅ）負荷６を電流が流れる場合、接点２８の電圧は 、電流の大きさに応じて抵抗器ＲＩＯおよびＲ１１間の接点２５の電圧に対して 変化する。二のような変化が生じる一方で、接点２５は給電電位に対して固定の 電位を持ち続ける。従って、接点２５が事実上接地を構成するのに対して、接点 ２８は、負荷６の一端と電圧源２の一端に共通であるという点から能動回路接地 に対応する。従って、回路がシステム接地に接続される必要がある場合には、接 点２８がシステム接地に接続される。しかし、少なくとも接点２８がシステム接 地に接続されるときには、作動電圧Ｖｐの電圧源は接地されない。すなわち接点 ２８および２５間の電圧は、負荷６を流れる電流に応答して、ｐｎ接合を通じて 起こり得る電圧降下に従って変化する。

接点２８の電位が接点２５の電位に対して変化するに従い、接点２６の電位も接 点２５の電位に対して同量だけ変化する。これは、接点２６および２８間の電圧 がＶｌに対して固定した関係を維持するためである。接点２５に関しては、出力 接点２６の電位は、出力電圧ＶＬと接点２８の電位の和と等しくなる。このため 接点２６の電位は、トランジスタＱ９〜Ｑ１２のバイアスおよび作動点を変化さ せながら、供給電圧電位子Ｖｓおよび−ＶＳに対して変化する。

特に、負荷にかかる電圧を変化させることにより、トランジスタＱｌｌおよびＱ ｌｌのコレクタやトランジスタＱ９およびＱＩＯのコレクタでの電位に対して端 子２８の電位はシフトする。これらのシフトは、負荷６が少なくとも無効分を有 している場合、次にような効果をもたらす。

信号サイクルにおいて負荷電流および負荷電圧が同一極性を有する部分では、ト ランジスタＱ９およびＱＩＯのうち電流的に導通状態のものの作動点と、逆導電 型のトランジスタＱｌｌおよびＱｌｌのうち電流的に導通状態のものの作動点は シフトされ、導線３９および３９′間や負荷６を通る正確な電流を形成する。例 えば、トランジスタＱ９が導通駆動される電圧の半サイクルでは、トランジスタ Ｑ１２も導通状態になる。

信号サイクルにおいて負荷電流および負荷電圧が逆極性を有する部分では、接点 ２５に対して接点２６および２８の電位に生じるシフトにより、さらに２つのト ランジスタ、すなわち上述の例ではトランジスタＱ９およびＱＩＯが導通駆動さ れ、要求された逆極性の電流を供給する。

さらに、そのときの信号状態下で負荷６が完全に抵抗性であれば、本発明の回路 は、出力電圧の位相シフトや、増幅器Ａｌのリアクタンスによって生じる歪みを 除去することができる。この場合、それらのりアクタンスの効果ために、接点２ ６および２８の電位はシフトし、そのようなりアクタンスを補償するために必要 となる負荷電流を形成するために導通状態の出力トランジスタＱ９およびＱｌｌ あるいはＱＩＯおよびＱｌｌの作動点を設定する。

トランジスタＱ９〜Ｑ１２のバイアスは、正確な電流を生じさせるために必要な レベルに自動的に設定される。

特に、接点２５に対する接点２６の電位は、電流の要求量に従い、あるいはこれ に一致するように変化する。接点２５について考えると、必要とされる電流が流 れて、本発明の回路がそのコンプライアンスの限界内で作動している限り、接点 ２６の電圧は電流に対して正確な位相で現れる。現在の技術では、かかるコンプ ライアンス限界をかなり拡大することができる。

本発明に係る波形保持ユニットの作動を通じた必要な電流レベルの供給は、事実 上増幅器Ａｔによって構成された電圧制御部の作動から切り離される。電流制御 は、基準接点２８での電位、従って出力接点２６での電位を供給電圧電位子ＶＳ および−ＶＳに対してシフトさせることによって達成される。

本発明に係る回路によれば、負荷電流極性が負荷電圧極性と逆である周期である とに拘わらず、事実上結合装置の設計帯域幅のほぼ全域にわたって、信号源の信 号電圧波形に対する負荷電流波形の全ての歪みが除去される。その上、本発明に 係る回路によれば、負荷リアクタンスや、図２および図３の増幅器ＡＩといった 結合装置内のりアクタンス（＾流すアクタンスを含む）によって生ずる電源電圧 および負荷電圧間の位相シフトが全て除去される。図２の増幅器Ａ２や図３のＱ ｌｌ、　Ｑ１０．　Ｇ７　、　Ｇ８　、　ＲＩＯおよびＲ１１といった保持ユニ ット内のりアクタンスは、保持ユニットのコンプライアンス領域内では回路動作 に何ら影響を及ぼすものではなく、その領域は結合装置の設計帯域幅に対応させ ることができる。

加えて、本発明に係る回路によれば、設計帯域幅内で、隣接する回路からのクロ ストークが効果的に抑制される。

多くの場合、電源電位に対して信号共通接点２８の電位を変化させてしまうこと は望ましくない。この変化は、本発明に係る複数の回路装置を単一の電源で駆動 するのを妨げるからである。このため、信号基準接点２８を共有させ、複数の回 路装置を共通電源によって駆動させたい場合には、各回路装置に、外部の主要電 源供給から効果的に切り離された内部浮動電源（ｉｎｔｅｒｎａｌ　ｆｌｏａｔ ｌｎｇ　ｐｏｗｅｒ　５ｕｐｐｌｙ）を設けることが可能である。

本発明によってこのような成果を得るための回路構成が図４に示される。この構 成によれば、２つのトランジスタ３４および３６のコレクタは各々電源端子に接 続される。ツェナーダイオード３８は、トランジスタ３４および３６間に接続さ れ、各トランジスタ３４．３６のベースおよびコレクタ間にはバイアス抵抗が接 続される。トランジスタ３４および３６はベース共通に接続され、一方の回路の 電源状態を他方の回路の電源状態から隔絶することができる。なお、図４に示さ れる回路構成においては、トランジスタ３４および３６は互いに相補的になって いることが分かる。

図３の回路に図４の構成を適用するには、図３の回路の電源導線３９および３９ ′を接点４０および４１にて破断すればよい。また、各トランジスタ３４および ３６のエミッタは接点４０および４１に接続され、トランジスタ３４および３６ のコレクタは端子３０および３２に接続される。代替案として、導線を４２およ び４３にて破断し、各トランジスタ３４および３６のコレクターエミ・ツタ経路 を各導線の４２．４３に挿入してもよい。各供給導線のいずれの点でもトランジ スタ３４および３６の左側へ＋ＶＳおよび−Ｖｓが供給され続ける。一般に、ト ランジスタ３４および３６は、トランジスタＱ９およびＱＩＯのコレクタの結合 点の左側であれば、どの点でトランジスタ３４および３６を導線３９および３９ ′に挿入してもよい。従って、トランジスタＱ９およびＱｌｌのコレクタの電位 、トランジスタＱＩＯおよびＱｌｌのコレクタの電位は常に同一となる。

ツェナーダイオード３８は基準電圧を供給し、各回路内で実規定供給電圧（ａＣ ｔｕａｌ　ｒｅｇｕｌａＬｅｄ　５ｕｐｐｌｙ　ｖｏｌｔａｇｅ　）を確立する 。トランジスタ３４および３６は下流の回路部で必要とされる作動電流を流す。

図４の回路構成によれば、図３のトランジスタ３４．３６の右側の回路部のため の電源接地が固定されていない。装置内での電源電位の正電位および負電位間の 差はツェナーダイオード３８によって制御されるが、回路内の電源ライン上の電 位は電位子Ｖｓおよび−Ｖｓに対して自由に浮動する。従って、外部主要電源は 、それ自体でセンター接地を有し、各回路において接点２５の電位がシステム接 地に対してシフトするように複数の回路に電力を供給する。

内部電源は回路相互間で切り離されているので、各回路における接点２５の電位 は、全ての回路の接点２８力哄通して接続されていても、互いに相対的に変化す ることができる。その結果、従来のバッファのように、そのような回路を複数ま とめて一緒に接続しても、本発明の利点を維持する。

上述の実施例が作動すると、負荷にかかる電圧の波形と信号電圧ｖ１の波形との 同一性が維持される。しかし、負荷を流れる電流の波形を信号電圧の波形と一致 させるのが望ましい場合もある。このような関係を達成するための本発明の実施 例が図５に示される。

図５に示される回路は図２の回路にほぼ対応し、回路の同一部分については説明 しないものとする。図５の回路が図２の回路と相違する点は、負荷６および基準 端子２８間にさらに抵抗器ＲＩ２が介在し、増幅器Ａｔの反転入力への帰還経路 が負荷６および抵抗器Ｒ１２間の接続点４４に接続されることにある。

図５に示される構成の作動において、抵抗器Ｒ１２にかかる電圧はＶｉに追随す る。抵抗器にかかる電圧の位相と、その抵抗器を流れる電流の位相とは常に一致 するので、抵抗ＷＲ１２を流れる電流の波形はＶｉの波形と同一になる。抵抗器 Ｒ１２を負荷６に直列に接続したことで、負荷６を流れる電流は抵抗器Ｒ１２を 流れる電流と同一になる。

抵抗器Ｒ１２の抵抗値は、Ｖｌと負荷６を流れる電流との関係に基づいて選択さ れる。

図３に示される実施例に対応させると、負荷６および抵抗器Ｒ１２は端子２６お よび２８間で直列に接続され、接続点４４は抵抗器Ｒ１を介してトランジスタＱ ３のベースに接続されることになる。

本発明に係る回路は事実上あらゆるタイプの電子システム、例えば、アナログお よびデジタル通信システム、アナログおよびデジタル処理制御システム、ナビゲ ーンヨンンステム、レーダーンステム、医療モニタンステム等に用いることがで きる。通信システムとしては、ラジオおよびテレビジョン信号の放送システム、 オーディオシステム、ビデオシステム、電話ネットワーク、マイクロ波伝送シス テム、通信衛星システム等が挙げられる。上述したいずれのタイプのシステムに おいても、増幅器段もしくはバッファ段を本発明に係る回路の実施例によって構 成することができる。

以上、本発明の特定の実施例を２照して説明したが、本発明思想から逸脱しない 範囲で多くの変形が可能である。添付の請求の範囲は、そのような変形を含むも のであり、それらは本発明の範囲および思想に内包される。

ここに記述した実施例はそれ故、全ての点で例示であってそれに限定するもので なく、発明の範囲は、以上述べた記述よりも寧ろ請求の範囲によって示されるも のであり、従って、その請求の範囲と同等な意味および範囲の全ての変更は、本 発明に含まれるものである。

〉 フロントページの続き （８１）指定国　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。

ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＥ、ＩＴ、ＬＵ、ＭＣ，ＮＬ、ＰＴ、ＳＥ） 、ＣＡ、ＤＥ、ＧＢ、ＪＰ、ＫＲ，ＵＡ （７２）発明者　メイジ　ディピッド　エイアメリカ合衆国　カリフォルニア州 　モレノ　バレー　スウェグルズ　レーン

Claims (21)

【特許請求の範囲】
1. １．２つの端末を備え、インピーダンスを有する負荷に対して、所定の電圧波形 を有する信号を出力する信号源を結合する結合回路であって、信号源と負荷の一 方の端末との間に接続され、信号電圧に対応する電圧を負荷にかける負荷電圧制 御手段と、 負荷に接続され、信号源と関係なく作動し、負荷にかかる電圧および負荷を通る 電流のうち一方に所定の波形を持たせるに十分な負荷電流を形成する負荷電流制 御手段と、 を含む結合回路。
2. ２．請求項１に記載の結合回路において、前記負荷電圧制御手段は、前記信号源 に接続可能な非反転入力と、信号源および負荷の一方の端末に接続可能な出力と を有する高利得演算増幅器とを含む結合回路。
3. ３．請求項１に記載の結合回路において、前記負荷電圧制御手段および前記負荷 電流制御手段は２つの導線を有し、各導線は、導線間に所定の電圧が生じるよう に電位を供給し、前記負荷電流制御手段は、制御可能なインピーダンスを備えた 電流経路を有する電流制御素子の第１のペアを含み、前記電流経路は、負荷の他 の端末に接続可能な接点にて共通して法続されたうえで、前記２つの導線間に直 列に接続される結合回路。
4. ４．請求項３に記載の結合回路において、前記電流制御素子の第１のペアは、互 いに相補的なトランジスタである結合回路。
5. ５．請求項４に記載の結合回路において、前記負荷電圧制御手段は、各々が、制 御可能なインピーダンスを有する電流経路を持つ相補トランジスタの第２のペア を備えた出力段を含み、前記第２のペアの電流経路は、負荷の前記一方の端末に 接続可能な接点にて共通して接続されたうえで、前記２つの導線間に直列に接続 される結合回路。
6. ６．請求項３に記載の結合回路において、前記作動電源手段は、接地に対して逆 極性の電位を供給する２つの出力接続点を有する作動電圧源と、前記導線を接地 から隔絶すべく前記出力接続点を前記導線に結合する隔絶手段とを含む結合回路 。
7. ７．２つの端末を備え、インピーダンスを有する負荷に対して、所定の電圧波形 を有する信号を出力する信号源を結合する結合方法であって、信号電圧に対応す る電圧を負荷にかけるために信号源を負荷に結合する工程と、信号源から出力さ れた信号に関係なく負荷電流を制御し、負荷にかかる電圧および負荷を通る電流 のうち一方に所定の波形を持たせる工程と、を含む結合方法。
8. ８．無効分ｇ（ｓ）を持った周波数領域伝達関数を備えた負荷に対して電圧源を 結合する増幅器回路であって、無効分ｆ（ｓ）を持った周波数領域伝達関数を備 えた結合手段と、電圧源および負荷間に前記結合手段を接続する第１接続手段と 、無効分ｒ（ｓ）を持った周波数領域伝達関数を備えた補償手段と、電圧源およ び負荷に前記補償手段を接続する第２接続手段とを含み、ｒ（ｓ）は、少なくと も−［ｆ（Ｓ）＋ｇ（Ｓ）］に実質的に等しい増幅器回路。
9. ９．請求項８に記載の増幅器回路において、前記電圧源は第１および第２出力端 子を有し、前記負荷は第１および第２端末を有し、前記結合手段は、第１および 第２入力と、出力と、前記第１および第２入力の電位差に比例する電圧を前記出 力から発生する手段とを有する差動増幅手段を含み、前記第１入力は前記第１接 続手段に接続されて前記電圧源の第１出力端子に接続され、前記出力は前記第１ 接続手段に接続されて前記負荷の第１端末に接続され、前記第２入力は前記出力 に接続され、前記補償手段は、少なくとも１つの入力と、出力と、前記入力およ び出力間で高電圧利得を得る手段とを備える第２増幅手段を含み、前記第２増幅 手段の出力は前記第２接続手段に接続されて、信号源の第２出力端子および負荷 の第２端末に接続される増幅器回路。
10. １０．請求項９に記載の増幅器回路において、前記差動増幅手段は、前記第１入 力を構成する非反転入力と、前記第２入力を構成する反転入力とを有する高利得 演算増幅器である増幅器回路。
11. １１．請求項１０に記載の増幅器回路において、前記演算増幅器の非反転入力に 接続された第１出力端子と、前記第２増幅手段の出力に接続された第２出力端子 とを備える電圧源と、前記各増幅手段の出力にそれぞれ接続された第１および第 ２端末を有する負荷インピーダンスとが結合された増幅器回路。
12. １２．請求項９に記載の増幅器回路において、前記結合手段は、前記演算増幅器 の出力および反転入力間に直列に接続された第１抵抗器と、前記演算増幅器の反 転入力および前記第２増幅手段の出力間に直列に接続された第２抵抗器とを含み 、前記演算増幅器の有効利得は、前記第１および第２抵抗器の抵抗値の和と前記 第２抵抗器の抵抗値との比によって決定される増幅器回路。
13. １３．請求項９に記載の増幅器回路において、前記増幅手段を収容するハウジン グと、このハウジングから突出する第１および第２入力端子と、ハウジングから 突出する第１および第２出力端子とを備え、前記第１入力端子は前記作動増幅手 段の一方の入力に接続され、前記第２入力端子は前記第２増幅手段の出力に接続 され、前記第１および第２出力端子は、対応する増幅手段の出力に接続される増 幅器回路。
14. １４．請求項９に記載の増幅器回路において、前記各増幅手段は作動帯域幅を有 し、前記第２増幅手段の作動帯域幅は、少なくとも前記差動増幅手段の作動帯域 幅と同一の大きさである増幅器回路。
15. １５．周波数領域伝達関数ｇ（ｓ）を有する負荷に電圧源を結合する増幅器回路 であって、周波数領域伝達関数ｆ（ｓ）を備える結合手段と、電圧源および負荷 間に前記結合手段を接続する第１接続手段と、周波数領域伝達関数ｒ（ｓ）を備 える補償手段と、電圧源および負荷に前記補償手段を接続する第２接続手段とを 含み、前記電圧源は第１および第２出力端子を有し、前記負荷は第１および第２ 端末を有し、前記結合手段は、第１および第２入力と、出力と、前記第１および 第２入力の電位差に比例する電圧を前記出力から発生する手段とを有する差動増 幅手段を備え、前記第１入力は前記第１接続手段に接続されて前記電圧源の第１ 出力端子に接続され、前記出力は前記第１接続手段に接続されて前記負荷の第１ 端末に接続され、前記第２入力は前記出力に接続され、前記補償手段は、少なく とも１つの入力と、出力と、前記入力および出力間で高電圧利得を確立する手段 とを有する第２増幅手段を備え、前記第２増幅手段の出力は前記第２接続手段に 接続されて電圧源の第２出力端子および負荷の第２端末に接続され、前記第２増 幅手段の入力は、回路接続によって前記第２増幅手段の出力に接続され、この回 路接続は、前記第２増幅手段の入力における電位をその出力における電位に等し い値に維持する増幅器回路。
16. １６．請求項１５に記載の増幅器回路において、前記差動増幅手段は、前記第１ 入力を構成する非反転入力と、前記第２入力を構成する反転入力とを有する高利 得演算増幅器である増幅器回路。
17. １７．請求項１６に記載の増幅器回路において、前記演算増幅器の非反転入力に 接続された第１出力端子と、前記第２増幅手段の出力に接続された第２出力端子 とを備える電圧源と、前記各増幅手段の出力にそれぞれ接続された第１および第 ２端末を有する負荷インピーダンスとが結合された増幅器回路。
18. １８．請求項１６に記載の増幅器回路において、前記結合手段は、前記演算増幅 器の出力および反転入力間に直列に接続された第１抵抗器と、前記演算増幅器の 反転入力および前記第２増幅手段の出力間に直列に接続された第２抵抗器とを含 み、前記演算増幅器の有効利得は、前記第１および第２抵抗器の抵抗値の和と前 記第２抵抗器の抵抗値との比によって決定される増幅器回路。
19. １９．請求項１５に記載の増幅器回路において、前記増幅手段を収容するハウジ ングと、このハウジングから突出する第１および第２入力端子と、ハウジングか ら突出する第１および第２出力端子とを備え、前記第１入力端子は前記作動増幅 手段の一方の入力に接続され、前記第２入力端子は前記第２増幅手段の出力に接 続され、前記第１および第２出力端子は、対応する増幅手段の出力に接続される 増幅器回路。
20. ２０．請求項１５に記載の増幅器回路において、前記各増幅手段は作動帯域幅を 有し、前記第２増幅手段の作動帯域幅は、少なくとも前記差動増幅手段の作動帯 域幅と同一の大きさである増幅器回路。
21. ２１．請求項１５に記載の増幅器回路において、前記第２増幅手段の入力は前記 第２接続手段に接続され、前記第２増幅手段の入力は、電圧源の第２出力端子と 同一電位に維持される増幅器回路。