JPH07501917A - 地域的に分散配置され物理的リンクにより接続された複数のユニットを含むユニバーサル・スイッチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 地域的に分散配置され物理的リンクにより接続された複数のユニットを含むユニ バーサル・スイッチ 技術分野 本発明は、システム内において局所的に分散配置され、カリ物理的リンクにより 相互に接続された複数のユニッ１−間の接続を確立するための高速動作スイッチ に関する。スイッチコアと呼ばれるこれらのユニットの１つは、回路交換接続を 確立するための公知の回路スイッチを含む。この回路スイッチは、入来ボートと 、送出ボートと、該スイッチを経ての回路交換接続の経路の確立においていずれ の入来ボートかいずれの送出ボートに接続されるへきかを定める制御メモリとを 含む。前記回路スイッチは、ＴＳ形（時間空間形）のものであり、上記スイッチ コアに接続されたリンクと同数の制御メモリを含む。上記回路スイッチはまた、 １つの接続の入ボー１−を同し接続の出ボー（・に接続するために用いられるス イッチメモリをも含む。存在するスイッチメモリの数は、リンク数の二乗に等し い。

本発明のスイッチは、ディノタル交さ接続器としても用いられうる。

背景技術 １つの公知の電気通信ネットワークの場合には、端末ユニソｌ−は、上記スイッ チに多数のリンクによって接続されている。加入者線、音質符号受信回路、リン グ発生器なとのようないろいろな手段か、端末ユニットに接続されている。地域 プロセッサかいくつかの端末ユニットを監視し、該プロセッサは別々の信号線を 経て該ユニットに接続されている。池の地域プロセッサは、他の端末ユニッ］・ を監視し、該プロセッサは別々の信号線を経てこれらのユニットに接続されてい る。

このようにして、前記システムはいくつかの地域プロセッサを含み、それらは端 末ユニットの活動を監視する。地域プロセッサは、信号母線により主中央プロセ ッサに接続され、主中央プロセッサは電気通信ネットワークを制御し、かつ、さ らに該中央プロセッサのメモリ内に記憶されている加入者番号リストに基き、前 記スイッチを経由する接続の確立を制御する。２人の加入者の間に接続か確立さ れるへき時には、ライン・ノグナリングは、前述の信号ライン、別名信号リンク を経て行われ、一方、情報、すなオ）ち通話接続の場合の通話、２つのコンピュ ータか互いに通信する時のディジタルデータの送信と言ったｔｉ￥報の実際の伝 送は、それぞれの端末ユニノｌ−から」二足スイッチへ入るリンクを経て行われ る。

おのおのの端末ユニットは、該端末ユニットに接続された装置または手段の活動 を監視するローカルブロセノザを有する。端末ユニット内の１つの装置か、−Ｆ 記スイッチを通して他の１つの端末ユニット内の装置に対し接続を確立しようと する時には、ローカルプロセッサは、その地域プロセッサへ接続の要求を送信し 、該地域プロセッサはその要求をさらに中央プロセッサへ送信し、該中央プロセ ッサは番号分析を行って、前記スイッチ内の空の多重位置を上記２つの装置に割 り当てる。

この公知の電気通信システムの１つの欠へは、ラインの終端回路の下流に、利潤 の信号リンクか要求されることである。この信号リンクのほかに、該信号リンク 」二の信号送信のだめの通信装置もまた要求される。該信号リンクは、それ自身 か高価であり、別々の保守を必要とする。１ｎ報を伝送するそれのリンクはまた 、そ第１自身の通信装置をもたなくてはならず、また個々の保守か要求される。

上記２つの情報伝送ンステｊ、およびライン・ノグナリング通信システムは、そ れらが−緒に機能するように適応されなくてはならない。

公知の回路スイッチを用いる時、それか接続を確立し、また解放すなわち終了す るためには比較的に長い時間を要する。例をあげれば、接続を確立するために要 する時間と、その接続を終了するために要する時間とは、おのおの１０ミリ秒の す一ダーであるということかできる。これは、少量の情報のみか回路交換接続を 経て伝送される時には不利である。接続か２つのプロセッサ間に確立される時、 一方のプロセッサか他方のプロセッサへ単に確認信号を送ることのみを目的とす るときは、接続を設定するため、また接続を終了するために要する時間は、接続 データの段階、すなわち一方のプロセッサから他方のプロセッサへ情報を送信す るに要する時間に比し相対的に長くなる。

公知のスイッチのもう１つの欠点は、それに対して接続されている装置および端 末ユニノ１−は、該端末ユニノ１−の広範囲の修正を行わなくては変更すること かてきない固定された帯域幅を割当てられている°ことである。

発明の開示 本発明の１つの目的は、情報の送信に用いられるものと同し信号用リンクを用い る、プログラム制御ディジタルスイッチを提供することである。

本発明のもう１つの目的は、所定帯域幅を割当てられたユニットが、該所定帯域 幅と異なる新しい帯域幅を容易に割当てることかできるような、序文において説 明された種類のスイッチを提供することである。それにより、帯域幅か該ユニッ トの帯域幅要求に適応されうるようにする。

本発明のもう１つの目的は、回路交換接続を確立するのに要する時間および該接 続を解除するのに要する時間か極めて短く、１３マイクロ秒以下のオーダーであ る、高速に動作するプログラム制御のディジタル・ユニスイッチ（ユニバーサル ・スイッチ）を提供することである。

本発明のさらにもう１つの目的は、２種類のタイムスロット、すなわぢデータタ イムスロットおよび制御タイムスロットを有するスイッチを提供することである 。制御タイムスロットは、スイッチ内のパケット交換ネットワーク内において伝 送され、なかんずく回路交換接続の確立および解除を行わせるために用いられ、 他方、データタイムスロットは、回路交換接続を介して情報を伝送するのに用い られる。

本発明のさらにもう１つの目的は、それぞれのリンク上のタイムスロットの流れ を、関連するタイムスロットのタイプに対応する互いに異なる方法て多重化する ための、詳しくいえは、データタイムスロットはフレーム毎に多重化され、他方 制御タイムスロソＩ・はパケッ１〜毎に多重化されるように多重化するための、 多数の多重化装置を含むスイッチを提供することである。

本発明のもう１つの目的は、おのおのの分散配置されたユニットかスイッチ自身 に対し機能または動作することかできるようにするようなスイッチを提供するこ とである。

本発明のもう１つの目的は、スイッチに接続されたユニットか、該スイッチに接 続された２つの別の端末ユニット間の接続を確立しつるような前述の種類のスイ ッチを提供することである。

本発明のもう１つの目的は、リンクに接続されたおのおののユニッ）へは、少な くとも１つの制御タイムスロツ１−か割当てられるようなスイッチを提供するこ とである。これにより、おのおののユニットか、スイッチを始動するとき、すな わち該スイッチに電力を印加するどき、パケット交換ネットワーク内で、上記制 御タイムスロットにより形成される制御チャネルによって送られる指令に直接応 答して回路スイッチを運用することを可能ならしめる。

本発明のもう１つの目的は、所定帯域幅と、それと共にフレーム毎に所定数の制 御タイムスロットおよびデータタイムスロットとが割当てられたユニットか、ス イッチの動作中に、シグナリングの目的に用いられる帯域幅と、情報伝送のため に用いられる帯域幅との間の比率を連続的に変えることかできるような上述の種 類のスイッチを提供することである。本発明によれば、これは、フレーム毎の所 定数のタイムスロット内のデータタイムスロット及び制御タイムスロットの分布 を変化させることによって実現される。

本発明のもう１つの目的は、ユニットにより自由に処理可能なタイムスロットの タイプを変更するように、すなオ）ち、制御タイムスロットからデータタイムス ロットへ、またデータタイムスロットから制御タイムスロットへと、それぞれ変 更させうるような手段を提供することである。

本発明のもう１つの目的は、おのおののタイムスロットか、その識別、例えばそ れか制御タイムスロットであるか、またはデータタイムスロットであるかを示す 情報を携行するように、リンク上のタイムスロットにタイプマークが付けられう るようにする上述の種類のスイッチを提供することである。

本発明のもう１つの目的は、タイムスロットか任意の専属タイプのものであるこ とを可能にするように、リンク］二のタイムスロノ１−にタイプマークか付けら れうるようにする上述の種類のスイッチを提供することである。

本発明はまた、タイムスロットか識別情報を携行せず、その代わりに、タイムス ロットの識別は、リンク上のタイムスロットの送受信を行う手段と協働する割当 メモリ内に記憶される上述の種類のスイッチに関する。

本発明のこれらの特徴は後記の請求の範囲に記載されている。

図面の簡単な説明 以下、本発明を、添付図面に示されているいくつかの実施例に関して詳述する。

添付図面において、 第１図は、シグナリングの目的のために別々の信号リンクを用いている公知の電 気通信ネットワークを示す概略ブロック図であり、第２図は、全てのリンクか、 シグナリングとメツセージの送信との双方のために用いられる本発明のスイッチ の概略ブロック図てあ頃第３Δ図は、いくつかのピッ１−を含むデータタイムス ロットを示し、第３Ｂ図は、おのおのが所定数のタイムスロットを含む多数のフ レームであって、リンク上を１つのユニットから他の１つのユニットへと循環的 に送信される」１記フレームを示し、 第３Ｃ図は、おのおのか相次ぐフレームから抽出され、おのおのか相次ぐフレー ム内の１つの同一の位置を示している多数のデータタイムスロットから成るメソ セージを示し、 第３Ｄ図は、１つのユニットから他の１つのユニットへ送信される制御パケット メツセージを示し、 第４Ａ図から第４Ｃ図までは、パケットスイッチにおいて用いられるいろいろな フラグ用のビットパターンを示し、 第４Ｄ図および第４Ｅ図は、タイプマークか付けられた制御タイムスロッ１−お よびタイプマークか付けられたデータベースロソ１〜を示し、第４Ｆ図および第 ４Ｇ図は、それぞれのタイムスロットのタイプマークか、該タイムスロノｌ〜を 伝送するリンクのおのおのの側に配置された循環的に走査されるメモリ内に記憶 されているような、マークを付けられていない制御タイムスロットおよびマーク を付けられていないデータタイムスロットをそれぞれ示し、第５図は、制御チャ ネルを経て送信される指令を用いることにより、回路交換接続かとのようにして 確立さオ］、かつ、解除されるかを示す時間図であり、第６図は、本発明による バケン）・スイッチおよび回路スイッチの組合せの概略論理ブロック図であり、 第７図は、第６図に示されたスイッチの詳細な論理ブロック図であり、第８図は 、本発明による分散配置されたバケットスイッチ内における、スイッチコア、ス イッチ端末ユニノ１〜、および端末接続ユニットの端Ｔ−溝構造示し、第９図は 、タイムスロットのタイプマーキングが循環的に走査される割当メモリにおいて 行われるようなスイッチコアに向かう内向き方向へのタイ１、スロットを多重化 するための多重化装置の第１実施例のブロック構造図であり、第１０図は、タイ ムスロノ１へのタイプマーキングか循環的に走査される割当メモリにおいて行わ れるようなスイッチコアから外向き方向へのタイムスロｙ　Ｉ・を多重分離する ための多重化装置の第１実施例のブロック構造図であり、第１１図は、スイッチ の展開方向および集中方向の双方におけるリンクの送信端および受信端における 割当メモリを示す概略ブロック図であり、第１２図は、タイムスロット自体かそ れら自身のタイプマークを携行するスイッチコアに向かう内向き方向へのタイム スロツＩ・を多重化するための多重化装置の第２実施例のブロック構造図であり 、第１３図は、自分自身のタイプマークを携行するタイムスロットのタイプマー キングを変更するための装置の概略ブロック図であり、第１４図は、少なくとも １つの制御タイムスロットをユニットに割当てるための装置の概略ブロック図で あり、 第１５図は、スイッチコア内においてタイムスロットを処理するための装置の概 略ブロック図である。

詳細な説明 第１図は、端末３．５かそれぞれリンク７および９を経て接続されているスイッ チＩを含む公知の電気通信ネットワークを示す概略ブロック図である。上記各端 末は、標準の電話、データ端末、汗質変換回路なとのようなそれに接続された多 数の装置を有する。接続されたそれぞれの装置の動作は、端末３のローカルプロ セッサ１１によって監視される。端末５には、対応するローカルプロセッサＩ３ か備えられている。

地域プロセッサ１５．１７、Ｉ９は、信号リンク２１．２３．２５を経て、端末 ３．５およびスイッチｌに接続されており、それぞれ端末３．５およびスイッチ ｌの動作を監視する。地域プロセッサ１５．１７．１９は、信号母線２７に接続 されており、信号母線２７には中央プロセッサ２９も接続されている。中央プロ セッサ２９は、システムに接続された加入者用数値テーブルなとを含むデータベ ース３１を有する。加入者Ａか加入者Ｂに接触しようとする時は、加入者Ａは電 話受話器を取上げて発信音を聞き、その後加入者Ａは加入者Ｂの電話番号をダイ ヤルする。Ａの操作はローカルプロセッサｌ】によって監視され、ローカルプロ セッサ１１は地域プロセッサ１５へＡか彼の受話器を取上げたことを知らせる。

これに続いて、前記番号のダイヤリング、番号分析、スイッチ１を経ての経路の 保持、および加入者Ｂへの呼出音の送信か行われる。加入者Ｂか電話受話器を取 り上げると、スイッチｌを経由して加入者Ａと加入者Ｂとの間に回路交換接続か 確立され、当事者は話を始める。当事者の一方か電話受話器を原位置に戻すと、 この操作は対応するローカルプロセッサによって検出され、該ローカルプロセッ サは地域プロセッサへ前記電話受話器か原位置へ戻されたことを知らせる。引き 続いて、地域プロセッサは、中央プロセッサ２９へ前記電話受話器か原位置へ戻 されたことを知らせ、中央ブロセソザは接続の解除を命する。

この公知の電気通信システムの１つの欠点は、送信のために別々の信号リンク２ １．２３．２５．２７か必要であること、およびメツセージの伝送が別々のリン ク７および９上で行われることである。そのような信号線か示す欠点については 、すてに前述した。

公知の電気通信システムの他の１つの欠点は、例えば端末ユニット３または５の ような接続された装置か、スイッチＩを直接運用しえず、従って、該スイッチの 全ての運用か中央プロセッサ２９を経て間接的に行われなくてはならないことで ある。これに伴う欠点は、ＡとＢとの間の接続を確立するのに長時間を要するこ とである。

第２図は、本発明によるスイッチ３３を［３的に示し、またこのスイッチかとの ようにして電気通信ネソｈワーク内に組込まれつるかを示す。第１図および第２ 図の互いに対応する成分は、同し参照符号によって識別される。プロセッサ２９ と同様の、データベース３Ｉと協働する中央ブロセソザ３５は、端末３または５ かスイッチ３３に接続されているのと同様に、リンク３７を経由してスイッチ３ ３に直接接続される。スイッチ３３は、組合わされた回路スイッチおよび分散配 置されたパケットスイッチとして構成されている。その回路スイッチは、互いに 通信するユニット間に回路交換接続を確立するが、データパケットスイッチは、 前述の諸ユニット、すなわちスイッチ３３、端末３．５、および中央プロセッサ ３５を含む諸ノートを有するパケット交換ネットワーク内に分散配置されている 。

各端末ユニットは、中央プロセッサを経由する必要なく、直接パケット交換ネッ トワークを経てスイッチ３３を運用しつる。

パケット交換とは、ア１ルス指定されたパケットかパケット交換ネｙ　ｌ・ワー ク内へ送られること、かつ、そのアドレスは、上記交換ネットワークの経路選択 ノート内において読取られることを意味する。これらの経路選択ノードは、ネッ トワークが、全てのパケットか送られる宛先である１つの中央経路選択点を有す る場合とは反対に、ネノ）ヘワーク内に散在されている。本発明によるスイッチ のアドレス指定構成は、我々の出願のＷＯ−Ａ−９２１０５６４８において説明 されている構成てあり、接続の設立および解除に要する時間を短縮することを助 ける。

回路交換接続の設立および解除に要するこの短い時間はまた、以下に説明される 他の因子によっても影響され、それらの他の因子は、スイッチ３３によって、該 スイッチに接続されたさまさまなユニノ１−に対して割り当てられた帯域幅と関 連している。スイッチを高速動作スイッチとするもう１つの要因は、送信ユニッ トをして、そのデータ帯域幅要求の全体を、ただ１つの指令のみに応答して割（ ＝ｊけることかできるようにすることにある。該帯域幅を、スイッチに向けられ たただ１つの指令のみによって拡大するこの可能性は、われわれのスウェーデン 国特許出願第４６１　３］０号に説明されている。

タイムスロットバケソ）・ 組合わされた本発明のスイッチの構成および使用法を説明する前に、第３Ａ図か ら第３Ｄ図まで、および第４Ａ図から第４Ｇ図までを参照して、タイムスロット およびパケ・ノド交換に関する基本原理をまず説明する。

第３Ａ図は、１つのデータタイムスロツ１〜ＤＴＳを示し、それは、図示の場合 には、ＢＯｌＢｌ、　、　、Ｂ８という番号を付された９個のヒントから構成さ れているか、本発明はこの例に制限されるものではないことを理解ずへきである 。

１つの電気信号は各ヒツトに対１．しシており、該信号は高または低論理レヘル を取りうる。ピノｌ−Ｂ　Ｏか時間的に最初に送信され、次にピットＢｌか送信 され、以下問準となる。

メツセージか加入者Ａから加入者Ｂへとのようにして送信されるかを説明するた めに、以下の説明においては、第３タイムスロットが加入者Ａの電話に関連して いるものと仮定する。おのおのか、残余の電話（図示されていない）のそれぞれ の１つに関連しており、かつ、端末ユニット３に接続されている多数ののタイム スロットは、時間的順序に従って次々に送られる。例えば、もし８人の加入者か 端末ユニット３に接続されていれば、おのおのの加入者はそれぞれのデータタイ ムスロットを割当てられる。ローカルプロセッサ１１にもタイムスロットが割当 てられる。従って、合計９つのタイムスロットか端末３から送信される。他の諸 端末（第２図には示されていない）からのタイムスロットは、後に詳述されるよ うにして図示されている端末３からのタイムスロットと共に多重化され、１つの 同一のリンク７上を送信される。第３Ｂ図においては、リンク７上を２５６０の タイムスロットか順次送信されるものと仮定する。これらのタイムスロットはフ レームに編成され、各フレームは、フレームロッキングワードＲによって区切ら れている。これらのフレームもまた、時間的順序に従って前記リンク上を次々に 送られる。ｌフレーム内のタイムスロット間の相互の順序は、フレーム毎に保持 される。このようにして、フレームの流れは１つの同一のリンク上を送信され、 各フレームはいくつかのタイムスロソｌ−から成る。このビット流は、第３Ｂ図 に示されている。第３タイムスロツトは、水平ハツチングによって示されている 。

もし送信されるべきメツセージか、例えば、３１オクテツトの長さを有するとす れば、そのメツセージを送信するのには３１タイムスロットを必要とする。もし Ａか毎フレーム１タイムスロットのみを自由に使用しうる場合は、そのメツセー ジを送信するのに要する時間は、３１フレームを送信するのに要する時間と等し い長さになる。第３Ｃ図は、第３Ｂ図に示されているフレーム流から抽出された タイムスロット３を含むメツセージを示す。

フレーム内の所定位置を有するタイムスロットは、論理的には送信装置へのチャ ネルであると理解できる。本発明の実施例においては、ｌフレームは１２５マイ クロ秒に対応する。このフレームは、いくつかのタイムスロットに分割される。

これらのタイムスロットは、個々の仮想チャネルとして扱われうる。タイムスロ ットは、組み合わされて大きい帯域幅の仮想チャネルを形成することかできる。

組合わされるタイムスロットか多くなれば、個々の仮想チャネルの帯域幅は大き くなる。

同様にして、１ノーケンスのフレーム内の第３位置のタイムスロットは、それに よって加入者Ａか送信を行いつるチャネルを形成するといえる。同様にして、加 入者Ｂは、他の１つのタイｊ、スロフト、例えばフレーム内の第９タイムスロ・ ノドを割当てられうる。八からＢヘスイッチ３３を経由して情報を送信するため には、第３タイムスロットの内容を、第９タイムスロ月−内ヘコピーする必要か ある。これは、スイッチ３３の回路交換部分において公知のやり方で行われる。

該スイッチの回路交換部分は、通常のＴＳスイッチとして機能する。ｒ？ｒＬ気 通信電話ネツｌ−ワーク２（Ｔｅｌｅｃｏｍｍｕｎｊｃａｔｊｏｎ　Ｔｅｌｅｐ ｈｏｎｅＮｅｔｗｏｒｋ　２１Ｎエリクソン（Ｅｒ　１ｃｓｓｏｎ）　、テレヴ エルケ・ノド・アンド・スチューデントリテラトウル（Ｔｅｌｅｖｅｒｋｅｔ　 ａｎｄＳｔｕｄｅｎｔｌｉｔｔｅｒａｔｕｒ）、１９８７年、の第９章「デイジ タルスイッチングシステム（Ｄｉｇｉｔａｌ　Ｓｗｉｔｃｌｌｉｎｇ　Ｓｙｓｔ ｅｍｓ）Ｊと比較されたい。

本発明によれは、リンク７上のタイムスロットは、２つの異なる種類のタイムス ロット、すなわちデータタイムスロットおよび制御タイムスロットとすることか てきる。データタイムスロノｔ・は、第３Ａ図から第３Ｃ図までに例示された実 施例に示されている。メツセージはフレーム毎に方向つけられており、それは、 メツセージかオクチン）・をなして送信されることを意味し、図示の場合は毎フ レーム１オクテツトになっている。

制御タイムスロットによって形成されるパケットを、今後制御パケットと呼ぶ。

パケット交換ネットワーク内の全てのメツセージは、制御タイムスロツトにより 送信される。制圓タイムスロノ１〜は、フレーム内に時間的に分散されて送信さ れつる。全ての制御パケットメツセージは、論理的に一緒に保持されつつ送信さ れ、これは異なる制圓パケノ１〜からの制御タイムスロツ１−は互いにインタリ ーブされて送信されることはないことを意味する。従って、制御パケツトはノく ケ・ソト志向形のものである。これらのパケットは、フレーム志向形式でパケッ ト交換ネットワーク内を送信されることはない。これは、パケットメツセージ内 の制御タイムスロットは、フレームに割当てられた制御タイムスロットの中から 選択された所定のタイムスロットによって送信されるものではないことを意味す る。

データチャネル上を送信される情報は、データタイムスロットによって送信され る。データチャネル上のパケットメツセージは、フレーム志向で送信され、これ は、データタイムスロットは、フレームに割当てられたデータタイムスロットの 中から選択された所定のタイムスロットによって送信されることを意味する。

異なったパケットメツセージか、時間的に互いにインタリーブされて送信されう る。前述のように、装置またはユニッ１−には多くのタイムスロット、すなわち いくつかのデータチャネルか割当てられうる。データチャネルの帯域幅は拡大、 すなわち増加させつるので、データ接続の容量はかなり増加させることができ、 それにより、データ送信時間の短縮に貢献する。接続の容量の尺度は、その接続 を構成するチャネルの数である。

第３Ｄ図は、スイッチのパケット交換ネットワーク内を送信される制御パケット メツセージを示す。このパケット交換ネットワークの構成を以下に詳述する。

制御パケットは、このネットワーク内をパケット志向て送信される。このことは 、スイッチ内のユニソ１へかリンクを経由して、制御パケットを送信しようとす るか、または制御パケットを受信しようとする時は直ちに、その制御パケット内 の全ての制御タイムスロットか、１つの同一のフレーム内のｌビットずつ、それ らの制御パケットの送信先のユニットへ、その制御パケットの全体が送信されて しまうまで送られることを意味する。制御パケットは、開始フラグと、終了フラ グと、アｌ−レスフィールドと、情報フィールドと、宛先フラグと、出所フラグ と、情報フラグとを含む。これかとのようにして行われるかは、パケットスイッ チ内に含まれているパケット処理装置内において行われる多重化に関連して後述 される。

帯域幅 おのおののフレームか２５６０オクテツトから成り、完全なフレームを送るのに １２５マイクロ秒を要するものと仮定する。従って、もし送信端末に対し、毎フ レーム１つのタイムスロットか割当てられ、送信されるメツセージが４文字の長 さを有すれば、そのメツセージを送信するのに５００マイクロ秒を要する。その 代わりに、もし送信端末に対し、毎フレーム２つのタイムスロットか割当てられ ていれば、各フレーム当り２文字か送信されうるので、その端末は、同一のメツ セージを送信するのに２５０マイクロ秒しか要しない。その代わりに、もし送信 端末に対し、毎フレーム４つのタイムスロットか割当てられていれは、その端末 は、そのメツセージを送信するのに１２５マイクロ秒しか要しない。この簡単な 議論から、送信端末に割当てられるタイムスロットか多くなるほと、ユニソｌ− が自由に使用できる帯域幅力吠きくなり、そのユニットはメツセージをより高速 で送信しうるようになることかわかる。

第４Ａ図、第４Ｂ図、および第４Ｃ図は、本発明によるスイッチ内のパケット交 換ネットワークにおいて用いられるフラグの特性ピッ］・パターンを示す。第」 Ａ図は、宛先フラグ、情報フラグ、出所フラグ、終了フラグ、および放送送信フ ラグの特性ビットパターンを示す。第４Ｂ図は、空フラグ、すなわちユニソ１− か送るべき情報をもたないことを示すために含まれているフラグを示す。第４Ｃ 図は、異なった流れ制御フラグ、すなわち送信および受信ユニ・肩・間における 制御パケットの流れを制御するためのフラグを示す。このような流れ制御フラグ は慣用のものであるので、詳述しない。ＡＣＣは制御指令を受信したという受取 通知を表わし、ＨＬＤは保持を表わし、ＲＴＳは送信要求を表し、ＮＡＣは受理 されなかったこと、すなわち何かか受信されたか意味か曖昧であること、すなわ ち否定的な受取通知を表す。パケットスイッチ内に存在する制御タイムスロット は、異なった使用範囲を有する。前述のように、制御タイムスロットは、回路ス イッチの運用に関連して用いられるし、また、それらは、本発明のスイッチか用 いられるネットワーク内に含まれたリンクを形成するためにも用いられる。制御 タイムスロツＩ・は、また、接続されたユニットに対し帯域幅を動的に割り当て るために用いられる。制御タイムスロツ１へは、また、前記スイッチを操作し、 かつ、保持するためにも用いられ、例えば、エラー信号を送信するためにも用い られる。

制御タイムスロットはまな、スイッチに接続された諸ユニットを識別するために も用いられる。制御タイムスロットはまた、スイッチに接続された諸ユニットを 構成するためにも用いられる。最後に、制御タイムスロソ１へは、また、局所的 に、単一リンク上において、該リンク上を送信されるパケットの流れを制御する ためにも用いられる。

以下に述へる本発明のスイッチ内に含まれ、分散配置されたパケットスイッチは 、集中点および展開点を有する。入来リンクから着信する諸信号は、単一送出、 　リンクへの集中点において多重化され、一方展開点においてはその逆か起こる 。

すなわち単一の入来リンクから着信する諸信号は多重分離されて、いくつかの送 出リンクに分散配置される。スイッチの最も近くに位置する諸リンクは該リンク 上で高ビット速度を有し、他方スイッチから最も遠くに位置する諸リンクは低い リンクピノ１へ速度を有するように、諸リンクを異なる速度のクラスに分類する ことは経済的に有利である。中間の諸リンクは、最高ビット速度より低いか最低 ビット速度より高い第３ビツト速度を有する。

本発明の１実施例においては、諸リンクは、以下の標準化された速度クラスに分 類される。８ｋＨｚのフレーム周波数は、全ての速度クラスに適用される。

速度クラス　ＵＳ　Ｉ　２　ＵＳ　Ｉ　３　ＵＳ　＋　４線速度　Ｍｂ／ｓ　８ ．１９２　６１．４４　１８４．３２輸送速度　Ｍｂ／ｓ　７．２３２　４９． １５２　１６３．８４タイムスロツト／フレーム　１１３　７６８　２．５６０ 線速度とは、リンクビット速度を意味する。いくつかの速度クラスを用いる理由 は、適度の量の情報のみか送信される時には、低速度リンクを用いる方か経済的 であるからである。適度の情報量か意味するものの例としては、標準的電話に対 する線路のポートか、８チヤネルと１つのローカルプロセッサとを有することが 挙げられる。そこで、この装置は、９ｘ６４ｋｂ／５＝５７６ｋｂ／ｓを要求す るが、他方中央プロセッサ２９は、スイッチへのシダナリングのために１３Ｍｂ ／ｓまでを要求しうる。

第４Ｄ図および第４Ｅ図は、それぞれ速度クラスＵＳＩ４に対する制御タイムス ロットおよびデータタイムスロットを示し、そこては、本発明により、タイムス ロットは、該タイムスロノｌ−かデータタイムスロットであるか、あるいは制御 タイムスロットであるかを識別するためのマーカヒソ１−を備えている。これら のマーカビットは、斜線をイ・ｊして示されている。第４Ｆ図および第４Ｇ図は 、それぞれマーカヒツトか用いられていない１ｌｌｔ卸タイムスロツｌ〜および データタイムス以下の簡単化された説明は、第２図に関する。ここで、唯一の目 的は、Ａか発呼者であり、Ｂか被呼者である２人の当事者ＡおよびＢの間に電話 接続を確立する時の、回路交換接続とパケット交換接続との間の相互作用を説明 することである。リンク７および９は、ＵＳ＋２、ＵＳ＋３、またはＵＳ＋４の 帯域幅を有し、その中６４ｋｂ／ｓのみか電話の呼のために用いられる。電話の 呼は、満足な通話品質を得るために、フレーム当りｌタイムスロットのみを必要 とする。加入者Ａか加入者Ｂを呼出そうとする時、加入者Ａｌｔ電話受話器を取 り−１−げる。電話受話器を取り上げる行為はローカルプロセッサ１１によって 検出され、ローカルプロセッサ１１は、制御チャネルの助けにより中央プロセッ サ３５との最初の回路交換接続を設立する。回路交換接続とは、データタイムス ロソｔ□か伝送される仮想チャネルを意味する。１１１１人者八か電へ受話器を 取上げた旨の情報は、前記最初の回路交換接続により送信される。中央プロセッ サ３５は、その時加入者へか発信音を受信できることを保証する。従って、その 時中央プロセッサ３５は、１−−ン受信磯３９を加入ｆｊＡヘスイッチする。１ ・−ン受ｆｉｔ（１３９は、ユニット３．５．３５と同様にスイッチ３３に結合 されている。この）〜−ン受信磯３９は、中央プロセッサ３５か、制御チャネル を経由して、加入者Ａとトーン受信機３９との間に第２回路交換接続の確立を命 する指令を送信するのに応答して、加入者へと結合される。この指令は、スイッ チ３３へ送られる。そこで、発信音は、第２回路交換接続を経由してす［Ｉ入音 Ａへ送られる。加入者Δは、発信音を聞くと、加入者Ｂの電話番号をダイヤルす る。ダイヤルされた数字は、第２回路交換接続を経てトーン受信機３９へ送られ 、トーン受信機３９はそれらの数字を分析する。加入者Ａかダイヤルした数字と して、１・−ン受信機３９によって分析された数字は、トーン受信機３９から中 央プロセッサ３５へ送られる。トーン受信機３９は、１・−ン受信機３９と中央 プロセッサ３５との間の第３回路交換接続の確立を命する指令を制御チャネル上 へ送り出すことにより、それを実現する。トーン受信機３９は、次に、前述の数 字、すなオっち電話番号を、第３回路交換接続を経て中央プロセッサ３５へ送信 し、それによって中央プロセッサ３５に、加入者Δか前述の数字をダイヤルした ことを知らせる。中央プロセッサ３５はそこで番号分析を行い、加入者Δか加入 者Ｂｉ：接続されるへきこと、および吐出信号か加入者Ｂへ送られるべきことに 気付く。これを実現するために、中央プロセッサ３５は、制御チャネルを経て、 加入者へと加入者Ｂとの間の第４回路交換接続の確立に関する指令と共に、スイ ッチ３３内のＩＪ１１人者ＡおよびＢの多重位置に関する情報をスイッチ３３へ 送る。ここで、スイッチ３３は、命令されたΔとＢとの間の第４回路交換接続を 、公知のやり方で、リンク７上のタイムスロツ１−をリンク９上のタイムスロッ トに接続することにより確立する。次に、中央プロセッサ３５は、前記制御チャ ネルを経由してスイッチ３３に対し、Ｂの端末５のローカルプロセッサ１３への 第５回路交換接続を創成するよう命令する指令を送り、この接続を経由してロー カルプロセッサ１３へ、Ｂへの呼出信号の送信を実現するための指令を送る。端 末ユニット５に置かれているか第２図には示されていない局地装置は、ローカル プロセッサ１３からの指令に応答してＢへ呼出信号を送る。この吐出信号は、加 入者Ｂか電話受話器を取上げると中断され、この中断はローカルプロセッサＩ３ によって局地的に実行される。加入者Ａはその時、第４回路交換接続を経て加入 者Ｂに接続さ第１る。そこて、続いて行われる会話は、この第４回路交換接続上 のデータチャネルを経由して送信され、該データチャネルはデータタイムスロノ ）−によって形成される。

以上の簡単化された説明は、接続かとのようにして設立されるかを述べたもので ある。回路交換接続か解除されるさまざまな時点は、また説明されていない。

さまさまな動作か行われるシーケンスは、説明されたシーケンスと異なりうる。

加入者△および加入者Ｂか、その間でデータ情ｆａか伝送されるべき該２つのプ ロセッサを表わす時は、帯域幅は毎フレーム１タイムスロットよりも大きい。

第５図は、制御バケツ１−の助けによる前述の回路交換接続の１つの設立または 解除に使用される手段を示す時間図である。時間軸は図の底部に示されている。

「リンクの形成」というタイトルの項においてｉｔ細に後述するように、本発明 のスイッチは、前述の制御パケットを伝送する制御チャネルを含む。本発明のス イッチはまた、多数のデータチャネルをも含む。第５図は、このように１つまた はそれ以上のタイムスロットから成り、第５図の左側に示される送信ユニットと 、第５図の右側に示される受信ユニットどの間を通るデータチャネルを示す。送 信ユニットが接続を確立しようとする時は、それはまず制御チャネルを経由して 制御パケット３２を送信する。この制御バケツ１〜は、指令「回路交換接続の確 立の要求」を含む。この制御パケット３２は、後に詳述されるスイッチコアに至 り、該スイッチコアは、制御パケット３２を受信した時、送信ユニットと受信ユ ニットとの間に回路交換接続を確立し、接続ルートの確立の承認の通知を含む制 御パケット３４を送り返す。この接続ルートは、図示されているデータチャネル の助けにより実現される。次に、データは、ブロック３６によって示されている ように、送信ユニットと受信ユニットとの間を伝送される。このデータ伝送プロ セスを完了するのに要する時間は、もちろん伝送される情報の蟻による。（ム送 プロセスか完了すると、回路交換接続の解除のための要求か送られる。この解除 要求は制御バケノ１−３８の中に含まれて送られ、この制御バケッ）・３８は、 制御チャネルを経てスイッチの中央コアに達する。スイッチコアか前記接続を解 除し終わると、その旨の応答の通知４０か、制御チャネルを経由して送られる。

この応答通知４０は、前記接続の解除を要求したユニットへ送られる。その後、 回路交換接続は遮断される。回路交換接続を確立するため、および解除するため に要する時間は、割当てられている制御タイムスロットの数によってきめられる 。割当てられている制御タイムスロットの数、すなわち第５図における制御卸相 の長さは、好ましくはデータ相の長さに関係付けられるものとする。制御相の時 間は、１０マイクロ秒より短くされうる。第５図かられかるように、スイッチを 経ての経路を確立するための制御パケットは、実際のデータ情報の送信か開始さ れる前に送られ、かつ確認されなくてはならない。

第６図は、本発明のスイッチ３３か、パケットスイッチ５３と協働する回路スイ ッチ４３を含むことを示す概略ブロック図である。バケットスイ・ソチ５３は、 中央パケット処理装置５１と、いくつかの地理的に分散配置されたローカルパケ ット処理装置５５とを含む。回路スイッチ４３は、中央回路スイッチ４７と、多 重化段（図示されていない）とを含む。中央パケット処理装置５１は中央回路ス イッチ４７と共に、スイッチコア４５を形成する。ローカルノくケ・ソト処理装 置５５は、異なった端末ユニッｌ−上に配置されている。スイッチコアから見て 末端にある端末ユニットは、スイッチ端末ユニット５７、または単に端末ユニツ トと呼ばれ、それらは、インターフェース５９を経由して、第６図において全体 的に６５で示されているプロセッサ、ラインボート、音質変換回路なとのような 装置およびユニットと接続されうる。端末接続ユニット６１および８５は、スイ ッチ端末ユニット５７とスイッチコア４５との間に配置されている。リンク６３ は、スイッチ端末ユニット５７と端末接続ユニット６１との間に設けられ、もう １つのリンク１２９は、端末接続ユニット６１と端末接続ユニット８５との間に 設けられている。同様にして、もう１つのリンク６７は、端末接続ユニット８５ とスイッチコア４５との間に設けらている。第６図かられかるように、それらの リンクは、それぞれ制御タイムスロット用のリンクとデータタイムスロット用の リンクとに論理的に分類される。データタイムスロット用の論理リンクは７１て 示され、制御タイムスロット用の論理リンクは７３て示されている。しかし、論 理リンク７Ｉ、７３は、物理的には１つの同じリンク６３であることを理解すべ きである。

同様にして、リンク＋２９と６７とのおのおのは、制御タイムスロツト用の論理 リンクとデータタイムスロット用の論理リンクとに分類される。

第７図は、本発明のスイッチの論理的構成を示す。論理的とは、ノクケ・ソトス イッチ５３か、破線７５によって示されている対称線により、送信側と受信側と に対称的に分割されていると考えられうろことを意味する。例えば、第６図の左 側のスイッチ端末ユニｙ　ｌ□　５７は、第７図の送信スイッチ端末ユニット５ ７Ｓと、第７図の受信スイッチ端末ユニット５７Ｍとから構成されている。ユニ ツト５７Ｓおよび５７Ｍは、１つの同一の物理的成分ボー１ｊ上に取付けられる 。

それに相当して、第６図の左側の端末接続ユニソ１−６１は、第７図の送信端末 接続ユニット６１Ｓと、受信端未接続ユニッＩ・６１Ｎ１とから構成されている かのように示されている。すなわち、第７図の対称線７５の右側にある部分は、 想像されるように、図の平面から持ち上げらオ］て線７５」−で折り返され、第 ７図の左半分上に重ねられて、例えは５７Ｍか５７Ｓの」二にあるようにされる 。受信スイッチ端末ユニット５７Ｍは、割当メモリ端末７７を有する。受信端末 接続ユニッ１−６１Ｍは、他の１つの割当メモリ端末７９と、マツプメモリ端末 ８１どを有する。受信端末接続ユニット８５Ｍは、割当メモリ端末８７と、マツ プメモリ端末８９とを有する。スイッチコア４５は、受信側に割当メモリ端末９ １を有する。

スイッチコア４５はまた、ア１へレス指定という表題のもとに後に詳述する回路 設立端末９３を含む。

第６図と同様に、第７図においても、回路スイッチ４３の多重化段および多重分 離段のデータタイムスロット回路の詳細は示されていない。これらの示されてい ない多重化段および多重分離段は、ユニｙ　ｌ−５７，６１、および８５内に配 置されており、制御タイムスロット用のための多重化段および多重分離段と同様 な、重ね合わされた構成を有する。データタイムスロットの多重化回路および多 重分離回路は、第７図の破線の長方形９７．９９によって概略的に示されている 。

パケットスイッチ５３のスイッチ端末ユニット５７は、第７図に示されているよ うに、送信側に多重化段１０１Ｓを、また受信側に多重分離段１０１Ｍを含む。

端末接続二二ノ）・６１は、その送信側に池の１つの多重化段１０３ｓを、また その受信側に多重分離段１０３Ｍを含む。端末接続ユニｙ　ｈ　８５は、その送 信側に多重化段１０５Ｓを、またその受信側に多重分離段１０５Ｍを含む。スイ ッチコア４５は、その送信側に多重化段１０７Ｓを、またその受信側に多重分離 段１０７Ｍを含む。各スイッチ端末ユニｙ　ｌ□　５７は、１０９から１１１ま てによって示されている多数の端末機能を有する。これらの機能は、送信機側で は＋０９３．。

１１１Ｓによって示され、また受信機側ではｌ０９Ｍ、、、ｌ　Ｉ　ＩＭによっ て示されている。多数のスイッチ端末ユニｙ　ｈ　５７は、多重化段から突出し たダッシュ線によって示されているように、端末接続ユニソ１〜６１に接続され 、またそれに相当して、多数の端末接続ユニット６１は、多重化段１０５から突 出したダッシュ線によって示されているように、端末接続ユニｙ　ｌ・８５に接 続される。その次に、いくつかの端末接続ユニｙ　ｈ　８５は、さらに、スイッ チコア４５の多重化段＋０７に対し、該段から突出し７ているダッシュ線によっ て示されているように、接続される。同様のことは、受信機側の多重分離段に対 してもあてはまる。

それ自体は公知の種類のものである中央回路スイッチ４７は、多数のスイッチメ モリ４９と、多数の制御メモリ９５とを含む。中央回路スイッチ４７はまた、多 数の入来ボーＮ１５と、多数の送出ボー１１７とを含む。中央回路スイッチ４７ は、中央回路スイッチ４７に接続されているリンクの数と同数の制御メモリ９５ を含む。スイッチメモ１月９は、第７図には交さ線によって記号的に示されてお り、リンク数の２乗、さらに明確にいえは中央回路スイッチ４７に接続されたリ ンクの数に等しい数のメモリモジュールから構成されている。回路交換接続か確 立されるべき時には、制御パケッ）・が、パケットチャネルを経由して回路設立 端末９３に到着する。この制御パケッｌ−は、中央回路スイッチ４７のセットア ツプに必要な全てのデータを含む。回路設立端末９３によって回路交換接続か十 分に確立された時、データ情報は、データチャネル７１　（第６図）上を中央回 路スイッチ４７のメモリ４９へ直接送信される。復帰アドレスは、回路交換接続 の確立を要求したユニットから到着する制御バケツ１−上に作成される。この復 帰アドレスは、マルチプレクサ１０１．１０３．１０５によって作成される。復 帰アドレスは、前記接続の確立を要求したユニットへ応答通知を送るのに用いら れる。この応答通知は、パケノ）・チャネルを経由して送られる。回路交換接続 の確立を要求したユニｙ１−は、必ずしも問題になっている該接続と関連してい る必要はなく、該接続はある池のユニットに関連しているものでもよいことを認 識すべきである。前記応答通知は、要求を行っているユニットに対し、呼出され た二二ノ）−か空いていることを知らせる。もし呼出されたユニットか話し中で あれば、該ユニットか話し中であることを知らせる池の１つの形式の応答通知か 得られる。

スイッチ端末ユニノ１〜５７は、送信装置１２１Ｓと、受信装置１２１Ｍとを含 む。同様にして、端末接続ユニｙ　ｌ−６１および８５と、スイッチコア４５と のおのおのは、それぞれの送信装置１２３Ｓ、１２５Ｓ、および１２７Ｓと、そ れぞれの受信装置１２３Ｍ、１２５Ｍ、および１２７Ｍとを含む。これらの送信 および受信装置は、１つの同一のボー１へ上に設置されている。

第８図は、本発明のスイッチの端末構造の実施例を示す。第８図に示されている 端末構造は、第７図におけるように外力へ展開されておらず、各端末の送信ｍり および受信側は結合したユニットとして示されている。送信側にある装置は、集 中方向と呼はれるスイッチコア４５へ向かう内向きの方向へ送信することができ 、また展開方向と呼ばれるスイッチコア４５がら離れる外向きの方向へ送信する ことかできる。受信側にある装置は、スイッチコア４５へ向かう方向の経路上の 信号を受信でき、またスイッチコア４５から離れる方向の経路上の信号を受信で きる。

これまでに説明されたユニットの外に、割当メモり端末７７はさらに割当メモ１ 月３１を含む。おのおのの割当メモリ端末７９．８７、および９１は、２つの割 当メモリを含む。端末７９は割当メモ１月３３、＋３４を含み、端末８７は割当 メモ１月３５、＋３６を含み、端末９（は割当メモ１月３７．１３８を含む。

おのおののマツプメモリ端末８１．８９もまた、それぞれのマツプメモ１月３９ 、＋４１を含む。第８図は、前記スイッチか実際にとのようにして構成さ第１る がを示す。リンク６７は、スイッチコア４５に入るように示されている。リンク １２９は、端末接続ユニット６Ｉおよび８５の間て延びている。実際には、９６ の物理的に異なるリンクかスイッチコア４５に接続されている。一方、おのおの の端末接続ユニノｈ　８５は、順番に２つの端末接続ユニ月−６１に終端してお り、実際には＋９２の異なる端末接続ユニｙ　ｌ□　６１ど、９７の異なる端末 接続ユニット８５とか含まれている。一方、おのおのの端末接続ユニｙ　ｌ・６ １は、１２の異なるリンク６３に終端している。このようにして、第８図に示さ れている実施例は、２．３０４の異なるスイッチ端末ユニット５７を含む。しか し、接続されているスイッチ接続ユニットおよび端末接続ユニｙ１〜の数は、」 二連の数と異なりうろこと、および本発明は、第８図の実施例に制限されるもの ではないことを理解すへ前記スイッチの起動およびスイッチリンクの形成は、第 ２図に示されているプロセッサ１４５によって処理される。プロセッサ１４５は 、リンク１４７を経てスイッチ３３に接続されている。原理的には、プロセッサ １４５は第２図の中央プロセッサ３５の一部を含みうるか、わかりやすくするた めに、それは別個のユニノ１〜として示されている。プロセッサ１４５は、図示 されていないＲＯＭメモリ内に記憶された起動プログラムを含む。プロセッサ１ ４５は、パケットチャネルを経由してスイッチリンクに接続されたおのおののユ ニットをボールし、ボールされたユニットのタイプに関するｆｎｆＦｌと帯域幅 の要件とを該プロセッサ１４５へ供給するように、それらのユニ））・自身を識 別させることを該ユニットにめる。この情報は、リンクを形成する時に必要にな る。上記ユニットは、上記ボールされたユニットに至る制御バケットの経路に沿 い、該制御パケット上に作成された復帰アドレスを用いて、バケソ１へチャネル を経由してプロセッサ＋４５へ応答メツセージを送る。該応答メソセージは、例 えば、ボールされたユニノ１〜の識別符号、例えは多数の文字数字により構成さ れる。プロセッサ！４５は、その符号を翻訳し、かつ、それに基き、Ｆ記ユニッ トによって表わされた装置のタイプと、上記ユニソｔ・かどのように構成される へきかということを決定することかできる。ブロモｙす１４５は、ここで、ボー ルされたユニットのために働く端末接続ユニッｌ−に対し、該端末１妾続ユニツ トを、ボールされたユニットの帯域幅要求に適応させるために、構成バケソ１− を送ることかてきる。その構成１ｎ報は、前記ユニットに割当てられる制御タイ ムスロノ１〜の数を含み、その数はそのユニットの割当メモリ内に記憶される。

上記構成情報はまた、ユニットに割当てられたデータタイムスロットの数と、デ ータタイムスロットのフレーム内における位置に関する情報とを含む。この時構 成されるユニットは、端末ユニットにおける割当メモリおよびマツプメモリであ る。

少なくともリンクを形成しうるためには、スイッチリンクに接続されている各ユ ニットは、第２図のプロセッサ＋４５か、実際に全ての接続されたユニットと連 絡しうるように、最初に少なくとも１つの制御タイムスロノ１〜を割当てられて いる必要かある。従って、実際の形成プロセスは初めはゆっくり進むか、接続さ れているユニットに制御タイムスロノ１−およびデータタイムスロットか割当て られてしまうと、それらのユニノ１〜は割当てられた帯域幅を用いて送信を開始 でき、その結果高速スイッチ動作か行われる。おのおののユニットにｆｉＦ７Ｊ 少なくとも１つの制御タイムスロットを割当てる装置は、第１３図を参照しつつ 後述する。

帯域幅の変更 前述のように、旧式の機械的スイッチを用いる時は、２人の加入者間に接続を確 立するのに数ミリ秒程度を要する。それに続く会話か数分程度に長い時は、接続 を確立するのに比較的長い時間を要することは重要ではない。他方、２つのプロ セッサ間に、送信されるべきメツセージか５０ないし１００文字に相当する長さ を有する通信のために接続か確立される時は、接続の確立に数ミリ秒を要すると いう事実は、該メソセージを伝送するのに要する時間か１０マイクロ秒程度であ ることを考えると、極めて不満足なものである。従って、接続を確立し、また解 除するのに要する時間は、データ伝送時間と均等であることか望ましい。リンク を形成する時、第２図のプロセッサ１４５は、接続されているユニットに対し、 該ユニットの要求に対応する帯域幅を割当てる。割当メモリは、ユニッｊ〜に割 当てられているタイムスロットの総数の中のデータタイムスロットと制御タイム スロットとの間の配分を記憶する。もし接続されているユニットか制御タイムス ロットとデータタイムスロツ］・どの間の比例配分を変更しようとする時は、該 ユニットは、パケットチャネルを経てプロセッサ＋４５に対し対応する要求を送 る。

新しいユニノ１−かリンクに接続される時は、リンクの構成は変更されなくては ならない。プロセッサ＋４５は、スイッチのリンクに接続されている装置を所定 の周期で検出する。もしプロセッサ１４５か新しい装置またはユニノ１〜かリン クに接続されたことを検出ずれは、プロセッサ１４５は、該装置またはユニット の識別に関するｔｆｆｆ１７を要求し、かつ、新しいユニットか接続されたリン クを再構成する。

以上に説明したように、接続の帯域幅は、接続されたユニットの自由になり、タ イムスロットの数と共に増＋Ｉｎする。すなわち、ユニッ１への帯域幅は、該ユ ニソＩ・に割当てられたタイムスロットの総数により、またデータタイムスロッ トと、制御タイムスロットとの比例配分により決定される。

アドレス指定 以下の説明は、本発明のスイッチを含むネソ（へワークの実施例を示す第７図に 関連する。図示されている構成と異なるネットワーク構成を用いることもてき、 従って、本発明は図示されているネノ１へワークに制限されるものではないこと を理解すべきである。

パケットスイッチに適用される基本的なアドレス指定原理は、宛先アドレスを欠 く全てのパケットか回路設立端末９３にア］・レス指定されることである。宛先 アドレスを有する他のパケットは、図示されているネットワーク内のスイッチノ ートを経て経路か指定される。スイッチコア４５への経路上にあるパケットが、 １つのノートを通過する時、そのノートはそのパヶッ１−をさらに先へ送る。パ ケットかその進路上をさらに先に送られる時、そのノートは、上記バケツ１−が 通ってきたリンクのア）−レスを、現在の送信元のアドレスの終りなとに追加す る。そのパケットか宛先に到着した時、受信装置は十分な出所アドレスを読取り 、それにより制御パケットを発送した出所についての知識を得る。スイッチコア がら遠ざかる経路上にあるパケットかノートを通過する時、該ノー１−゛は前記 アドレスを解析し、該パケットかこの特定のノートにアドレス指定されている場 合は、そのパケｙｌ□自体を処理する。他の場合には、ノートは宛先アドレスか らバヶッ）・が送られるへき先方リンクのアドレスを取り去る。このアドレス指 定プロセスは我々（７）ＷＯ−Ａ−９２１０５６４８に説明されている。

多重化 スイッチ端末ユニット、または端末接続ユニットは、端末ユニットがらスイッチ コア４５への送信の方向に見て、いくつかの入来双方向リンクおよび送出双方向 リンクを含む。送出リンクは、関係するリンクのタイプにより決定される最大帯 域幅を仔し、この最大帯域幅内におけるデータタイムスロットと制御タイムスロ ットとの間の比例配分を設定しうる。送出リンクが利用しうる制御タイムスロッ トの帯域幅を存効に用いるために、本発明においては、入来リンク上の制御タイ ムスロットに対して適切である効率原理が適用される。この効率原理の性質は、 使用されていない制御タイムスロｙ）、すなわちユニットに割当てられてはいる か空てあ頃情報を送信するために使用されていないタイムスロットは捨てられ、 スイッチコア４５に向かう送出リンクに対して多重化されないというものである 。

従って、入来リンク上の全ての制御タイムスロツ１−か、送出リンクに対して多 重化されるとは限らない。

データを損失しないためには、全ての入来リンク上の全てのデータタイムスロッ トか、送出リンクにおいて多重化されなくてはならない。

タイムスロットかスイッチコア４５に向かって移動している（集中する）時の、 データタイムスロットおよび制御タイムスロット・の多重化を図解するために、 第９図は、例として、第７図および第８図に示されている端末接続ユニッｌ−６ １Ｓ内の多重化段１０３Ｓを示している。送信の方向は、矢印１４９の方向によ って示されている。前述のように、図示されている例においては、端末接続ユニ ットは、１２の物理的に区別された入来リンクを有する。これらのうちの１つ、 すなわぢリンク６３のみか第９図には示されている。おのおのの入来リンクには 、制御タイムスロットおよびデータタイムスロットを多重分離化する第１の多重 化装置１５３か付属している。第９図においては、タイムスロノ１〜自体はタイ プマークか付けられていないものと仮定している。その代わりに、タイムスロソ １−のタイプマークは、メモリに、図示の場合には割当メモ１月３４　Ｋに記憶 されている。

添字には集中を表わし、これは後に第１１図を参照しつつ詳述される。タイプマ ークを記憶するために、割当メモリ１３４には、関連するタイムスロットのタイ プを示す独立したヒツト位置１５０を有し、例えば、０はそのタイムスロットか 制御タイムスロットであることを示し、■はそのタイムスロツ１へかデータタイ ムスロットであることを示す。多重化装置１５３は、割当メモ１月３４に内の上 述のタイプ識別用ヒノ１へ位置の内容によって制御される位置を存するスイッチ アーム１５７を有する。割当メモ１月３４に内に、矢印＋５５によって記号的に 示されているアドレスポインタは、フレームロッキングワードによりメモリ位ｆ ｔｌに設定される。第１タイムスロットか到着すると、関連するタイムスロット のタイプか、アドレスポインタ１５５により識別される。タイムスロソ１〜か、 ０て表される制御タイムスロット−である時は、スイッチア−１，１５７は、先 入れ先出し形の第１メモリ（ＦＩＦ○メモリ）＋６１／Ｉへ導く位置ＣＴＳＩに 設定される。

もしタイムスロットかデータスロットてあれは、スイッチアーム１５７は、メモ １月６１と同しタイプの他の１つのメモ１月６３／１へ導く位置ＤＴＳｌに設定 される。次にアドレスポインタ＋５５は、次のメモリ位置２へ下かり、フレーム 内の次に続くタイムスロ７１−である第２タイムスロソｌ−か分析されて、該タ イムスロットか制御タイムスロットであるか、またはデータタイムスロツ１へで あるかか決定される。スイッチアーム１５７を設定するこの処置は、すへてのタ イムスロットに対し、フレーム内に含まれる２５６０のタイムスロットのすへて か検査され終わるまで繰返される。第９図の残余のメモリ１６１／２．、、＋６ １／ｎ。

＋６３／２．、、＋６３／ｎは、残りのリンク、すなわちこの場合には、端末接 続ユニット６１Ｓに接続されているＩＩのリンク（一般的には、Ｎを任意の選択 された整数としてＮ−１１Ｊンク）の中の対応する（図示されていない）多重化 装置に属する。おのおののメモリ＋６１の入力には、それぞれの制御パケットの 開始フラグおよび終了フラグを検出するためのボートモニタ１８７か備えられて いる。メモ’Ｊ　ｌ　６１は、スイッチアーム１６７を有する第２の多重電装Ｒ ］６５への人力を形成し、メモ１月６３は、スイッチアーム１７１を有する第３ の多重化装置１６９への人力を形成する。メモリ＋６＋は、バケツ１−の長さを 収容する深さを仔する。第３の多重電装！１６９のスイッチアーム１７１は、マ ツプメモリ１３９によって制御される。第２多重化装置１６５の出力と、第３多 重化装置ｔｔ１６９の出力とは、次に続くリンク１２９により形成される出力を 有する第４の多重化装置＋８１へ送られる。第」多重化装置１８１は、割当メモ リ１３３Ｋによって制御されるスイソチア−１，１８３を存する。添字Ｉ（は、 この場合にも集中方向を示す。

第２多重化装ｆｉ１ｆ１６５は、制御パケｙｌ・かメモ１月６１の１つのメモリ に記憶されているか否かによって制御される。前述のように、制御パケットはフ レーム志向のものではない。そのことは、制御油バケットか入来リンク６３」二 に存在する時、対応するリンクのメモ１月６１のために働くボー１〜モニタ＋８ ７は、制御パケソ１−の開始フラグを検出し、それに応答して、そのメモリ＋６ １へのアクセスを与えるためにオーブンとなり、−１−記制御卸パケソトの終了 フラグか検出されるまでオーブンしたままになっていることを意味する。−に記 制御卸パケットの全体は、このポートオーブン時間中に関連したメモり１６１内 に記憶される。完全な制御パケソ１への関連したメモリ１６＋内への記憶か終了 すると、前記ボーＩ・モニタは、制御バケットか完了して、その宛先アドレスへ の次の送信のための準備かできたことを示す信号フラグを発生ずる。第２多重化 装置１６５は、全てのメモ１月６１を連続的に走査し、信号フラグか検出された 時には、第２多重化装置」６５内の対応する位置にスイッチアーム＋６７を停止 させ、前記パケットの全体か読取られてその進路上に送られてしまうまでこの位 置に留まる。

第３多重化装置１６９は、同しデータタイムスロットを、フレーム内におけるタ イムスロットの位置の記録を保持するマツプメモリ１３９の制御の下に、タイム スロツ１へ毎に多重化する。メモ１月３３におよび１３９の双方は、送出リンク ＋２９上に存在するタイムスロットカウンタ（図示されていない）により制御さ れる。

端末接続ユニット６１内の割当てメモ１月３３には、端末接続ユニット８５内の 割当てメモリ１３６にと同し内容を有し、例えば、バケツ１〜チャネルを経由し て、端末ユニット８５内の割当てメモ１月３６に内において起こるいかなる変化 をも連続的に受信する。

マツプメモリ＋３９は、いずれのメモリ１６３から、リンク＋２９上を送信され るデータタイムスロツ１〜か取出されるへきかを示す。スイッチアーム１６７は 、バッファメモリ１６１を周期的に走査する。もし送られるへき情報かなければ 、空パターンか送信される。走査処置は、信号フラグか検出されると直ちに停止 り、され、制御バケットの全体か利用可能な制御タイムスロット」二を順次に送 信される。

第１０図は、タイムスロットＴＳかタイプマークを付けられていない場合にお（ プる、端末接続ユニット６１Ｍ内の多重化段１０３Ｍを示す。この場合は、伝送 方向は第９図におけるそれと逆てあり、リンク１２９」二のタイムスロットは、 多重化段１０３Ｍにおいて展開される。第１多重化装置１８９は、リンク１２９ の受信側に置かれ、制御タイムスロットおよびデータタイムスロットのそれぞれ のための２つの出力ＣＴＳおよびＤＴＳを有する。多重化装置］８９は、割当メ モリ１３３Ｅの内容によって制御されるスイッチアーム１９０を有する。添字Ｅ は、展開方向を意味する。アドレスポインタ１５５は、タイムスロットカウンタ （図示されていない）の補助により、メモリ位置を経て段階的に前進させられ、 おのおのの入来タイムスロットを読取り、該タイムスロットか制御タイムスロッ トであるか、またはデータタイムスロノ１〜であるかを、対応するビット位置１ ５０の内容を調へることにより決定する。もし入来タイムスロン１−か制御タイ ムスロットてあれば、そのタイムスロットは、異なる送出リンク７３／１．、． ７３／Ｎ（第６図参照）に対応する異なる位置に設定されるスイッチアーム１９ ２を有する第２多重化装置＋９］へ送られる。使用済になった宛先アドレスの部 分か取り去られた後に、第１アドレスデコーダ１９３は、スイッチアーム＋９２ を、上記の取り去られたアト１７ス部分に示されていた宛先アドレスへ進むリン クに対応する位置に設定する。参照数字＋９４／Ｉ、ｌ　９４／２、等は、先入 れ先出し形のバッファメモリ（ＦＩＦＯメモリ）を示し、該メモリ内には、さら に先へ送信される前の制御タイムスロツＩ・か記憶される。

もし受信されたタイムスロットかデータタイムスロットてあれば、それは、スイ ッチアーム１９６を有する第３多重化装置１９５へ送られる。第３多重化装置１ ９５は、それぞれの送出リンク７１／ｌ、７１／２．、、（第６図参照）に接続 された出力を有する。マツプメモ１月９７は、スイッチアーム１９６を、該マツ プメモ１月に与えられているリンク上に設定する。第１０図のリンク＋２９の入 来側の割当メモ１月３３Ｅの内容は、リンク１２９の送信機側の端末ユニット８ ５内の割当メモリ１３６Ｅの内容により制御される。割当メモ１月３６Ｅは、そ の内容を、割当メモ１月３３Ｅへ、例えは制御油チャネルを経由して転送しうる 。

これにより、メモ１月３３Ｅおよび１３６Ｅの内容の相互間の一致か保証される 。

メモ１月９４および２３３内のタイムスロソ１−は、リンク毎に、−緒に多重化 される。この目的のために、各リンク７１／１．　、　、　７１／Ｎ、７３／１ ．。

７３／Ｎに対し、各タイムスロットのタイプに関する情報を含む割当メモ１月３ ４Ｅによって制御されるスイッチアーム２００を有するそれぞれの多重化装置１ ９９か設けである。第１０図には、リンク７１／Ｎ−２，７３／Ｎ−２に対する 多重化装置１９９のみを示す。割当メモ１月３４Ｅの内容は、割当メモ１月３１ Ｅから、例えはメモリ内容を制御チャネルを経由して転送することによってコピ ーされる。

このようにして、タイムスロソ１〜かタイプマークを欠いている時に、関連する タイムスロツ］・のタイプの記録を保持する装置は、互いに相互作用する２つの 割当メモリ、図示の場合はメモ１月３４Ｅおよび１３１Ｅを含む。おのおののメ モリは、フレーム内のタイムスロットの各リストを含み、各メモリ位置はタイム スロットのタイプを示す独立したピッｌ−位置１５０を有する。

第８図は、端末の構造を展開された形式で示していないので、互いに分離された 割当メモリ１３１，１３３．１３５．１３７および！３４．１３６および１３８ を示すことは不可能である。実際には、各割当メモリは、１つは展開方向に対し 、もう１つは集中方向に対する２つのサブメモリに分離されうる。第１１図は、 展開された形式の端末ユニット６１および８５を示しており、これらのユニット 間のリンク＋２９は、一方が制御パケットを集中方向へ送信し、他方は制御パケ ットを展開方向へ送信するように、２つの論理リンクに分割されて示されている 。

集中方向においては、割当メモリ１３３Ｋか端末ユニット６１の送信機側に備え られており、割当メモ１月３６Ｋか端末ユニット８５の受信機側に備えられてい る。展開方向においては、割当メモリ１３６Ｅがリンク１２９の送信機側に備え られており、割当メモ１月３３Ｅが端末ユニット６Ｉの受信機側に備えられてい る。これに対応して、同しことか、リンク６３の両側の割当メモリ＋３１．１３ ４およびリンク６７の両側の割当メモリ１３５、！３８のそれぞれに対して適用 される。

第」２図は、タイムスロットにタイプマークか（；ｊけられている場合、すなわ ちタイムスロット自体か、それらか制御タイムスロットであるか、またはデータ タイムスロットであるかを示す情報を携行する場合における、端末接続ユニッ１ へ８５Ｍ内の多重化段１０５Ｍを示す。送信方向は、第１Ｏ図に示されている送 信方向と同してあり、タイムスロットか展開される方向を意味する。タイプマー クをけけらねたタイムスロットの流れはリンク６７上へ入る。タイプマーク識別 回路２０１は、各スロワ１−のタイプマークを検出し、かつ、関連するタイムス ロットかデータタイプである時は、第１多重化装置２２３のスイッチアーム２２ １を−Ｌ方位置に設定し、」二足タイムスロットか制御タイＩ、スロワｌ−であ る時は、Ｆ方位置に整定する。ここで、制御バケッ１〜上のアドレスか、アドレ スリーダ２２５を用いて読取られる。第２多重化装置２２９は、制御タイｊ、ス ロワ１〜に刻するアドレスリーダ２２５によって制御され、次に続く端末接続ユ ニットへ導くリンクに対応する位置に設定されるスイッチアーム２３＋を有する 。制御バケットは、バッファメモリ２３３内に記憶された後に、宛先アドレスへ 導くリンク」二を進み続ける。参照数字２２７は、垂直な矢印によって記号的に 示したタイムスロットカウンタを制御するマツプメモリを指示する。第３多重化 装置２３５は、マツプメモリ２２７により制御されるスイッチアーム２３７を有 し、それにより、データタイムスロットか送られるへき宛先のユニットとの確立 された回路スイッチ接続に対応する位置に設定される。データおよび制御タイム スロットは、１１０図の多重化装置＋９９に関する説明と同様に、−緒に多重化 される。

第１Ｏ図と第１２図とを比較すると、割当メモ１月３３Ｅは、タイムスロットか マークを付けられている時は含まれておらず、タイプマーク識別回路２０１によ って置き換えられていることかわかる。割当メモリ１３４Ｅは、タイムスロット がマークを付けられているか否かに係わらず含まれる。

もし第９図の実施例のタイムスロットがマークを付けられていれば、割当メモ１ 月３４には、回路２０＋と同様なタイプマーク識別回路により置き換えられる。

しかし、割当メモ１月３３には、常に含まれていなければならない。

もしタイムスロットか、それ自身でタイプマークを有していなければ、端末ユニ ットは４つの割当メモリ、例えば１３３Ｅ、１３３に、１３４Ｅ、および１３４ Ｋを含む。タイムスロワ１−かタイプマークを有している時は、端末ユニットは 、メモ’Ｊ１３３におよび１３４Ｅのような２つの割当メモリと、２つのタイプ マーク識別回路２０１とのみを含む。

第１３図は、タイムスロワｉ−かその識別に関する情報を有するタイプマークを 、スイッチによって変更しうるようにする装置を示す。このタイプの変更は、ス イッチの動作中になされることか可能であり、接続されているユニットの要求に よって行われる。該装置は、リンクの送信端、例えばスイッチ端末ユニッｌ−５ ７Ｓ上の送信装置１２１Ｓに配置される。このユニノ１−は、データタイＩ、ス ロット入力ＤＴＳと、制御タイムスロット用の池の１つの入力ＣＴＳとを有する 多重化装置２４１を含む。多重化装置２４１はスイッチアーム２４２を有し、ス イッチアーム２４２は、前記装置かスイッチ端末ユニｙ　ｌ□　５７内に設置さ れている時は、割当メモ１月３１１〈の内容によって、１ｔｉＩ記装置か端末接 続ユニット６Ｉ内に設置されている時は、割当メモリ１３３にの内容によって、 ｎｉｌ記装置か端末接続ユニット８５内に設置されている時は、割当メモミロ３ ５にの内容によって、また前記装置かスイッチコア４５内に設置さ第１ている時 は割当メモ１月３７■〈の内容によって制御される。このシステムはまた、各送 出タイムスロットに同期するタイムスロットカウンタ２４３を含む。割当メモリ Ｉ　３　］　Ｋは、タイムスロットのマーキングを制御し、リンク」二へ送られ る全てのタイムスロットのタイプに関する情報を受取る。割当メモ１月３１には また、あるタイムスロットかＤＴＳタイプのスロワ［・であるへきか、あるいは ＣＴＳタイプのスロワＩ・であるへきかを区別することかできる。タイムスロッ トのマーキングが変更されるべき時には、割当メモリ１３１にの内容もまた変更 される。割当メモ１月３１には、タイムスロットのタイプに関するｆｎ報を、例 えばパケットチャネルを経由して受取る。

タイムスロットのタイブマーギング変更用の対応する装置は、スイッチの展開方 向においても設けられる。

かくして、タイムスロットを識別するために用いられる装置は、割当メモリ１３ １にど組合わさオ］たスイッチアーム２４２の位置によって実現されるタイプマ ーキング検出回路により構成されることか明らかである。

データタイムスロットの多重化は、第８図に示されているマツプメモ１月３９お よび１４１の内容によって制御される。マツプメモリ内のメモリ位置の数はリン ク」ニへ送られるフレーム内のタイムスロワｌ−の数に等しい。各メモリ位置は 、タイムスロワ１〜か読取られるへき端末ユニットをｔｉえる。各メモリ位置は 、１つずつ順次に、かつ、図示されていないタイムスロワ１−カウンタと同期し て読み取られる。マツプメモリは、第８図に示されているマツプメモリ端末８１ および８９のそれぞれにより、構成プロセスと協働してロートされる。マツプメ モリ端末は、パケノｌ−交換ネソ１−ワークを経て、制御パケットによりアクセ スされつる。

マツプメモ賞月３９は、第８図の端末ユニット６１に接続さオ］た端末ユニット ５７の全てからのデータタイムスロットの多重化を制御する。マツプメモリ１４ ＋は、第８図の端末ユニノｈ　８５に接続された端末ユニット６１の全てからの データタイムスロットの多重化を制ｆ卸する。第７図に示されている中央回路ス イッチ４７において、全ての入来タイムスロワ）・は、スイッチメモリ４９内に 書き込まれる。スイッチコア４５に到着するフレームのおのおののタイムスロッ トは、スイッチメモリ４９内に対応した特定の位置を存する。データタイムスロ ワ）−は、中央回路スイッチ４７により従来のようにスイッチされる。これは、 制御メモリ９５により、スイッチメモリ４９内の対応するメモリ位置において、 貫通接続されるへきタイムスロット内のサンプルを読み取ることによって行われ る。スイッチメモリ４９内へのデータの書込みは、各フレームについて１回周期 的に行われ、それにより前のフレーム中にスイッチメモリ４９内に書き込まれた サンプルは上書きされる。スイッチコア４５の展開側のデータタイムスロットの 多重分離も同様にして行われる。

ユニットに対する制御タイムスロットの割当第１４図は、少なくとも１つの制御 タイムスロットを、接続されたユニットのおのおのに対して割当てるシステムを 示す。このシステムは、第１３図に示されているシステムと同様のもので、リン クの送信側に第１３図のユニット２］Ｓと同様のユニット２４５を含む。ユニッ ト２４５は、多重化装置２４１を含み、この場合にも、該多重化装置２４１のス イッチアーム２４２は、ユニット２４５か設けられた端末ユニソ１へに依存して 、割当メモ１月３１に、１３３Ｋ、１３５Ｉ（、または１３７Ｋにより制御され る。以下において、ユニッｌ−２４５は、第６図から第８図までに示されたスイ ッチ端末ユニット５７内に設置されているものと仮定する。割当メモリ１３１に は、第９図に関連して説明された所と同様に、タイムスロワ１〜カウンタ２４３ により段階的に前進させられるアドレスポインタ１５５を有する。タイムスロッ トカウンタ２４３は、タイムスロットを制御タイムスロワ）・とじて識別するた めのデータか常に所定のメモリ位置に書き込まれるように、割当メモ１月３１Ｋ を強制的に制御するようにされており、そのメモリ位置は、前記ユニット自身に よって決定される。これは、タイムスロットカウンタ２４３のカウントか連続的 にデコードされるように構成される。前記ユニット自身によって決定され、従っ て、フレーム内におけるタイムスロワｉ−の位置を決定する所定のカウントにお いて、前記タイムスロットカウンタは、多重化装置２４１を、そのアーム２４２ かＣＴＳ位置位置ヘスチッチるように強制的に設定する。タイムスロットカウン タ２４３かタイムスロットをカラン１〜する時、前記タイムスロワ１−カウンタ ２４３のカウントを連続的にデコートすることにより、かつ、所定のカウンタ・ セツティングに到達した時スイッチアーム２４２をＣＴＳ位置へ確実にスイッチ することにより、前記ユニットには、常に、少なくとも１つのタイムスロットか 保証される。前述の書き込みおよび再整定プロセスを、前記タイムスコツｌへカ ウンタの２つの所定カウントにおいてトリガすれば、ユニットには２つのタイム スロットか保証されることかわかる。

同様のユニット２４５は、展開方向におけるおのおのの端末ユニットにも設置す ることができる。

本発明のスイッチの実施例においては、スイッチは３重化されて並列に同期して 動作する。これは、通常の技術と同様に冗長性を目的として行われるものであり 、従ってここでは詳述しない。しかし、このような関係においては、３重化され たスイッチが、スイッチ端末ユニット５７において終端することには興味か持た れる。

池の装置を直接的に運用または制御しようとする装置の例として、スイッチの送 出交換端末（図示されていない）は、その同期における損失を発見しうるといえ る。前記交換端末は、これをシステムへ報告しようとする。この報告は、前記交 換端末により、交換端末カート上に設置されたプロセッサを経由して送給される 。このプロセッサは、パケットチャネルを経由して、動作監視システム内のプロ セッサに対し回路交換接続を確立することを命令する。

最後に、第７図および第１５図は、スイッチコア４５内におけるデータタイムス ロットおよび制御タイムスロットの処理を示す。該スイッチコアの入来リンク６ ７上には、２つの位置の間をスイッチされうるスイッチアーム２５１を有する多 重化装置２４９か設けられている。スイッチアーム２５１は、タイムスロット自 体か存するマークによって、または入来リンク６７の送信部内の割当メモリ１３ ５Ｋにより更新される内容を有する割当メモリによって、制御される。多重化装 置２４９は２つの出力を有し、その上方出力ＤＴＳはスイッチメモリ４９へ導か れ、下方出力ＣＴＳは先入れ先出しメモリ２５３へ導かれる。中央バケツ１−処 理装置５１は、メモリ２５３を走査する。もし制陣バケッ１−が、回路設立端末 ９３宛にアＩＳレス指定されていることか決定されれば、第７図および第８図に 示されているように、該制御パケソｌ−は中央バケット処理装置５１より回路設 立端末９３へ送られ、次に、回路設立端末９３は制御情報をスイッチ制御メモリ ９５へ供給する。

本発明の、前述され、かつ図示された実施例は、変更され、また改変されうる。

例えば、第８図に示されているネットワーク構成は、図示され説明された構成か ら変形されうる。さらに、本システムは、もっと多くの、またはもっと少ない、 端末接続ユニット６１．８５を含みうる。本システムはまた、第４Ａ図から第４ Ｃ図までに示されているもの以外のフラグを含むことができ、フラグのビットパ ターンもまた図示されているものから変更されうる。第９図、第１０図、および 第１２図に関して説明された制御可能多重化装置は、関連する我々のスウェーデ ン国特許出願第９１０３７１５−０号にさらに詳細に説明されている。この特許 出願には、Ｆ■ＦＯメモリの形式で実現されたバッファメモリをマツピングする 方法か説明されている。

制御パケットを送信し、また受信する送受信装置１２＋、１２３．１２５、およ び＋２７は、異なる参照数字により識別されているが該装置は実際には同じ構成 のものである。

１□　制御パケット　□や パケット区切りフラグ −□□□□□□□□□−□□−］

Claims (1)

1. 【特許請求の範囲】 １．地域的に分散配置され物理的リンク（６７、１２９、６３）により相互に接 続された複数のユニット（４５、８５、６１、５７）を含むユニバーサルスイッ チにおいて、スイッチコアと呼ばれる前記ユニットの中の１つ（４５）は、回路 交換接続を設立するための公知の回路スイッチ（４３）を含み、該回路スイッチ （４３）は、入来ポート（１１５）および送出ポート（１１７）を有し、かつ、 該スイッチを経由する前記回路交換接続の経路を確立するためには、いずれの入 来ポートがいずれの送出ポートに接続されるべきかを決定する制御メモリ（９５ ）をも有する中央回路スイッチ（４７）を含んでいる前記ユニバーサルスイッチ であって、 複数のパケット処理装置（５１、５５）を含む分散配置されたパケットスイッチ （５３）であって、該パケット処理装置（５１、５５）のおのおのは、タイムス ロットにより構成される制御パケットをそれぞれ送信および受信するための公知 の送受信装置（１２１、１２３、１２５、１２７）を含む前記パケットスイッチ （５３）が設けられていること、 前記複数のいくつかのパケット処理装置の中で、１つのパケット処理装置（５１ 、５５）が前記ユニットのそれぞれの１個に備えられており、前記パケット処理 装置と前記リンクとは、一緒になってパケット交換ネットワークを形成し、それ により前記制御パケットは前記パケットスイッチによりスイッチされること、中 央パケット処理装置と呼ばれる前記スイッチコア（４５）に設けられた前記パケ ット処理装置（５１）は、前記制御メモリ（９５）と協働する回路設立装置（９ ３）を有すること、 前記中央パケット処理装置（５１）に向けてアドレス指定された制御パケットで あって、そのおのおのが接続の処理を要求する命令を含む前記制御パケットは、 前記中央パケット処理装置（５１）内に受信された時、前記中央回路スイッチ（ ４７）を動作させること、 を特徴とするユニバーサルスイッチ。 ２．前記タイムスロットは少なくとも２つの異なるタイプのデータタイムスロッ ト（ＤＴＳ）と制御タイムスロット（ＣＴＳ）とであり、前記制御タイムスロッ トは制御パケット送信のためのチャネルを構成し、前記データタイムスロットは データ情報送信のためのチャネルを構成することを特徴とする請求項第１項記載 のユニバーサルスイッチ。 ３．前記バケット処理装置（５１、５５）は、それぞれのリンク（６７、１２９ 、６３）上のタイムスロットの流れを、関連するタイムスロットのタイプに依存 して異なる方法て多重化するための多重化装置（１０１、１０３、１０５、１０ ７）、詳述すれば、データタイムスロット（ＤＴＳ）はフレーム指向で多重化さ れ、他方制御タイムスロットはパケットに関連して多重化されるように多重化す るための多重化装置（１０１、１０３、１０５、１０７）を含むことを特徴とす る請求項第２項記載のユニバーサルスイッチ。 ４．前記スイッチコア（４５）は、前記回路スイッチの前記スイッチメモリ（４ ９）へ入来するデータタイムスロットを多重化するための多重化装置（２４９） を含み、他方、入来する制御パケットは先入れ先出しタイプのメモリ（２５３） へ多重化され、前記制御パケットの前記制御タイムスロットは、前記メモリ（２ ５３）から、前記中央パケット処理装置（５１）により読取られることにより、 前記スイッチ制御メモリ（９５）へ送られ、かつ、前記スイッチを経由して前記 回路交換接続を確立するために用いられる制御情報を生成することを特徴とする 請求項第３項記載のユニバーサルスイッチ。 ５．前記パケット交換ネットワーク内の各ユニット（４５、８５、６１、５７） は、少なくとも１つの制御タイムスロット（ＣＴＳ）を用いて処理し、それによ り、各ユニットは、前記スイッチコア（４５）を含む限り残余のユニットのいず れの１つとでも、前記バケット交換ネットワークを経由して通信しうることを特 徴とする請求項第４項記載のユニバーサルスイッチ。 ６．おのおののユニット（４５、８５、６１、５７）は、該ユニットが他のユニ ットとの通信中に自由に使用しうることを望む少なくとも１つの帯域幅を示す識 別装置を備えており、該帯域幅は、前記ユニットが自由に使用しうることを望む 制御タイムスロット（ＣＴＳ）の数とデータタイムスロット（ＤＴＳ）の数とに 関連していることを特徴とする請求項第５項記載のユニバーサルスイッチ。 ７．前記送信プロセスにおいて、前記スイッチコア内の前記送受信装置（１２７ ）は、ユニットから、前記パケットチャネルを経由して、所望の動作を要求する 指令を受信した時、前記指令を送信したユニットへ前記指令が受信された旨の受 取通知を送るようにされていることを特徴とする請求項第６項記載のユニバーサ ルスイッチ。 ８．前記指令は、接続の確立、接続の解除、リンクの形成、接続されたユニット の識別のための要求、及び各リンクによって内部的に用いられる通常の流れの指 令（第４図のＡＣＣ、ＨＬＤ、ＲＴＳ、ＮＡＣ）から成るグループの中から選択 されることを特徴とする請求項第７項記載のユニバーサルスイッチ。 ９．前記スイッチコア（４５）に加えて、前記スイッチユニットはさらに、（ｉ ）前記パケット交換スイッチ（５３）の終端となるスイッチ端末ユニット（５７ ）であって、スイッチの外部装置（６５）がインタフェース（５９）を経由して 接続されている前記端末ユニット（５７）と、（ｉｉ）前記スイッチ端末ユニッ ト（５７）と前記スイッチコア（４５）との間にカスケード接続された多数の端 末接続ユニット（６１、８５）と、（ｉｉｉ）適用可能な時には、最初の前記端 末接続ユニット（６１、８５）に接続された複数の追加の端末接続ユニット（６ １／２，．．６１／Ｎ、８５／２，．．８５／Ｎ）およびスイッチ端末ユニット （５７／１．．．５７／Ｎ）とを含むことを特徴とする請求項第８項記載のユニ バーサルスイッチ。 １０．前記スイッチコア（４５）および各端末接続ユニット（６１、８５）は、 制御タイムスロットおよびデータタイムスロットの多重化が行われる順序に関す る情報を含むメモリ位置を有するそれぞれの割当メモリ（１３１：１３３、１３ ４；１３５、１３６；１３７、１３８）を含むことを特徴とする請求項第９項記 載のユニバーサルスイッチ。 １１．おのおのの端末接続ユニット（６１、８５）か、データタイムスロットの 多重化が行われる順序に関連する情報を含有するそれぞれのマップメモリ（１３ ０、１４１）を含むことを特徴とする請求項第１０項記載のユニバーサルスイッ チ。 １２．端ユニットをポールして該ユニットの識別に関する情報を要求し、かつ、 該情報に基づいて、前記ユニットに割当てられるべき帯域幅と該割当てられる帝 域幅内における制御タイムスロットの数およびデータタイムスロットの数の配分 とを決定することを目的とするプロセッサ（１４５）を含むことを特徴とする請 求項第１１項記載のユニバーサルスイッチ。 １３．前記タイムスロットに、該タイムスロットは制御タイムスロットであるか 、またはデータタイムスロットであるかを示す識別のマークまたはラベルを付け るためのマーキング装置（第１１図の１３３Ｋ、１３６Ｋ、１３６Ｅ、１３３Ｅ ；第１２図の２２１）を含むことを特徴とする請求項第１２項記載のユニバーサ ルスイッチ。 １４．前記プロセッサは、全てのユニットの前記マーキング装置と協働して、前 記帯域幅および配分情報を、各ユニットのそれぞれの割当メモリへ転送すること を特徴とする請求項第１３項記載のユニバーサルスイッチ。 １５．端ユニット（４５、８５、６１、５７）は、少なくとも１つのタイムスロ ットを前記制御タイムスロットタイプのものと確定する機能を有する確定装置（ ２４３、１３１Ｋ、１５５）を含み、該制御タイムスロットは、前記ユニットの 前記送信装置（１２１、１２３、１２５、１２７）により循環的に送信されるフ レーム内において１つの同一の位置を有することを特徴とする請求項第１４項記 載のユニバーサルスイッチ。 １６．前記確定装置は、１つのフレーム内のタイムスロットの数をカウントする 機能を有するタイムスロットカウンタ（２４３）と、前記ユニットの前記割当メ モリ（１３１Ｋ）と、前記タイムスロットカウンタ（２４３）により段階的に前 進させられ、前記割当メモリ（１３１Ｋ）内のメモリ位置であって、１つのフレ ーム内で前記カウントされるタイムスロットの位置に対応した前記メモリ位置を 指示するアドレスポインタ（１５５）とを含むことと、前記カウンタが所定カウ ントに達すると、前記フレーム内の前記タイムスロットの位置に対応する、前記 割当メモリ（１３１Ｋ）内のメモリ位置へマーカビットが書き込まれ、前記マー カビットは前記タイムスロットを制御タイムスロットであると定義することとを 特徴とする請求項第１５項記載のユニバーサルスイッチ。 １７．前記確定装置（１３１Ｋ、２４３、１５５）は前記フレーム内に含まれた タイムスロットのマーキングの機能をも有し、各タイムスロットの前記タイプマ ーキングは前記カウントされたタイムスロット内の所定のビット位置（位置８） に書き込まれることを特徴とする請求項第１６項記載のユニバーサルスイッチ。 １８．前記確定装置は、ユニットにより自己割当てされた前記帯域幅を変更する ための手段としても機能することを特徴とする請求項第１７項記載のユニバーサ ルスイッチ。 １９．前記マーキング装置は、リンクの送信側に、１つのフレーム内に含まれた タイムスロットの数をカウントするタイムスロットカウンタ（２４３）と、前記 ユニットの前記割当メモリ（１３３Ｋ；１３６Ｅ）と、前記タイムスロットカウ ンタにより段階的に前進させられ、かつ、前記割当メモリ内のメモリ位置を指示 するアドレスポインタ（１５５）とを含み、このメモリ位置は、１つのフレーム 内における前記カウントされたタイムスロットの位置に対応し、かつ、カウント されたタイムスロットの前記タイプに関する情報を含んでいることと、更に、前 記マーキング装置は、リンクの受信側に、１つのフレーム内に含まれたタイムス ロットの数をカウントするタイムスロットカウンタ（２４３）と、前記ユニット の前記割当メモリ（１３６Ｋ；１３３Ｅ）と、前記タイムスロットカウンタによ り段階的に前進させられ、かつ、前記割当メモリ内のメモリ位置を指示するアド レスポインタ（１５５）とを含み、このメモリ位置は、１つのフレーム内におけ る前記カウントされたタイムスロットの位置に対応し、かつカウントされたタイ ムスロットの前記タイプに関する情報を含んでいることとを特徴とし、またそれ により、前記送信側の前記割当メモリ（１３３Ｋ；１３６Ｅ）の内容は、送信ユ ニットと受信ユニットとの間の前記リンクを通り送信されるタイムスロットの助 けにより、前記受信側の前記割当メモリ（１３６Ｋ；１３３Ｅ）へ転送されるこ ととを特徴とする請求項第１８項記載のユニバーサルスイッチ。