JPH0748195B2

JPH0748195B2 - チャネルー直接アクセス記憶装置間非同期通信システム

Info

Publication number: JPH0748195B2
Application number: JP3140709A
Authority: JP
Inventors: ブレント・カメロン・バーズリー; キース・アンソニー・ベロ; マイケル・トーマス・ベンヘイス; フローレンス・ジョアン・クラーク; ポール・ウェイン・ハンター; ドナルド・マービン・ノルダール
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-08-31
Filing date: 1991-05-17
Publication date: 1995-05-24
Anticipated expiration: 2010-05-24
Also published as: EP0473314A2; TW208104B; CA2046720C; JPH04243458A; DE69123014D1; KR950004215B1; EP0473314B1; CN1022724C; US5155814A; EP0473314A3; CN1059439A; CA2046720A1

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理システムに関
し、更に詳細には非同期形式で作用するＤＡＳＤ周辺デ
ータ処理システム制御に関する。

【０００２】

【従来の技術】データ処理システムはしばしば、直接ア
クセス記憶装置（ＤＡＳＤ）などのホスト・コンピュー
タの外部に配置され、また時には遠く離れて配置される
大容量記憶装置を含む。ホスト・コンピュータからＤＡ
ＳＤへの通信は、チャネルと称される信号ケーブルを介
して達成され、該チャネルはＤＡＳＤと同制御ユニット
間に拡張されこれらをホスト・プロセッサに接続する。

【０００３】今日の技術ではＤＡＳＤユニットは、同一
スピンドル上を回転するいくつかの別々のディスクによ
り構成される。これらのディスク或いはプラッタは各デ
ィスクの一方の表面をアクセスする変換ヘッドを具備し
たヘッド・ディスク・アセンブリによりアクセスされ
る。例えば、１６の使用可能な表面を提供するディスク
装置には９のプラッタがあり、当該表面の一つは正確な
トラッキング能力を維持するために使用される。こうし
たユニットでは、データ用に１５の使用可能な表面があ
り、全てのヘッドが配置された時に１５の物理的レコー
ド・トラックのシリンダがアクセスされる。

【０００４】ＤＡＳＤユニットはしばしばカウント・キ
ー・データ方式（ＣＫＤ）を採用し、トラック上に書き
込まれたレコードにはカウント・フィールド（ＩＤ）、
キー・フィールド、データ・フィールドが与えられる。

【０００５】レコード・トラックに沿ってこれらのフィ
ールドを書く際に、各フィールド間にギャップが与えら
れる。これらのギャップは、ＤＡＳＤ制御ユニットとホ
スト・チャネルが互いに通信できるための時間周期を提
供するために利用される。チャネル・ユニットはギャッ
プ時間内に受信済みのコマンドに応答して情報をチャネ
ルに返し、また探索或いは検索、レコード書き込みのた
めの次回オペレーションを開始するための次のコマンド
を獲得する。この処理はギャップ同期式と称され、ＤＡ
ＳＤ装置が作用する特定のレコードはチャネルが作業を
要求したレコードと同一であり、該同一レコード上でリ
ード或いはライト作業を実施する点でチャネルと装置の
両者が互いに同期する。

【０００６】システムが更に高速化すると、前記ギャッ
プによる、或いはギャップ周期内に於ける機能性能によ
り生成される遅延が、同機能がもはや十分に達成されな
い程度に縮小されねばならない。これは特にデータ・バ
ースト・レートが銅チャネルの数倍である光ファイバ・
チャネルに於いては確かである。

【０００７】本発明によれば、チャネル及び装置がデー
タを互いに独立に転送可能となるような非同期記憶サブ
システムが開発される。そのためには、バッファが装置
及びチャネル間の複数のデータ経路内に挿入され、各経
路は別々のプロセッサにより制御される。この形式で
は、装置プロセッサは前記バッファの一部分内のレコー
ドをアクセスでき、一方、同バッファの他の部分はチャ
ネル・プロセッサにより利用される。チャネル・プログ
ラムはチャネルと記憶装置が一コマンドの実行を終了さ
せるのに必要な活動を制御し、また次回の命令が二つの
隣接フィールド間のレコード間ギャップ期間内に発生し
ないように進められる。

【０００８】同期システムに於いては、装置とチャネル
は同一レコード上で作用し、装置により前記バッファに
転送されるデータはチャネルが求めるデータと同一であ
る。こうしたシステムの制御ユニットでは、共有化され
る変数は全てチャネル・プロセッサ及び装置プロセッサ
間のインタフェースを実行するために要求される。チャ
ネル・プロセッサと装置プロセッサは、常に同一フィー
ルド上で同一オペレーションを達成するので、単純な共
有化変数で足りる。しかし、非同期システムでは、装置
がリード・オペレーション期間中にはチャネルより相当
進んで作用することになる。装置プロセッサは装置から
バッファへデータを転送し、一方チャネル・プロセッサ
は同データをチャネルへ送るためにアクセスする。装置
プロセッサは従って充填或いは先行活動であり、一方チ
ャネル・プロセッサは後続または遅延活動である。ライ
ト・オペレーション期間中は逆となり、チャネル・プロ
セッサがチャネルからのデータによりバッファを充填
し、引き続き装置プロセッサが同データをアクセスして
装置に送り、記憶ディスク上にレコードを書き込む。こ
の場合には、チャネル・プロセッサが先行或いは充填活
動に従事し、装置プロセッサが後続またはエンプティ活
動を受け持つ。非同期制御ユニットではチャネル及び装
置プロセッサは異なるフィールド上で異なるオペレーシ
ョンを達成するために、両者間の更に入念な通信システ
ムが要求される。

【０００９】

【発明が解決しようとする課題】本発明の目的は、チャ
ネル及び装置プロセッサが同一フィールド上に於いて同
時に作用すると共に、異なるフィールド上に於いても同
時に作用することである。

【００１０】本発明の別の目的は、レコードのための一
連の制御を物理的にバッファ内のレコードと共に保持す
ることにより性能改善を図ることである。

【００１１】また、本発明の別の目的は、後続処理が先
行処理に追いつき先行することを回避することである。

【００１２】更に、本発明の別の目的は、先行処理が後
続プロセッサに追いつきまた先行することなしにバッフ
ァの先頭に循環することにより、当該処理が複数レコー
ドをバッファに転送することを可能とする。

【００１３】

【課題を解決するための手段】簡単に述べれば、本発明
はチャネル処理間通信のための特定のメカニズムを有す
る通信システムである。該システムは、主要素として２
つのレコード・ポインタ、次回オペレーション・フィー
ルド・リスト、装置処理状態標識、レコード制御フラ
グ、２つのバッファ・ポインタを有する。これら要素は
レコードと共にバッファ内に記憶され、装置及びチャネ
ル処理により簡単にアクセスされる。

【００１４】

【実施例】非同期で作用するために拡張ＣＫＤ方式（Ｅ
ＣＫＤ）が開発され、最初のデータ転送コマンドが実行
される以前に、チャネル・プログラムがデータ転送の性
質及び有効範囲を記述する。ＥＣＫＤは位置レコード拡
張コマンドを含み、該コマンドは引き続くチャネル・コ
マンド・ワード（ＣＣＷ）列用にオペレーション定義域
を定義する可変長パラメータ・リストを使用する。同パ
ラメータは達成されるオペレーション、レコードの位置
及び数、或いは処理トラック、転送長ファクタを特定す
る。この様にして、記憶サブシステムは達成されるデー
タ転送形式、処理されるレコードの数、トラック・セク
タ、そしてデータ転送開始以前に装置が配置されるべき
レコードＩＤを知らされる。

【００１５】非同期オペレーションは、時間的にどの程
度チャネルと装置オペレーションが離れているかを定義
するものではなく、またそれを制限するものでもない。
リード・オペレーションでは、装置制御は最初のリード
・コマンドが実行される以前に数バイト、１フィール
ド、及び１レコード或いは数レコードをバッファに読み
込む。ライト・オペレーションでは、チャネル制御は一
つまたはそれ以上のライト・コマンドを受け取り、装置
に最初のフィールドが書き込まれる以前に関連データを
バッファに転送する。

【００１６】ＥＣＫＤでは公知のＣＫＤ方式として、同
一トラックアドレス方式を採用する。トラックは装置上
で最小の直接アドレス指定可能な空間であり、各トラッ
クはインデックスと称される任意のスタート・ポイント
を有する。トラック・フォーマットはＥＣＫＤの場合に
も、ＣＫＤの場合と同様である。トラック上の最初の領
域はホーム・アドレスであり、これは同トラックを識別
し、また同トラックのアドレスを含むレコード・ゼロと
称される特殊レコードがこれに続く。レコード・ゼロの
次にはユーザ・レコードを含むデータ領域が続く。

【００１７】データ転送が開始する以前に、装置制御が
適応されねばならない。これはインデックス・ポイント
或いはレコード・ゼロ以外のカウント開始領域の一方を
検出して行われる。一度、カウント領域またはインデッ
クスが検出されると、装置制御はチャネルにより命令さ
れたオペレーションを達成するようにトラックを制御す
る。

【００１８】位置レコード・パラメータの有効化の後、
制御ユニットは第１指定トラックを探すよう装置に指令
し、指示されたセクタに装置を配置し、検索オペレーシ
ョンを開始して装置自身をトラック上の更に特定のレコ
ード領域に配置する。

【００１９】図１は本発明によるデータ処理システムの
単純化したブロック図である。ホスト・プロセッサ１０
はチャネル１１により制御ユニット１２に接続される。
制御ユニット１２及びＤＡＳＤ１３は、ＤＡＳＤ上の記
憶活動を管理するための周辺データ処理サブシステムを
構成する。図１は単純化したものである。実際には、い
くつかのチャネル１１が存在して制御ユニット１２に接
続される。今日では、１つの共通な構成として、制御ユ
ニットには１６チャネルが接続される。結果的に、１６
個までのホスト・プロセッサを１つの制御ユニットに接
続することが可能である。しかし、一般的には冗長な要
求がホスト・プロセッサの数を制限する。同一の構成に
於いて、制御ユニットは６４のＤＡＳＤに接続可能であ
る。しかし、本発明では、制御ユニットに接続されるチ
ャネル数やＤＡＳＤ数は何等影響は無く、従って図１に
示す単純化した構成に於いて本発明の実施例を十分に説
明できる。

【００２０】制御ユニット１２はこれら全ての電子回
路、マイクロプロセッサ、チャネルとＤＡＳＤ間のデー
タ転送を管理するのに必要なマイクロコードを含む。こ
うした装置は良く知られており、制御ユニット１２内に
存在する回路の一部が図１に示されている。図１は制御
レジスタ１５及びデータ・バッファ１６を含む制御記憶
装置１４を示す。制御記憶装置１４及び様々なバッファ
やレジスタは、チャネル・インタフェース・プロセッサ
１７、装置インタフェース・プロセッサ１８及び異常状
態プロセッサ１９に接続され且つ制御される。チャネル
・プロセッサ１７及び装置プロセッサ１８の両者はデー
タ・バッファ１６をアクセスし、また図１には示されて
いないが、例えばキャッシュ記憶装置などの他の記憶領
域へもアクセスする。装置プロセッサ１８及びチャネル
・プロセッサ１７は別々のプロセッサであるか、或いは
同一プロセッサ２０上で作用する別々の処理として実行
される。別々のプロセッサによるか、或いは同一プロセ
ッサ上での別々のマイクロコード・モジュールとしての
実行かは、主に速度やコストを考慮した上で選択され
る。装置インタフェース・プロセッサ及び装置インタフ
ェース処理といった表現は、本発明では同意語として使
用され、またチャネル処理及びチャネル・プロセッサに
ついても同様である。

【００２１】図２はデータ・バッファ領域１６のレイア
ウトを示す。図２の実施例では、６４Ｋバイトがデータ
・バッファに含まれており、最初の１Ｋバイト領域は１
Ｋ目から２Ｋ目までの第２の領域とは分離かつ区別され
ており、また該第２領域は２Ｋ目から６４Ｋまで広がる
バッファ主要部分とは分離かつ区別される。この様に、
所定の区分活動によりバッファは３つの部分に区分され
る。例えば部分３０に於いては、制御コマンドが記憶保
護域に記憶され、一方キャッシュ及びチャネル・データ
転送は循環領域３１で発生する。領域３２はエラー修正
に利用される。

【００２２】バッファの主６２Ｋ部分は装置及びチャネ
ル間のデータ転送に利用される。ライト・オペレーショ
ン用のカウント・フィールド（及びキー・フィールドが
更新されない場合の分岐オペレーション用のキー・フィ
ールド）は記憶保護域３３内に位置し、一方、データは
残りの６１．５Ｋの領域３４に入る。この部分を以降、
循環領域と称する。図２では様々なレコードが装置及び
チャネルへ、また装置及びチャネルから転送される。装
置１３は現状、データ・フィールドのレコード２をアク
セスしており、ハードウェアの装置バッファ・ポインタ
（ＤＢＰ）３５はレコード２データ・フィールド内の特
定ロケーションを指示する。同様に図２ではチャネル１
１は現状、レコード１からのデータをアクセスしてお
り、チャネル・バッファ・ポインタ（ＣＢＰ）３６はレ
コード１内の循環データ・フィールドのアドレスを含
む。このことは非同期オペレーションに於いては、装置
１３とチャネル１１が異なるレコード上で作用すること
を示している。

【００２３】図２は本発明により改善される、非同期オ
ペレーションに於ける通信問題を説明すのに利用でき
る。例えば、リード・オペレーションが行われるものと
する。従って、装置処理１８はチャネル処理１７より先
行する。図２を参照すると、レコード１はバッファに転
送され、装置プロセスは現状ではレコード２を装置から
バッファに転送する。チャネル処理１７はレコード１デ
ータをバッファからチャネルに転送する。もしも何らか
の理由により、後続のチャネル処理１７が先行装置処理
１８に追い付きかつ追い越した場合には、チャネル１１
は無意味なデータを受け取ることになる。同様に、先行
装置処理がバッファの最後に達し、更にレコードを２．
５Ｋ目から始まるバッファに読み込もうとして循環する
と、装置処理は結局チャネル処理に追い付き追い越し
て、チャネルはリード・コマンドを発しただけの全ての
データを受け取ることができなくなる。本発明はこの問
題を指摘し、システムに通信メカニズムを登載すること
により当該問題を回避するものである。

【００２４】チャネル処理或いはプロセッサ（ＣＨＩ
Ｐ）と装置処理或いはプロセッサ（ＤＩＰ）間の適切な
通信のために、本発明の通信システムは主要素として２
つのトラック・ポインタ、次回オペレーション・フィー
ルド（ＮＯＦ）リスト、ＤＩＰ状態標識、レコード制御
フラグ（ＲＣＦ）そして２つのバッファ・ポインタを有
する。

【００２５】２つのトラック・ポインタは、チャネル指
向レコード及びフィールド（ＣＯＲＦ）、装置指向レコ
ード及びフィールド（ＤＯＲＦ）と命名される。ＣＯＲ
Ｆはチャネル処理（ＣＨＩＰ）の為のトラック上での作
用位置を示し、一方、ＤＯＲＦはトラック上でのＤＩＰ
の位置を示す。これら２つのポインタを比較することに
より、チャネル・プログラム及び装置の相対位置が確認
される。

【００２６】ＣＯＲＦとＤＯＲＦはそれぞれ２つの要素
で構成される。すなわち、（１）レコード・カウント
（ＣＯＲＦ．ＲとＤＯＲＦ．Ｒ）と（２）フィールド識
別子（ＣＯＲＦ．ＦとＤＯＲＦ．Ｆ）である。これらの
パラメータは記憶制御レジスタ１５内に保持される。但
し、ＤＯＲＦ．Ｆはリード・オペレーションの際はレコ
ードと共にデータバッファ１６内に記憶される。

【００２７】値１または２のレコードカウントは、関連
する処理が、それぞれホーム・アドレス或いはレコード
０で作用中であることを示す。レコード・カウントの他
の値はＣＨＩＰ及びＤＩＰの相対位置を決定するのに利
用される。しかし、必ずしもトラック上の特定レコード
に対応する必要はない。

【００２８】制御レジスタ１５内のＤＯＲＦフィールド
識別子（ＤＯＲＦ．Ｆ）は、ＤＩＰが作用する正確なフ
ィールドを示す。通常、パラメータはＤＩＰにより変更
されるが、エラーがデータ・フィールドで発生すると、
同エラーが異常状態プロセッサ１９により修正された後
にプロセッサはＤＯＲＦ．Ｆを特定値に変更し、チャネ
ル処理に対してデータ・フィールドが有効であり、次の
アドレスに進むのにＤＩＰを待つ必要の無いことを示
す。もしもデータがコマンド列内の最後のＣＣＷ用であ
れば、レコードへ再指向するためにＤＩＰを待つ時間が
節約される。

【００２９】ＤＯＲＦ．ＦパラメータはＤＩＰが作用す
る正確なフィールドを示す一方、ＣＯＲＦ．Ｆパラメー
タはＣＨＩＰが作用する次回の所望のフィールドを示
す。

【００３０】次回オペレーション・フィールド（ＮＯ
Ｆ）パラメータはＤＩＰのオペレーションを指示するた
めに、ライト或いは検出オペレーションの際にＣＨＩＰ
により利用される。主利用としてはライト・オペレーシ
ョン期間中に、チャネル・プログラムが装置に先行して
スタートする場合である。ＣＨＩＰチャネル・プログラ
ムを通じて先行するとき、ＮＯＦ入力は各ライト・コマ
ンドに対してバッファ１６内に記憶される。こうしてＤ
ＩＰがバッファの要求ポイントに達するとＮＯＦをフェ
ッチし、指定されたオペレーションがＤＩＰにより達成
される。

【００３１】ＮＯＦ有効識別子（ＮＯＦＶＡＬ）はＣＯ
ＲＦ．Ｆレジスタのビット０に含まれる。これはライト
・オペレーション中に様々なオペレーションがＣＨＩＰ
により完了されたときに、ＣＨＩＰがＤＩＰに知らせる
ものである。主に同識別子は、ＮＯＦと実際のカウント
がバッファ１６内に記憶されたことを示す目的に使用さ
れる。

【００３２】ＮＯＦはライトの際に、ＤＩＰのオペレー
ションを指示するためにＣＨＩＰにより使用される。リ
ード・オペレーションではＮＯＦは存在する必要はな
い。なぜなら、装置が先行し順次レコードをリードする
からである。しかし、もしＮＯＦが存在すれば、装置は
ＮＯＦが指示したことを実行する。

【００３３】ＤＩＰ状態識別子は、ＤＩＰにより制御レ
ジスタ１５内にセットされ、ＣＨＩＰにＤＩＰがアイド
ル状態か、或いはライト及び検出オペレーション実行中
か、或いはリード・オペレーションを実行中か、或いは
エラーかを検出させる。

【００３４】レコード制御フラグ（ＲＣＦ）は、レコー
ド内のバッファに記憶され、ＣＨＩＰとＤＩＰの両者に
よって利用される。ＣＨＩＰは同フラグを、ＤＩＰに次
のフィールド或いはトラック内の残りのレコードをスキ
ップするよう指示するのに使用する。一方、ＤＩＰはＣ
ＨＩＰに、レコード形式及び無効トラックエラーが検出
されたかどうかを知らせるために同フラグを利用する。

【００３５】最後にチャネル・バッファ・レコード・ポ
インタ（ＣＢＵＦ）及び装置バッファ・レコード・ポイ
ンタ（ＤＢＵＦ）と称される２つのバッファ・ポインタ
が存在する。ＣＢＵＦは、ＣＨＩＰが現在処理中のレコ
ードのバッファ・アドレスを指示するためにＣＨＩＰに
よりセットされる。ＤＢＵＦは、ＤＩＰが現在処理中の
レコードのバッファ・アドレスを指示するためにＤＩＰ
によりセットされる。これら２つのポインタはバッファ
循環（ＷＲＡＰ）パラメータと共に、充填及びエンプテ
ィ化処理を制御し、同２つの処理が互いにオーバレイし
ないようにＣＨＩＰとＤＩＰの両者により使用される。
またこれらのポインタは、ＣＨＩＰ及びＤＩＰにより処
理されるレコードのＮＯＦ及びＲＣＦを含むバッファ・
レコードを指示する。ＣＢＵＦ及びＤＢＵＦは制御記憶
レジスタ１５内に保持される。図２では、ＤＢＵＦはＤ
ＩＰにより処理される最初のロケーション、すなわちレ
コードＲ２を指示している。一方、ＣＢＵＦはＣＨＩＰ
により処理される最初のロケーション、すなわちレコー
ドＲ１を指示している。この点では、バッファは２５６
バイトのページに分割され、バッファ内の各レコードは
ページ境界からスタートする。従って、レコードＲ１は
ページ１０から始まり、レコードＲ２はページ１６から
始まる。ＣＢＵＦ及びＤＢＵＦは常にバッファ内のペー
ジ境界アドレスを指示する。一方、装置バッファ・ポイ
ンタ３５とチャネル・バッファ・ポインタ３６はレコー
ド内の装置或いはチャネルのロケーションを指示する。

【００３６】前回ページ・ポインタ・パラメータ（ＰＲ
ＥＶＰＴＲ）は、前回レコードの最初のバッファ・ペー
ジを指示する各バッファ・レコード・イメージ内の１バ
イト値である。これは各レコードと共に、後続及び先行
処理がバッファ・アドレッシングに関し同期であること
を保証するものである。先行処理は同ポインタを新レコ
ード・ロケーションに更新した後に、パラメータをバッ
ファ内に記憶する。後続処理は同ポインタを次のレコー
ドの開始位置に更新する際、ＰＲＥＶＰＴＲを前回レコ
ードのロケーションと比較する。そして両者の値が一致
すれば、新たな後続処理ポインタ（すなわちＣＨＩＰ対
応ＣＢＵＦあるいはＤＩＰ対応ＤＢＵＦ）が正しいもの
となる。同値が一致しない場合には、現状のポインタは
エラーとなる。

【００３７】インテント・カウント・パラメータ（ＩＮ
ＴＣＴ）もライト・オペレーションの際にバッファに記
憶される。ライト・オペレーション中、ＣＨＩＰはＣＢ
ＵＦが次のレコードに進めらる度に、インテント・カウ
ントをバッファに記憶する。インテント・カウントはラ
イト・オペレーションの定義域内で処理される残りのレ
コード数を示す。ライト定義域では、各チャネル・コマ
ンドはレコード境界で作用する。従って、処理される残
りのＣＣＷの数はインテント・カウントに一致する。イ
ンテント・カウントはロケート・レコード・コマンドと
共に最初に転送されるパラメータであり、初期化の際に
制御レジスタ内に記憶される。ＣＨＩＰは次に、レコー
ド境界を跨ぐ各ライトＣＣＷ或いは各リードＣＣＷの完
了に際し、内部レジスタ内のインテント・カウントを減
算する。

【００３８】図３はリード・オペレーションに於いてバ
ッファ内に記憶されるパラメータを示す。バイト０には
前回レコードが開始したページを示す前回ページ・ポイ
ンタが記憶される。同値はポインタが更新した際にＤＩ
Ｐにより記憶され、後にＣＨＩＰにより検査される。バ
イト１にはレコードの相対レコード番号を示すＤＯＲ
Ｆ．Ｒパラメータが記憶される。これは、装置が当該レ
コードを処理している際のレコード番号を表す。バイト
２及び３には次回オペレーティング・フィールド・パラ
メータが記憶される。これらはリード・オペレーション
中は全て０である。バイト４及び５にはＤＩＰにより初
期化されるレコード制御フラグが記憶される。バイト４
は、ＣＨＩＰがメッセージをＤＩＰに中継するために使
用する。同メッセージはレコード或いは残りのトラック
のどの程度の量をＣＨＩＰが必要とするかを示す。バイ
ト５はＤＩＰが使用し、レコード形式やトラックが無効
である等のメッセージをＣＨＩＰに中継する。カウント
・フィールドはバイト８から３９に記憶され、キー及び
データ・フィールドはバイト４２以上の領域に記憶され
る。

【００３９】また、図３は更にライト・オペレーション
時にバッファ内にレコード・イメージと共に記憶される
パラメータを示す。バイト０には前回ページ・ポインタ
が記憶される。同値はＣＨＩＰがポインタを更新した時
に記憶し、後にＤＩＰにより検査される。バイト１には
インテント・カウントが記憶され、ライト定義域で処理
される残りのレコード数を示す。バイト２及び３には次
回オペレーション・フィールドが記憶され、ＤＩＰが同
レコードに達したときにＤＩＰに指示する。バイト４及
び５にはレコード制御フラグが記憶され、同フラグはＣ
ＨＩＰにより初期化され、また遭遇したエラーに関連し
て同レコード状態を指摘する。バイト８から３１にはラ
イト・スペシャル・ホーム・アドレス命令のためのカウ
ント・フィールドが記憶され、バイト３２から３９には
同カウントがホストから転送された際に記憶される。バ
イト４２以上はキー及びデータ・フィールドが記憶され
る。

【００４０】図４はバッファ内の様々なレコード制御フ
ラグの分類を示す。レコード制御フラグ１（ＲＣＦ１）
はバッファ充填処理により初期化され、引き続きＣＨＩ
ＰによりセットされＤＩＰによってテストされる。レコ
ード制御フラグ２（ＲＣＦ２）はバッファ充填処理によ
り初期化され、引き続きＤＩＰによりセットされＣＨＩ
Ｐによってテストされる。ＣＨＩＰは、ＣＢＵＦがライ
ト・オペレーション時に更新される際にＲＣＦ１を初期
化する。ＤＩＰは、ＤＢＵＦがリード・オペレーション
時に更新される際にＲＣＦ２を初期化する。

【００４１】ＲＣＦ１に於いて、ライト・イメージ・パ
ラメータはライトの際にはＣＨＩＰにより１に初期化さ
れ、リードの際はＤＩＰにより０に初期化されるビット
である。同ビットは、１にセットされたときにはレコー
ドがライト・イメージであることを示し、また０にセッ
トされたときにはレコードがリード・イメージであるこ
とを示す。ビット１には、このトラック上の残りのレコ
ードが要求されない場合に、ＣＨＩＰによってGO-TO-EN
D-OF-TRACKパラメータがセットされる。同パラメータは
ＣＨＩＰがＤＩＰに対し、ＣＨＩＰが必要としないレコ
ードのカウント・フィールド上の修正不可能なエラーを
パスさせることを許可する。キー要求なしパラメータ
は、キー・フィールドの要求がない場合にＣＨＩＰによ
りセットされる。同様に、データ要求なしパラメータ
は、データ・フィールドの要求がない場合にＣＨＩＰに
よりセットされる。これらのビットはＤＩＰがキー・フ
ィールドもしくはデータ・フィールド上で計時すること
を許可する。ビット７のＣＨＩＰ再試行パラメータは異
常状態プロセッサに対して、ＣＨＩＰが再試行を実行中
であることを知らせるものである。

【００４２】ＲＣＦ２に於いては、レコード形式ビット
８、９はバッファ・イメージ内のレコード形式を表す。
これら２つのビットが共に０である場合には、通常レコ
ードがバッファ内に存在する。０−１はホーム・アドレ
ス、１−０はレコード・ゼロ、１−１はインデックスま
たはEND-OF-TRACKを示す。END-OF-TRACK（ＥＯＴ）標識
はＣＨＩＰが利用し、次のトラックの開始時よりもＥＯ
Ｔ時にリード・トラック・コマンドにより完了ステータ
スを検知する。また、ＥＯＴ標識はＣＨＩＰが次のトラ
ックを決定するためのインデックス処理を開始するのに
も利用される。インデックス処理は制御記憶装置内のト
ラック・シーケンス情報を参照し、次のトラック情報を
獲得する。ビット１０の無効トラック・フラグは、同ト
ラックがＤＩＰによりＤＡＳＤからリードされる際に無
効であることを示す。GO-TO-CACHE-HOST-OPERATIONS フ
ラグは、ＤＩＰが遮断され、ＣＨＩＰがホスト・オペレ
ーションを開始せねばならないことを示す。ビット１５
のＤＩＰ再試行パラメータは、このレコードのフィール
ドがＤＩＰにより再試行されたことを示す。同ビットは
異常状態プロセッサがエラー回復のために使用する。

【００４３】前述したように、ＤＩＰとＣＨＩＰ間で通
信するためのメカニズムが提供され、２つのプロセッサ
がバッファ内でデータ処理を行う際に、相互にオーバレ
イすることはない。バッファは２５６バイトのページに
分割され、ページのアドレスは１バイトのレジスタ内に
含まれる。各レコードはページ境界から開始する。ＣＨ
ＩＰが作業中のページ・アドレスはＣＢＵＦレジスタに
配置される。一方、ＤＩＰが作業中のページ・アドレス
はＤＢＵＦレジスタに配置される。これら２つのレジス
タは２つの処理が互いに干渉し合わないように、バッフ
ァ内に空間を割り当てるために使用される。

【００４４】ライト・オペレーションのために、ＣＨＩ
Ｐは各レコードに対するデータ転送の完了時にＣＢＵＦ
を更新する。またリード・オペレーションに対応して
は、ＣＨＩＰは、次のＣＣＷが新たなレコードに対応し
て受信されればＣＢＵＦを更新する。ＤＩＰは、データ
・フィールドがリード及びライト・オペレーションの両
者に対応して転送されたときにＤＢＵＦを更新する。

【００４５】ＣＨＩＰＷＲＡＰＣＢＵＦまたはＤＩ
ＰＷＲＡＰＤＢＵＦがバッファの最初に循環する度
に、ＷＲＡＰ（循環）パラメータがトグルされる。ＷＲ
ＡＰ値０はＣＨＩＰ及びＤＩＰがバッファを通じ同一経
路上にあることを示す。ＷＲＡＰ値１は充填処理がバッ
ファの終わりから開始に循環し、エンプティ処理は循環
していないことを示す。

【００４６】リード・オペレーションでは、ＤＩＰはレ
コードをバッファ内に記憶し、ＤＢＵＦを更新する。バ
ッファに記憶する各レコードに対して、ＤＩＰはＤＯＲ
Ｆ．Ｒを同レコードと共に記憶する。ＣＨＩＰは希望す
るレコードを探索するときに、ＣＯＲＦ．Ｒを同レコー
ドのバッファ内ＤＯＲＦ．Ｆと比較する。もしも比較結
果が一致すれば、ＣＨＩＰは同レコードをチャネルに転
送する。一致しない場合には、ＣＨＩＰは次のレコード
に進み、再び一致或いはインデックスが発見されるまで
比較を継続する。

【００４７】リード・オペレーションでは、ＤＩＰはバ
ッファを充填し、ＣＨＩＰはバッファをエンプティにす
る。ＣＢＵＦ、ＤＢＵＦそしてＷＲＡＰは図５に示すよ
うに使用される。すなわち、ＣＨＩＰにより要求され続
けるバッファ内で、ＤＩＰがオーバレイを起こさないよ
うにする。図４は、ＷＲＡＰビットが０の場合には、Ｄ
ＩＰの続行を許可する。しかし、ＷＲＡＰビットが１の
場合には、ＤＢＵＦはＣＢＵＦと比較され、ＤＢＵＦが
ＣＢＵＦよりも小である場合は、ＤＩＰは続行を許可さ
れる。なぜなら、これはＤＩＰがＣＨＩＰにより既に処
理されたページ上で作用していることを示すからであ
る。しかし、ＷＲＡＰが１であり且つＤＢＵＦがＣＢＵ
Ｆと等しいか或いはこれを越えようとする場合には、Ｄ
ＩＰは処理を停止しなければならない。装置は次に再指
向される。すなわち、最初のローテーションが発生す
る。

【００４８】ライト・オペレーションに於いて、図５に
は示されないが、ＷＲＡＰビットが０の場合にＣＨＩＰ
がバッファを充填することを許可する。ＷＲＡＰビット
が１でＣＢＵＦがＤＢＵＦより小さい時にも、ＣＨＩＰ
はバッファを充填することを許可される。しかし、ＷＲ
ＡＰビットが１でＣＢＵＦがＤＢＵＦと等しいか或いは
これを越えようとする場合には、ＣＨＩＰは次回レコー
ドによりバッファ空間を充填する以前に、ＤＩＰがライ
ト・オペレーションを完了するまで待機しなければなら
ない。

【００４９】図５は更にバッファからデータを除去する
規則を示す。この場合、リード・オペレーションに於い
ては、ＷＲＡＰビットが１の時、ＣＨＩＰはバッファの
最後までの全てのレコードを除去することができる。ま
た、ＷＲＡＰビットが０で且つＤＢＵＦがＣＢＵＦより
大きい場合には、リード・オペレーションに於いてＣＨ
ＩＰはレコードを除去することができる。しかし、ＣＢ
ＵＦがＤＢＵＦと等しい場合には、ＣＨＩＰは待機しな
ければならない。図５はカウント、キー及びデータ・フ
ィールドをリードする際の特定の待機規則を示すもので
ある。

【００５０】ライト・オペレーションに於いて、図５に
は示されないが、ＷＲＡＰビットが１の時、ＤＩＰはバ
ッファの最後までレコードをライトすることを許可され
る。ＷＲＡＰビットが０の場合には、もしＣＢＵＦがＤ
ＢＵＦよりも大きい時は、ＤＩＰの続行を許可する。し
かし、ＣＢＵＦがＤＢＵＦと等しい時には、ＤＩＰは次
回オペレーティング・フィールド有効ビット（ＮＯＦＶ
ＡＬ）が１になるまで待機しなければならない。もしＷ
ＲＡＰビットが０で且つＣＢＵＦがＤＢＵＦよりも小さ
い時は、ＤＩＰは待機しなければならない。

【００５１】制御ビットＮＯＦＶＡＬがセットされた場
合は、ＣＨＩＰがカウント・フィールドを完了し、次回
オペレーティング・フィールド（ＮＯＦ）をバッファに
セットアップし、チャネル・バッファ・ポインタ３６を
ロードして、装置バッファ・ポインタ３５をデータ転送
期間中にブロックする。

【００５２】総括すると、リード・オペレーションで
は、ＤＩＰはレコードを入れながらバッファを処理し、
トラック・イメージを形成する。ＤＩＰはバッファの最
後に到達すると、先頭に循環し再度処理を継続する。Ｃ
ＨＩＰはその背後を走ることになる。ＣＢＵＦとＤＢＵ
ＦはＣＨＩＰとＤＩＰ間の調整役として機能する。

【００５３】ライト・オペレーションが実行される際に
は、ロケート・レコード命令が制御ユニット１２に定義
域内に書き込まれるレコード数を通達するが、該制御ユ
ニットは同レコード用のカウント・フィールドを認識し
ていない。該カウント・フィールドは同一トラック上か
または異なるトラック上に存在する。チャネル・インタ
フェース・プロセッサはチャネルからバッファにレコー
ド転送を開始する。一方、装置インタフェース・プロセ
ッサは装置に対し、転送される第１レコードをライトす
るよう指示する。ＤＩＰが対応中に、ＣＨＩＰは先行し
てバッファにレコードを転送する。ＣＨＩＰはＤＩＰが
対応を完了する以前に数レコード分のデータ転送を行
う。ＤＩＰが対応可能状態になると、ＤＩＰはＮＯＦを
検査し、行動を把握し、バッファをステップ・ダウンし
てデータを装置に書き込む。ＤＩＰが最終レコードに達
すると、定義域に対応するインテント・カウントが１と
なり、ＤＩＰに対しＣＨＩＰにライトを完了したことを
通達することを許可する。ＤＩＰはまた異常状態プロセ
ッサに対し、エラー回復が必要となる場合には通達可能
である。非同期オペレーションに於いては、ＤＩＰが中
間レコードの一つに於いてエラーに遭遇した場合でも、
継続するライト・オペレーションはＣＨＩＰによって最
後まで達成される。インテント・カウントはエラーが発
生した際のまだ装置に書き込まれていないレコード数を
示す。

【００５４】成功したライト・オペレーションの最後で
は、ライト定義域完了バイトがセットされ、ＣＨＩＰに
対してライト・オペレーションが成功であり、またＣＨ
ＩＰが他の作業に入れることを知らせる。ＤＩＰは次に
即時にリード・モードに切り換わる。これは完全なイン
ターロック形式で行われるため、ＤＩＰがライト・オペ
レーションからリード・オペレーションに切り替わる際
の時間的問題は発生しない。

【００５５】図２に示すチャネル・バッファ・ポインタ
３６と装置バッファ・ポインタ３５には、更に衝突防止
メカニズムが付加されている。ＣＨＩＰとＤＩＰが同一
レコード上で作用している場合に、これら２つのポイン
タは互いにクロスしないように実行される。従って、後
続処理は先行処理に先行を許可する時間が到来するまで
停止し、両者は互いに簡単に続行ができる。

【００５６】また、ライト・オペレーション中は、ＤＩ
Ｐはキー及びデータ・フィールドのサイズを知る必要が
ある。カウント・フィールドはＤＩＰにより図２の３３
に示す保護領域にコピーされる。ポインタＢＦＰＧＲが
保護領域内に於けるカウント・フィールドの位置を示
す。従って、ライト・コマンドに対しては、ＢＦＰＧＲ
は保護領域を指示し、一方、ＤＢＵＦはデータ・フィー
ルド位置を指示する。ＤＢＵＦがバッファを循環するの
に対し、バッファ・ページ汎用レジスタＢＦＰＧＲは常
時保護領域のある位置を指示する。

【００５７】非同期システムに於ける装置及びチャネル
間での別の重要な通信要素としては、装置が再指向する
際、すなわち、装置内の正確なレコード・ロケーション
を探索する際、常にＤＩＰによりセットされる再指向ビ
ットと称されるビットがある。装置が正確なレコードに
再指向するために数ミリ秒を要するために、ＤＩＰがバ
ッファ内その進路から脱出するのを待機するポイントま
でにＣＨＩＰが達すると、ＣＨＩＰは再指向ビットを検
査し、もし同ビットがセットされていればＣＨＩＰはＤ
ＩＰが再指向状態にあることを知る。数ミリ秒はチャネ
ルが停止状態であるには非常に長い時間であるので、Ｃ
ＨＩＰはチャネルを他の作業に解放する。ＤＩＰが最終
的に再指向し、再指向ビットをＯＦＦした時に、ＣＨＩ
Ｐはチャネルを取り戻し、処理が継続される。

【００５８】この通信要素は、また異常状態プロセッサ
によりエラー回復に使用される。ＤＩＰに問題が生じた
場合、ＤＩＰは遮断され、エラー信号をセットして待機
する。これが発生すると、ＣＨＩＰは結局バッファ内で
ＤＩＰと衝突し、ＤＩＰがエラー状態のために、ＣＨＩ
Ｐを停止するべき理由がない。従って、ＣＨＩＰは続行
を続け処理を完了し、チャネルを他の作業のために解放
する。ＤＩＰがエラー状態となることは、チャネルにつ
いても全く同様に扱うことができる。

【００５９】異常状態プロセッサ（ＵＳＵＲＰ）１９は
エラー状態に於いて成すべきことを決定し、もしコマン
ド再試行が必要と判断した場合には、ＣＨＩＰ及びＤＩ
Ｐに対し同状況を知らせる。再試行が開始されると、Ｃ
ＨＩＰは再び作用を開始し、ＤＩＰは再指向が完了する
まで再指向ビットをセットし再指向を実行する。時期が
到来すると、再指向ビットはＯＦＦされ、オペレーショ
ンは再スタートされる。

【００６０】

【発明の効果】以上説明したように、本発明によれば、
チャネル及び装置プロセッサが同時に同一フィールド上
はもとより、異なるフィールド上でも作用することが可
能となる。

【図面の簡単な説明】

【図１】本発明によるデータ処理システムの単純化した
ブロック図である。

【図２】バッファの配置図である。

【図３】リード・オペレーション時、バッファ内にレコ
ードと共に含まれる制御パラメータ及び、ライト・オペ
レーション時、バッファ内にレコードと共に含まれる制
御パラメータを示す図である。

【図４】バッファ内に含まれる追加の制御パラメータを
示す図である。

【図５】バッファにデータを記憶する際の、またバッフ
ァからデータを除去する際の規則を示す図である。

【図５】

【図１】

【図２】

【図３】

【図４】

フロントページの続き (72)発明者キース・アンソニー・ベロアメリカ合衆国アリゾナ州、ツーソン、ノース・パシオ・デ・ロス・チェリトス 4704番地 (72)発明者マイケル・トーマス・ベンヘイスアメリカ合衆国アリゾナ州、ツーソン、ノース・プラシータ・リリオ 4801番地 (72)発明者フローレンス・ジョアン・クラークアメリカ合衆国アリゾナ州、ツーソン、ウエスト・アルバーロ 3921番地 (72)発明者ポール・ウェイン・ハンターアメリカ合衆国カリフォルニア州、サン・ホセ、シャトー・ドライブ 1270番地 (72)発明者ドナルド・マービン・ノルダールアメリカ合衆国アリゾナ州、ツーソン、イースト・サーティファースト・ストリート 7634番地

Claims

【特許請求の範囲】

【請求項１】複数のレコード・トラックを有する直接ア
クセス記憶装置（ＤＡＳＤ）と、前記レコード・トラックとのレコード転送を制御する為
に前記ＤＡＳＤに接続された装置インタフェース・プロ
セッサ（ＤＩＰ）と、前記ＤＩＰによる前記レコード転送とは非同期的にチャ
ネルとのレコード転送を制御する為に前記チャネルに接
続されたチャネル・インタフェース・プロセッサ（ＣＨ
ＩＰ）と、制御パラメータを貯蔵する為に前記ＣＨＩＰ及び前記Ｄ
ＩＰに接続された制御記憶手段と、前記ＤＡＳＤ及び前記チャネルとの前記レコード転送が
なされる前のデータ・レコードを貯蔵する為に前記ＤＩ
Ｐ及びＣＨＩＰに接続されたバッファ記憶手段と、を具備し、リード・オペレーションでは、前記ＤＩＰがデータ・レ
コードを前記バッファ記憶手段の最初の場所から始まり
最後の場所に向かって格納する先行処理を実行し、前記
ＣＨＩＰは該先行処理により格納されたデータ・レコー
ドを前記バッファ記憶手段から除去して前記チャネルに
送信する後続処理を実行し、ライト・オペレーションでは、前記ＣＨＩＰがデータ・
レコードを前記バッファ記憶手段の最初の場所から始ま
り最後の場所に向かって格納する先行処理を実行し、前
記ＤＩＰは該先行処理により格納されたデータ・レコー
ドを前記バッファ記憶手段から除去して前記ＤＡＳＤに
送信する後続処理を実行し、前記先行処理は前記バッファ記憶手段の最後の場所が充
填された後、該バッファ記憶手段の最初の場所に戻って
該バッファ記憶手段へのレコードの充填を継続するもの
であり、更に、前記バッファ記憶手段の前記最後の場所が充填さ
れたときに前記先行処理によりセットされ、前記バッフ
ァ記憶手段の最後の場所からデータ・レコードが除去さ
れたときに前記後続処理によりリセットされる、前記制
御記憶手段内の循環指示手段を具備し、これにより前記ＤＩＰ及びＣＨＩＰが前記循環指示手段
を調べて、前記ＤＩＰ及びＣＨＩＰの何れが前記バッフ
ァ記憶手段の前記最初の場所に近く、何れが前記最後の
場所に近いかを見い出すようにしたことを特徴とする周
辺レコード処理システム装置。
【請求項２】リード・オペレーションに於いて、前記Ｃ
ＨＩＰによりセットされ、前記ＤＩＰに対し次のフィー
ルド或いはトラック内の残りのフィールドをスキップす
るよう指示する、前記バッファ記憶手段内に含まれる第
１のレコード制御指示手段と、ライト・オペレーションに於いて、前記ＤＩＰによりセ
ットされ、遭遇したエラーを指示するため前記バッファ
記憶手段から前記ＤＡＳＤに転送されるレコードの状態
を指示する、前記バッファ記憶手段内に含まれる第２の
レコード制御指示手段と、を具備することを特徴とする請求項１記載の装置。
【請求項３】前記制御記憶手段内に置かれ、前記ＣＨＩ
Ｐによりセットされ、前記ＣＨＩＰにより現在処理され
ているレコードのバッファ・レコード・アドレスを指示
するチャネル・バッファ・レコード・ポインタ手段（Ｃ
ＢＵＦ）と、前記制御記憶手段内に置かれ、前記ＤＩＰによりセット
され、前記ＤＩＰにより現在処理されているレコードの
バッファ・レコード・アドレスを指示する装置バッファ
・レコード・ポインタ手段（ＤＢＵＦ）と、を具備し、これにより前記ＤＩＰ及びＣＨＩＰにおいて行われる処
理が互いに他方に追いつき、他方により必要とされる前
記バッファ記憶手段中のデータをオーバレイすることを
回避出来るようにするため、前記ＣＢＵＦ，ＤＢＵＦ及
び循環指示手段が協同して前記ＤＩＰ及びＣＨＩＰに通
達機構を与えることを特徴とする請求項１記載の装置。
【請求項４】ライト・オペレーションに於いて、前記Ｃ
ＨＩＰにによりセットされ、前記チャネルから受け取る
ライト・コマンドに応答して、ＤＩＰがバッファ動作中
次のコマンドを実行する点に到達したときにＤＩＰに次
のコマンドを通達する次回オペレーティング・フィール
ド指示手段と、前記制御記憶手段内に置かれ、ライト・オペレーション
に於いて、前記ＣＨＩＰがデータ・レコードのロードを
完了し、また前記次回オペレーティング・フィールド指
示手段をセットしたことをＤＩＰに通知して、前記ＤＩ
Ｐに動作の進行が支障ないことを通達する有効指示手段
と、を具備することを特徴とする請求項３記載の装置。
【請求項５】前記バッファ記憶手段において直近先行レ
コードのアドレスを保持する手段を具備し、該アドレス
は前記先行処理によりセットされ、前記バッファ記憶手
段中の次のレコードを処理する為の適正な出発場所とし
て後続処理の為の前記バッファ記憶手段中の場所を認証
するため前記後続処理により使用されることを特徴とす
る請求項４記載の装置。
【請求項６】複数のレコード・トラックを有する直接ア
クセス記憶装置（ＤＡＳＤ）と、前記レコード・トラックとのレコード転送を制御する為
に前記ＤＡＳＤに接続される装置インタフェース・プロ
セッサ（ＤＩＰ）と、前記ＤＩＰによる前記レコード転送とは非同期的にチャ
ネルとのレコード転送を制御する為に前記チャネルに接
続されるチャネル・インタフェース・プロセッサ（ＣＨ
ＩＰ）と、前記ＤＡＳＤ及び前記チャネルとの前記レコード転送が
なされる前のデータ・レコードを貯蔵する為に前記ＤＩ
Ｐ及びＣＨＩＰに接続されるバッファ記憶手段と、リード・オペレーションに於いて、前記ＣＨＩＰにより
セットされ、前記チャネルからの要求に応答して前記Ｄ
ＩＰに対し次のフィールド或いはトラック内の残りのフ
ィールドをスキップするよう指示する、前記バッファ記
憶手段内に含まれる第１のレコード制御指示手段と、ライト・オペレーションに於いて、前記ＤＩＰによりセ
ットされ、遭遇したエラーを指示するため前記バッファ
記憶手段から前記ＤＡＳＤに転送されるレコードの状態
を指示する、前記バッファ記憶手段内に含まれる第２の
レコード制御指示手段と、を具備する周辺データ処理システム装置。
【請求項７】前記第２のレコード制御指示手段は、リー
ド及びライト・オペレーションに於いてＤＩＰによりセ
ットされ、ＣＨＩＰに対しトラック・スイッチが必要な
ことを通達し、またリード・トラック・オペレーション
に於いてＣＨＩＰに完了を通達する、トラックの終わり
（ＥＯＴ）標識を含むことを特徴とする請求項６記載の
装置。