JPH0746481B2 - デイジタル変調装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルデータの記録、伝送時におけるデ
ィジタル変調に関する。

従来の技術 初めにDSVとCDSについて説明を行なう。DSVとは、第２
図に示す様に変調コード列を開始時の極性を負としてNR
ZI変調し、得られたNRZI変調波形を変調コードのビット
周期ｔ単位に負のとき−1,正のとき＋１として順次加算
して得られる値である。第２図において、（イ）点のDS
Vは＋3,（ロ）点のDSVは−２である。CDSは、一つの変
調コード内のDSVである。

従来から変調コード列をNRZI変調した後の直流成分を除
去する変調方式として８−10変調方式（特開昭59−2005
62号公報）等が提案されている。

前記８−10変調方式は、CDS＝０の変調コードと、CDS＝
±２の変調コードを用い、変調コード列をNRZI変調した
際の反転の回数が偶数回か奇数回であるかということ
と、DSVの正負を参照して変調コードの選択を行なって
いる。

発明が解決しようとする問題点 前記８−10変調方式は、線ビット密度の最高磁化反転密
度に対する比であるDR（Density Ratio）が、0.8である
のに対し、８−14変調方式は、DRが1.14と大きくなって
いる。このため、８−10変調方式では用いる変調コード
はCDS＝0,CDS＝±２の変調コードであるが、８−14変調
方式では、CDS＝0,CDS＝±2,CDS＝±4,CDS＝±６の変調
コードを用いている。

８−10変調方式の場合は、各変調コードの終端でのDSV
の値は、＋2,0,−２のいずれかであり、DSVが±２であ
る場合、CDS＝±２又は、CDS＝−２の変調コードを用い
るとDSVは０に復帰する。このため８−10変調方式で
は、DSVの値そのものを計算する必要は無い。

これに対して、８−14変調方式では、各変調コードの終
端でのDSVの値は、＋4,＋2,0,−2,−４のいずれかとな
り、変調コードを選択する際に、変調を行なうディジタ
ルデータの一つ前のディジタルデータを変調した変調コ
ード終端でのDSVの正負及び０であるか否かを参照して
変調を行うため、順次DSVを計算し、DSVが正か負か又は
Ｏであるかを判定しなければならないという問題があっ
た。

問題点を解決するための手段 本発明は、生成した14ビットの変調コードにより変動す
るDSVの変動量を求める手段と、前記DSVの変動量と変動
前のDSVの値を加算する手段と、新たなDSVの値が０か否
かを判定する手段を備えたディジタル変調装置である。

作用 上記手段による本発明の作用は次のようになる。生成し
た14ビットの変調コードにより変動するDSVの変動量を
出力し、変動前のDSVの値と変動量を加えることで新た
なDSVの値を求め、この値が０か否かを判定することに
より８−14変調方式を実現するディジタル変調装置を提
供できる。

実 施 例 本発明の実施例で用いる８−14変調方式の変調アルゴリ
ズムについて説明する。

前記変調方式は、８ビットより成るディジタルデータを
14ビットより成る変調コードに変換するものである。８
ビットのディジタルデータのパターン256通りに対し、1
4ビットの変調コードパターンは2¹⁴＝16384通り存在す
るが、以下に述べるアルゴリズムに従って、407通りの
変調コードパターンより選択する。

初めに変調コードについて説明を行なう。

前記変調方式における変調コード表を第１−１表〜第１
−６表に示す。

全変調コードは、最後のビットが“0"であり、変調コー
ド内でビット“1"とビット“1"の間にビット“0"が１個
以上含まれている。また、変調コード内でビット“0"の
連続は最大８個に制限し、変調コードの両端では、ビッ
ト“0"の連続が４個以下に制限されている。従って、変
調コード列内でビット“1"とビット“1"の間に必ずビッ
ト“0"が１個以上８個以下含まれる。

次にディジタルデータと変調コードの割り当て方につい
て説明する。

前記変調コードをディジタルデータに割り当てる割り当
て方は、全変調コードのCDSを求め、CDS＝０の変調コー
ドはディジタルデータと１対１に割り当て、CDS＝＋２
とCDS＝−4,CDS＝−２とCDS＝＋4,CDS＝＋２とCDS＝−
6,CDS＝−２とCDS＝＋６の変調コードをそれぞれ一組と
してディジタルデータに割り当てる。

前記一組の変調コードの内、CDSの絶対値の小さい変調
コード、すなわちCDS＝±２の変調コードをＡグループ
の変調コードとし、CDS＝±４とCDS＝±６の変調コード
をＢグループの変調コードとする。CDS＝０の変調コー
ドは両グループに所属させる。

次に変調に当って、ディジタルデータに対応する変調コ
ードの選択方法を説明する。

変調は、変調を行なうディジタルデータの一つ前の変調
コードの終端でのDSVの値と、NRZI変調を行なった時、
前記変調コードの終端がＨレベルを正極側、Ｌレベルを
負極側としたときの極性を参照して行なう。ここでDSV
は、変調の開始点からのものであり、開始点の極性は負
極側とする。

極性、DSVの値の変化を第２図に示す。第２図に示す様
に、NRZI変調波形の極性は変調コード列中のビット“1"
によって反転する。

変調コードのCDSとDSVとの関係を第４図に示す。第４図
（ａ）に示すように、CDSの値が正の変調コードは、変
換の開始点の極性が負のとき、DSVを増加させ、極性が
正のとき、DSVを減少させる。

第４図（ｂ）に示すように、CDSの値が負の変調コード
は、変換の開始点の極性が負のとき、DSVを減少させ、
極性が正のとき、DSVを増加させる。

第４図（ｃ）に示すように、CDSの値が０の変調コード
は、変換の開始点の極性の正負にかかわらずDSVを一定
に保つ。

第２表に変調コードの選択方法を示す。第４図に示した
CDSとDSVとの関係により、DSVの値が正のときは負側に
向い、DSVの値が負の時は正側に向うように変調コード
を選択し、DSVが０を中心にして、ある一定の幅以内に
収まるようにする。

第２表Ａに示すように、変調すべきディジタルデータの
一つ前のディジタルデータを変換した変調コード終端で
のDSVの値が正で、極正が正のとき、前記変調すべきデ
ィジタルデータに対応するＡグループとＢグループの２
つの変調コードの内より、CDSが正又は０の変調コード
を割り当てる。

第２表Ｂに示すように、変調すべきディジタルデータの
一つ前のディジタルデータを変換した変調コード終端で
のDSVの値が正で、極性が負のとき、前記変調すべきデ
ィジタルデータに対応するＡグループとＢグループの２
つの変調コードの内、CDSが負又は０の変調コードを割
り当てる。

第２表Ｄに示すように、変調すべきディジタルデータの
一つ前のディジタルデータを変換した変調コード終端で
のDSVの値が負で、極性が正のとき、前記変調すべきデ
ィジタルデータに対応するＡグループとＢグループの２
つの変調コードの内CDSが負又は０の変調コードを割り
当てる。

第２表Ｅに示すように、変調すべきディジタルデータの
一つの前のディジタルデータを変換した変調コード終端
でのDSVの値が負で、極性が負のとき、前記変調すべき
ディジタルデータに対応するＡグループとＢグループの
２つの変調コードの内、CDSが正又は０の変調コードを
割り当てる。

すなわち、変調すべきディジタルデータの一つ前のディ
ジタルデータを変換した変調コードの終端でのDSVの値
が負のとき１、正のとき０、極性も同様に負のとき１、
正のとき０とすると、両者の排他的論理和をとると、１
のとき、CDSが負又は０の変調コードを割り当て、０の
とき、CDSが正又は０の変調コードを割り当てる。

また、第２表Ｃに示す様に、変調すべきディジタルデー
タの一つ前のディジタルデータを変換した変調コードの
終端でのDSVの値が０であるとき、極性の正負にかわら
ず、CDSの絶対値の少さいＡグループの変調コードを割
り当て、DSVの変化量を±２又は０とする。

この結果、変調コード列のDSVの値は、一定の幅以内に
収まる。本実施例では、DSVは±８以内になり、各変調
コードの終端では、0,±2,±４のいずれかとなる。

第１図に本発明の実施例である変調装置の回路図を示
す。また、第３図に前記第１図の回路図のタイミング図
を示す。

第１図において、１は８ビットより成るディジタルデー
タをパラレルに入力するディジタルデータ入力端子、２
は８ビットより成るディジタルデータ、３はリセット信
号入力端子、４はリセット信号、５はラッチクロック入
力端子、６はラッチクロック、７は変調コード出力端
子、８は変調コード、９はシフト／ロード切換え信号入
力端子、10はシフト／ロード切換え信号、11は変調コー
ド読み出しクロック入力端子、12は変調コード読み出し
クロック、13は変調コード出力ROM、14はCDS・極性出力
ROM、15は14ビットシフトレジスタ、16は４ビットフル
アダー、17は５ビットラッチ、18はORゲート３個より構
成される変調すべきディジタルデータの一つ前のディジ
タルデータを変換した変調コード終端でのDSVが０か否
かを判定するDSV＝０判定部、20はDSV＝０判定信号、21
は変調コード選択信号、22は変調すべきディジタルデー
タの一つ前のディジタルデータを変換した変調コードの
終端での極性を示す極性信号、23〜26は変調すべきディ
ジタルデータの一つ前のディジタルデータを変換した変
調コード列終端でのDSVの値を示す。23は特にDSVの正負
を示すフラグビットである。

変調するに当って、初期設定のためリセット信号入力端
子３より、ロウレベルのリセット信号４を第３図に示す
（ａ）のタイミングで５ビットラッチ17へ入力し、５ビ
ットラッチ17の出力を全て０とすることで、DSV＝０判
定信号20、変調コード選択信号21と極性信号22を０に設
定する。

ディジタルデータ入力端子１よりパラレルに第３図に示
すタイミングでd₀d₁d₂d₃…の順に入力した８ビットのデ
ィジタルデータ２を変調コード出力ROM13とCDS・極性出
力ROM14へ入力する。また変調コード出力ROM13へ前記DS
V＝０判定信号20及び前記変調コード選択信号21を入力
し、CDS・極性出力ROM14へ、前記DSV＝０判定信号20及
び前記変調コード選択信号21と極性信号22を入力する。

DSV＝０判定信号20は、変調すべきディジタルデータの
一つ前のディジタルデータを変換した変調コード終端で
のDSVの値をDSV＝０判定部18で判定したものであり、DS
V＝０のとき0,DSV≠０のとき１である。

変調コード選択信号21は、変調コード選択部19の出力で
あり、極性信号22（正極を0,負極を１）とDSVの正負を
示すフラグ23（正のとき0,負のとき１）との排他的論理
和をとったものである。

変調コード出力ROM13は、入力された変調すべき８ビッ
トディジタルデータ2,DSV＝０判定信号20,変調コード選
択信号21を参照し、第２表に基づいて、14ビットの変調
コードをシフトレジスタ15へ出力する。変調コードの選
択は、第２表に示したようにDSV＝０信号20が０のと
き、前記入力された変調すべき８ビットディジタルデー
タ２に対応している２つの変調コードの内、CDSの絶対
値の小さな変調コードであるＡグループの変調コードが
選択される。DSV＝０信号20が１であり、変調コード選
択信号21が０のとき、すなわち、第２表において、変調
すべきデディジタルデータの一つ前のディジタルデータ
を変換した変調コード列の終端でのDSVが正でかつ極性
も正のとき、また、DSVが負でかつ極性が負のときは、
前記２つの変調コードの内CDSが正又は０の変調コード
を選択する。変調コード選択信号21が１のとき、すなわ
ち、第２表において、DSVが正でかつ極性が負のとき、
また、DSVが負でかつ極性が正のときは、前記２つの変
調コードの内CDSが負又は０の変調コードが選択され
る。

シフトレジスタ15では、シフト／ロード切換え信号入力
端子９よりシフト／ロード切換え信号10を入力し、第３
図に示すロウレベルとなるタイミングで、前記変調コー
ド出力ROM13より出力された変調コードをパラレル入力
する。変調コード読み出しクロック入力端子11より、第
３図に示すタイミングで変調コード読み出しクロック12
を入力し、前記変調コード８をシリアルに読み出す。

シリアルに変換された変調コード８は、第３図に示すタ
イミングで、D₁D₂D₃…の順に変調コード出力端子７より
出力する。但し、第３図において、変調コード読み出し
クロックの時間軸は、破線で示す区間を伸長して示して
ある。

CDS・極正出力ROM14は、入力された変調すべき８ビット
ディジタルデータ２、DSV＝０判定信号20、変調コード
選択信号21を参照して、変調コード出力ROMが出力した
変調コードを確定し、極性信号22に基づいて、前記変調
コード出力ROM14が出力した変調コードのCDSによってDS
Vが変動する変動量を出力する。変動量が０のとき“000
0",＋２のとき“0010"＋４のとき“0100",＋６のとき
“0110",−２のとき“1110",−４のとき“1100",−６の
とき“1010"をそれぞれ出力し、４ビットフルアダー16
へ入力する。

また、CDS・極性出力ROM14は、確定した前記変調コード
内のビット“1"が奇数個か偶数個かによって、入力した
極性信号の極性を反転して出力するか、そのまま出力す
るかを決定する。ビット“1"が奇数個のとき反転させ
て、CDS・極性出力ROM14より出力し、偶数の場合、その
まま出力し、５ビットラッチ17へ入力する。

４ビットフルアダー16では、５ビットラッチ17からの変
調すべきディジタルデータの一つ前のディジタルデータ
を変換した変調コード列終端でのDSVの値である23〜26
と、変調すべきディジタルデータを変換した変調コード
によるDSVの変動量を加えることにより、前記変調すべ
きディジタルデータを変換した変調コード終端でのDSV
の値を得、５ビットラッチ17へ出力する。

５ビットラッチ17では、入力された新しいDSVと極性信
号を、ラッチクロック入力端子５より第３図に示すタイ
ミングで入力されるラッチクロック６の立上りによって
ラッチを行なう。

５ビットラッチ17の出力である、前記変動すべきディジ
タルデータを変換した変調コード終端でのDSVの値23〜2
6は、DSV＝０判定部18へ入力され、前記変調すべきディ
ジタルデータの次のディジタルデータの変調のために用
いられる。極性信号22は、変調コード選択部19と、CDS
・極性出力ROM14へ入力され、前記変調すべきディジタ
ルデータの次のディジタルデータの変調のために用いら
れる。

以下、上述した処理を繰り返すことで変調を行なう。

ディジタルデータ列を変調して得た変調コード列は、続
いて、NRZI変調部でNRZI変調を行い、記録部で記録媒体
上へ記録を行なう。

再生時は、再生部でNRZI変調された変調コード列を再生
し、NRZI復調部でNRZI復調を行なった後８−14変調の復
調を行なう。

発明の効果 以上説明したように、本発明によれば簡単にDSVの計算
を行なうことができ、DSVの正，負又は０であるかを容
易に判定できることにより８−14変調方式を実現するデ
ィジタル変調装置を実現できる。

【図面の簡単な説明】

第１図は本発明の実施例であるディジタル変調装置の回
路図、第２図は８−14変調の変調コード列内の極性の変
化とDSVの変化の一例を示す波形図、第３図は本発明の
実施例であるディジタル変調装置の回路の動作を説明す
るためのタイミング図、第４図はCDSとDSVの関係を示す
波形図である。 13……変調コード出力ROM、14……CDS・極性出力ROM、1
6……全加算器、18……DSV＝０判定部。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ディジタルデータを８ビット毎に分離し、
   前記分離した８ビットのディジタルデータを14ビットよ
   り成る変調コードに変換するに際し、変調コード列内で
   ビット“1"とビット“1"の間に少なくともビット“0"が
   １個以上８個以下となるように制限を行なうことと、各
   変調コードのCDS（Codeword Didital Sum）を求め、CDS
   ＝０である変調コードは、前記８ビットのディジタルデ
   ータと１対１に対応させ、CDS≠０の変調コードはCDSの
   符号が異なり、かつ、CDSの絶対値も異なる２つの変調
   コードを一組として前記８ビットのディジタルデータに
   対応させ、前記８ビットのディジタルデータを変調して
   得られた変調コード列をNRZI変調し、前記NRZI変調を行
   なって得た波形のDSV（Digital Sum Variation）の絶対
   値が小さくなるように、前記２つの変調コードを選択的
   に使用することを特徴とする８−14変調方式を実現する
   に当って、前記８ビットのディジタルデータと、前記８
   ビットのディジタルデータを14ビットの変調コードに変
   換するに際し前記８ビットのディジタルデータを順次変
   調して得る変調コード列のDSVの絶対値が小さくなるよ
   うに前記14ビットの変調コードの選択を制御する制御信
   号とを入力し、前記８ビットのディジタルデータに対応
   する14ビットの変調コードを生成する手段と、前記制御
   信号を生成する手段として、生成した14ビットの変調コ
   ードにより変動するDSVの変動量を求める手段と、前記D
   SVの変動量と変動前のDSVの値を加算する手段と、前記
   加算によって得た新たなDSVの値を一時記憶する手段
   と、前記一時記憶する手段により記憶されたDSVの値が
   ０か否かを判定する手段と、前記生成した14ビットの変
   調コード終端での極性を求める手段と、前記極性を一時
   記憶する手段と、前記一時記憶する手段により記憶され
   た極性の正負と前記一時記憶する手段に記憶されたDSV
   の正負により、CDSの正又は０の変調コードを生成する
   か、CDSの負又は０の変調コードを生成するかを決定す
   る手段とから構成されることを特徴とするディジタル変
   調装置。