JPH0746265A - 通信装置 - Google Patents

通信装置

Info

Publication number
JPH0746265A
JPH0746265A JP19144893A JP19144893A JPH0746265A JP H0746265 A JPH0746265 A JP H0746265A JP 19144893 A JP19144893 A JP 19144893A JP 19144893 A JP19144893 A JP 19144893A JP H0746265 A JPH0746265 A JP H0746265A
Authority
JP
Japan
Prior art keywords
control circuit
slave
power
master
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19144893A
Other languages
English (en)
Inventor
Masahito Isokawa
雅人 磯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP19144893A priority Critical patent/JPH0746265A/ja
Publication of JPH0746265A publication Critical patent/JPH0746265A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Selective Calling Equipment (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【目的】 マスタに複数のスレーブノードを接続したマ
ルチドロップ方式のトークンリング形ネットワークシス
テムにおけるスレーブノードの消費電力の低減を図るこ
と。 【構成】 マスタ1の電源7からの電力を、複数の各ス
レーブノード2a,2bに設けたラッチ形リレー10
a,10bを介して供給し、マスタ制御回路8は、全て
のラッチ形リレー10a,10bをリセットして共通接
点11a,11bをスレーブ制御回路9a,9b側の一
方個別接点12a,12bに導通させる。電力が供給さ
れたスレーブ制御回路9aは、マスタ制御回路8との通
信を終了した後、セット信号を発生して、自己のラッチ
形リレー10aの共通接点11aを他方の個別接点13
aに導通して、後続のスレーブノード2bに電力を供給
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、通信装置に関し、もっ
と詳しくは、いわゆるマルチドロップ方式の通信路と電
力供給路を持つネットワークシステムにおいて、スレー
ブノードに電力を供給するための構成に関する。
【0002】
【従来の技術】マスタに複数のスレーブノードが接続さ
れ、マスタと各スレーブノードとが相互に通信を行う通
信装置において、従来では、全てのスレーブノードに常
時、電力を供給し、マスタが各スレーブノードに順次的
に通信を行っている。
【0003】
【発明が解決しようとする課題】このような先行技術で
は、スレーブノードは、マスタと通信を行わない期間に
おいても、常に電力が供給されており、したがって電力
が無駄であるとともに、スレーブノードの数が増加する
と、消費電力は大きなものとなる。
【0004】本発明の目的は、電力消費をできるだけ少
なくすることができるようにした通信装置を提供するこ
とである。
【0005】
【課題を解決するための手段】本発明は、電源とマスタ
制御回路とを有するマスタと、スレーブ制御回路とラッ
チ形リレーとを有する複数のスレーブノードとを含み、
各スレーブノードは、共通接点と、2つの個別接点とを
有するラッチ形リレーを備え、1つのスレーブノードに
設けられているラッチ形リレーの共通接点は、電源に接
続されており、前記1つおよび他のスレーブノードの一
方の個別接点は、スレーブ制御回路に接続され、他方の
個別接点は後続のスレーブノードの共通接点に接続さ
れ、ラッチ形リレーは、セット信号に応答して共通接点
が前記一方個別接点に導通し、リセット信号に応答して
共通接点が前記他方個別接点に導通し、マスタ制御回路
は、リセット信号を全てのラッチ形リレーに共通に与
え、スレーブ制御回路は、電源からラッチ形リレーを介
する電力が供給されることによって、マスタ制御回路と
の通信を行い、その通信の終了後に、そのラッチ形リレ
ーにリセット信号を与えることを特徴とする通信装置で
ある。
【0006】また本発明の制御回路は、供給される電力
によって充電されるコンデンサを有し、このコンデンサ
の充電電力を用いて、ラッチ形リレーが確実にセットさ
れるのに必要な時間以上持続するセット信号を発生する
ことを特徴とする。
【0007】
【作用】本発明に従えば、マスタに備えられているマス
タ制御回路は、全てのスレーブノードに備えられている
ラッチ形リレーにリセット信号を共通に与え、これによ
って全ての各ラッチ形リレーの共通接点は、一方共通接
点に導通する。これによってマスタの電源からの電力
は、1つのスレーブノードに設けられているラッチ形リ
レーの共通接点から前記一方個別接点を経てスレーブ制
御回路に与えられ、これによってマスタ制御回路と前記
1つのスレーブノードのスレーブ制御回路との通信を行
うことができる。この通信終了後には、スレーブ制御回
路はラッチ形リレーにセット信号を与えて共通接点を他
方個別接点に導通させる。これによって電源からの電力
は、前記1つのスレーブノードのラッチ形リレーの共通
接点から前記他方個別接点を経て、次に後続するスレー
ブノードに備えられているラッチ形リレーの共通接点お
よび一方個別接点を経てスレーブ制御回路に供給され
る。こうして、前記次のスレーブノードのスレーブ制御
回路とマスタ制御回路との通信を行うことができ、その
通信終了後には、セット信号が発生されてラッチ形リレ
ーの共通接点が一方個別接点に導通され、こうして、さ
らに次に後続するスレーブノードに電力が供給されるこ
とになる。
【0008】したがって、マスタの電源からは、各スレ
ーブノードのスレーブ制御回路に順次的に電力が供給さ
れることになり、したがってマスタ制御回路と通信を行
うスレーブ制御回路だけに電力が供給されるので、無駄
な電力消費がなくなり、またスレーブノードの数が増大
しても、消費電力が増大する恐れはない。
【0009】
【実施例】図1は、本発明の一実施例の全体の構成を示
すブロック図である。単一のマスタ1は、複数(この実
施例では2)のスレーブノード2(個別的には添字a,
b,…を付して示すことがある)とが一対の電力線3,
4、通信線5およびリセット線6を介して接続され、マ
ルチドロップ方式トークンリング形ネットワークシステ
ムが構成される。
【0010】マスタ1は、電源7とマスタ制御回路8と
を有する。スレーブノード2は、スレーブ制御回路9
と、ラッチ形リレー10とを有する。ラッチ形リレー1
0は、共通接点11と、2つの個別接点12,13とを
有する。このラッチ形リレー10は、リセット線6から
ライン14を介するリセット信号に応答して共通接点1
1が一方の個別接点12に導通し、その後、リセット信
号が供給されなくなっても、そのスイッチング状態を保
つ。また、このラッチ形リレー10は、スレーブ制御回
路9からライン15を介してセット信号が与えられるこ
とによって、共通接点11が他方の個別接点13に導通
し、その後、リセット信号が供給されなくなっても、そ
のスイッチング状態を保つ。
【0011】このようなラッチ形リレー10は、たとえ
ばリセット信号によって励磁されるリセットコイルとセ
ット信号によって励磁されるセットコイルとを有し、可
動接点がそれらのコイルによって角変位し、永久磁石片
の磁力によってスイッチング状態を保つ構成であっても
よい。
【0012】1つのスレーブノード2aに設けられてい
るラッチ形リレー10aの共通接点11aは、電源7の
一方の電力線3に接続される。一方の個別接点12a
は、スレーブ制御回路9aに接続される。他方の個別接
点13aは、後続のスレーブノード2bのラッチ形リレ
ー10bの共通接点11bにライン16aを介して接続
される。スレーブノードがさらに設けられているとき、
ラッチ形リレー10bの他方個別接点13bは、ライン
16bを介して後続のスレーブノードのラッチ形リレー
の共通接点に接続される。
【0013】図2は、マスタ制御回路8の動作を説明す
るためのフローチャートである。ステップa1からステ
ップa2に移り、スレーブノード2からの信号を受信し
たかどうかが判断され、受信していれば次のステップa
3に移り、次のスレーブノード2への信号を送信してス
テップa4に移り、このような動作を繰返す。これによ
ってマスタ制御回路8は、各スレーブノード2に備えら
れているスレーブ制御回路9と順次的に個別的に送受信
の通信を行うことができる。
【0014】図3は、スレーブ制御回路9の動作を説明
するためのフローチャートである。マルチドロップ方式
トークンリング形通信を行うにあたり、先ずマスタ1で
は、通信の開始にあたり、リセット線6から全てのスレ
ーブノード2のラッチ形リレー10に、リセット信号を
ライン14を介して与える。これによって、各スレーブ
ノード2のラッチ形リレー10の共通接点11は、一方
個別接点12に切換わって導通する。そのため、電力線
3,4を介する電源7からの電力は、1つのスレーブノ
ード2aにおけるラッチ形リレー10aの共通接点11
aから一方個別接点12aを介してスレーブ制御回路9
aに与えられ、これによって図3のステップb2におい
てスレーブ制御回路9の電源投入が行われる。スレーブ
制御回路9aには電源回路17aが備えられ、ここには
定電圧回路および平滑用コンデンサ18aなどが備えら
れ、この電源回路17aからの電力によってスレーブ制
御回路9aへの電力供給が行われて動作が行われる。残
余のスレーブノード2bには、ラッチ形リレー10aの
働きによって電力が供給されない。
【0015】次に、マスタ1のマスタ制御回路8は、通
信線5を介してスレーブ制御回路9aに信号を送信す
る。スレーブ制御回路9aは、図3のステップb3にお
いてマスタ制御回路8からの信号を受信し、それを解析
し、演算処理を行い、これによってステップb4で、信
号を通信線5を介してマスタ制御回路8に送信する。こ
うして、マスタ制御回路8とスレーブ制御回路9aとの
通信を行う。このようなスレーブ制御回路9aの予め定
められたプロトコルが終了すると、スレーブ制御回路9
aは、図3のステップb5においてライン15aからセ
ット信号をラッチ形リレー10aに与える。
【0016】これによって、ラッチ形リレー10aの共
通接点11aは、他方個別接点13aに導通する。その
ため、電力線3,4を介する電力は、ラッチ形リレー1
0aを介して、さらにライン16aを経て、次に後続す
るスレーブノード2bのラッチ形リレー10bにおける
共通接点11bから一方個別接点12bを経てスレーブ
制御回路9bに与えられ、こうしてスレーブ制御回路9
bの電源投入が行われる。
【0017】前述のようにマスタ制御回路8は、各スレ
ーブ制御回路9からの信号を図2のステップa2におい
て受信することによって、この実施例ではたとえばスレ
ーブ制御回路9aからの信号を受信した後には、次のス
レーブ制御回路9bへの信号の送信を開始する。このよ
うにして、複数のスレーブノード2が接続されている構
成において、電源7は、単一のスレーブノード2に電力
を順次的に供給すればよいので、一時に大きな消費電力
を必要とすることはない。また、電源投入されたスレー
ブ制御回路9だけがマスタ制御回路8との通信を行うの
で、通信を行わないスレーブ制御回路9に電力が供給さ
れたままになることはなく、無駄な電力消費を防ぐこと
ができる。
【0018】スレーブ制御回路9aがセット信号を導出
してラッチ形リレー10aの共通接点11aを一方個別
接点12aから他方個別接点13aに切換えるにあた
り、電源回路17aに備えられているコンデンサ18a
の電力供給時に充電された電荷によって、ラッチ形リレ
ー10aのスイッチング状態を確実に変化させてセット
させ、このようなセット動作に必要な時間以上、セット
信号を導出し続ける。
【0019】
【発明の効果】以上のように本発明によれば、マスタに
複数のスレーブノードが接続され、マスタの電源からの
電力が、各スレーブノードにそれぞれ備えられているス
レーブ制御回路に順次的にラッチ形リレーを介して供給
されるので、マスタ制御回路と通信を行うスレーブ制御
回路にだけ電力が供給されることになり、したがって無
駄な電力消費が防がれるとともに、多数のスレーブノー
ドが設けられても、同時に消費される電力が増大する恐
れはない。
【図面の簡単な説明】
【図1】本発明の一実施例の全体の構成を示すブロック
図である。
【図2】マスタ制御回路8の動作を説明するためのフロ
ーチャートである。
【図3】スレーブ制御回路9の動作を説明するためのフ
ローチャートである。
【符号の説明】
1 マスタ 2a,2b スレーブノード 3,4 電力線 5 通信線 6 リセット線 7 電源 8 マスタ制御回路 9a,9b スレーブ制御回路 10a,10b ラッチ形リレー 11a,11b 共通接点 12a,12b 一方個別接点 13a,13b 他方個別接点

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 電源とマスタ制御回路とを有するマスタ
    と、 スレーブ制御回路とラッチ形リレーとを有する複数のス
    レーブノードとを含み、 各スレーブノードは、共通接点と、2つの個別接点とを
    有するラッチ形リレーを備え、 1つのスレーブノードに設けられているラッチ形リレー
    の共通接点は、電源に接続されており、前記1つおよび
    他のスレーブノードの一方の個別接点は、スレーブ制御
    回路に接続され、他方の個別接点は後続のスレーブノー
    ドの共通接点に接続され、 ラッチ形リレーは、セット信号に応答して共通接点が前
    記一方個別接点に導通し、リセット信号に応答して共通
    接点が前記他方個別接点に導通し、 マスタ制御回路は、リセット信号を全てのラッチ形リレ
    ーに共通に与え、 スレーブ制御回路は、電源からラッチ形リレーを介する
    電力が供給されることによって、マスタ制御回路との通
    信を行い、その通信の終了後に、そのラッチ形リレーに
    リセット信号を与えることを特徴とする通信装置。
  2. 【請求項2】 制御回路は、供給される電力によって充
    電されるコンデンサを有し、このコンデンサの充電電力
    を用いて、ラッチ形リレーが確実にセットされるのに必
    要な時間以上持続するセット信号を発生することを特徴
    とする請求項1記載の通信装置。
JP19144893A 1993-08-02 1993-08-02 通信装置 Pending JPH0746265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19144893A JPH0746265A (ja) 1993-08-02 1993-08-02 通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19144893A JPH0746265A (ja) 1993-08-02 1993-08-02 通信装置

Publications (1)

Publication Number Publication Date
JPH0746265A true JPH0746265A (ja) 1995-02-14

Family

ID=16274799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19144893A Pending JPH0746265A (ja) 1993-08-02 1993-08-02 通信装置

Country Status (1)

Country Link
JP (1) JPH0746265A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012057146A1 (ja) * 2010-10-25 2012-05-03 パナソニック株式会社 通信管理装置、通信システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012057146A1 (ja) * 2010-10-25 2012-05-03 パナソニック株式会社 通信管理装置、通信システム
JP2012095009A (ja) * 2010-10-25 2012-05-17 Panasonic Corp 通信管理装置、通信システム

Similar Documents

Publication Publication Date Title
US20140050228A1 (en) Local area network for distributing data communication, sensing and control signals
EP2437436B1 (en) Information processor and method for controlling information processor
JPH0535668A (ja) 信号処理装置
JP2001320415A (ja) ルータ装置
JPH0746265A (ja) 通信装置
JP2770446B2 (ja) 電源装置の二重化起動方式
JP2000059409A (ja) 光多重伝送装置及び光多重伝送方法
CN106664212B (zh) 交换机单元、以太网络和用于激活以太网络中的部件的方法
JP6572779B2 (ja) 通信システム
JP3085198B2 (ja) 電源投入システム
JPH0738735B2 (ja) ボタン電話装置
JP6973004B2 (ja) PoE給電システム
JP2000358049A (ja) バスシステム用機器およびバスシステム装置
JPH0319500A (ja) 伝送制御装置
JPH09284287A (ja) ネットワークシステム
JP3469524B2 (ja) データ伝送装置
JP2656078B2 (ja) データ通信装置
JPH09326756A (ja) 受発光制御装置
JP6683101B2 (ja) 通信システム
JP2005094162A (ja) データ通信システム
JP2001337758A (ja) スレーブ通信局の制御装置
JPH09114505A (ja) 自動ボーレート最適化システム
JP3268577B2 (ja) シリアル通信インターフェース装置の電源供給経路選択回路
JPH04209056A (ja) 通信機能付きパーソナルコンピュータ
JPH04256112A (ja) システム立上げ処理方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020205