JPH0745676A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0745676A JPH0745676A JP5183985A JP18398593A JPH0745676A JP H0745676 A JPH0745676 A JP H0745676A JP 5183985 A JP5183985 A JP 5183985A JP 18398593 A JP18398593 A JP 18398593A JP H0745676 A JPH0745676 A JP H0745676A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- manufacturing
- forming
- region
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 ウェハの汚染を抵抗値の変化として客観的に
確認できるようにして、素子の特性劣化の原因究明にあ
たっての指針及び製造履歴の把握並びに最適な製造設備
への転換を効率よく促進させる。 【構成】 ウェハ処理工程におけるシリコン基板２１の
抵抗変化を４探針法にて検出することができる抵抗検出
部１２を形成しながら固体撮像素子を製造する。この場
合、シリコン基板２１上に素子間分離のためのフィール
ド絶縁層２８を形成した後、このフィールド絶縁層２８
に対して４つのコンタクトホール２９ａ，２９ｂ，２９
ｃ及び２９ｄを形成し、その後、４つのコンタクトホー
ル２９ａ，２９ｂ，２９ｃ及び２９ｄを介してシリコン
基板２１表面に不純物をイオン注入して、シリコン基板
２１表面に４つの不純物拡散領域３８ａ，３８ｂ，３８
ｃ及び３８ｄを形成して抵抗検出部１２を作製する。
確認できるようにして、素子の特性劣化の原因究明にあ
たっての指針及び製造履歴の把握並びに最適な製造設備
への転換を効率よく促進させる。 【構成】 ウェハ処理工程におけるシリコン基板２１の
抵抗変化を４探針法にて検出することができる抵抗検出
部１２を形成しながら固体撮像素子を製造する。この場
合、シリコン基板２１上に素子間分離のためのフィール
ド絶縁層２８を形成した後、このフィールド絶縁層２８
に対して４つのコンタクトホール２９ａ，２９ｂ，２９
ｃ及び２９ｄを形成し、その後、４つのコンタクトホー
ル２９ａ，２９ｂ，２９ｃ及び２９ｄを介してシリコン
基板２１表面に不純物をイオン注入して、シリコン基板
２１表面に４つの不純物拡散領域３８ａ，３８ｂ，３８
ｃ及び３８ｄを形成して抵抗検出部１２を作製する。
Description
【０００１】
【産業上の利用分野】本発明は、素子間分離工程、素子
形成工程及び配線工程を有するウェハ処理工程を経てウ
ェハ上に半導体装置を製造する半導体装置の製造方法に
関し、特に、入射光の光量に応じた信号電荷に光電変換
する受光部と、この受光部に蓄積された信号電荷をＣＣ
Ｄによるレジスタにて出力段に転送する固体撮像素子の
製造において好適な半導体装置の製造方法に関する。
形成工程及び配線工程を有するウェハ処理工程を経てウ
ェハ上に半導体装置を製造する半導体装置の製造方法に
関し、特に、入射光の光量に応じた信号電荷に光電変換
する受光部と、この受光部に蓄積された信号電荷をＣＣ
Ｄによるレジスタにて出力段に転送する固体撮像素子の
製造において好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に、シリコンウェハ内に半導体装置
（チップ）を作製するまでの製造工程、即ちウェハ処理
工程は、素子間分離工程、素子形成工程、配線工程及び
ウェハ検査工程からなる。
（チップ）を作製するまでの製造工程、即ちウェハ処理
工程は、素子間分離工程、素子形成工程、配線工程及び
ウェハ検査工程からなる。
【０００３】このウェハ処理工程は、高集積化及び微細
化形成のための製造設備が集約され、塵などを排除した
クリーンルームで作業が行われる。このウェハ処理工程
は、各工程ごとに異なったマスクパターンが用いられる
ため、露光処理を中心とした作業形態となっている。
化形成のための製造設備が集約され、塵などを排除した
クリーンルームで作業が行われる。このウェハ処理工程
は、各工程ごとに異なったマスクパターンが用いられる
ため、露光処理を中心とした作業形態となっている。
【０００４】ウェハ処理工程の第１段階である素子間分
離工程は、ウェハ上に半導体素子（例えばＭＯＳトラン
ジスタなど）を作る領域を定め、素子と素子とを電気的
に絶縁分離する工程であり、一般に、ＭＯＳＩＣでは、
フィールド酸化膜と称される、厚さ約１μｍの厚い酸化
膜（例えばＳｉＯ2 ）を形成することによって行われ
る。なお、バイポーラＩＣでは、一般に、ｐｎ接合によ
って素子間分離が行われる。
離工程は、ウェハ上に半導体素子（例えばＭＯＳトラン
ジスタなど）を作る領域を定め、素子と素子とを電気的
に絶縁分離する工程であり、一般に、ＭＯＳＩＣでは、
フィールド酸化膜と称される、厚さ約１μｍの厚い酸化
膜（例えばＳｉＯ2 ）を形成することによって行われ
る。なお、バイポーラＩＣでは、一般に、ｐｎ接合によ
って素子間分離が行われる。
【０００５】ウェハ処理工程の第２段階である素子形成
工程は、上記素子間分離工程の後に、ウェハ上への薄膜
形成、該薄膜に対する選択的なパターニング及びウェハ
表面への選択的な不純物の導入（例えばイオン注入など
によって行われる）を行って、上記素子間分離工程にて
区画された素子形成領域内に素子を形成する工程であ
る。
工程は、上記素子間分離工程の後に、ウェハ上への薄膜
形成、該薄膜に対する選択的なパターニング及びウェハ
表面への選択的な不純物の導入（例えばイオン注入など
によって行われる）を行って、上記素子間分離工程にて
区画された素子形成領域内に素子を形成する工程であ
る。
【０００６】ウェハ処理工程の第３段階である配線工程
は、素子形成工程後に電子回路としての配線を行う工程
である。具体的には、素子のオーミック・コンタクトを
とり、素子間を配線して、表面をＰＳＧ又は窒化膜（Ｓ
ｉ3Ｎ4）などの保護膜で覆うという作業が行われる。配
線材料としては、一般にアルミニウムが用いられる。
は、素子形成工程後に電子回路としての配線を行う工程
である。具体的には、素子のオーミック・コンタクトを
とり、素子間を配線して、表面をＰＳＧ又は窒化膜（Ｓ
ｉ3Ｎ4）などの保護膜で覆うという作業が行われる。配
線材料としては、一般にアルミニウムが用いられる。
【０００７】以上の工程を踏んで、ウェハ上に半導体装
置（チップ）が作製されることになる。
置（チップ）が作製されることになる。
【０００８】
【発明が解決しようとする課題】ところで、上記ウェハ
処理工程においては、その処理工程中において、なんら
かの原因で、ウェハ表面が汚染され、形成された素子の
特性が劣化するという問題がある。その主な原因として
は、ウェハ上に薄膜を形成した後の選択的なパターニン
グ（例えばウェハ表面に通じるコンタクトホールなどの
形成）において、金属不純物がそのコンタクトホールを
介してウェハ表面に侵入することによる金属汚染や、フ
ォトリソグラフィによるパターニング後におけるフォト
レジストの洗浄残り（レジスト残渣）による汚染が挙げ
られる。
処理工程においては、その処理工程中において、なんら
かの原因で、ウェハ表面が汚染され、形成された素子の
特性が劣化するという問題がある。その主な原因として
は、ウェハ上に薄膜を形成した後の選択的なパターニン
グ（例えばウェハ表面に通じるコンタクトホールなどの
形成）において、金属不純物がそのコンタクトホールを
介してウェハ表面に侵入することによる金属汚染や、フ
ォトリソグラフィによるパターニング後におけるフォト
レジストの洗浄残り（レジスト残渣）による汚染が挙げ
られる。
【０００９】これらの汚染によって、例えばトランジス
タにおいては、しきい値Ｖthが変化し、特性の変動につ
ながるという問題が生じる。特に、入射光の光量に応じ
た信号電荷に光電変換する受光部と、この受光部に蓄積
された信号電荷をＣＣＤによるレジスタにて出力段に転
送する固体撮像素子においては、不純物濃度の低いウェ
ハの表面に上記固体撮像素子を形成することから、一般
のＬＳＩよりも汚染に弱く、特性の劣化が顕著に現れ
る。
タにおいては、しきい値Ｖthが変化し、特性の変動につ
ながるという問題が生じる。特に、入射光の光量に応じ
た信号電荷に光電変換する受光部と、この受光部に蓄積
された信号電荷をＣＣＤによるレジスタにて出力段に転
送する固体撮像素子においては、不純物濃度の低いウェ
ハの表面に上記固体撮像素子を形成することから、一般
のＬＳＩよりも汚染に弱く、特性の劣化が顕著に現れ
る。
【００１０】従来の製造工程においては、ウェハに対す
る汚染の程度を客観的に測定する方法がなく、実際のと
ころ、上述した原因で素子の特性劣化が発生しているの
かどうかを確認する方法ががないため、素子の特性劣化
の原因究明にあたっては、経験、あるいは熟練者の勘に
頼るしかすべがなかった。
る汚染の程度を客観的に測定する方法がなく、実際のと
ころ、上述した原因で素子の特性劣化が発生しているの
かどうかを確認する方法ががないため、素子の特性劣化
の原因究明にあたっては、経験、あるいは熟練者の勘に
頼るしかすべがなかった。
【００１１】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、ウェハの汚染を抵抗値
の変化として客観的に確認することができ、これによ
り、素子の特性劣化の原因究明にあたっての指針及び製
造履歴を容易に把握することができ、最適な製造設備へ
の転換を効率よく促進させることができる半導体装置の
製造方法を提供することにある。
ので、その目的とするところは、ウェハの汚染を抵抗値
の変化として客観的に確認することができ、これによ
り、素子の特性劣化の原因究明にあたっての指針及び製
造履歴を容易に把握することができ、最適な製造設備へ
の転換を効率よく促進させることができる半導体装置の
製造方法を提供することにある。
【００１２】また、本発明の他の目的は、上記のほか、
抵抗検出のための構成を製造工程を増加させることなく
実現させることができ、製造コストの面でも有利な半導
体装置の製造方法を提供することにある。
抵抗検出のための構成を製造工程を増加させることなく
実現させることができ、製造コストの面でも有利な半導
体装置の製造方法を提供することにある。
【００１３】また、本発明の更に他の目的は、上記のほ
か、ウェハ処理工程におけるウェハ表面の抵抗変化を高
精度に検出することができる半導体装置の製造方法を提
供することにある。
か、ウェハ処理工程におけるウェハ表面の抵抗変化を高
精度に検出することができる半導体装置の製造方法を提
供することにある。
【００１４】
【課題を解決するための手段】本発明は、素子間分離工
程、素子形成工程及び配線工程を有するウェハ処理工程
を経てウェハ上に半導体装置を製造する半導体装置の製
造方法において、上記ウェハ処理工程におけるウェハの
抵抗変化を４探針法にて検出することができる抵抗検出
手段１２を形成しながら半導体装置を製造する。
程、素子形成工程及び配線工程を有するウェハ処理工程
を経てウェハ上に半導体装置を製造する半導体装置の製
造方法において、上記ウェハ処理工程におけるウェハの
抵抗変化を４探針法にて検出することができる抵抗検出
手段１２を形成しながら半導体装置を製造する。
【００１５】この場合、抵抗検出手段１２を、例えばウ
ェハ２１の表面にそれぞれ分離して形成された４つの不
純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄと、ウ
ェハ２１上の絶縁膜２８にそれぞれ４つの不純物拡散領
域３８ａ，３８ｂ，３８ｃ及び３８ｄに対応した位置に
形成されたコンタクトホール２９ａ，２９ｂ，２９ｃ及
び２９ｄとで構成することができる。
ェハ２１の表面にそれぞれ分離して形成された４つの不
純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄと、ウ
ェハ２１上の絶縁膜２８にそれぞれ４つの不純物拡散領
域３８ａ，３８ｂ，３８ｃ及び３８ｄに対応した位置に
形成されたコンタクトホール２９ａ，２９ｂ，２９ｃ及
び２９ｄとで構成することができる。
【００１６】上記構成を有する抵抗検出手段１２は、ウ
ェハ２１上に素子間分離のためのフィールド絶縁層２８
を形成した後、該フィールド絶縁層２８に対して４つの
コンタクトホール２９ａ，２９ｂ，２９ｃ及び２９ｄを
形成し、その後、該４つのコンタクトホール２９ａ，２
９ｂ，２９ｃ及び２９ｄを介してウェハ２１表面に不純
物をイオン注入して、該ウェハ２１表面に４つの不純物
拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄを形成して
作製することができる。
ェハ２１上に素子間分離のためのフィールド絶縁層２８
を形成した後、該フィールド絶縁層２８に対して４つの
コンタクトホール２９ａ，２９ｂ，２９ｃ及び２９ｄを
形成し、その後、該４つのコンタクトホール２９ａ，２
９ｂ，２９ｃ及び２９ｄを介してウェハ２１表面に不純
物をイオン注入して、該ウェハ２１表面に４つの不純物
拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄを形成して
作製することができる。
【００１７】また、上記抵抗検出手段１２の他の構成と
しては、上記ウェハ２１の表面にそれぞれ分離して形成
された４つの不純物拡散領域３８ａ，３８ｂ，３８ｃ及
び３８ｄと、開口幅が４つの不純物拡散領域３８ａ，３
８ｂ，３８ｃ及び３８ｄが形成された部分を含む幅を有
する１つの第１のコンタクトホール５１と、この第１の
コンタクトホール５１内に形成された薄膜の絶縁膜３５
にそれぞれ４つの不純物拡散領域３８ａ，３８ｂ，３８
ｃ及び３８ｄに対応した位置に形成された４つの第２の
コンタクトホール４１ａ，４１ｂ，４１ｃ及び４１ｄに
て構成することができる。
しては、上記ウェハ２１の表面にそれぞれ分離して形成
された４つの不純物拡散領域３８ａ，３８ｂ，３８ｃ及
び３８ｄと、開口幅が４つの不純物拡散領域３８ａ，３
８ｂ，３８ｃ及び３８ｄが形成された部分を含む幅を有
する１つの第１のコンタクトホール５１と、この第１の
コンタクトホール５１内に形成された薄膜の絶縁膜３５
にそれぞれ４つの不純物拡散領域３８ａ，３８ｂ，３８
ｃ及び３８ｄに対応した位置に形成された４つの第２の
コンタクトホール４１ａ，４１ｂ，４１ｃ及び４１ｄに
て構成することができる。
【００１８】上記他の構成に係る抵抗検出手段１２は、
上記ウェハ２１上に素子間分離のためのフィールド絶縁
層２８を形成した後、該フィールド絶縁層２８に対して
１つの第１のコンタクトホール５１を形成し、その後、
該第１のコンタクトホール５１内に薄膜の熱酸化膜３５
を形成した後、第１のコンタクトホール５１に対応する
ウェハ表面に、選択的に不純物をイオン注入して、４つ
の不純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄを
形成し、その後、これら４つの不純物拡散領域に達する
第２のコンタクトホール４１ａ，４１ｂ，４１ｃ及び４
１ｄを形成して作製することができる。
上記ウェハ２１上に素子間分離のためのフィールド絶縁
層２８を形成した後、該フィールド絶縁層２８に対して
１つの第１のコンタクトホール５１を形成し、その後、
該第１のコンタクトホール５１内に薄膜の熱酸化膜３５
を形成した後、第１のコンタクトホール５１に対応する
ウェハ表面に、選択的に不純物をイオン注入して、４つ
の不純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄを
形成し、その後、これら４つの不純物拡散領域に達する
第２のコンタクトホール４１ａ，４１ｂ，４１ｃ及び４
１ｄを形成して作製することができる。
【００１９】
【作用】本発明に係る半導体装置の製造方法において
は、ウェハ処理工程における上記ウェハの抵抗変化を４
探針法にて検出することができる抵抗検出手段１２を形
成しながら半導体装置を製造することから、このウェハ
処理工程を終えたウェハには、ＬＳＩを構成する素子の
ほかに、抵抗検出手段１２が形成されることになる。
は、ウェハ処理工程における上記ウェハの抵抗変化を４
探針法にて検出することができる抵抗検出手段１２を形
成しながら半導体装置を製造することから、このウェハ
処理工程を終えたウェハには、ＬＳＩを構成する素子の
ほかに、抵抗検出手段１２が形成されることになる。
【００２０】一般に、ウェハ処理工程中において、ウェ
ハ表面に、金属不純物が侵入したり、レジスト残渣があ
る場合、その表面の抵抗値が徐々に変化することにな
る。
ハ表面に、金属不純物が侵入したり、レジスト残渣があ
る場合、その表面の抵抗値が徐々に変化することにな
る。
【００２１】従って、例えば、ウェハ処理工程に投入さ
れたウェハの抵抗値を一般的な４探針法にて測定し、そ
の後、ウェハ処理工程を終えたウェハの抵抗値をウェハ
上に形成された抵抗検出手段１２を通して４探針法にて
検出することにより、ウェハの抵抗変化を容易に検出す
ることができ、ウェハの汚染の程度を抵抗変化として客
観的に知ることが可能となる。
れたウェハの抵抗値を一般的な４探針法にて測定し、そ
の後、ウェハ処理工程を終えたウェハの抵抗値をウェハ
上に形成された抵抗検出手段１２を通して４探針法にて
検出することにより、ウェハの抵抗変化を容易に検出す
ることができ、ウェハの汚染の程度を抵抗変化として客
観的に知ることが可能となる。
【００２２】特に、抵抗検出手段１２を、例えば上記ウ
ェハ２１の表面にそれぞれ分離して形成された４つの不
純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄと、上
記ウェハ２１上の絶縁膜２８におけるそれぞれ４つの不
純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄに対応
した位置に形成されたコンタクトホール２９ａ，２９
ｂ，２９ｃ及び２９ｄとで構成することにより、例えば
素子形成工程でウェハ２１上に形成される素子と同時に
作製することができる。
ェハ２１の表面にそれぞれ分離して形成された４つの不
純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄと、上
記ウェハ２１上の絶縁膜２８におけるそれぞれ４つの不
純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄに対応
した位置に形成されたコンタクトホール２９ａ，２９
ｂ，２９ｃ及び２９ｄとで構成することにより、例えば
素子形成工程でウェハ２１上に形成される素子と同時に
作製することができる。
【００２３】具体的には、上記構成を有する抵抗検出手
段１２を作製する場合、まず、素子間分離工程におい
て、ウェハ２１上に素子間分離のためのフィールド絶縁
層２８を形成した後、このフィールド絶縁層２８に対し
て４つのコンタクトホール２９ａ，２９ｂ，２９ｃ及び
２９ｄを形成する。
段１２を作製する場合、まず、素子間分離工程におい
て、ウェハ２１上に素子間分離のためのフィールド絶縁
層２８を形成した後、このフィールド絶縁層２８に対し
て４つのコンタクトホール２９ａ，２９ｂ，２９ｃ及び
２９ｄを形成する。
【００２４】その後、素子形成工程において、４つのコ
ンタクトホール２９ａ，２９ｂ，２９ｃ及び２９ｄを介
してウェハ２１表面に不純物をイオン注入して、該ウェ
ハ２１表面に４つの不純物拡散領域３８ａ，３８ｂ，３
８ｃ及び３８ｄを形成して抵抗検出手段１２を作製す
る。この場合、４つのコンタクトホール２９ａ，２９
ｂ，２９ｃ及び２９ｄは、フィールド絶縁層２８を選択
的にパターニングして、ウェハ２１上に素子形成領域３
０及び３１を形成する際に同時に形成されることにな
る。
ンタクトホール２９ａ，２９ｂ，２９ｃ及び２９ｄを介
してウェハ２１表面に不純物をイオン注入して、該ウェ
ハ２１表面に４つの不純物拡散領域３８ａ，３８ｂ，３
８ｃ及び３８ｄを形成して抵抗検出手段１２を作製す
る。この場合、４つのコンタクトホール２９ａ，２９
ｂ，２９ｃ及び２９ｄは、フィールド絶縁層２８を選択
的にパターニングして、ウェハ２１上に素子形成領域３
０及び３１を形成する際に同時に形成されることにな
る。
【００２５】そして、その後の素子形成工程において、
ＬＳＩを形成する場合、素子形成領域３０及び３１に不
純物をイオン注入して選択的にウェル領域が形成される
が、この不純物のイオン注入時に、同時に４つのコンタ
クトホール２９ａ，２９ｂ，２９ｃ及び２９ｄに対応し
たウェハ２１表面にそれぞれ４つの不純物拡散領域３８
ａ，３８ｂ，３８ｃ及び３８ｄが形成されることにな
る。
ＬＳＩを形成する場合、素子形成領域３０及び３１に不
純物をイオン注入して選択的にウェル領域が形成される
が、この不純物のイオン注入時に、同時に４つのコンタ
クトホール２９ａ，２９ｂ，２９ｃ及び２９ｄに対応し
たウェハ２１表面にそれぞれ４つの不純物拡散領域３８
ａ，３８ｂ，３８ｃ及び３８ｄが形成されることにな
る。
【００２６】また、抵抗検出手段１２を、例えばウェハ
２１の表面にそれぞれ分離して形成された４つの不純物
拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄと、開口幅
が４つの不純物拡散領域３８ａ，３８ｂ，３８ｃ及び３
８ｄが形成された部分を含む幅を有する１つの第１のコ
ンタクトホール５１と、この第１のコンタクトホール５
１内に形成された薄膜の絶縁膜３５にそれぞれ４つの不
純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄに対応
した位置に形成された４つの第２のコンタクトホール４
１ａ，４１ｂ，４１ｃ及び４１ｄとで構成することによ
り、例えば素子形成工程でウェハ２１上に形成される素
子と同時に作製することができ、しかも、ウェハ２１表
面の抵抗変化を高精度に検出することが可能となる。
２１の表面にそれぞれ分離して形成された４つの不純物
拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄと、開口幅
が４つの不純物拡散領域３８ａ，３８ｂ，３８ｃ及び３
８ｄが形成された部分を含む幅を有する１つの第１のコ
ンタクトホール５１と、この第１のコンタクトホール５
１内に形成された薄膜の絶縁膜３５にそれぞれ４つの不
純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄに対応
した位置に形成された４つの第２のコンタクトホール４
１ａ，４１ｂ，４１ｃ及び４１ｄとで構成することによ
り、例えば素子形成工程でウェハ２１上に形成される素
子と同時に作製することができ、しかも、ウェハ２１表
面の抵抗変化を高精度に検出することが可能となる。
【００２７】具体的には、上記他の構成を有する抵抗検
出手段１２を作製する場合、まず、素子間分離工程にお
いて、ウェハ２１上に素子間分離のためのフィールド絶
縁層２８を形成した後、該フィールド絶縁層２８に対し
て１つの第１のコンタクトホール５１を形成する。即
ち、フィールド絶縁層２８を選択的にパターニングして
ウェハ２１上に素子形成領域３０及び３１を形成する際
に第１のコンタクトホール５１が同時に形成されること
になる。
出手段１２を作製する場合、まず、素子間分離工程にお
いて、ウェハ２１上に素子間分離のためのフィールド絶
縁層２８を形成した後、該フィールド絶縁層２８に対し
て１つの第１のコンタクトホール５１を形成する。即
ち、フィールド絶縁層２８を選択的にパターニングして
ウェハ２１上に素子形成領域３０及び３１を形成する際
に第１のコンタクトホール５１が同時に形成されること
になる。
【００２８】そして、その後の素子形成工程において、
第１のコンタクトホール５１内に薄膜の熱酸化膜３５を
形成した後、第１のコンタクトホール５１に対応するウ
ェハ２１表面に、選択的に不純物をイオン注入して、４
つの不純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄ
を形成し、その後、これら４つの不純物拡散領域３８
ａ，３８ｂ，３８ｃ及び３８ｄに達する４つの第２のコ
ンタクトホール４１ａ，４１ｂ，４１ｃ及び４１ｄを形
成して抵抗検出手段１２を作製する。
第１のコンタクトホール５１内に薄膜の熱酸化膜３５を
形成した後、第１のコンタクトホール５１に対応するウ
ェハ２１表面に、選択的に不純物をイオン注入して、４
つの不純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄ
を形成し、その後、これら４つの不純物拡散領域３８
ａ，３８ｂ，３８ｃ及び３８ｄに達する４つの第２のコ
ンタクトホール４１ａ，４１ｂ，４１ｃ及び４１ｄを形
成して抵抗検出手段１２を作製する。
【００２９】この場合、上記薄膜の熱酸化膜３５は、例
えばＭＯＳトランジスタのゲート絶縁膜を形成する際に
同時に形成され、４つの不純物拡散領域３８ａ，３８
ｂ，３８ｃ及び３８ｄは、上記ＭＯＳトランジスタを例
にとると、そのソース領域３９Ｓ及びドレイン領域３９
Ｄの形成と同時に形成されることになる。
えばＭＯＳトランジスタのゲート絶縁膜を形成する際に
同時に形成され、４つの不純物拡散領域３８ａ，３８
ｂ，３８ｃ及び３８ｄは、上記ＭＯＳトランジスタを例
にとると、そのソース領域３９Ｓ及びドレイン領域３９
Ｄの形成と同時に形成されることになる。
【００３０】このように、上記他の構成に係る抵抗検出
手段１２は、まず、開口幅の広い第１のコンタクトホー
ル５１を形成した後に、この第１のコンタクトホール５
１内に薄膜の熱酸化膜３５を形成し、その後、選択的に
不純物を導入して、第１のコンタクトホール５１に対応
するウェハ２１表面に４つの不純物拡散領域３８ａ，３
８ｂ，３８ｃ及び３８ｄを形成した後、これら４つの不
純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄに達す
る第２のコンタクトホール４１ａ，４１ｂ，４１ｃ及び
４１ｄを形成することにより構成されることから、開口
幅の広い第１のコンタクトホール５１を形成した段階で
発生したウェハへの汚染、及び第１のコンタクトホール
５１の形成以降の工程で発生したウェハへの汚染を後に
抵抗変化として検出することができ、実際のウェハ処理
工程でのウェハ汚染を高精度に検出することが可能とな
る。
手段１２は、まず、開口幅の広い第１のコンタクトホー
ル５１を形成した後に、この第１のコンタクトホール５
１内に薄膜の熱酸化膜３５を形成し、その後、選択的に
不純物を導入して、第１のコンタクトホール５１に対応
するウェハ２１表面に４つの不純物拡散領域３８ａ，３
８ｂ，３８ｃ及び３８ｄを形成した後、これら４つの不
純物拡散領域３８ａ，３８ｂ，３８ｃ及び３８ｄに達す
る第２のコンタクトホール４１ａ，４１ｂ，４１ｃ及び
４１ｄを形成することにより構成されることから、開口
幅の広い第１のコンタクトホール５１を形成した段階で
発生したウェハへの汚染、及び第１のコンタクトホール
５１の形成以降の工程で発生したウェハへの汚染を後に
抵抗変化として検出することができ、実際のウェハ処理
工程でのウェハ汚染を高精度に検出することが可能とな
る。
【００３１】
【実施例】以下、本発明に係る半導体装置の製造方法
を、入射光の光量に応じた信号電荷に光電変換する受光
部と、この受光部に蓄積された信号電荷をＣＣＤによる
レジスタにて出力段に転送する固体撮像素子の製造方法
に適用した２つの実施例（以下、単にそれぞれ第１実施
例に係る製造方法及び第２実施例に係る製造方法と記
す）を図１〜図１０を参照しながら説明する。
を、入射光の光量に応じた信号電荷に光電変換する受光
部と、この受光部に蓄積された信号電荷をＣＣＤによる
レジスタにて出力段に転送する固体撮像素子の製造方法
に適用した２つの実施例（以下、単にそれぞれ第１実施
例に係る製造方法及び第２実施例に係る製造方法と記
す）を図１〜図１０を参照しながら説明する。
【００３２】ここで、第１実施例に係る製造方法及び第
２実施例に係る製造方法を説明する前に、まず、ウェハ
上に形成される固体撮像素子の形成レイアウトについて
図１及び図２を参照しながら説明する。
２実施例に係る製造方法を説明する前に、まず、ウェハ
上に形成される固体撮像素子の形成レイアウトについて
図１及び図２を参照しながら説明する。
【００３３】ウェハ上には、図１に示すように、固体撮
像素子（チップ）１が例えば２行ｎ列（ｎは任意数）に
配列された素子パターン群２が２組配されたかたちに形
成され、各素子パターン群２のオリエンテーション・フ
ラット３側とは反対側にそれぞれ固体撮像素子１の列に
対応して抵抗検出部形成領域４が形成されている。
像素子（チップ）１が例えば２行ｎ列（ｎは任意数）に
配列された素子パターン群２が２組配されたかたちに形
成され、各素子パターン群２のオリエンテーション・フ
ラット３側とは反対側にそれぞれ固体撮像素子１の列に
対応して抵抗検出部形成領域４が形成されている。
【００３４】各固体撮像素子は、図２の拡大図に示すよ
うに、入射光の光量に応じた信号電荷に光電変換する受
光部５が多数マトリクス状に配列された撮像領域６と、
この撮像領域６の周辺にバッファ回路やソースフォロア
回路等の周辺回路形成領域７とが配されて構成されてい
る。なお、上記撮像領域６内には、各受光部５に蓄積さ
れた信号電荷を出力段（図示せず）に転送する転送レジ
スタ８が形成されている。
うに、入射光の光量に応じた信号電荷に光電変換する受
光部５が多数マトリクス状に配列された撮像領域６と、
この撮像領域６の周辺にバッファ回路やソースフォロア
回路等の周辺回路形成領域７とが配されて構成されてい
る。なお、上記撮像領域６内には、各受光部５に蓄積さ
れた信号電荷を出力段（図示せず）に転送する転送レジ
スタ８が形成されている。
【００３５】一方、抵抗検出部形成領域には、４つのパ
ッド１１ａ，１１ｂ，１１ｃ及び１１ｄと、これらパッ
ド１１ａ，１１ｂ，１１ｃ及び１１ｄに対応してウェハ
表面まで達する４つのコンタクトホールを有する抵抗検
出部１２が形成されて構成されている。上記４つのパッ
ド１１ａ，１１ｂ，１１ｃ及び１１ｄからはそれぞれ配
線層１３ａ，１３ｂ，１３ｃ及び１３ｄが抵抗検出部１
２側に延長して形成され、上記４つのパッド１１ａ，１
１ｂ，１１ｃ及び１１ｄは、抵抗検出部１２における４
つのコンタクトホールを介してウェハ表面と電気的に接
続されている。
ッド１１ａ，１１ｂ，１１ｃ及び１１ｄと、これらパッ
ド１１ａ，１１ｂ，１１ｃ及び１１ｄに対応してウェハ
表面まで達する４つのコンタクトホールを有する抵抗検
出部１２が形成されて構成されている。上記４つのパッ
ド１１ａ，１１ｂ，１１ｃ及び１１ｄからはそれぞれ配
線層１３ａ，１３ｂ，１３ｃ及び１３ｄが抵抗検出部１
２側に延長して形成され、上記４つのパッド１１ａ，１
１ｂ，１１ｃ及び１１ｄは、抵抗検出部１２における４
つのコンタクトホールを介してウェハ表面と電気的に接
続されている。
【００３６】上記４つのパッド１１ａ，１１ｂ，１１ｃ
及び１１ｄは、４探針法で用いられる４つのプローブが
接触される部分であり、これら４つのパッド１１ａ，１
１ｂ，１１ｃ及び１１ｄにそれぞれプローブを接触させ
ることにより、抵抗検出部１２を介してウェハの抵抗値
を検出できるようになっている。
及び１１ｄは、４探針法で用いられる４つのプローブが
接触される部分であり、これら４つのパッド１１ａ，１
１ｂ，１１ｃ及び１１ｄにそれぞれプローブを接触させ
ることにより、抵抗検出部１２を介してウェハの抵抗値
を検出できるようになっている。
【００３７】次に、上記図１及び図２で示す固体撮像素
子を作製する場合の第１実施例に係る製造方法を図３〜
図６の製造工程図に基づいて順次説明する。なお、この
図３〜図６で示す製造工程図において、領域Ａで示す工
程は、図２におけるＡ−Ａ線上の断面、即ち抵抗検出部
１２の断面に沿って示すものであり、領域Ｂで示す工程
は、図２におけるＢ−Ｂ線上の断面、即ち受光部５周辺
の断面に沿って示すものであり、領域Ｃで示す工程は、
図２におけるＣ−Ｃ線上の断面、即ち周辺回路形成領域
７に形成される例えばＮチャネル形ＭＯＳトランジスタ
の断面に沿って示すものである。
子を作製する場合の第１実施例に係る製造方法を図３〜
図６の製造工程図に基づいて順次説明する。なお、この
図３〜図６で示す製造工程図において、領域Ａで示す工
程は、図２におけるＡ−Ａ線上の断面、即ち抵抗検出部
１２の断面に沿って示すものであり、領域Ｂで示す工程
は、図２におけるＢ−Ｂ線上の断面、即ち受光部５周辺
の断面に沿って示すものであり、領域Ｃで示す工程は、
図２におけるＣ−Ｃ線上の断面、即ち周辺回路形成領域
７に形成される例えばＮチャネル形ＭＯＳトランジスタ
の断面に沿って示すものである。
【００３８】まず、図３Ａに示すように、ウェハ、即ち
Ｎ形のシリコン基板２１の表面に対して熱酸化を施し
て、該シリコン基板２１上に薄い熱酸化膜２２を形成す
る。
Ｎ形のシリコン基板２１の表面に対して熱酸化を施し
て、該シリコン基板２１上に薄い熱酸化膜２２を形成す
る。
【００３９】次に、図３Ｂに示すように、領域Ｂ及び領
域Ｃに対してＮ形の不純物（例えばリン（Ｐ））及びＰ
形の不純物（例えばボロン（Ｂ））を選択的にイオン注
入して、領域Ｂにおけるシリコン基板２１の表面に、Ｐ
形のウェル領域２３、Ｎ形の垂直レジスタ領域２４ａ及
び２４ｂ、Ｎ形の受光部５及びＰ形のチャネル・ストッ
パ領域２６などの各種不純物拡散領域を形成すると共
に、領域Ｃにおけるシリコン基板２１の表面に、Ｐ形の
ウェル領域２７を形成する。
域Ｃに対してＮ形の不純物（例えばリン（Ｐ））及びＰ
形の不純物（例えばボロン（Ｂ））を選択的にイオン注
入して、領域Ｂにおけるシリコン基板２１の表面に、Ｐ
形のウェル領域２３、Ｎ形の垂直レジスタ領域２４ａ及
び２４ｂ、Ｎ形の受光部５及びＰ形のチャネル・ストッ
パ領域２６などの各種不純物拡散領域を形成すると共
に、領域Ｃにおけるシリコン基板２１の表面に、Ｐ形の
ウェル領域２７を形成する。
【００４０】次に、図３Ｃに示すように、シリコン基板
２１上に厚み約６００ｎｍのフィールド絶縁膜（ＳｉＯ
2 ）２８を例えばＣＶＤ（化学気相成長法）にて成膜す
る。
２１上に厚み約６００ｎｍのフィールド絶縁膜（ＳｉＯ
2 ）２８を例えばＣＶＤ（化学気相成長法）にて成膜す
る。
【００４１】次に、図４Ａに示すように、上記フィール
ド絶縁膜２８に対し、例えばフォトリソグラフィ技術を
用いてパターニングを行い、領域Ａに対しては、シリコ
ン基板２１まで達する４つのコンタクトホール２９ａ，
２９ｂ，２９ｃ及び２９ｄを形成し、領域Ｂ及び領域Ｃ
に対しては、パターニング後のフィールド絶縁膜２８に
て素子間分離された素子形成領域３０及び３１をそれぞ
れ形成する。
ド絶縁膜２８に対し、例えばフォトリソグラフィ技術を
用いてパターニングを行い、領域Ａに対しては、シリコ
ン基板２１まで達する４つのコンタクトホール２９ａ，
２９ｂ，２９ｃ及び２９ｄを形成し、領域Ｂ及び領域Ｃ
に対しては、パターニング後のフィールド絶縁膜２８に
て素子間分離された素子形成領域３０及び３１をそれぞ
れ形成する。
【００４２】次に、図４Ｂに示すように、熱酸化を施し
て、全面に薄い熱酸化膜３２を形成した後、全面に薄い
Ｓｉ3Ｎ4膜３３を例えばＣＶＤ法にて形成し、その後、
例えばフォトリソグラフィ技術を用いて、領域Ａ及び領
域Ｂ上のＳｉ3Ｎ4膜３３及びその下層の熱酸化膜３２を
除去する。
て、全面に薄い熱酸化膜３２を形成した後、全面に薄い
Ｓｉ3Ｎ4膜３３を例えばＣＶＤ法にて形成し、その後、
例えばフォトリソグラフィ技術を用いて、領域Ａ及び領
域Ｂ上のＳｉ3Ｎ4膜３３及びその下層の熱酸化膜３２を
除去する。
【００４３】次に、図４Ｃに示すように、全面に１層目
の多結晶シリコン層を形成した後、フォトリソグラフィ
技術を用いてパターニングを行い、領域Ｂにおける垂直
レジスタ領域２４ａ上に、１層目の多結晶シリコン層に
よる第１の垂直転送電極３４ａを形成する。
の多結晶シリコン層を形成した後、フォトリソグラフィ
技術を用いてパターニングを行い、領域Ｂにおける垂直
レジスタ領域２４ａ上に、１層目の多結晶シリコン層に
よる第１の垂直転送電極３４ａを形成する。
【００４４】次に、図５Ａに示すように、熱酸化を施
す。このとき、Ａ領域における４つのコンタクトホール
２９ａ，２９ｂ，２９ｃ及び２９ｄ内及びＣ領域におけ
る素子形成領域３１内にそれぞれ薄い熱酸化膜３５が形
成されると共に、Ｂ領域における第１の垂直転送電極３
４ａの表面に薄い熱酸化膜３５が形成される。
す。このとき、Ａ領域における４つのコンタクトホール
２９ａ，２９ｂ，２９ｃ及び２９ｄ内及びＣ領域におけ
る素子形成領域３１内にそれぞれ薄い熱酸化膜３５が形
成されると共に、Ｂ領域における第１の垂直転送電極３
４ａの表面に薄い熱酸化膜３５が形成される。
【００４５】次に、図５Ｂに示すように、全面に２層目
の多結晶シリコン層を形成した後、フォトリソグラフィ
技術を用いてパターニングを行い、領域Ｂにおける第１
の垂直転送電極３４ａに隣接する部分、即ち垂直レジス
タ２４ｂ上に２層目の多結晶シリコン層による第２の垂
直転送電極３４ｂを形成し、更に領域Ｃにおける素子形
成領域３１において、２層目の多結晶シリコン層による
ゲート電極３６を形成する。
の多結晶シリコン層を形成した後、フォトリソグラフィ
技術を用いてパターニングを行い、領域Ｂにおける第１
の垂直転送電極３４ａに隣接する部分、即ち垂直レジス
タ２４ｂ上に２層目の多結晶シリコン層による第２の垂
直転送電極３４ｂを形成し、更に領域Ｃにおける素子形
成領域３１において、２層目の多結晶シリコン層による
ゲート電極３６を形成する。
【００４６】次に、図５Ｃに示すように、所要箇所に開
口３７ａを有するフォトレジスト３７を形成した後、全
面にＮ形の不純物（例えばひ素（Ａｓ））を選択的にイ
オン注入して、領域Ａにおいては、４つのコンタクトホ
ール２９ａ，２９ｂ，２９ｃ及び２９ｄを通してシリコ
ン基板２１の表面にＮ形の取出し領域３８ａ，３８ｂ，
３８ｃ及び３８ｄをそれぞれ形成し、領域Ｃにおいて
は、ゲート電極３６をマスクとしてシリコン基板２１の
表面にＮ形のソース領域３９Ｓ及びドレイン領域３９Ｄ
を形成する。
口３７ａを有するフォトレジスト３７を形成した後、全
面にＮ形の不純物（例えばひ素（Ａｓ））を選択的にイ
オン注入して、領域Ａにおいては、４つのコンタクトホ
ール２９ａ，２９ｂ，２９ｃ及び２９ｄを通してシリコ
ン基板２１の表面にＮ形の取出し領域３８ａ，３８ｂ，
３８ｃ及び３８ｄをそれぞれ形成し、領域Ｃにおいて
は、ゲート電極３６をマスクとしてシリコン基板２１の
表面にＮ形のソース領域３９Ｓ及びドレイン領域３９Ｄ
を形成する。
【００４７】以上、この段階で、抵抗検出部形成領域４
（領域Ａ）に４つの取出し領域３８ａ，３８ｂ，３８ｃ
及び３８ｄと４つのコンタクトホール２９ａ，２９ｂ，
２９ｃ及び２９ｄからなる抵抗検出部１２が形成され、
撮像領域６（領域Ｂ）に受光部５及び電荷転送のための
レジスタ８が形成され、周辺回路形成領域７（領域Ｃ）
にＮチャネル形ＭＯＳトランジスタＴｒが形成されるこ
とになる。図示の例では、周辺回路形成領域７に、Ｎチ
ャネル形ＭＯＳトランジスタＴｒを形成した例を示した
が、その他Ｐチャネル形ＭＯＳトランジスタやＣＭＯＳ
トランジスタ等の各種素子が形成されることはいうまで
もない。
（領域Ａ）に４つの取出し領域３８ａ，３８ｂ，３８ｃ
及び３８ｄと４つのコンタクトホール２９ａ，２９ｂ，
２９ｃ及び２９ｄからなる抵抗検出部１２が形成され、
撮像領域６（領域Ｂ）に受光部５及び電荷転送のための
レジスタ８が形成され、周辺回路形成領域７（領域Ｃ）
にＮチャネル形ＭＯＳトランジスタＴｒが形成されるこ
とになる。図示の例では、周辺回路形成領域７に、Ｎチ
ャネル形ＭＯＳトランジスタＴｒを形成した例を示した
が、その他Ｐチャネル形ＭＯＳトランジスタやＣＭＯＳ
トランジスタ等の各種素子が形成されることはいうまで
もない。
【００４８】そして、次の配線工程において、図６Ａに
示すように、全面にＳＯＧ（Spin on Glass ）などの平
坦化膜４０を形成した後、例えばフォトリソグラフィ技
術を用いて、領域Ａにおいては、シリコン基板２１の表
面に形成されている４つの取出し領域３８ａ，３９ｂ，
３８及び３８ｄにまで達する４つのコンタクトホール４
１ａ，４１ｂ，４１ｃ及び４１ｄを形成し、領域Ｂにお
いては、第１及び第２の垂直転送電極３４ａ及び３４ｂ
まで達するコンタクトホール４２ａ及び４２ｂを形成
し、領域Ｃにおいては、ゲート電極３６まで達するコン
タクトホール４３Ｇと、ソース領域３９Ｓ及びドレイン
領域３９Ｄまで達するコンタクトホール４３Ｓ及び４３
Ｄをそれぞれ形成する。
示すように、全面にＳＯＧ（Spin on Glass ）などの平
坦化膜４０を形成した後、例えばフォトリソグラフィ技
術を用いて、領域Ａにおいては、シリコン基板２１の表
面に形成されている４つの取出し領域３８ａ，３９ｂ，
３８及び３８ｄにまで達する４つのコンタクトホール４
１ａ，４１ｂ，４１ｃ及び４１ｄを形成し、領域Ｂにお
いては、第１及び第２の垂直転送電極３４ａ及び３４ｂ
まで達するコンタクトホール４２ａ及び４２ｂを形成
し、領域Ｃにおいては、ゲート電極３６まで達するコン
タクトホール４３Ｇと、ソース領域３９Ｓ及びドレイン
領域３９Ｄまで達するコンタクトホール４３Ｓ及び４３
Ｄをそれぞれ形成する。
【００４９】次に、図６Ｂに示すように、全面にＡｌ配
線層を形成した後、フォトリソグラフィ技術を用いてパ
ターニングすることにより、４つの取出し領域３８ａ，
３８ｂ，３８ｃ及び３８ｄとそれぞれ対応するパッド１
１ａ，１１ｂ，１１ｃ及び１１ｄとを電気的に接続する
配線１３ａ，１３ｂ，１３ｃ及び１３ｄと、第１及び第
２の垂直転送電極３４ａ及び３４ｂへの配線４４ａ及び
４４ｂ、ゲート電極３６への配線４５Ｇ並びにソース電
極４５Ｓ及びドレイン電極４５Ｄを形成する。その後、
全面にＰＳＧやＳｉ2 Ｏ3 からなる保護層（図示せず）
を形成して、この第１実施例に係る製造方法による固体
撮像素子が作製される。
線層を形成した後、フォトリソグラフィ技術を用いてパ
ターニングすることにより、４つの取出し領域３８ａ，
３８ｂ，３８ｃ及び３８ｄとそれぞれ対応するパッド１
１ａ，１１ｂ，１１ｃ及び１１ｄとを電気的に接続する
配線１３ａ，１３ｂ，１３ｃ及び１３ｄと、第１及び第
２の垂直転送電極３４ａ及び３４ｂへの配線４４ａ及び
４４ｂ、ゲート電極３６への配線４５Ｇ並びにソース電
極４５Ｓ及びドレイン電極４５Ｄを形成する。その後、
全面にＰＳＧやＳｉ2 Ｏ3 からなる保護層（図示せず）
を形成して、この第１実施例に係る製造方法による固体
撮像素子が作製される。
【００５０】このように、上記第１実施例に係る製造方
法によれば、ウェハ処理工程における上記ウェハの抵抗
変化を４探針法にて検出することができる抵抗検出部１
２を形成しながら固体撮像素子を製造することから、こ
のウェハ処理工程を終えたウェハには、ＬＳＩを構成す
る素子のほかに、抵抗検出部１２が形成されることにな
る。
法によれば、ウェハ処理工程における上記ウェハの抵抗
変化を４探針法にて検出することができる抵抗検出部１
２を形成しながら固体撮像素子を製造することから、こ
のウェハ処理工程を終えたウェハには、ＬＳＩを構成す
る素子のほかに、抵抗検出部１２が形成されることにな
る。
【００５１】一般に、ウェハ処理工程中において、ウェ
ハ表面に、金属不純物が侵入したり、レジスト残渣があ
る場合、その表面の抵抗値が徐々に変化することにな
る。
ハ表面に、金属不純物が侵入したり、レジスト残渣があ
る場合、その表面の抵抗値が徐々に変化することにな
る。
【００５２】従って、例えば、ウェハ処理工程に投入さ
れたウェハの抵抗値を一般的な４探針法にて測定し、そ
の後、ウェハ処理工程を終えたウェハの抵抗値をウェハ
上に形成された抵抗検出部１２を通して４探針法にて検
出することにより、ウェハの抵抗変化を容易に検出する
ことができ、ウェハの汚染の程度を抵抗変化として客観
的に知ることが可能となる。
れたウェハの抵抗値を一般的な４探針法にて測定し、そ
の後、ウェハ処理工程を終えたウェハの抵抗値をウェハ
上に形成された抵抗検出部１２を通して４探針法にて検
出することにより、ウェハの抵抗変化を容易に検出する
ことができ、ウェハの汚染の程度を抵抗変化として客観
的に知ることが可能となる。
【００５３】このことから、ウェハの汚染を抵抗値の変
化として客観的に確認することができ、これにより、素
子の特性劣化の原因究明にあたっての指針及び製造履歴
を容易に把握することができ、最適な製造設備への転換
を効率よく促進させることができる。
化として客観的に確認することができ、これにより、素
子の特性劣化の原因究明にあたっての指針及び製造履歴
を容易に把握することができ、最適な製造設備への転換
を効率よく促進させることができる。
【００５４】また、この第１実施例においては、抵抗検
出部１２を、ウェハ（シリコン基板）２１の表面にそれ
ぞれ分離して形成された４つの取出し領域３８ａ，３８
ｂ，３８ｃ及び３８ｄと、シリコン基板２１上のフィー
ルド絶縁膜２８におけるそれぞれ４つの取出し領域３８
ａ，３８ｂ，３８ｃ及び３８ｄに対応した位置に形成さ
れたコンタクトホール２９ａ，２９ｂ，２９ｃ及び２９
ｄとで構成するようにしたので、上記抵抗検出部１２
を、素子形成工程において、同一のシリコン基板２１上
に形成される他の素子と同時に作製することができ、抵
抗検出部１２を形成するために新たに工程を付加する必
要がなく、工程の複雑化を回避させることができる。
出部１２を、ウェハ（シリコン基板）２１の表面にそれ
ぞれ分離して形成された４つの取出し領域３８ａ，３８
ｂ，３８ｃ及び３８ｄと、シリコン基板２１上のフィー
ルド絶縁膜２８におけるそれぞれ４つの取出し領域３８
ａ，３８ｂ，３８ｃ及び３８ｄに対応した位置に形成さ
れたコンタクトホール２９ａ，２９ｂ，２９ｃ及び２９
ｄとで構成するようにしたので、上記抵抗検出部１２
を、素子形成工程において、同一のシリコン基板２１上
に形成される他の素子と同時に作製することができ、抵
抗検出部１２を形成するために新たに工程を付加する必
要がなく、工程の複雑化を回避させることができる。
【００５５】次に、上記図１及び図２で示す固体撮像素
子を作製する場合の第２実施例に係る製造方法を図７〜
図１０の製造工程図に基づいて順次説明する。なお、上
記図３〜図６と対応するものについては同符号を記す。
子を作製する場合の第２実施例に係る製造方法を図７〜
図１０の製造工程図に基づいて順次説明する。なお、上
記図３〜図６と対応するものについては同符号を記す。
【００５６】まず、図７Ａに示すように、ウェハ、即ち
Ｎ形のシリコン基板２１の表面に対して熱酸化を施し
て、該シリコン基板２１上に薄い熱酸化膜２２を形成す
る。
Ｎ形のシリコン基板２１の表面に対して熱酸化を施し
て、該シリコン基板２１上に薄い熱酸化膜２２を形成す
る。
【００５７】次に、図７Ｂに示すように、領域Ｂ及び領
域Ｃに対してＮ形の不純物（例えばリン（Ｐ））及びＰ
形の不純物（例えばボロン（Ｂ））を選択的にイオン注
入して、領域Ｂにおけるシリコン基板２１の表面に、Ｐ
形のウェル領域２３、Ｎ形の垂直レジスタ領域２４ａ及
び２４ｂ、Ｎ形の受光部５及びＰ形のチャネル・ストッ
パ領域２６などの各種不純物拡散領域を形成すると共
に、領域Ｃにおけるシリコン基板２１の表面に、Ｐ形の
ウェル領域２７を形成する。
域Ｃに対してＮ形の不純物（例えばリン（Ｐ））及びＰ
形の不純物（例えばボロン（Ｂ））を選択的にイオン注
入して、領域Ｂにおけるシリコン基板２１の表面に、Ｐ
形のウェル領域２３、Ｎ形の垂直レジスタ領域２４ａ及
び２４ｂ、Ｎ形の受光部５及びＰ形のチャネル・ストッ
パ領域２６などの各種不純物拡散領域を形成すると共
に、領域Ｃにおけるシリコン基板２１の表面に、Ｐ形の
ウェル領域２７を形成する。
【００５８】次に、図７Ｃに示すように、シリコン基板
２１上に厚み約６００ｎｍのフィールド絶縁膜（ＳｉＯ
2 ）２８を例えばＣＶＤ（化学気相成長法）にて成膜す
る。
２１上に厚み約６００ｎｍのフィールド絶縁膜（ＳｉＯ
2 ）２８を例えばＣＶＤ（化学気相成長法）にて成膜す
る。
【００５９】次に、図８Ａに示すように、上記フィール
ド絶縁膜２８に対し、例えばフォトリソグラフィ技術を
用いてパターニングを行い、領域Ａに対しては、シリコ
ン基板２１まで達する開口幅の広い１つのコンタクトホ
ール５１を形成し、領域Ｂ及び領域Ｃに対しては、パタ
ーニング後のフィールド絶縁膜２８にて素子間分離され
た素子形成領域３０及び３１をそれぞれ形成する。
ド絶縁膜２８に対し、例えばフォトリソグラフィ技術を
用いてパターニングを行い、領域Ａに対しては、シリコ
ン基板２１まで達する開口幅の広い１つのコンタクトホ
ール５１を形成し、領域Ｂ及び領域Ｃに対しては、パタ
ーニング後のフィールド絶縁膜２８にて素子間分離され
た素子形成領域３０及び３１をそれぞれ形成する。
【００６０】次に、図８Ｂに示すように、熱酸化を施し
て、全面に薄い熱酸化膜３２を形成した後、全面に薄い
Ｓｉ3Ｎ4膜３３を例えばＣＶＤ法にて形成し、その後、
例えばフォトリソグラフィ技術を用いて、領域Ａにおけ
るコンタクトホール５１内及び領域Ｃにおける素子形成
領域３１内のＳｉ3Ｎ4膜３３及びその下層の熱酸化膜３
２をそれぞれ除去する。
て、全面に薄い熱酸化膜３２を形成した後、全面に薄い
Ｓｉ3Ｎ4膜３３を例えばＣＶＤ法にて形成し、その後、
例えばフォトリソグラフィ技術を用いて、領域Ａにおけ
るコンタクトホール５１内及び領域Ｃにおける素子形成
領域３１内のＳｉ3Ｎ4膜３３及びその下層の熱酸化膜３
２をそれぞれ除去する。
【００６１】次に、図８Ｃに示すように、全面に１層目
の多結晶シリコン層を形成した後、フォトリソグラフィ
技術を用いてパターニングを行い、領域Ｂ上において、
１層目の多結晶シリコン層による第１の垂直転送電極３
４ａを形成する。
の多結晶シリコン層を形成した後、フォトリソグラフィ
技術を用いてパターニングを行い、領域Ｂ上において、
１層目の多結晶シリコン層による第１の垂直転送電極３
４ａを形成する。
【００６２】次に、図９Ａに示すように、熱酸化を施
す。このとき、Ａ領域におけるコンタクトホール５１内
及びＣ領域における素子形成領域３１内にそれぞれ薄い
熱酸化膜３５が形成されると共に、Ｂ領域における第１
の垂直転送電極３４ａの表面に薄い熱酸化膜３５が形成
される。
す。このとき、Ａ領域におけるコンタクトホール５１内
及びＣ領域における素子形成領域３１内にそれぞれ薄い
熱酸化膜３５が形成されると共に、Ｂ領域における第１
の垂直転送電極３４ａの表面に薄い熱酸化膜３５が形成
される。
【００６３】次に、図９Ｂに示すように、全面に２層目
の多結晶シリコン層を形成した後、フォトリソグラフィ
技術を用いてパターニングを行い、領域Ｂにおける第１
の垂直転送電極３４ａに隣接する部分に２層目の多結晶
シリコン層による第２の垂直転送電極３４ｂを形成し、
更に領域Ｃにおける素子形成領域３１に、２層目の多結
晶シリコン層によるゲート電極３６を形成する。
の多結晶シリコン層を形成した後、フォトリソグラフィ
技術を用いてパターニングを行い、領域Ｂにおける第１
の垂直転送電極３４ａに隣接する部分に２層目の多結晶
シリコン層による第２の垂直転送電極３４ｂを形成し、
更に領域Ｃにおける素子形成領域３１に、２層目の多結
晶シリコン層によるゲート電極３６を形成する。
【００６４】次に、図９Ｃに示すように、所要箇所に開
口３７ａを有するフォトレジスト３７を形成した後、全
面にＮ形の不純物（例えばひ素（Ａｓ））を選択的にイ
オン注入して、領域Ａにおいては、フォトレジスト３７
の開口３７ａを通してシリコン基板２１の表面に４つの
Ｎ形の取出し領域３８ａ，３８ｂ，３８ｃ及び３８ｄを
形成し、領域Ｃにおいては、ゲート電極３６をマスクと
してシリコン基板２１の表面にＮ形のソース領域３９Ｓ
及びドレイン領域３９Ｄを形成する。
口３７ａを有するフォトレジスト３７を形成した後、全
面にＮ形の不純物（例えばひ素（Ａｓ））を選択的にイ
オン注入して、領域Ａにおいては、フォトレジスト３７
の開口３７ａを通してシリコン基板２１の表面に４つの
Ｎ形の取出し領域３８ａ，３８ｂ，３８ｃ及び３８ｄを
形成し、領域Ｃにおいては、ゲート電極３６をマスクと
してシリコン基板２１の表面にＮ形のソース領域３９Ｓ
及びドレイン領域３９Ｄを形成する。
【００６５】次に、図１０Ａに示すように、全面にＳＯ
Ｇ（Spin on Glass ）などの平坦化膜４０を形成した
後、例えばフォトリソグラフィ技術を用いて、領域Ａに
おいては、シリコン基板２１の表面に形成されている４
つの取出し領域３８ａ，３８ｂ，３８ｃ及び３８ｄにま
で達する４つのコンタクトホール４１ａ，４１ｂ，４１
ｃ及び４１ｄを形成し、領域Ｂにおいては、第１及び第
２の垂直転送電極３４ａ及び３４ｂまで達するコンタク
トホール４２ａ及び４２ｂを形成し、領域Ｃにおいて
は、ゲート電極３６まで達するコンタクトホール４３Ｇ
と、ソース領域３９Ｓ及びドレイン領域３９Ｄまで達す
るコンタクトホール４３Ｓ及び４３Ｄをそれぞれ形成す
る。
Ｇ（Spin on Glass ）などの平坦化膜４０を形成した
後、例えばフォトリソグラフィ技術を用いて、領域Ａに
おいては、シリコン基板２１の表面に形成されている４
つの取出し領域３８ａ，３８ｂ，３８ｃ及び３８ｄにま
で達する４つのコンタクトホール４１ａ，４１ｂ，４１
ｃ及び４１ｄを形成し、領域Ｂにおいては、第１及び第
２の垂直転送電極３４ａ及び３４ｂまで達するコンタク
トホール４２ａ及び４２ｂを形成し、領域Ｃにおいて
は、ゲート電極３６まで達するコンタクトホール４３Ｇ
と、ソース領域３９Ｓ及びドレイン領域３９Ｄまで達す
るコンタクトホール４３Ｓ及び４３Ｄをそれぞれ形成す
る。
【００６６】以上、この段階で、抵抗検出部形成領域４
（領域Ａ）に４つの取出し領域３８ａ，３８ｂ，３８ｃ
及び３８ｄと１つのコンタクトホール５１並びに４つの
コンタクトホール４１ａ，４１ｂ，４１ｃ及び４１ｄか
らなる抵抗検出部１２が形成され、撮像領域６（領域
Ｂ）に受光部５及び電荷転送のためのレジスタ８が形成
され、周辺回路形成領域７（領域Ｃ）にＮチャネル形Ｍ
ＯＳトランジスタＴｒが形成されることになる。図示の
例では、周辺回路形成領域７に、Ｎチャネル形ＭＯＳト
ランジスタＴｒを形成した例を示したが、その他Ｐチャ
ネル形ＭＯＳトランジスタやＣＭＯＳトランジスタ等の
各種素子が形成されることはいうまでもない。
（領域Ａ）に４つの取出し領域３８ａ，３８ｂ，３８ｃ
及び３８ｄと１つのコンタクトホール５１並びに４つの
コンタクトホール４１ａ，４１ｂ，４１ｃ及び４１ｄか
らなる抵抗検出部１２が形成され、撮像領域６（領域
Ｂ）に受光部５及び電荷転送のためのレジスタ８が形成
され、周辺回路形成領域７（領域Ｃ）にＮチャネル形Ｍ
ＯＳトランジスタＴｒが形成されることになる。図示の
例では、周辺回路形成領域７に、Ｎチャネル形ＭＯＳト
ランジスタＴｒを形成した例を示したが、その他Ｐチャ
ネル形ＭＯＳトランジスタやＣＭＯＳトランジスタ等の
各種素子が形成されることはいうまでもない。
【００６７】そして、図１０Ｂに示すように、全面にＡ
ｌ配線層を形成した後、フォトリソグラフィ技術を用い
てパターニングすることにより、４つの取出し領域３８
ａ，３８ｂ，３８ｃ及び３８ｄとそれぞれ対応するパッ
ド１１ａ，１１ｂ，１１ｃ及び１１ｄとを電気的に接続
する配線１３ａ，１３ｂ，１３ｃ及び１３ｄと、第１及
び第２の垂直転送電極３４ａ及び３４ｂへの配線４４ａ
及び４４ｂ、ゲート電極３６への配線４５Ｇ並びにソー
ス電極４５Ｓ及びドレイン電極４５Ｄを形成する。その
後、全面にＰＳＧやＳｉ2 Ｏ3 からなる保護層（図示せ
ず）を形成して、この第２実施例に係る製造方法による
固体撮像素子が作製される。
ｌ配線層を形成した後、フォトリソグラフィ技術を用い
てパターニングすることにより、４つの取出し領域３８
ａ，３８ｂ，３８ｃ及び３８ｄとそれぞれ対応するパッ
ド１１ａ，１１ｂ，１１ｃ及び１１ｄとを電気的に接続
する配線１３ａ，１３ｂ，１３ｃ及び１３ｄと、第１及
び第２の垂直転送電極３４ａ及び３４ｂへの配線４４ａ
及び４４ｂ、ゲート電極３６への配線４５Ｇ並びにソー
ス電極４５Ｓ及びドレイン電極４５Ｄを形成する。その
後、全面にＰＳＧやＳｉ2 Ｏ3 からなる保護層（図示せ
ず）を形成して、この第２実施例に係る製造方法による
固体撮像素子が作製される。
【００６８】このように、上記第２実施例に係る製造方
法によれば、上記第１実施例に係る製造方法と同様に、
ウェハ処理工程における上記ウェハの抵抗変化を４探針
法にて検出することができる抵抗検出部１２を形成しな
がら固体撮像素子を製造することから、このウェハ処理
工程を終えたウェハには、ＬＳＩを構成する素子のほか
に、抵抗検出部１２が形成されることになる。
法によれば、上記第１実施例に係る製造方法と同様に、
ウェハ処理工程における上記ウェハの抵抗変化を４探針
法にて検出することができる抵抗検出部１２を形成しな
がら固体撮像素子を製造することから、このウェハ処理
工程を終えたウェハには、ＬＳＩを構成する素子のほか
に、抵抗検出部１２が形成されることになる。
【００６９】従って、例えば、ウェハ処理工程に投入さ
れたウェハの抵抗値を一般的な４探針法にて測定し、そ
の後、ウェハ処理工程を終えたウェハの抵抗値をウェハ
上に形成された抵抗検出部１２を通して４探針法にて検
出することにより、ウェハの抵抗変化を容易に検出する
ことができ、ウェハの汚染の程度を抵抗変化として客観
的に知ることが可能となる。
れたウェハの抵抗値を一般的な４探針法にて測定し、そ
の後、ウェハ処理工程を終えたウェハの抵抗値をウェハ
上に形成された抵抗検出部１２を通して４探針法にて検
出することにより、ウェハの抵抗変化を容易に検出する
ことができ、ウェハの汚染の程度を抵抗変化として客観
的に知ることが可能となる。
【００７０】このことから、ウェハの汚染を抵抗値の変
化として客観的に確認することができ、これにより、素
子の特性劣化の原因究明にあたっての指針及び製造履歴
を容易に把握することができ、最適な製造設備への転換
を効率よく促進させることができる。
化として客観的に確認することができ、これにより、素
子の特性劣化の原因究明にあたっての指針及び製造履歴
を容易に把握することができ、最適な製造設備への転換
を効率よく促進させることができる。
【００７１】特に、この第２実施例に係る製造方法にお
いては、まず、開口幅の広いコンタクトホール５１を形
成した後に、このコンタクトホール５１内に薄膜の熱酸
化膜３５を形成し、その後、選択的に不純物を導入し
て、シリコン基板２１の表面に４つの取出し領域３８
ａ，３８ｂ，３８ｃ及び３８ｄを形成した後、これら４
つの取出し領域３８ａ，３８ｂ，３８ｃ及び３８ｄに達
する４つのコンタクトホール４１ａ，４１ｂ，４１ｃ及
び４１ｄを形成して抵抗検出部１２を作製するようにし
たので、該抵抗検出部１２を、素子形成工程において、
同一のシリコン基板２１上に形成される他の素子と同時
に作製することができ、しかも、開口幅の広いコンタク
トホール５１を形成した段階で発生したウェハへの汚
染、及び該コンタクトホール５１の形成以降の工程で発
生したウェハへの汚染を後に抵抗変化として検出するこ
とができ、実際のウェハ処理工程でのウェハ汚染を高精
度に検出することが可能となる。
いては、まず、開口幅の広いコンタクトホール５１を形
成した後に、このコンタクトホール５１内に薄膜の熱酸
化膜３５を形成し、その後、選択的に不純物を導入し
て、シリコン基板２１の表面に４つの取出し領域３８
ａ，３８ｂ，３８ｃ及び３８ｄを形成した後、これら４
つの取出し領域３８ａ，３８ｂ，３８ｃ及び３８ｄに達
する４つのコンタクトホール４１ａ，４１ｂ，４１ｃ及
び４１ｄを形成して抵抗検出部１２を作製するようにし
たので、該抵抗検出部１２を、素子形成工程において、
同一のシリコン基板２１上に形成される他の素子と同時
に作製することができ、しかも、開口幅の広いコンタク
トホール５１を形成した段階で発生したウェハへの汚
染、及び該コンタクトホール５１の形成以降の工程で発
生したウェハへの汚染を後に抵抗変化として検出するこ
とができ、実際のウェハ処理工程でのウェハ汚染を高精
度に検出することが可能となる。
【００７２】上記第１実施例及び第２実施例では、主に
固体撮像素子の製造において、そのウェハ処理工程での
ウェハの抵抗変化を検出することができる抵抗検出部１
２を形成しながら固体撮像素子を作製する例を示した
が、その他固体撮像素子以外のメモリやプロセッサ等の
ＬＳＩを作製する場合にも適用させることができる。
固体撮像素子の製造において、そのウェハ処理工程での
ウェハの抵抗変化を検出することができる抵抗検出部１
２を形成しながら固体撮像素子を作製する例を示した
が、その他固体撮像素子以外のメモリやプロセッサ等の
ＬＳＩを作製する場合にも適用させることができる。
【００７３】
【発明の効果】上述のように、本発明に係る半導体装置
の製造方法によれば、素子間分離工程、素子形成工程及
び配線工程を有するウェハ処理工程を経てウェハ上に半
導体装置を製造する半導体装置の製造方法において、上
記ウェハ処理工程における上記ウェハの抵抗変化を４探
針法にて検出することができる抵抗検出手段を形成しな
がら半導体装置を製造するようにしたので、ウェハの汚
染を抵抗値の変化として客観的に確認することができ、
これにより、素子の特性劣化の原因究明にあたっての指
針及び製造履歴を容易に把握することができ、最適な製
造設備への転換を効率よく促進させることができる。
の製造方法によれば、素子間分離工程、素子形成工程及
び配線工程を有するウェハ処理工程を経てウェハ上に半
導体装置を製造する半導体装置の製造方法において、上
記ウェハ処理工程における上記ウェハの抵抗変化を４探
針法にて検出することができる抵抗検出手段を形成しな
がら半導体装置を製造するようにしたので、ウェハの汚
染を抵抗値の変化として客観的に確認することができ、
これにより、素子の特性劣化の原因究明にあたっての指
針及び製造履歴を容易に把握することができ、最適な製
造設備への転換を効率よく促進させることができる。
【００７４】また、本発明に係る半導体装置の製造方法
によれば、上記抵抗検出手段を、例えば上記ウェハの表
面にそれぞれ分離して形成された４つの不純物拡散領域
と、上記ウェハ上の絶縁膜にそれぞれ上記４つの不純物
拡散領域に対応した位置に形成されたコンタクトホール
とで構成し、この抵抗検出手段を、上記ウェハ上に熱酸
化膜を形成した後、素子間分離のためのフィールド絶縁
層を形成し、その後、該フィールド絶縁層に対して上記
４つのコンタクトホールを形成した後、該４つのコンタ
クトホールを介して上記ウェハ表面に不純物をイオン注
入して、該ウェハ表面に上記４つの不純物拡散領域を形
成して作製するようにしたので、ウェハの汚染を抵抗値
の変化として客観的に確認することができるほか、抵抗
検出のための構成を製造工程を増加させることなく実現
させることができ、製造コストの面でも有利となる。
によれば、上記抵抗検出手段を、例えば上記ウェハの表
面にそれぞれ分離して形成された４つの不純物拡散領域
と、上記ウェハ上の絶縁膜にそれぞれ上記４つの不純物
拡散領域に対応した位置に形成されたコンタクトホール
とで構成し、この抵抗検出手段を、上記ウェハ上に熱酸
化膜を形成した後、素子間分離のためのフィールド絶縁
層を形成し、その後、該フィールド絶縁層に対して上記
４つのコンタクトホールを形成した後、該４つのコンタ
クトホールを介して上記ウェハ表面に不純物をイオン注
入して、該ウェハ表面に上記４つの不純物拡散領域を形
成して作製するようにしたので、ウェハの汚染を抵抗値
の変化として客観的に確認することができるほか、抵抗
検出のための構成を製造工程を増加させることなく実現
させることができ、製造コストの面でも有利となる。
【００７５】また、本発明に係る半導体装置の製造方法
によれば、上記抵抗検出手段を、上記ウェハの表面にそ
れぞれ分離して形成された４つの不純物拡散領域と、開
口幅が上記４つの不純物拡散領域が形成された部分を含
む幅を有する１つの第１のコンタクトホールと、上記第
１のコンタクトホール内に形成された薄膜の絶縁膜にそ
れぞれ上記４つの不純物拡散領域に対応した位置に形成
された４つの第２のコンタクトホールにて構成し、この
抵抗検出手段を、上記ウェハ上に熱酸化膜を形成した
後、素子間分離のためのフィールド絶縁層を形成し、そ
の後、該フィールド絶縁層に対して上記１つの第１のコ
ンタクトホールを形成した後、該第１のコンタクトホー
ル内に上記薄膜の熱酸化膜を形成し、その後、上記第１
のコンタクトホールに対応するウェハ表面に、選択的に
不純物をイオン注入して、４つの不純物拡散領域を形成
した後、これら４つの不純物拡散領域に達する第２のコ
ンタクトホールを形成して作製するようにしたので、ウ
ェハの汚染を抵抗値の変化として客観的に確認すること
ができ、また、抵抗検出のための構成を製造工程を増加
させることなく実現させることができ、しかもウェハ処
理工程におけるウェハ表面の抵抗変化を高精度に検出す
ることができる。
によれば、上記抵抗検出手段を、上記ウェハの表面にそ
れぞれ分離して形成された４つの不純物拡散領域と、開
口幅が上記４つの不純物拡散領域が形成された部分を含
む幅を有する１つの第１のコンタクトホールと、上記第
１のコンタクトホール内に形成された薄膜の絶縁膜にそ
れぞれ上記４つの不純物拡散領域に対応した位置に形成
された４つの第２のコンタクトホールにて構成し、この
抵抗検出手段を、上記ウェハ上に熱酸化膜を形成した
後、素子間分離のためのフィールド絶縁層を形成し、そ
の後、該フィールド絶縁層に対して上記１つの第１のコ
ンタクトホールを形成した後、該第１のコンタクトホー
ル内に上記薄膜の熱酸化膜を形成し、その後、上記第１
のコンタクトホールに対応するウェハ表面に、選択的に
不純物をイオン注入して、４つの不純物拡散領域を形成
した後、これら４つの不純物拡散領域に達する第２のコ
ンタクトホールを形成して作製するようにしたので、ウ
ェハの汚染を抵抗値の変化として客観的に確認すること
ができ、また、抵抗検出のための構成を製造工程を増加
させることなく実現させることができ、しかもウェハ処
理工程におけるウェハ表面の抵抗変化を高精度に検出す
ることができる。
【図１】本発明に係る半導体装置の製造方法を、入射光
の光量に応じた信号電荷に光電変換する受光部と、この
受光部に蓄積された信号電荷をＣＣＤによるレジスタに
て出力段に転送する固体撮像素子の製造方法に適用した
２つの実施例（以下、単にそれぞれ第１実施例に係る製
造方法及び第２実施例に係る製造方法と記す）にてウェ
ハ上に形成される固体撮像素子の形成レイアウトを模式
的に示す平面図である。
の光量に応じた信号電荷に光電変換する受光部と、この
受光部に蓄積された信号電荷をＣＣＤによるレジスタに
て出力段に転送する固体撮像素子の製造方法に適用した
２つの実施例（以下、単にそれぞれ第１実施例に係る製
造方法及び第２実施例に係る製造方法と記す）にてウェ
ハ上に形成される固体撮像素子の形成レイアウトを模式
的に示す平面図である。
【図２】ウェハ上に形成される固体撮像素子の形成レイ
アウトを模式的に示す拡大図である。
アウトを模式的に示す拡大図である。
【図３】第１実施例に係る製造方法を示す製造工程図を
示すものであり、同図Ａは、ウェハ（シリコン基板）上
に熱酸化膜を形成した段階を示し、同図Ｂは、シリコン
基板上の領域Ｂ及び領域Ｃに対して、選択的に不純物を
イオン注入して、それぞれ不純物拡散領域を形成した段
階を示し、同図Ｃは、シリコン基板上にフィールド絶縁
膜を形成した段階を示す。
示すものであり、同図Ａは、ウェハ（シリコン基板）上
に熱酸化膜を形成した段階を示し、同図Ｂは、シリコン
基板上の領域Ｂ及び領域Ｃに対して、選択的に不純物を
イオン注入して、それぞれ不純物拡散領域を形成した段
階を示し、同図Ｃは、シリコン基板上にフィールド絶縁
膜を形成した段階を示す。
【図４】第１実施例に係る製造方法を示す製造工程図を
示すものであり、同図Ａは、シリコン基板上のフィール
ド絶縁膜をパターニングして、領域Ａに４つのコンタク
トホールを形成し、領域Ｂ及び領域Ｃにそれぞれ素子形
成領域を形成した段階を示す。同図Ｂは、全面に薄い熱
酸化膜及びＳｉ3Ｎ4膜を形成した後、領域Ａ及び領域Ｂ
上のＳｉ3Ｎ4膜及び熱酸化膜を除去した段階を示し、同
図Ｃは、領域Ｂにに、１層目の多結晶シリコン層による
第１の垂直転送電極を形成した段階を示す。
示すものであり、同図Ａは、シリコン基板上のフィール
ド絶縁膜をパターニングして、領域Ａに４つのコンタク
トホールを形成し、領域Ｂ及び領域Ｃにそれぞれ素子形
成領域を形成した段階を示す。同図Ｂは、全面に薄い熱
酸化膜及びＳｉ3Ｎ4膜を形成した後、領域Ａ及び領域Ｂ
上のＳｉ3Ｎ4膜及び熱酸化膜を除去した段階を示し、同
図Ｃは、領域Ｂにに、１層目の多結晶シリコン層による
第１の垂直転送電極を形成した段階を示す。
【図５】第１実施例に係る製造方法を示す製造工程図を
示すものであり、同図Ａは、Ａ領域における４つのコン
タクトホール内及びＣ領域における素子形成領域内にそ
れぞれ薄い熱酸化膜を形成すると共に、Ｂ領域における
第１の垂直転送電極の表面に薄い熱酸化膜を形成した段
階を示し、同図Ｂは、領域Ｂに２層目の多結晶シリコン
層による第２の垂直転送電極を形成し、領域Ｃにおける
素子形成領域に２層目の多結晶シリコン層によるゲート
電極を形成した段階を示し、同図Ｃは、領域Ａの４つの
コンタクトホールを通してシリコン基板２１の表面にＮ
形の取出し領域をそれぞれ形成し、領域Ｃのシリコン基
板２１の表面にＮ形のソース領域及びドレイン領域を形
成した段階を示す。
示すものであり、同図Ａは、Ａ領域における４つのコン
タクトホール内及びＣ領域における素子形成領域内にそ
れぞれ薄い熱酸化膜を形成すると共に、Ｂ領域における
第１の垂直転送電極の表面に薄い熱酸化膜を形成した段
階を示し、同図Ｂは、領域Ｂに２層目の多結晶シリコン
層による第２の垂直転送電極を形成し、領域Ｃにおける
素子形成領域に２層目の多結晶シリコン層によるゲート
電極を形成した段階を示し、同図Ｃは、領域Ａの４つの
コンタクトホールを通してシリコン基板２１の表面にＮ
形の取出し領域をそれぞれ形成し、領域Ｃのシリコン基
板２１の表面にＮ形のソース領域及びドレイン領域を形
成した段階を示す。
【図６】第１実施例に係る製造方法を示す製造工程図を
示すものであり、同図Ａは、全面に平坦化膜を形成した
後、各種コンタクトホールを形成した段階を示し、同図
Ｂは、配線を形成した段階を示す。
示すものであり、同図Ａは、全面に平坦化膜を形成した
後、各種コンタクトホールを形成した段階を示し、同図
Ｂは、配線を形成した段階を示す。
【図７】第２実施例に係る製造方法を示す製造工程図を
示すものであり、同図Ａは、ウェハ（シリコン基板）上
に熱酸化膜を形成した段階を示し、同図Ｂは、シリコン
基板上の領域Ｂ及び領域Ｃに対して、選択的に不純物を
イオン注入して、それぞれ不純物拡散領域を形成した段
階を示し、同図Ｃは、シリコン基板上にフィールド絶縁
膜を形成した段階を示す。
示すものであり、同図Ａは、ウェハ（シリコン基板）上
に熱酸化膜を形成した段階を示し、同図Ｂは、シリコン
基板上の領域Ｂ及び領域Ｃに対して、選択的に不純物を
イオン注入して、それぞれ不純物拡散領域を形成した段
階を示し、同図Ｃは、シリコン基板上にフィールド絶縁
膜を形成した段階を示す。
【図８】第２実施例に係る製造方法を示す製造工程図を
示すものであり、同図Ａは、シリコン基板上のフィール
ド絶縁膜をパターニングして、領域Ａに１つのコンタク
トホールを形成し、領域Ｂ及び領域Ｃにそれぞれ素子形
成領域を形成した段階を示す。同図Ｂは、全面に薄い熱
酸化膜及びＳｉ3Ｎ4膜を形成した後、領域Ａ及び領域Ｂ
上のＳｉ3Ｎ4膜及び熱酸化膜を除去した段階を示し、同
図Ｃは、領域Ｂにに、１層目の多結晶シリコン層による
第１の垂直転送電極を形成した段階を示す。
示すものであり、同図Ａは、シリコン基板上のフィール
ド絶縁膜をパターニングして、領域Ａに１つのコンタク
トホールを形成し、領域Ｂ及び領域Ｃにそれぞれ素子形
成領域を形成した段階を示す。同図Ｂは、全面に薄い熱
酸化膜及びＳｉ3Ｎ4膜を形成した後、領域Ａ及び領域Ｂ
上のＳｉ3Ｎ4膜及び熱酸化膜を除去した段階を示し、同
図Ｃは、領域Ｂにに、１層目の多結晶シリコン層による
第１の垂直転送電極を形成した段階を示す。
【図９】第２実施例に係る製造方法を示す製造工程図を
示すものであり、同図Ａは、Ａ領域における１つのコン
タクトホール内及びＣ領域における素子形成領域内にそ
れぞれ薄い熱酸化膜を形成すると共に、Ｂ領域における
第１の垂直転送電極の表面に薄い熱酸化膜を形成した段
階を示し、同図Ｂは、領域Ｂに２層目の多結晶シリコン
層による第２の垂直転送電極を形成し、領域Ｃにおける
素子形成領域に２層目の多結晶シリコン層によるゲート
電極を形成した段階を示し、同図Ｃは、領域Ａのシリコ
ン基板２１の表面に４つのＮ形の取出し領域をそれぞれ
形成し、領域Ｃのシリコン基板２１の表面にＮ形のソー
ス領域及びドレイン領域を形成した段階を示す。
示すものであり、同図Ａは、Ａ領域における１つのコン
タクトホール内及びＣ領域における素子形成領域内にそ
れぞれ薄い熱酸化膜を形成すると共に、Ｂ領域における
第１の垂直転送電極の表面に薄い熱酸化膜を形成した段
階を示し、同図Ｂは、領域Ｂに２層目の多結晶シリコン
層による第２の垂直転送電極を形成し、領域Ｃにおける
素子形成領域に２層目の多結晶シリコン層によるゲート
電極を形成した段階を示し、同図Ｃは、領域Ａのシリコ
ン基板２１の表面に４つのＮ形の取出し領域をそれぞれ
形成し、領域Ｃのシリコン基板２１の表面にＮ形のソー
ス領域及びドレイン領域を形成した段階を示す。
【図１０】第２実施例に係る製造方法を示す製造工程図
を示すものであり、同図Ａは、全面に平坦化膜を形成し
た後、各種コンタクトホールを形成した段階を示し、同
図Ｂは、配線を形成した段階を示す。
を示すものであり、同図Ａは、全面に平坦化膜を形成し
た後、各種コンタクトホールを形成した段階を示し、同
図Ｂは、配線を形成した段階を示す。
１ 固体撮像素子 ２ 素子パターン群 ３ オリエンテーション・フラット ４ 抵抗検出部形成領域 ５ 受光部 ６ 撮像領域 ７ 周辺回路形成領域 ８ レジスタ １１ａ〜１１ｄ パッド １２ 抵抗検出部 １３ａ〜１３ｄ 配線層 ２１ シリコン基板（ウェハ） ２８ フィールド絶縁膜 ２９ａ〜２９ｄ ４つのコンタクトホール ３０及び３１ 素子形成領域 ３５ 熱酸化膜 ３８ａ〜３８ｄ 取出し領域 ５１ １つのコンタクトホール ４１ａ〜４１ｄ ４つのコンタクトホール
Claims (5)
- 【請求項１】 素子間分離工程、素子形成工程及び配線
工程を有するウェハ処理工程を経てウェハ上に半導体装
置を製造する半導体装置の製造方法において、 上記ウェハ処理工程における上記ウェハの抵抗変化を４
探針法にて検出することができる抵抗検出手段を形成し
ながら半導体装置を製造することを特徴とする半導体装
置の製造方法。 - 【請求項２】 上記抵抗検出手段は、上記ウェハの表面
にそれぞれ分離して形成された４つの不純物拡散領域
と、 上記ウェハ上の絶縁膜にそれぞれ上記４つの不純物拡散
領域に対応した位置に形成されたコンタクトホールにて
形成されることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】 上記抵抗検出手段は、上記ウェハ上に素
子間分離のためのフィールド絶縁層を形成した後、該フ
ィールド絶縁層に対して上記４つのコンタクトホールを
形成し、その後、該４つのコンタクトホールを介して上
記ウェハ表面に不純物をイオン注入して、該ウェハ表面
に上記４つの不純物拡散領域を形成して作製されること
を特徴とする請求項２記載の半導体装置の製造方法。 - 【請求項４】 上記抵抗検出手段は、上記ウェハの表面
にそれぞれ分離して形成された４つの不純物拡散領域
と、 開口幅が上記４つの不純物拡散領域が形成された部分を
含む幅を有する１つの第１のコンタクトホールと、 上記第１のコンタクトホール内に形成された薄膜の絶縁
膜にそれぞれ上記４つの不純物拡散領域に対応した位置
に形成された４つの第２のコンタクトホールにて形成さ
れることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項５】 上記抵抗検出手段は、上記ウェハ上に素
子間分離のためのフィールド絶縁層を形成した後、該フ
ィールド絶縁層に対して上記１つの第１のコンタクトホ
ールを形成し、その後、該第１のコンタクトホール内に
上記薄膜の熱酸化膜を形成した後、上記第１のコンタク
トホールに対応するウェハ表面に、選択的に不純物をイ
オン注入して、４つの不純物拡散領域を形成し、その
後、これら４つの不純物拡散領域に達する第２のコンタ
クトホールを形成して作製されることを特徴とする請求
項１又は２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18398593A JP3533675B2 (ja) | 1993-07-26 | 1993-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18398593A JP3533675B2 (ja) | 1993-07-26 | 1993-07-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745676A true JPH0745676A (ja) | 1995-02-14 |
| JP3533675B2 JP3533675B2 (ja) | 2004-05-31 |
Family
ID=16145305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18398593A Expired - Fee Related JP3533675B2 (ja) | 1993-07-26 | 1993-07-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3533675B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143585A (en) * | 1997-07-04 | 2000-11-07 | Nec Corporation | Method of manufacturing solid state image sensing device |
| CN110574148A (zh) * | 2017-04-05 | 2019-12-13 | 应用材料公司 | 基于晶片的腐蚀以及时间依赖型化学效应 |
-
1993
- 1993-07-26 JP JP18398593A patent/JP3533675B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143585A (en) * | 1997-07-04 | 2000-11-07 | Nec Corporation | Method of manufacturing solid state image sensing device |
| US6469329B1 (en) | 1997-07-04 | 2002-10-22 | Nec Corporation | Solid state image sensing device and method of producing the same |
| CN110574148A (zh) * | 2017-04-05 | 2019-12-13 | 应用材料公司 | 基于晶片的腐蚀以及时间依赖型化学效应 |
| JP2020517095A (ja) * | 2017-04-05 | 2020-06-11 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ウェハの腐食、及び、時間に依存する化学的影響 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3533675B2 (ja) | 2004-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4501633B2 (ja) | 固体撮像素子とその製造方法 | |
| US7732239B2 (en) | Method for manufacturing solid-state image sensor | |
| JP3759435B2 (ja) | Ｘ−ｙアドレス型固体撮像素子 | |
| US20090140365A1 (en) | Image sensor with back-side illuminated photoelectric converters | |
| JP4980330B2 (ja) | イメージセンサ及びその製造方法 | |
| US20060205137A1 (en) | Methods and apparatus with silicide on conductive structures | |
| KR101350577B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6091093A (en) | Photodiode having transparent insulating film around gate islands above p-n junction | |
| US9894293B2 (en) | Semiconductor device, method of manufacturing same, and method of controlling semiconductor device | |
| US20130026467A1 (en) | Dual metal for a backside package of backside illuminated image sensor | |
| JP3533675B2 (ja) | 半導体装置の製造方法 | |
| US10615042B2 (en) | Method of manufacturing semiconductor apparatus | |
| EP0037244B1 (en) | Method for fabricating a solid-state imaging device using photoconductive film | |
| CN100483685C (zh) | Cmos图像传感器及其制造方法 | |
| KR100731137B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JPS6145862B2 (ja) | ||
| JP2721607B2 (ja) | 半導体装置及びその製造方法 | |
| KR840001604B1 (ko) | 고체촬상소자의 제조방법 | |
| WO2022145138A1 (ja) | 固体撮像装置及びその製造方法、並びに電子機器 | |
| KR100720513B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP3278917B2 (ja) | 固体撮像装置の製造方法 | |
| JPS59139672A (ja) | 固体撮像素子 | |
| KR100835115B1 (ko) | 이미지 센서 및 그의 제조방법 | |
| JP2004363356A (ja) | 固体撮像装置およびその製造方法 | |
| JPH01303751A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040301 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |