JPH0744669A - データ記録再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 連続して高速なシリアルアクセスができるデ
ータ記録再生装置の提供を目的としている。 【構成】 複数個のＮＡＮＤ型フラッシュメモリ１，２
と、これらのメモリのうち何れか１つを選択してデータ
をアクセスさせるメモリ切換手段３とを備え、データア
クセス時に、メモリ１がベリファイ動作中あるいはデー
タロード中等の待ち時間にある場合には、メモリ切換手
段３によりメモリ２に切り換えて連続的にデータをアク
セスさせるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数個のＮＡＮＤ型フ
ラッシュメモリをパラレルに用いたデータ記録再生装置
に関する。

【０００２】

【従来の技術】従来から、データの記録再生をおこなう
ために、データを記録しておくものとして種々の半導体
メモリが知られている。半導体メモリのうち、電源が切
れると内部に記録していたデータが消えてしまうよう
な、データ揮発性のメモリであるＲＡＭ（Random Acces
s Memory）や、電源を切ってもデータが消えないデータ
不揮発性のメモリであるＲＯＭ（Read Only Memory )等
がある。

【０００３】ＲＯＭにもいろいろ種類があって、製造時
にデータを書き込み、使用者側ではデータを書き込むこ
とができないマスクＲＯＭや、マスクＲＯＭよりは高価
ではあるが使用者側でデータを書き換えることができる
ＰＲＯＭ（Programmable ＲＰＭ）等がある。ＰＲＯＭ
もその消去方法の違いによって、ＵＶＥＰＲＯＭ（ＵＶ
Erasable ＰＲＯＭ）、ＥＥＰＲＯＭ（Electrical Era
sable ＰＲＯＭ）等に分類することができる。

【０００４】ＵＶＥＰＲＯＭは、パッケージに紫外線
（ＵＶ）を通す窓が設けられており、この窓に紫外線を
照射することによって内部に記録されていたデータを消
去することができる。また、ＥＥＰＲＯＭには、その書
き換え方式の違いにより、１バイト毎に書き換えが可能
な従来型のＥＥＰＲＯＭと、一度に全バイト又は選択さ
れたブロックを電気的に消去して、消去した部分に電気
的に書き込みをおこなうフラッシュＥＥＰＲＯＭ（以
下、フラッシュメモリという。）とがある。フラッシュ
メモリにも、そのメモリセル構成の違いでＮＯＲ型フラ
ッシュメモリとＮＡＮＤ型フラッシュメモリ等がある。

【０００５】従来型のＥＥＰＲＯＭは、１ビットが２個
のトランジスタで構成されおり、１ビット当りの専有面
積が大きいためコスト高となって、フロッピィディスク
や磁気テープ等の磁気メモリに置き換えて用いることが
難しかった。この点、ＮＯＲ型、ＮＡＮＤ型ともフラッ
シュメモリは１ビット当り１個のトランジスタで構成さ
れており、専有面積が小さくコストが低いという利点が
あり、大容量化の可能性があって磁気メモリに置き換え
ての使用が期待される。

【０００６】ＮＡＮＤ型フラッシュメモリは、メモリセ
ルにＮＡＮＤ型構造を用い、８又は１６個のシリーズに
接続されたセル群を、選択用トランジスタを介してビッ
ト線とＧＮＤとに接続している。ＮＡＮＤ型はデバイス
構造上、バイト単位の処理に不向きではあるが、あるま
とまったデータを処理する場合には、ＮＯＲ型に比べ高
速である。

【０００７】読み出しは、ＮＯＲ型が高速ランダムアク
セス（約１２０ｎsec ）に対し、ＮＡＮＤ型はシリアル
方式で最初のデータアクセスは遅い（１５μsec ）がそ
の後のシリアルアクセスは高速（約１００ｎsec ）であ
る。マイクロプロセッサの周辺メモリとしてプログラム
および固定データ等の格納用には、高速ランダムアクセ
スが可能なＮＯＲ型が最適であるが、ハードディスク，
フロッピィディスク等の磁気ディスクや音声の録音や再
生応用における磁気テープ等の置き換え用としては、扱
うデータがシリアルタイプで要求されるため、高速シリ
アルアクセスができるＮＡＮＤ型が最適なものとして考
えられている。

【０００８】ところで、ＮＡＮＤ型フラッシュメモリ
は、図５に示すように、ディバイス内部にメモリセル
（メインメモリ）の他に所定バイト（メモリセル内の１
ページに該当する。）のデータレジスタを持たせて、該
データレジスタを介してメインメモリ内のページ読み出
しやページ書き込みをおこなう方式を採用しているた
め、ＮＯＲ型と比較して最初のデータ出力にはデータレ
ジスタとメインメモリとの間でのアクセス時間（十数μ
sec ）がかかってしまう。なお、その後のレジスタ内の
データアクセスは一般のＲＡＭと同程度のアクセススピ
ードと同じである。また更に、データ入力時には、デー
タレジスタへ入力したデータをメインメモリへ移す際
に、書き込んだデータが正しく書き込めたかどうかを確
認するため、書いたデータを読み出して比較するベリフ
ァイ動作があるため、データレジスタからメインメモリ
へのデータの移動に数十μsec がかかってしまう。

【０００９】

【発明が解決しようとする課題】ところが、メモリにデ
ータアクセスする場合に、上述したようなデータロード
やベリファイ動作のようなデータアクセスの待ち時間が
あると、連続してある速さ以上のスピードでデータをア
クセスすることができないので、音楽のように、時間的
な流れが重要なものを記録再生することが困難である。

【００１０】本発明は、連続して高速なシリアルアクセ
スができるデータ記録再生装置の提供を目的としてい
る。

【００１１】

【課題を解決するための手段】上述目的を達成するた
め、本発明に係るデータ記録再生装置は、複数個のＮＡ
ＮＤ型フラッシュメモリと、これらのメモリのうち何れ
か１つを選択してデータをアクセスさせるメモリ切換手
段とを備え、データアクセス時に、前記メモリのうち何
れかがベリファイ動作中あるいはデータロード中等の待
ち時間にある場合には、前記メモリ切換手段により他の
メモリに切り換えて連続的にデータをアクセスさせるよ
うにしたことを特徴としている。

【００１２】

【作用】本発明は、上述のように構成されているので、
データ書き込みの場合には、データバスからのデータは
先ず最初のフラッシュメモリにアクセスされる。最初の
フラッシュメモリに一定量のデータが入力し、このデー
タのベリファイ動作をおこなうためにデータアクセスの
待ち時間になると、メモリ切換手段が他のフラッシュメ
モリにデータアクセスを切り換えてデータバスからのデ
ータ入力を続行する。また、現在アクセス中のフラッシ
ュメモリに一定量のデータが入力したときには、同様
に、更に次のフラッシュメモリに切り換えられてデータ
の入力は続行する。なお、２個のフラッシュメモリによ
って、データ入力をおこなっている場合には、最初にア
クセスしたフラッシュメモリから、次のフラッシュメモ
リに切り換わって、一定量のデータ入力が終り、かつ最
初のフラッシュメモリからの書き込み終了の信号を受け
ているときは、メモリ切換手段によりまた最初のフラッ
シュメモリへと動作が移されることになる。このような
動作を繰り返すことにより、データアクセスの待ち時間
をなくして高速のアクセスがおこなわれる。

【００１３】また、フラッシュメモリ内のデータを読み
出す場合にも、最初にアクセスしたフラッシュメモリが
一度データを出力して、続いてこのフラッシュメモリが
他のページのデータをロード中には、メモリ切換手段に
より、データが連続して記録されている他のフラッシュ
メモリにデータアクセスが切り換えられて、連続してデ
ータが読み出されていく。

【００１４】

【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１には、本発明の一実施例に係るデータ記録再生
装置の主要部がブロック図で示されている。図に示すよ
うに、本装置は、パラレルに接続された２個のＮＡＮＤ
型のフラッシュメモリ１，２と、これらフラッシュメモ
リ１，２の動作を切り換えてデータバスに連絡するため
のメモリ切換器３とを備えている。フラッシュメモリ
１，２はいずれも東芝製のＴＣ５８１６ＦＴが使用され
ており、１ページが２６４バイトからなっており、また
メモリ切換器３はＣＰＵで構成されていて、バッファを
介してフラッシュメモリ１，２を制御するようになって
いる。

【００１５】この回路の動作を、図２乃至図４に示すフ
ローチャートを用いて説明する。先ず、書き込み動作に
ついて説明すると、図２に示すように、スタート信号が
入るとステップ（以下、単にＳとする。）１でフラッシ
ュメモリ１が選択される。次に、Ｓ２でフラッシュメモ
リ１内のステータス（内部状態）を読み込むためのコマ
ンドが与えられる。ステータスがリードされて、Ｓ３で
フラッシュメモリ１内のステータスが準備されているか
否かが判断され、準備されていなければエラーとなり、
準備されていれば、続いてＳ４で書き込みコマンドがセ
ットされ、次に何処から書き込むかのアドレスがセット
される（Ｓ５）。

【００１６】この状態で、データバスからのデータはフ
ラッシュメモリ１のレジスタへ書き込まれる（Ｓ６）。
続いて、Ｓ７でレジスタへ書き込まれたデータ数が２６
４バイトになっているか否かが判断され、２６４バイト
に達していなければ、２６４バイトになるまで書き込み
は続行される。これは、このフラッシュメモリ１の１ペ
ージ分の記録容量で、レジスタの容量でもある。２６４
バイトに達すると、Ｓ８でオートプログラムコマンドが
セットされて、レジスタからメインメモリにデータを移
す動作がおこなわれる。そして、次にＳ９でデータバス
から入力するデータが終了したか否かが判断され、終了
している場合にはＡに行き後述する動作がおこなわれ
る。

【００１７】Ｓ９で、データバスから入力するデータが
終了していない場合には、メモリ切換器３によって、デ
ータのアクセスはフラッシュメモリ２に切り換えられる
（Ｓ１０）。フラッシュメモリ２が選択されているとき
の、Ｓ１１からＳ１７までの動作は、フラッシュメモリ
１が選択されているときのＳ２からＳ８までの動作と全
く同じである。

【００１８】そして、Ｓ１８で、データバスから入力す
るデータが終了したか否かが判断され、終了している場
合にはＢに行き後述する動作がおこなわれる。Ｓ１８で
データバスから入力するデータが終了していない場合に
は、メモリ切換器３によって、データのアクセスはフラ
ッシュメモリ１に切り換えられ（Ｓ１）、データアクセ
スを続行する。このように、データはフラッシュメモリ
１とフラッシュメモリ２とに交互に記録されていく。こ
のように、フラッシュメモリが、レジスタからメインメ
モリへデータを移す際に、ベリファイ動作があってデー
タアクセスに待ち時間があるが、データを２個のフラッ
シュメモリに交互に記録するようにしたので、連続して
データアクセスをすることができる。

【００１９】前述のＳ９で、データバスから入力するデ
ータが終了している場合には、Ａに行き、図３（ａ）に
示すように、Ｓ１９でフラッシュメモリ１内のステータ
スを読み込むためのコマンドが与えられる。次に、フラ
ッシュメモリ１内のステータスが読み込まれて、ステー
タスが準備状態にあるか否かが判断される（Ｓ２０）。
これを１００回繰り返しても、準備状態にならなけれ
ば、書き込み不良としてエラーとなる。この繰り返し
は、データをレジスタからメインメモリへ移し、確認操
作をする時間を考慮したものである。

【００２０】フラッシュメモリ１のステータスが準備状
態になっている場合には（Ｓ２０）メモリ切換手段３に
よってフラッシュメモリ２が選択される（Ｓ２１）。次
に、Ｓ２２でフラッシュメモリ２内のステータスを読み
込むためのコマンドが与えられる。次に、フラッシュメ
モリ２内のステータスが読み込まれて、ステータスが準
備状態にあるか否かが判断される（Ｓ２３）。これは、
フラッシュメモリ２内にデータの記録がおこなわれてい
る場合に、フラッシュメモリ２内の記録がきちんとおこ
なわれたかを確認する動作である。準備状態になけれ
ば、エラーとなり、準備状態にあればデータの記録は終
了する。

【００２１】Ｓ２３で、Ｓ２０のときのような繰り返し
がないのは、フラッシュメモリ１が選択されているとき
に、データバスからの入力データが終了したのであるか
ら、フラッシュメモリ２のステータスは時間的には当然
に準備状態になければならないからである。

【００２２】前述のＳ１８で、データバスから入力する
データが終了している場合には、フラッシュメモリ１と
２とが入れ代わるだけで、図３（ａ）と動作は同じなの
で、Ｂからの動作を図３（ｂ）に示して説明を省略す
る。

【００２３】次に、この回路の読み出し動作を、図４に
示すフローチャートに基づき説明する。スタート信号が
入力されると、メモリ切換器３によってフラッシュメモ
リ１が選択され（Ｓ３１）、読み出しコマンドがセット
されるとともに（Ｓ３２）、データのアドレスがセット
される（Ｓ３３）。選択されたフラッシュメモリ１は、
データの最初の部分の２６４バイトが記録されているメ
モリである。次に、メモリ切換器３によってフラッシュ
メモリ２が選択され（Ｓ３４）、読み出しコマンドがセ
ットされるとともに（Ｓ３５）、データのアドレスがセ
ットされる（Ｓ３６）。フラッシュメモリ２は、フラッ
シュメモリ１に記録されているデータの最初の部分の２
６４バイトに続いた次の２６４バイトが記録されてい
る。

【００２４】続いて、Ｓ３７で、メモリ切換器３によ
り、再度フラッシュメモリ１が選択され、Ｓ３８でフラ
ッシュメモリ１内のステータスを読み込むためのコマン
ドが与えられる。次に、フラッシュメモリ１内のステー
タスが読み込まれて、ステータスが準備状態にあるか否
かが判断される（Ｓ３９）。準備状態、すなわち、メイ
ンメモリの指定アドレスからデータがレジスタに移され
た状態になるまで待ち、準備状態になれば、レジスタか
らデータが読み出される（Ｓ４０）。

【００２５】一回に１バイトづつ読み出されるため、Ｓ
４１で２６４回リードしたか否かが判断され、２６４回
になるまで繰り返されたのち、Ｓ４２でメインメモリ内
の出力すべきデータがなくなっているか否かが判断され
る。データが無い場合には、データの読み出しは終了す
る。読み出しデータが存在する場合には、読み出しコマ
ンドをセットして（Ｓ４３）、アドレスを１つ進めてお
く（Ｓ４４）。

【００２６】次に、メモリ切換器３により、フラッシュ
メモリ２が選択される。フラッシュメモリ２からのデー
タ読み出し操作Ｓ４６〜Ｓ５２は、フラッシュメモリ１
におけるＳ３８〜Ｓ４４と同じなので、説明を省略する
が、Ｓ５２でアドレスを１つ進めた後は、またフラッシ
ュメモリ１に戻ってデータの読み出しがおこなわれ、デ
ータが無くなるまで交互に繰り返される。フラッシュメ
モリがメインメモリからレジスタへデータをロードする
ための待ち時間があるにもかかわらず、この装置ではデ
ータの読み出しを連続しておこなうことができる。

【００２７】なお、本実施例では、ＮＡＮＤ型フラッシ
ュメモリとして、東芝製のＴＣ５８１６ＦＴを用いてい
るが、これに限らず他のＮＡＮＤ型フラッシュメモリを
使用しても同様な結果を得ることは明らかである。ま
た、本実施例では、フラッシュメモリを２個用いて切り
換えをおこなっているが、入出力データの速度に合わせ
て適宜増加して使用することができる。

【００２８】

【発明の効果】以上説明したように、本発明によるデー
タ記録再生装置によれば、ＮＡＮＤ型フラッシュメモリ
がベリファイ動作やデータロード動作による待ち時間が
あるにもかかわらず、データを連続して高速にシリアル
アクセスすることができるので、音楽等の時間的に連続
したデータの記録再生をおこなうことが可能となる。

【図面の簡単な説明】

【図１】本発明に係るデータ記録再生装置の一実施例の
主要部の回路ブロック図である。

【図２】図１に示す回路からの、データ書き込みにかか
るフローチャートである。

【図３】（ａ），（ｂ）とも、図２に示すフローチャー
トの分岐図である。

【図４】図１に示す回路からの、データ読み出しにかか
るフローチャートである。

【図５】ＮＡＮＤ型フラッシュメモリの構造を説明する
図である。

【符号の説明】

１ ＮＡＮＤ型フラッシュメモリ ２ ＮＡＮＤ型フラッシュメモリ ３ メモリ切換器（メモリ切換手段）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/115 7210−4Ｍ Ｈ０１Ｌ 27/10 ４３４

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数個のＮＡＮＤ型フラッシュメモリ
   と、 これらのメモリのうち何れか１つを選択してデータをア
   クセスさせるメモリ切換手段とを備え、 データアクセス時に、前記メモリのうち何れかがベリフ
   ァイ動作中あるいはデータロード中等の待ち時間にある
   場合には、前記メモリ切換手段により他のメモリに切り
   換えて連続的にデータをアクセスさせるようにしたこと
   を特徴とするデータ記録再生装置。