JPH0744573B2 - 遅延検波回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高周波モデムを用いたデータ機器の復調に用
いられる遅延検波回路に関する。

［従来の技術］ 近年、高周波モデムを用いたデータ機器が増加し、中で
も周波数の有効利用、耐ノイズ性の観点等から特殊なコ
ード変換を行ってから変調を行う方式が用いられるよう
になり、その復調方式として、遅延検波方式が多く用い
られている。

第３図に従来の遅延検波方式の回路構成例を示す。

同軸ケーブルに接続される接栓11を通った高周波信号
は、始めに受信部（RX）12において増幅された後、中間
周波数への変換が行われ、次にバンドパスフィルタ（BP
F）13を通過することによって不要な周波数成分が除去
される。その後、その信号は２分配され、一方は直接乗
算回路15に送られ、他方は遅延回路14を通ってデータ１
ビット分だけ遅延された後に同じく該乗算回路15に送ら
れる。

乗算回路15では、前記バンドパスフィルタ13から直接送
られてきた信号と前記遅延回路14を通ってデータ１ビッ
ト分だけ遅延されて送られてきた信号とを用いて乗算を
行い、その乗算結果を出力する。乗算回路15から出力さ
れた信号は、さらにローパスフィルタ（LPF）16を通る
ことによって高周波成分が除去され、検波出力となる。
この検波出力は、パルス整形回路17によってデジタル信
号に変換される。

次に上記遅延回路14の詳細な構成を第４図により示す。

同図で遅延回路14は、遅延部14aと増幅部14bとからなる
ものであって、遅延部14aは遅延時間に合った長さの同
軸ケーブル21で構成され、増幅部14bは同軸ケーブル21
による位相のずれを補正するための位相補正回路（EQ）
22、同軸ケーブル21による信号の減衰を補うための増幅
回路（AMP）24、増幅回路24の利得を調節するためのア
ッテネータ（ATT）23とから構成されるようになってい
る。

［発明が解決しようとする課題］ このように従来の遅延回路14では、遅延部14aに同軸ケ
ーブル21を用いるため、遅延時間によっては長いケーブ
ルが必要となり、そのために回路構成が大きくなってし
まうという欠点を有していた。

また、同軸ケーブル21の位相のずれを補正するための位
相補正回路22や同軸ケーブル21による信号の減衰を補う
ための増幅回路24、この増幅回路24の利得を調節するた
めのアッテネータなど、周波数特性、減衰量を補正する
ための回路や調整が必要となる。

さらに、基準位相信号が１ビット前のデータ信号である
ため、雑音や歪みを取り除くためのバンドパスフィルタ
13を外部に設ける必要がある。

本発明は上記のような実情に鑑みてなされたもので、そ
の目的とするところは、同軸ケーブルを用いることな
く、小さな回路構成で調整の必要のない遅延検波回路を
提供することにある。

［課題を解決するための手段及び作用］ すなわち本発明は、入力されたデータ信号の１ビット分
の遅延時間差を有する２つの弾性表面波バンドパスフィ
ルタ（以下「SAW-BPF」と略称する）を、方向性を有す
る２分配回路を前段に介して接続し、前記SAW-BPFの２
つの出力を次段の乗算回路に送出するようにしたもの
で、遅延回路に同軸ケーブルを用いることなく、回路の
構成が小さくなると共に、調整の手間を不要とすること
ができるものである。

［実施例］ 以下図面を参照して本発明の一実施例を説明する。

第１図はその構成例を示すもので、31は２相のPSK変調
されたデータ信号を伝送する同軸ケーブルを接続するた
めの入力接栓、32は入力信号を増幅するための高周波増
幅回路及び中間周波数に変換するための周波数変換回路
からなる受信部（RX）、33は中間周波数を増幅するため
の中間周波増幅回路（AMP）、34は方向性を有し、信号
を２分配するための２分配回路（DIST）、35はデータ信
号の１ビット分の遅延時間差を持つ２つのSAW-BPFから
なる遅延回路、36は位相検波するための乗算回路、37は
高周波成分を取り除くためのローパスフィルタ（LP
F）、38は検波出力をディジタルに変換するためのパル
ス整形回路である。

続いて上記２分配回路34及び遅延回路35の詳細について
第２図により説明する。２分配回路34は、入力インピー
ダンスを半分に下げるために用いられる高周波トランス
41、半分に下がった不平衡入力を４倍の平衡出力に変換
するために用いられるバイファイラ巻きの4:1高周波ト
ランス43、高周波特性改善用コンデンサ42、アンバラン
ス分の電力吸収用抵抗44から構成され、端子間のアイソ
レーションが充分とれて、方向性を有するようになる。

上記のような構成にあって、その動作は以下に示すよう
になる。

外部の同軸ケーブルを伝送する２相のPSK変調されたデ
ータ信号は、入力接栓31から本遅延検波回路に受信部32
に入り、ここで増幅された後に中間周波数に変換され
る。中間周波数に変換されたデータ信号は、次いで増幅
回路33で所定の増幅率をもって増幅され、その後に２分
配回路34の入力端子ａよりで２分配される。分配された
データ信号は、それぞれ遅延回路35の２つのSAW-BPF45,
46を通され、ここで雑音や歪みが除去されると同時に、
１ビット分の時間だけ遅延される。

SAW-BPF45,46の両出力端子ｂ、ｃから出力される遅延さ
れたデータ信号は、次段の乗算回路36に送出される。そ
して、この乗算回路36で乗算によって得られた検波出力
は、続くローパスフィルタ37で不要な高周波成分が除去
された後、パルス整形回路38によってデジタル値に変換
されて出力される。

上記遅延回路35の特徴として、一つのケースの中に２つ
のSAW-BPF45,46が入っているため、回路構成が非常に小
さく、かつ、調整を行なう必要がないという利点を有し
ていることが挙げられる。

ただし、一つのケースの中に２つのSAW-BPF45,46が入っ
ていることから、入出力端子が非常に接近しており、そ
のため各SAW-BPF内で反射が生じた場合、反射した信号
がお互いの入力に回り込んでしまうということが起きて
しまう。

そのため、入力端子間で充分アイソレーションがとれる
ように、方向性を有する２分配回路34をの前段に介して
遅延回路35を乗算回路36との間に接続するようにしたも
のである。

遅延回路35における遅延時間は、弾性表面波バンドパス
フィルタを製作する際に容易に調整することが可能とな
ることから、後での調整が不要となる。

また、遅延回路35に弾性表面波バンドパスフィルタを用
いることにより、単に信号を遅延するだけでなく、デー
タ信号中の雑音や歪みを除去する機能をも併せ持ち、外
付けのフィルタが不要となるいう利点を有する。

以上の点から、部品点数、コスト、調整工数の面で、従
来方式と比べて大きな低減をはかることができ、極めて
生産性の高い遅延検波回路とすることができる。

［発明の効果］ 以上詳記した如く本発明によれば、データ信号を１ビッ
ト分遅延の時間差を有する２つの弾性表面波バンドパス
フィルタを方向性の有する２分配回路を介して接続し、
前記弾性表面波バンドパスフィルタの２つの出力を次段
の乗算回路に送出するようにしたので、同軸ケーブルを
用いることなく、小さな回路構成で調整の必要のない遅
延検波回路を提供することができる。

【図面の簡単な説明】 第１図は本発明の一実施例の回路構成を示すブロック
図、第２図は第１図の２分配回路及び遅延回路の構成を
示すブロック図、第３図は従来の遅延検波回路の構成を
示すブロック図、第４図は第３図の遅延回路の詳細な構
成を示すブロック図である。 11,31……入力接栓、12,32……受信部（RX）、13,24,33
……増幅回路（AMP）、14,35……遅延回路、14a……遅
延部、14b……増幅部、15,36……乗算回路、16,37……
ローパスフィルタ（LPF）、17,38……パルス整形回路、
21……同軸ケーブル、22……位相補正回路（EQ）、23…
…アッテネータ（ATT）、34……方向性２分配回路、41
……高周波トランス、42……高周波特性改善用コンデン
サ、43……4:1高周波トランス、44……電力吸収用抵
抗、45,46……弾性表面波バンドパスフィルタ（SAW-BP
F）。

Claims (1)

【特許請求の範囲】
1. 【請求項１】デジタルデータ変換後に搬送波信号で２相
   のPSK変調された高周波信号からなるデータ信号を復調
   する遅延検波回路において、 高周波トランスと２つの出力側に電力吸収用抵抗とを備
   えて構成される、方向性を有し、中間周波変換されたデ
   ータ信号を２分配する２分配回路と、 この２分配回路の出力するデータ信号をそれぞれ１ビッ
   ト分の時間差を設けて遅延させ、次段の乗算回路に出力
   する２つの弾性表面波バンドパスフィルタからなる遅延
   回路と を具備したことを特徴とする遅延検波回路。