JPH0743892B2 - デ−タセパレ−タ装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、磁気ディスク装置のデータ読み出し時におい
て、読み出しパルス列からクロックとデータとに分離す
る復調装置等に使用するデータセパレータ装置に関す
る。

従来の技術 一般に磁気記録においては、その磁化反転にて情報を記
録するが、その時、自己同期方式（セルフクロッキン
グ）を用いる。一番単純な例がFM方式で、同期クロック
とデータとを順に並べてゆく。但し、データ「０」は磁
化反転しない。データ「１」の両側のクロック反転を省
略したのがMFM方式で現在一般的に用いられている。

復調の際は、まず、読み出し磁化反転パルス列からデー
タ反転とクロック反転とを推定し、省略されたクロック
の補間をし、もとのデータとクロックに再生する。この
際、読み出し磁化反転パルス列に同期して発振する同期
発振器を用いる。

第４図に、記録フォーマットの一例を示す。同期領域１
にて同期発振器の発振周波数と位相を読み出した周波数
と位相に一致させる。マーク２を検出したところで、以
降の領域をデータ領域として、既クロックの補間、デー
タの再生を開始する。同期領域１の中にはクロックのみ
記録されていてデータ磁化反転はなく、クロックの省略
も無い。同期発振器としてはPLL（フェーズロックルー
プ）発振回路を用い、既同期領域にて位相比較をし、96
ビット以内に位相、周波数を一致させるのが一般的であ
る。

従来、同期発振器として、ノコギリ波を利用し、位相差
分を電圧として取り出す方法がある。第５図に正しく同
期発振した例を示す。入力パルスの存在する点で発振の
位相が０度となっている。この同期発振器の問題点を第
６図の例で示す。入力パルスの時点では発振位相は０度
となっていて、位相補正電圧は無い。しかし、第５図と
比較して解るように発振周波数は1.5倍となっていて、
正しい発振をしていない。

ノコギリ波法の場合、既例に見るごとく稀に基本クロッ
ク周期に対し単純整数比の倍率の周期にて同期してしま
う欠点を持つ。

また同期発振器として、第７図のようにフリップフロッ
プ２個を用いて周波数、位相を比較し同期発振する方法
がある。この回路では先にトリガされた側のフリップフ
ロップが位相誤差信号となり、両フリップフロップがト
リガされた時点で、両フリップフロップをリセットし、
次のトリガパルスを待つ。従って、両トリガパルス間に
１対１の対応がとられ位相周波数とも一致したところで
同期状態に入る。同期エリアにおける同期引き込み時に
限れば全く問題無い。データエリアにてはデータパルス
の発生、クロックパルスの欠落が生ずるためそのまま使
用出来ない。そのため、更にフリップフロップ５を１個
追加し、データエリアにてデータの再生中は読み出しパ
ルスが来た時のみ位相比較を行なうように、回路を切り
換えている。切り換えるための信号はホストコントロー
ラシステムの力を借りて作るがこの方法の説明は省略す
る。

以上のようにデータセパレータ装置は以下のことが要請
されていた。

1.同期エリアにては位相、周波数の両方を合せる同期発
振器が望ましい。

2.データエリアにては、位相のみ合せる同期発振器が必
要である。

3.同期エリアとデータエリアは時間的に重なる。

4.データエリア中には同期エリアと同一パルス列が存在
する事がある。

発明が解決しようとする問題点 しかしながら、フリップフロップ２個を用いて周波数、
位相を比較して発振する同期発振回路でも、データエリ
アにては、読み出したデータパルスと発振パルスとの１
対１の対応を取らなくすることであり、そのまま同期エ
リアにて同期引き込みをした時には、第７図のように稀
に基本クロック周期に対し単純整数比の倍率の周期にて
同期してしまうという欠点を持つ。

すなわち、同期引き込み終了時に、回路をデータ再生モ
ードに切り換える事は比較的簡単に行なう事が出来る。
しかし、データ再生モードから同期引き込みに戻すタイ
ミングはホストコントローラの指示がないとわからな
い。ここにホストコントローラの助けを必要とする理由
がある。つまり、最初に、同期発振器を同期引き込みモ
ードに切り換える。次に、同期エリアである事を検出
し、その約半分を経過した時同期引き込み終了として、
データ再生モードに回路を切り換える。そして、ホスト
システムが読み取り動作を終了するのを待って、再び同
期発振器を同期引き込みモードに切り換えるというシー
ケンスを構成する。

このように従来例では、ホストコントローラシステムか
ら、回路切り換え信号を受けて動作する限り問題無い
が、ホストコントローラから信号が無い時使用出来無い
という欠点を有する。

ここで、単に同期エリア検出信号にて回路のモードを切
り換えた場合でも、同期エリアを過ぎてデータエリアに
入った時、同期エリア検出信号は消えるが、消えた時に
は既にデータエリアの頭の欠落クロックパルスと発振パ
ルスの位相比較は終っているため誤った位相修正が起り
正しいデータ再生が出来ない。更にデータエリア中にも
同期エリアと同一なパルス列が存在することも在るた
め、更に同期エリア検出信号にて回路モードを切り換え
る事はできない。

本発明は、上記従来の問題点を解決するものであり、ホ
ストコントローラシステムから同期エリアの信号を必要
とせず、しかも異常周波数でもフェーズロックすること
のない、優れたデータセパレータ装置を提供することを
目的とする。

問題点を解決するための手段 本発明は上記問題点を解決するために、読み出されたデ
ータパルス列から同期エリア検出信号を検出し、同期エ
リア検出信号の有無により同期発振器信号と遅延された
データパルス列とを、周波数または位相について比較し
てクロックパルス列と同期パルスとを送出するという構
成を備えたものである。

作用 本発明は上記構成により、ホストコントローラシステム
からの同期エリアの信号を必要とせず、しかも異常周波
数でもフェーズロックすることがなくなる。

実施例 第１図は本発明の一実施例によるデータセパレータ装置
の回路図である。第１図において、ディクス面より読み
出したデータパルス列を２分し、その一方を同期エリア
検出回路へ導く。他方を遅延回路を通し位相周波数比較
回路へ導く。位相周波数比較回路は同期発振器を構成
し、同期化データと同期化クロックをホストコントロー
ラシステムへ送る。同期発振器は、同期エリア検出信号
に応じ周波数比較モード、位相比較モードの２つのモー
ドで動作する。

同期エリア検出回路７において、磁気記録面より読み出
したデータパルス列を再トリガ可能なモノマルチバイブ
レータ10に導く。モノマルチバイブレータ10の時間設定
は250ナノ秒とする。同期エリアでのパルス列は欠落の
無いクロックのみのパルス列で、200ナノ秒間隔、96ビ
ットであるので、このマルチバイブレータ10はトリガさ
れ放しとなる。マルチバイブレータ10の出力を16進カウ
ンタ11のリセット端子12に接続し、マルチバイブレータ
10がトリガされている間はカウンタのリセットを解除し
ておく。カウンタのキャリー端子は同カウンタのカウン
トストップ端子に接続する。入力パルス列を16個数えた
ときキャリーがでて、そのままカウントを停止する。こ
のキャリー出力を同期エリア検出信号とする。

読み取りパルス列が同期エリアを過ぎ、マーク２にかか
ると、パルス間隔が300ナノ秒となり、マルチバイブレ
ータ10は一旦切れる（第２図ａ）。そのためカウンタ11
もクリアされキャリー出力も消える（第２図ｂ）。同期
エリア検出信号は同期エリアに入って16ビット経過後有
効となり、同期エリア経過後50ナノ秒遅れて無効となる
（第２図ｃ）。実際には回路素子の伝播遅延とモノマル
チバイブレータの設定誤差を考える必要があり90ナノ秒
の遅れを見込む必要がある。なお、この回路はデータエ
リアにても同期エリアと類似のパターンが存在する場合
にはつまり「１」または「０」が16ビット以上連続して
書かれている記録面を読む時、同期エリア検出信号を出
すようになっている。

位相周波数比較回路９において、図中、太い線で示した
ところが本発明の特徴である。同期エリア検出信号が出
るとゲート23は閉じ、遅延回路20、フリップフロップ2
1、26で示すグループと、フリップフロップ25、27、ゲ
ート24で示すグループとが切り離され、両フリップフロ
ップ25、26による位相、周波数の比較回路を構成する。
フリップフロップ27は自己発振パルスを２分周し、デー
タパルス期間中、フリップフロップ25をリセット状態に
し、クロック期間のみ位相比較するように動く。自己発
振パルス列は、同期エリアにてフリップフロップ27によ
り交互にデータ期間、クロック期間に振り分けられ、そ
のクロック期間が入力のパルス列と同期がとられる。

同期エリア検出信号が消えると、ゲート23が開き、フリ
ップフロップ25のリセット条件に「フリップフロップ21
がトリガされていない事」の条件が加わるため、入力パ
ルス列にパルスが入った時のみフリップフロップ21がト
リガされ、両フリップフロップ25、26のリセットが解除
され、位相比較が行なわれる。つまり、データ再生モー
ドにては入力パルスがあった時に、たまたまそれに近い
自己発振パルスとの間で位相の比較が行なわれる。位相
のみ比較され周波数は比較されない。従って、データパ
ルスの発生、クロックの欠落があってもかまわない。

第３図のタイミング図を用いて、詳細の動作を説明す
る。30で示すのが入力パルス列であり、その同期エリア
の終りの部分からデータエリアの始めの部分を示す。同
期エリア検出回路にて同期エリア検出信号31が作られ
る。同期エリアの最後のパルスから250ナノ秒経過した
所で消えるのはすでに説明のとうりである。一方、32は
遅延回路を経由して150ナノ秒遅延したデータパルス列
である。33は更に50ナノ秒遅延したデータパルス列であ
る。35は自己発振パルス列であり、その立ち上り部が、
33の遅延パルス列と位相を比較する。１回の位相比較が
終ると、波形36のフリップフロップ27がセットされ、次
の自己発振パルスが来る迄フリップフロップ25をリセッ
トし位相比較を止める。自己発振パルスが来ると信号36
のフリップフロップ27がリセットされ位相比較を許容す
るが、同パルスはフリップフロップ25をトリガし得な
い。つまり、このパルス自身は位相比較の対象とはなら
ない。同期エリアにおいては１つおきに位相比較の対象
となり、連続でも２つおきでもない事が重要である。

データエリアに入ると同期エリア検出信号が無効とな
り、ゲート23が開きフリップフロップ25のリセット条件
に「フリップフロップ21がトリガされていない事」の条
件が加わるため１つおきである必要はなくなる。第１図
では２つおき、３つおきの例を示した。つまり、遅延パ
ルス52により信号54がトリガされフリップフロップ25の
リセットが解除となり、其の後の自己発振パルス55が位
相比較の対象となり、遅延パルス53と位相比較される。
もしも、同期エリアが続いている場合、位相比較の対象
となる51のパルスは今回はフリップフロップ25をトリガ
することが出来ず無効になる。以降動揺に入力パルスが
入る都度位相比較が行なわれる。入力パルス列の並びに
従って１つおき、２つおき、３つおきの３種類の場合を
繰り返す。

同期エリア検出信号31が消える事により自己発振パルス
の51のトリガを無効にするのであり、そのためには、59
で示す時間は、フリップフロップ21、ゲート23、24、フ
リップフロップ25と伝達するのに要する時間よりも長い
時間を確保しなければならない。使用するゲート素子に
もよるが100ナノ秒以上あれば大丈夫であろう。本タイ
ミング図では150ナノ秒を想定して図示している。

データエリア中にも同期エリアと同一パターンが存在す
る場合があるが、この場合入力パルス列は既説明の１つ
おきのパターンに相当し、２つおき、３つおきのパター
ンが存在しないため、既に同期引き込みしている時、同
期エリア検出信号が出ても何等動作に影響を与えない。
同期エリア検出信号が出て周波数比較モードに移っても
かまわない。

なお、本実施例ではMFM磁気記録、データ転送レート5M
ビット／秒、の場合について説明しているが、ランレン
グスリミテッドコードの最小ビット間隔のパターンを同
期エリアに使用するG.C.R.（グループコードレコーディ
ング）に適用可能である。また、転送レートについても
任意に応用可能である。遅延回路については、特に説明
していないが、分布定数遅延線が望ましい集中定数遅延
線あるいはモノマルチ・バイブレータの使用も可能であ
る。

発明の効果 本発明は上記実施例より明らかなように、読み出された
データパルス列が同期エリア検出信号を検出し、同期エ
リア検出信号の有無により同期発振器信号と遅延された
データパルス列とを、周波数または位相について比較し
てクロックパルス列と同期パルスとを送出するという構
成にしたので、ホストコントローラシステムからの同期
エリアの信号を必要とせず、しかも異常周波数でもフェ
ーズロックすることがないという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例によるデータセパレータ装置
の回路図、第２図は同実施例による同期エリア検出回路
の信号波形図、第３図は同実施例による位相周波数比較
回路の信号波形図、第４図は一般の磁気ディスクの記録
フォーマットを示す図、第５図は一般の正しい同期発振
を示した図、第６図は一般のミス同期発振を示した図、
第７図は従来の同期発振器の回路図である。 ７……同期エリア検出回路、８……遅延回路、９……位
相周波数比較回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力されたデータパルス列のパルス間隔
   が、所定間隔以下のときに上記データパルス列を計数
   し、所定数に達したときに同期エリア検出信号を送出す
   ると共に、上記パルス間隔が上記所定間隔より大きいと
   きに上記データパルス列の計数をリセットする同期エリ
   ア検出回路と、上記データパルス列を遅延される遅延回
   路と、上記同期エリア検出回路より、上記同期エリア検
   出信号が現われているときには上記遅延回路の信号と別
   に設けた同期発振器の位相、周波数を比較し、同期エリ
   ア検出信号が現われていないときに上記遅延回路と上記
   同期発振器の位相を比較して、クロックパルス列と同期
   データパルスとを出力する位相周波数比較回路とを備え
   たデータセパレータ装置。