JPH0740574A - サーマルプリンター - Google Patents
サーマルプリンターInfo
- Publication number
- JPH0740574A JPH0740574A JP20729893A JP20729893A JPH0740574A JP H0740574 A JPH0740574 A JP H0740574A JP 20729893 A JP20729893 A JP 20729893A JP 20729893 A JP20729893 A JP 20729893A JP H0740574 A JPH0740574 A JP H0740574A
- Authority
- JP
- Japan
- Prior art keywords
- head
- cpu
- pulse width
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】
【目的】 サーマルヘッドの破壊や周辺部品の焼損を未
然に防止し、しかも、これらの異常発生原因を明確に特
定することができるサーマルプリンターを提供する。 【構成】 サーマルプリンターに、サーマルヘッド３の
非接続状態，ヘッド駆動パルス信号ａのパルス幅異常状
態，ＣＰＵ暴走状態を検出することができるヘッド保護
回路１を設けてあり、ヘッド保護回路１は、サーマルヘ
ッド３の非接続時にサーマルヘッド３を停止させるヘッ
ド接続検出手段２，５と、ヘッド駆動パルス信号ａのパ
ルス幅が所定幅よりも長いパルス幅異常状態時にサーマ
ルヘッド３を停止させるパルス幅監視手段６と、ＣＰＵ
２の暴走時にサーマルヘッド３を停止させるＣＰＵ暴走
監視手段７とで構成し、さらに、ヘッド接続検出手段
２，５とパルス幅監視手段６とＣＰＵ暴走監視手段７と
の各々に、上記各異常状態を各々表示する異常表示手段
を設けた。
然に防止し、しかも、これらの異常発生原因を明確に特
定することができるサーマルプリンターを提供する。 【構成】 サーマルプリンターに、サーマルヘッド３の
非接続状態，ヘッド駆動パルス信号ａのパルス幅異常状
態，ＣＰＵ暴走状態を検出することができるヘッド保護
回路１を設けてあり、ヘッド保護回路１は、サーマルヘ
ッド３の非接続時にサーマルヘッド３を停止させるヘッ
ド接続検出手段２，５と、ヘッド駆動パルス信号ａのパ
ルス幅が所定幅よりも長いパルス幅異常状態時にサーマ
ルヘッド３を停止させるパルス幅監視手段６と、ＣＰＵ
２の暴走時にサーマルヘッド３を停止させるＣＰＵ暴走
監視手段７とで構成し、さらに、ヘッド接続検出手段
２，５とパルス幅監視手段６とＣＰＵ暴走監視手段７と
の各々に、上記各異常状態を各々表示する異常表示手段
を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、サーマルヘッドによっ
て文字や図形を印刷するサーマルプリンターに関する。
て文字や図形を印刷するサーマルプリンターに関する。
【０００２】
【従来の技術】サーマルプリンターのサーマルヘッドの
破壊を防止するためには、サーマルヘッドとプリンター
本体との接続状態や、ＣＰＵの暴走状態を検出する必要
がある。従来、この種の検出手段を備えたサーマルプリ
ンターとして、例えば、特開昭６２−１８１１６３号公
報記載のものと、特開平２−２７６６５３号公報記載の
ものとがある。
破壊を防止するためには、サーマルヘッドとプリンター
本体との接続状態や、ＣＰＵの暴走状態を検出する必要
がある。従来、この種の検出手段を備えたサーマルプリ
ンターとして、例えば、特開昭６２−１８１１６３号公
報記載のものと、特開平２−２７６６５３号公報記載の
ものとがある。
【０００３】特開昭６２−１８１１６３号公報記載のサ
ーマルプリンターは、図４に示すように、サーマルヘッ
ド３１側に、コネクター端子列３２，３４と、これら端
子列３２，３４間を電気的短絡する短絡部３６と、サー
マルヘッド用電源端子３３とを有しており、図示しない
プリンター本体側には、供給電源端子３５と、短絡部３
７とを有している。そして、これら供給電源端子３５と
短絡部３７とが、共に端子列３２，３４と短絡部３６と
に接続されたときに、サーマルヘッド３１への電源供給
が正常になされる。したがって、サーマルヘッド３１と
プリンター本体との接続が異常状態にあり、供給電源端
子３５と端子列３２との接続、または、短絡部３７と端
子列３４及び短絡部３６との接続が十分でないときに
は、サーマルヘッド３１への電源供給が断状態になるよ
うになっている。
ーマルプリンターは、図４に示すように、サーマルヘッ
ド３１側に、コネクター端子列３２，３４と、これら端
子列３２，３４間を電気的短絡する短絡部３６と、サー
マルヘッド用電源端子３３とを有しており、図示しない
プリンター本体側には、供給電源端子３５と、短絡部３
７とを有している。そして、これら供給電源端子３５と
短絡部３７とが、共に端子列３２，３４と短絡部３６と
に接続されたときに、サーマルヘッド３１への電源供給
が正常になされる。したがって、サーマルヘッド３１と
プリンター本体との接続が異常状態にあり、供給電源端
子３５と端子列３２との接続、または、短絡部３７と端
子列３４及び短絡部３６との接続が十分でないときに
は、サーマルヘッド３１への電源供給が断状態になるよ
うになっている。
【０００４】一方、特開平２−２７６６５３号公報記載
のサーマルプリンターは、図５に示すように、ＣＰＵ４
１と、ラッチ４２と、ヘッドドライバー４３と、サーマ
ルヘッド４４と、ヘッド駆動パルス幅監視回路４５とを
備えている。これにより、ＣＰＵ４１暴走時にヘッド駆
動パルスａのパルス幅が長くなると、ヘッド駆動パルス
幅監視回路４５内の積分回路によって、その事実を検出
し、ヘッド駆動パルス幅監視回路４５が、ヘッドドライ
バー４３を介して、サーマルヘッド４４の駆動を停止さ
せるようになっている。
のサーマルプリンターは、図５に示すように、ＣＰＵ４
１と、ラッチ４２と、ヘッドドライバー４３と、サーマ
ルヘッド４４と、ヘッド駆動パルス幅監視回路４５とを
備えている。これにより、ＣＰＵ４１暴走時にヘッド駆
動パルスａのパルス幅が長くなると、ヘッド駆動パルス
幅監視回路４５内の積分回路によって、その事実を検出
し、ヘッド駆動パルス幅監視回路４５が、ヘッドドライ
バー４３を介して、サーマルヘッド４４の駆動を停止さ
せるようになっている。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
のサーマルプリンターでは、次のような問題がある。図
４に示したサーマルプリンターでは、サーマルヘッド３
１とプリンター本体とを接続するコネクターの構造が複
雑である。すなわち、サーマルヘッド３１側に、コネク
ターの端子列３２，３４と短絡部３６とサーマルヘッド
用電源端子３３とを組込み、プリンター本体側に、供給
電源端子３５と短絡部３７とを組込む複雑な構造になっ
ているので、製品コストが高くなってしまう。また、こ
のサーマルプリンターでは、ＣＰＵ暴走時の対処が不可
能である。
のサーマルプリンターでは、次のような問題がある。図
４に示したサーマルプリンターでは、サーマルヘッド３
１とプリンター本体とを接続するコネクターの構造が複
雑である。すなわち、サーマルヘッド３１側に、コネク
ターの端子列３２，３４と短絡部３６とサーマルヘッド
用電源端子３３とを組込み、プリンター本体側に、供給
電源端子３５と短絡部３７とを組込む複雑な構造になっ
ているので、製品コストが高くなってしまう。また、こ
のサーマルプリンターでは、ＣＰＵ暴走時の対処が不可
能である。
【０００６】一方、図５に示したサーマルプリンターで
は、ヘッド駆動パルス幅監視回路４５内の積分回路によ
って、ヘッド駆動パルスａのパルス幅を検出する構造に
なっているので、ＣＰＵ暴走時のパルス幅を任意のパル
ス幅に再設定することができない。また、サーマルヘッ
ド４４が強制的に中止される際に、中止の原因が判ら
ず、異常発生原因を特定することができない。
は、ヘッド駆動パルス幅監視回路４５内の積分回路によ
って、ヘッド駆動パルスａのパルス幅を検出する構造に
なっているので、ＣＰＵ暴走時のパルス幅を任意のパル
ス幅に再設定することができない。また、サーマルヘッ
ド４４が強制的に中止される際に、中止の原因が判ら
ず、異常発生原因を特定することができない。
【０００７】本発明は上記問題点にかんがみてなされた
もので、サーマルヘッドの非接続状態，ヘッド駆動パル
ス信号のパルス幅異常状態及びＣＰＵ暴走状態を検出し
て、サーマルヘッドの破壊や周辺部品の焼損を未然に防
止し、しかも、これらの異常発生原因を明確に特定する
ことができるサーマルプリンターを提供することを目的
とする。
もので、サーマルヘッドの非接続状態，ヘッド駆動パル
ス信号のパルス幅異常状態及びＣＰＵ暴走状態を検出し
て、サーマルヘッドの破壊や周辺部品の焼損を未然に防
止し、しかも、これらの異常発生原因を明確に特定する
ことができるサーマルプリンターを提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、プリンター本体に内蔵されたＣＰＵと、
ヘッド駆動パルス信号によって駆動又は駆動停止させら
れるサーマルヘッドとを備えるサーマルプリンターにお
いて、上記プリンター本体とサーマルヘッドとの接続の
有無を検出して非接続時にサーマルヘッドの駆動を停止
させるヘッド接続検出手段と、上記ヘッド駆動パルス信
号のパルス幅を検出してこのパルス幅が所定幅よりも長
いパルス幅異常状態時に上記サーマルヘッドの駆動を停
止させるパルス幅監視手段と、上記ＣＰＵの暴走の有無
を検出してＣＰＵ暴走時に上記サーマルヘッドを停止さ
せるＣＰＵ暴走監視手段とを有するヘッド保護回路を設
けた構成としてある。
め、本発明は、プリンター本体に内蔵されたＣＰＵと、
ヘッド駆動パルス信号によって駆動又は駆動停止させら
れるサーマルヘッドとを備えるサーマルプリンターにお
いて、上記プリンター本体とサーマルヘッドとの接続の
有無を検出して非接続時にサーマルヘッドの駆動を停止
させるヘッド接続検出手段と、上記ヘッド駆動パルス信
号のパルス幅を検出してこのパルス幅が所定幅よりも長
いパルス幅異常状態時に上記サーマルヘッドの駆動を停
止させるパルス幅監視手段と、上記ＣＰＵの暴走の有無
を検出してＣＰＵ暴走時に上記サーマルヘッドを停止さ
せるＣＰＵ暴走監視手段とを有するヘッド保護回路を設
けた構成としてある。
【０００９】また、上記ヘッド接続検出手段とパルス幅
監視手段とＣＰＵ暴走監視手段との各々に、上記非接続
状態とパルス幅異常状態とＣＰＵ暴走状態とを各々表示
する異常表示手段を設けた構成としてある。
監視手段とＣＰＵ暴走監視手段との各々に、上記非接続
状態とパルス幅異常状態とＣＰＵ暴走状態とを各々表示
する異常表示手段を設けた構成としてある。
【００１０】
【作用】上記サーマルプリンターによれば、ヘッド保護
回路のヘッド接続検出手段によって、プリンター本体と
サーマルヘッドとの接続の有無が検出され、プリンター
本体とサーマルヘッドとが非接続時にあるときには、こ
のヘッド接続検出手段によって、サーマルヘッドの駆動
が停止させられる。また、パルス幅監視手段によって、
ヘッド駆動パルス信号のパルス幅が検出され、このパル
ス幅が所定幅よりも長いパルス幅異常状態時にあるとき
には、このパルス幅監視手段によって、サーマルヘッド
の駆動が停止させられる。さらに、ＣＰＵ暴走監視手段
によって、ＣＰＵの暴走の有無が検出され、ＣＰＵ暴走
時には、このＣＰＵ暴走監視手段によって、サーマルヘ
ッドが停止させられる。
回路のヘッド接続検出手段によって、プリンター本体と
サーマルヘッドとの接続の有無が検出され、プリンター
本体とサーマルヘッドとが非接続時にあるときには、こ
のヘッド接続検出手段によって、サーマルヘッドの駆動
が停止させられる。また、パルス幅監視手段によって、
ヘッド駆動パルス信号のパルス幅が検出され、このパル
ス幅が所定幅よりも長いパルス幅異常状態時にあるとき
には、このパルス幅監視手段によって、サーマルヘッド
の駆動が停止させられる。さらに、ＣＰＵ暴走監視手段
によって、ＣＰＵの暴走の有無が検出され、ＣＰＵ暴走
時には、このＣＰＵ暴走監視手段によって、サーマルヘ
ッドが停止させられる。
【００１１】また、サーマルヘッドの非接続状態，パル
ス幅異常状態及びＣＰＵ暴走状態にあるときには、ヘッ
ド接続検出手段とパルス幅監視手段とＣＰＵ暴走監視手
段の各々に設けられた異常表示手段によって、各状態が
表示される。
ス幅異常状態及びＣＰＵ暴走状態にあるときには、ヘッ
ド接続検出手段とパルス幅監視手段とＣＰＵ暴走監視手
段の各々に設けられた異常表示手段によって、各状態が
表示される。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。図１は、本発明の一実施例に係るサーマル
プリンターを示すブロック回路図であり、図２は、ヘッ
ド駆動パルス幅監視回路を示すブロック図であり、図３
は、ＣＰＵ暴走監視回路を示すブロック回路図である。
て説明する。図１は、本発明の一実施例に係るサーマル
プリンターを示すブロック回路図であり、図２は、ヘッ
ド駆動パルス幅監視回路を示すブロック図であり、図３
は、ＣＰＵ暴走監視回路を示すブロック回路図である。
【００１３】サーマルプリンターは、図１に示すよう
に、ヘッド保護御回路１を介してＣＰＵ２とコネクタ４
とが接続されており、コネクタ４にサーマルヘッド３が
接続されるようになっている。
に、ヘッド保護御回路１を介してＣＰＵ２とコネクタ４
とが接続されており、コネクタ４にサーマルヘッド３が
接続されるようになっている。
【００１４】コネクタ４は、サーミスタ出力信号ｆをヘ
ッド保護回路１側に出力するようになっているが、サー
マルヘッドとコネクタ４とが未接続状態にある場合に、
このサーミスタ出力信号ｆはあるレベル以上になるよう
に設定されている。
ッド保護回路１側に出力するようになっているが、サー
マルヘッドとコネクタ４とが未接続状態にある場合に、
このサーミスタ出力信号ｆはあるレベル以上になるよう
に設定されている。
【００１５】ヘッド保護回路１は、接続検出手段として
の８ビットのＡ／Ｄコンバータ５と、パルス幅監視手段
としてのヘッド駆動パルス幅監視回路６と、ＣＰＵ暴走
監視手段としてのＣＰＵ暴走監視回路７とで構成されて
いる。
の８ビットのＡ／Ｄコンバータ５と、パルス幅監視手段
としてのヘッド駆動パルス幅監視回路６と、ＣＰＵ暴走
監視手段としてのＣＰＵ暴走監視回路７とで構成されて
いる。
【００１６】Ａ／Ｄコンバータ５は、コネクタ４の出力
側に接続されており、コネクタ４から出力されるサーミ
スタ出力信号ｆを入力し、出力側から信号ｆ´を出力す
るようになっている。このとき、前述したようにコネク
タ４からのサーミスタ出力信号ｆがあるレベル以上にな
ると、Ａ／Ｄコンバータ５から出力される信号ｆ´はＦ
Ｆになるように設定されている。この出力信号ｆ´は、
ＣＰＵ２に入力されるようになっており、ＣＰＵ２は、
この出力信号ｆ´を監視し、出力信号ｆ´がＦＦになっ
た場合に、コネクタ未接続状態と判断し、駆動中止信号
ｂをＬレベルとする機能を有している。
側に接続されており、コネクタ４から出力されるサーミ
スタ出力信号ｆを入力し、出力側から信号ｆ´を出力す
るようになっている。このとき、前述したようにコネク
タ４からのサーミスタ出力信号ｆがあるレベル以上にな
ると、Ａ／Ｄコンバータ５から出力される信号ｆ´はＦ
Ｆになるように設定されている。この出力信号ｆ´は、
ＣＰＵ２に入力されるようになっており、ＣＰＵ２は、
この出力信号ｆ´を監視し、出力信号ｆ´がＦＦになっ
た場合に、コネクタ未接続状態と判断し、駆動中止信号
ｂをＬレベルとする機能を有している。
【００１７】ヘッド駆動パルス幅監視回路６は、基準ク
ロックＣＬによりヘッド駆動パルス信号ａのＬレベルの
時間を計測し、ある一定時間以上Ｌレベルが保持された
場合に、ヘッド駆動中止信号ｃをＬレベルとして出力す
る機能を有している。具体的には、このヘッド駆動パル
ス幅監視回路６は、図２に示すように、順次直列に接続
されたカウンタ１０と、比較器１１と、セットリセット
フリップフロップ１２とで構成されている。そして、ヘ
ッド駆動パルス信号ａがカウンタ１０のリセット端子と
セットリセットフリップフロップ１２のリセット端子と
に入力されるようになっている。
ロックＣＬによりヘッド駆動パルス信号ａのＬレベルの
時間を計測し、ある一定時間以上Ｌレベルが保持された
場合に、ヘッド駆動中止信号ｃをＬレベルとして出力す
る機能を有している。具体的には、このヘッド駆動パル
ス幅監視回路６は、図２に示すように、順次直列に接続
されたカウンタ１０と、比較器１１と、セットリセット
フリップフロップ１２とで構成されている。そして、ヘ
ッド駆動パルス信号ａがカウンタ１０のリセット端子と
セットリセットフリップフロップ１２のリセット端子と
に入力されるようになっている。
【００１８】カウンタ１０は、基準クロックＣＬを入力
し、そのパルス数を計数して、その計数値を示す計数信
号ｇを比較器１１に出力する機能を有している。
し、そのパルス数を計数して、その計数値を示す計数信
号ｇを比較器１１に出力する機能を有している。
【００１９】比較器１１は、カウンタ１１からの計数信
号ｇが示す計数値と、予め設定された設定値とを比較
し、これらの値が一致した場合に、一致信号ｈをセット
リセットフリップフロップ１２のセット端子に入力する
機能を有している。
号ｇが示す計数値と、予め設定された設定値とを比較
し、これらの値が一致した場合に、一致信号ｈをセット
リセットフリップフロップ１２のセット端子に入力する
機能を有している。
【００２０】セットリセットフリップフロップ１２は、
比較器１１からの一致信号をｈとヘッド駆動パルス信号
ａとをそれぞれセット端子とリセット端子から入力し、
セットリセットフリップフロップ１２をセットし、駆動
中止信号ｃをＬレベルとして出力する機能を有してい
る。そして、この駆動中止信号ｃがＬレベル状態でセッ
トリセットフリップフロップ１２から出力されると、出
力側に設けられたＬＥＤ１３が点灯するようになってい
る。
比較器１１からの一致信号をｈとヘッド駆動パルス信号
ａとをそれぞれセット端子とリセット端子から入力し、
セットリセットフリップフロップ１２をセットし、駆動
中止信号ｃをＬレベルとして出力する機能を有してい
る。そして、この駆動中止信号ｃがＬレベル状態でセッ
トリセットフリップフロップ１２から出力されると、出
力側に設けられたＬＥＤ１３が点灯するようになってい
る。
【００２１】すなわち、カウンタ１０が、ヘッド駆動パ
ルス信号ａを入力して、基準クロックＣＬでそのパルス
幅を計数し、その計数信号ｇに基づいて、比較器１１が
設定値と比較する。そして、計数信号ｇが示す計数値か
らヘッド駆動パルス信号ａのパルス幅が長い時には、比
較器１１が一致信号ｈをセットリセットフリップフロッ
プ１２に出力し、セットリセットフリップフロップ１２
からＬレベルの駆動中止信号ｃを出力するようになって
いる。そして、ＬＥＤ１３が点灯し、ヘッド駆動パルス
信号ａのパルス幅が長い異常状態にあることを知らせる
ようになっている。
ルス信号ａを入力して、基準クロックＣＬでそのパルス
幅を計数し、その計数信号ｇに基づいて、比較器１１が
設定値と比較する。そして、計数信号ｇが示す計数値か
らヘッド駆動パルス信号ａのパルス幅が長い時には、比
較器１１が一致信号ｈをセットリセットフリップフロッ
プ１２に出力し、セットリセットフリップフロップ１２
からＬレベルの駆動中止信号ｃを出力するようになって
いる。そして、ＬＥＤ１３が点灯し、ヘッド駆動パルス
信号ａのパルス幅が長い異常状態にあることを知らせる
ようになっている。
【００２２】一方、ＣＰＵ暴走監視回路７は、ＣＰＵ２
のライト動作を監視し、不正のアドレスにライトしよう
とした時に、ＣＰＵ２が暴走したとみなし、駆動中止信
号ｄをＬレベルとして出力する機能を有している。具体
的には、図３に示すように、ＣＰＵ暴走監視回路７は、
アドレスバスに接続されたアドレスデコーダ１４と、入
力側がアドレスデコーダ１４の出力側及びライトパルス
に接続されたＯＲ回路１５と、ＬＥＤ１６を介してＯＲ
回路１５の出力側に接続されたリセット回路１７と、リ
セット回路１７の出力側及びイニシャルリセットパルス
に入力側が接続されたＡＮＤ回路１８とで構成されてい
る。
のライト動作を監視し、不正のアドレスにライトしよう
とした時に、ＣＰＵ２が暴走したとみなし、駆動中止信
号ｄをＬレベルとして出力する機能を有している。具体
的には、図３に示すように、ＣＰＵ暴走監視回路７は、
アドレスバスに接続されたアドレスデコーダ１４と、入
力側がアドレスデコーダ１４の出力側及びライトパルス
に接続されたＯＲ回路１５と、ＬＥＤ１６を介してＯＲ
回路１５の出力側に接続されたリセット回路１７と、リ
セット回路１７の出力側及びイニシャルリセットパルス
に入力側が接続されたＡＮＤ回路１８とで構成されてい
る。
【００２３】アドレスデコーダ１４は、ＲＯＭエリアな
ど、予め設定したアドレスエリアをデコードするための
ものであり、このエリアにＣＰＵ２がライトすると、Ｃ
ＰＵ２が暴走したものとみなして、所定の信号をＯＲ回
路１５に出力する機能を有している。
ど、予め設定したアドレスエリアをデコードするための
ものであり、このエリアにＣＰＵ２がライトすると、Ｃ
ＰＵ２が暴走したものとみなして、所定の信号をＯＲ回
路１５に出力する機能を有している。
【００２４】ＯＲ回路１５は、アドレスデコーダ１４か
らの所定の信号とライトパルスとを入力した時点で、出
力信号ｊをリセット回路１７に出力する機能を有してい
る。リセット回路１７は、ＯＲ回路１５からの出力信号
ｊをトリガとして受け取り、駆動中止信号ｄを出力する
機能を有している。ＡＮＤ回路１８は、リセット回路１
７からの駆動中止信号ｄとイニシャルリセットパルスと
を入力した時点で、ＣＰＵ２をリセットするためのリセ
ット信号ｋを出力する機能を有している。
らの所定の信号とライトパルスとを入力した時点で、出
力信号ｊをリセット回路１７に出力する機能を有してい
る。リセット回路１７は、ＯＲ回路１５からの出力信号
ｊをトリガとして受け取り、駆動中止信号ｄを出力する
機能を有している。ＡＮＤ回路１８は、リセット回路１
７からの駆動中止信号ｄとイニシャルリセットパルスと
を入力した時点で、ＣＰＵ２をリセットするためのリセ
ット信号ｋを出力する機能を有している。
【００２５】すなわち、ＣＰＵ暴走監視回路７は、ＣＰ
Ｕ２が暴走すると、ＣＰＵ２をリセットさせるためのリ
セット信号ｋと駆動中止信号ｄとを出力すると共に、Ｃ
ＰＵ２が暴走状態にあることを表示するためのＬＥＤ１
６が点灯するようになっている。なお、この場合におい
てリセット回路１７から出力される駆動中止信号ｄはＬ
レベルになって出力される。このようなＣＰＵ暴走回路
７の出力側と、ヘッド駆動パルス幅監視回路６の出力側
と、ＣＰＵの出力側とは、図１に示すように、ＮＡＮＤ
回路８の入力側に接続されており、このＮＡＮＤ回路８
の出力側にはコネクタ４に接続されている。
Ｕ２が暴走すると、ＣＰＵ２をリセットさせるためのリ
セット信号ｋと駆動中止信号ｄとを出力すると共に、Ｃ
ＰＵ２が暴走状態にあることを表示するためのＬＥＤ１
６が点灯するようになっている。なお、この場合におい
てリセット回路１７から出力される駆動中止信号ｄはＬ
レベルになって出力される。このようなＣＰＵ暴走回路
７の出力側と、ヘッド駆動パルス幅監視回路６の出力側
と、ＣＰＵの出力側とは、図１に示すように、ＮＡＮＤ
回路８の入力側に接続されており、このＮＡＮＤ回路８
の出力側にはコネクタ４に接続されている。
【００２６】ＮＡＮＤ回路８は、ＣＰＵ２からＬレベル
の駆動中止信号ｂを入力し、またヘッド駆動パルス監視
回路６からＬレベルの駆動中止信号ｃを入力し、またＣ
ＰＵ暴走回路７から駆動中止信号ｄを入力したときに、
その駆動信号ｅをＨレベルとしてコネクタ４に出力する
機能を有している。また、このようなＮＡＮＤ回路８と
ＣＰＵ２との間にも、ＬＥＤ９が接続されており、ＣＰ
Ｕ２からＬレベルの駆動中止信号ｂが出力されると、Ｌ
ＥＤ９が点灯するようになっている。
の駆動中止信号ｂを入力し、またヘッド駆動パルス監視
回路６からＬレベルの駆動中止信号ｃを入力し、またＣ
ＰＵ暴走回路７から駆動中止信号ｄを入力したときに、
その駆動信号ｅをＨレベルとしてコネクタ４に出力する
機能を有している。また、このようなＮＡＮＤ回路８と
ＣＰＵ２との間にも、ＬＥＤ９が接続されており、ＣＰ
Ｕ２からＬレベルの駆動中止信号ｂが出力されると、Ｌ
ＥＤ９が点灯するようになっている。
【００２７】次に、本実施例のサーマルプリンタの動作
について説明する。サーマルヘッド３がコネクタ４に接
続されていない場合には、コネクタ４からのサーミスタ
出力信号ｆがあるレベル以上になってＡ／Ｄコンバータ
５に出力される。すると、Ａ／Ｄコンバータ５からはＦ
Ｆになった出力信号ｆ´がＣＰＵ２に出力される。これ
により、ＣＰＵ２において、コネクタ４とサーマルヘッ
ド３とが未接続状態であると判断され、駆動中止信号ｂ
がＬレベルとしてＮＡＮＤ回路８に出力される。そし
て、このＬレベルの駆動中止信号ｄがＮＡＮＤ回路８に
入力されると、Ｈレベルのヘッド駆動信号ｅがコネクタ
４側に出力され、コネクタ４を介してサーマルヘッド３
の駆動が強制的に中止される。この動作と同時に、ＬＥ
Ｄ９が点灯され、コネクタ４とサーマルヘッド３とが非
接続状態にあることが表示される。
について説明する。サーマルヘッド３がコネクタ４に接
続されていない場合には、コネクタ４からのサーミスタ
出力信号ｆがあるレベル以上になってＡ／Ｄコンバータ
５に出力される。すると、Ａ／Ｄコンバータ５からはＦ
Ｆになった出力信号ｆ´がＣＰＵ２に出力される。これ
により、ＣＰＵ２において、コネクタ４とサーマルヘッ
ド３とが未接続状態であると判断され、駆動中止信号ｂ
がＬレベルとしてＮＡＮＤ回路８に出力される。そし
て、このＬレベルの駆動中止信号ｄがＮＡＮＤ回路８に
入力されると、Ｈレベルのヘッド駆動信号ｅがコネクタ
４側に出力され、コネクタ４を介してサーマルヘッド３
の駆動が強制的に中止される。この動作と同時に、ＬＥ
Ｄ９が点灯され、コネクタ４とサーマルヘッド３とが非
接続状態にあることが表示される。
【００２８】また、ヘッド駆動パルス信号ａのパルス幅
は長くなったときには、ヘッド駆動パルス幅監視回路６
によって検出され、Ｌレベルの駆動中止信号ｃがＮＡＮ
Ｄ回路８に出力される。すると、ＮＡＮＤ回路８からＨ
レベルのヘッド駆動信号ｅが出力され、コネクタ４を介
してサーマルヘッド３の駆動が強制的に中止される。こ
れと同時に、ヘッド駆動パルス幅監視回路６内のＬＥＤ
１３が点灯され、ヘッド駆動パルス信号ａのルス幅が長
いことが表示される。
は長くなったときには、ヘッド駆動パルス幅監視回路６
によって検出され、Ｌレベルの駆動中止信号ｃがＮＡＮ
Ｄ回路８に出力される。すると、ＮＡＮＤ回路８からＨ
レベルのヘッド駆動信号ｅが出力され、コネクタ４を介
してサーマルヘッド３の駆動が強制的に中止される。こ
れと同時に、ヘッド駆動パルス幅監視回路６内のＬＥＤ
１３が点灯され、ヘッド駆動パルス信号ａのルス幅が長
いことが表示される。
【００２９】さらに、ＣＰＵ２が暴走した時には、ＣＰ
Ｕ暴走監視回路７において検出され、Ｌレベルの駆動中
止信号ｄがＮＡＮＤ回路８に出力される。すると、ＮＡ
ＮＤ回路８からＨレベルのヘッド駆動信号ｅがコネクタ
４側に出力され、サーマルヘッド３が強制的に中止され
る。これと同時に、ＣＰＵ暴走監視回路７内のＬＥＤ１
６が点灯され、ＣＰＵ２が暴走していることが表示され
る。
Ｕ暴走監視回路７において検出され、Ｌレベルの駆動中
止信号ｄがＮＡＮＤ回路８に出力される。すると、ＮＡ
ＮＤ回路８からＨレベルのヘッド駆動信号ｅがコネクタ
４側に出力され、サーマルヘッド３が強制的に中止され
る。これと同時に、ＣＰＵ暴走監視回路７内のＬＥＤ１
６が点灯され、ＣＰＵ２が暴走していることが表示され
る。
【００３０】このように、本実施例によれば簡単な構造
でサーマルヘッド３とコネクタ４との接続状態を検出
し、非接続状態時にあるときにはサーマルヘッド３の駆
動を中止させる簡単な構造であるので、製品コストの低
減を図ることができる。また、ヘッド駆動パルス信号ａ
のパルス幅が長い場合には、ヘッド駆動パルス幅監視回
路６でサーマルヘッド３の駆動を中止させ、ＣＰＵ２が
暴走時にあるときには、ＣＰＵ暴走監視回路７がサーマ
ルヘッド３を中止させるので、サーマルヘッド３の破壊
や周辺部品の焼損を未然に防止することができる。
でサーマルヘッド３とコネクタ４との接続状態を検出
し、非接続状態時にあるときにはサーマルヘッド３の駆
動を中止させる簡単な構造であるので、製品コストの低
減を図ることができる。また、ヘッド駆動パルス信号ａ
のパルス幅が長い場合には、ヘッド駆動パルス幅監視回
路６でサーマルヘッド３の駆動を中止させ、ＣＰＵ２が
暴走時にあるときには、ＣＰＵ暴走監視回路７がサーマ
ルヘッド３を中止させるので、サーマルヘッド３の破壊
や周辺部品の焼損を未然に防止することができる。
【００３１】さらに、サーマルヘッド３の非接続状態時
にはＬＥＤ９が点灯し、パルス幅が長い時にはヘッド駆
動パルス幅監視回路のＬＥＤ１３が点灯し、ＣＰＵ２の
暴走時にはＬＥＤ１６が点灯するので、サーマルヘッド
３の駆動を中止した原因が判り、修理などをすべき箇所
を明確に特定することができる。
にはＬＥＤ９が点灯し、パルス幅が長い時にはヘッド駆
動パルス幅監視回路のＬＥＤ１３が点灯し、ＣＰＵ２の
暴走時にはＬＥＤ１６が点灯するので、サーマルヘッド
３の駆動を中止した原因が判り、修理などをすべき箇所
を明確に特定することができる。
【００３２】
【発明の効果】以上のように本発明のサーマルプリンタ
ーによれば、プリンター本体とサーマルヘッドとが非接
続状態にあるときや、ヘッド駆動パルス信号のパルス幅
が所定幅よりも長いパルス幅異常状態にあるとき、ま
た、ＣＰＵが暴走状態にあるときには、ヘッド接続検出
手段，パルス幅監視手段，ＣＰＵ暴走監視手段がサーマ
ルヘッドを停止させるので、サーマルヘッドの破壊や周
辺部品の焼損を未然に防止することができる。また、ヘ
ッド接続手段でサーマルヘッドの接続状態を検出するこ
とができるので、接続状態検出用の複雑かつ特殊なコネ
クターを用いる必要がなく、コストの低減を図ることが
できる。
ーによれば、プリンター本体とサーマルヘッドとが非接
続状態にあるときや、ヘッド駆動パルス信号のパルス幅
が所定幅よりも長いパルス幅異常状態にあるとき、ま
た、ＣＰＵが暴走状態にあるときには、ヘッド接続検出
手段，パルス幅監視手段，ＣＰＵ暴走監視手段がサーマ
ルヘッドを停止させるので、サーマルヘッドの破壊や周
辺部品の焼損を未然に防止することができる。また、ヘ
ッド接続手段でサーマルヘッドの接続状態を検出するこ
とができるので、接続状態検出用の複雑かつ特殊なコネ
クターを用いる必要がなく、コストの低減を図ることが
できる。
【００３３】さらに、サーマルヘッドの非接続状態，パ
ルス幅異常状態，ＣＰＵ暴走状態にあるときには、各々
に設けられた異常表示手段がそのことを表示するので、
修理等をすべき箇所を明確に特定することができる。
ルス幅異常状態，ＣＰＵ暴走状態にあるときには、各々
に設けられた異常表示手段がそのことを表示するので、
修理等をすべき箇所を明確に特定することができる。
【図１】本発明の一実施例に係るサーマルプリンターを
示すブロック回路図である。
示すブロック回路図である。
【図２】ヘッド駆動パルス幅監視回路を示すブロック回
路図である。
路図である。
【図３】ＣＰＵ暴走監視回路を示すブロック回路図であ
る。
る。
【図４】従来のサーマルプリンターの第一例を示す断面
図である。
図である。
【図５】従来のサーマルプリンターの第二例を示すブロ
ック回路図である。
ック回路図である。
１ ヘッド保護回路 ２ ＣＰＵ ３ サーマルヘッド ４ コネクタ ５ Ａ／Ｄコンバータ ６ ヘッド駆動パルス幅監視回路 ７ ＣＰＵ暴走監視回路 ９，１３，１６ ＬＥＤ
Claims (2)
- 【請求項１】 プリンター本体に内蔵されたＣＰＵと、
ヘッド駆動パルス信号によって駆動又は駆動停止させら
れるサーマルヘッドとを備えるサーマルプリンターにお
いて、 上記プリンター本体とサーマルヘッドとの接続の有無を
検出して非接続時にサーマルヘッドの駆動を停止させる
ヘッド接続検出手段と、上記ヘッド駆動パルス信号のパ
ルス幅を検出してこのパルス幅が所定幅よりも長いパル
ス幅異常状態時に上記サーマルヘッドの駆動を停止させ
るパルス幅監視手段と、上記ＣＰＵの暴走の有無を検出
してＣＰＵ暴走時に上記サーマルヘッドを停止させるＣ
ＰＵ暴走監視手段とを有するヘッド保護回路を設けたこ
とを特徴とするサーマルプリンター。 - 【請求項２】 上記ヘッド接続検出手段とパルス幅監視
手段とＣＰＵ暴走監視手段との各々に、上記非接続状態
とパルス幅異常状態とＣＰＵ暴走状態とを各々表示する
異常表示手段を設けたことを特徴とする請求項１に記載
のサーマルプリンター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20729893A JPH0740574A (ja) | 1993-07-29 | 1993-07-29 | サーマルプリンター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20729893A JPH0740574A (ja) | 1993-07-29 | 1993-07-29 | サーマルプリンター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0740574A true JPH0740574A (ja) | 1995-02-10 |
Family
ID=16537472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20729893A Pending JPH0740574A (ja) | 1993-07-29 | 1993-07-29 | サーマルプリンター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740574A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0732217A1 (en) * | 1995-03-17 | 1996-09-18 | Canon Kabushiki Kaisha | Recording head and apparatus for detecting contact condition |
| KR100940194B1 (ko) * | 2008-03-11 | 2010-02-10 | 주식회사 휴비츠 | 보호 장치가 구비된 써멀 프린터 제어시스템 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4988432A (ja) * | 1972-12-25 | 1974-08-23 | ||
| JPS60208275A (ja) * | 1984-04-03 | 1985-10-19 | Canon Inc | 記録装置 |
| JPS6327286A (ja) * | 1986-07-18 | 1988-02-04 | Nec Corp | プリンタ |
| JPS63194974A (ja) * | 1987-02-10 | 1988-08-12 | Toshiba Corp | サ−マルヘツドの温度表示装置 |
| JPS63221070A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | プリンタ装置 |
-
1993
- 1993-07-29 JP JP20729893A patent/JPH0740574A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4988432A (ja) * | 1972-12-25 | 1974-08-23 | ||
| JPS60208275A (ja) * | 1984-04-03 | 1985-10-19 | Canon Inc | 記録装置 |
| JPS6327286A (ja) * | 1986-07-18 | 1988-02-04 | Nec Corp | プリンタ |
| JPS63194974A (ja) * | 1987-02-10 | 1988-08-12 | Toshiba Corp | サ−マルヘツドの温度表示装置 |
| JPS63221070A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | プリンタ装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0732217A1 (en) * | 1995-03-17 | 1996-09-18 | Canon Kabushiki Kaisha | Recording head and apparatus for detecting contact condition |
| US5828386A (en) * | 1995-03-17 | 1998-10-27 | Canon Kabushiki Kaisha | Recording head and apparatus for detecting contact condition |
| KR100940194B1 (ko) * | 2008-03-11 | 2010-02-10 | 주식회사 휴비츠 | 보호 장치가 구비된 써멀 프린터 제어시스템 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0977111B1 (en) | Information processing apparatus and method for controlling the cooling fan | |
| JPH0740574A (ja) | サーマルプリンター | |
| KR20100081556A (ko) | 잉크젯 프린터 헤드 보호 장치 및 방법 | |
| JPH0771104B2 (ja) | Ｐｏｓ端末機のインライン異常検出回路 | |
| JP2001170339A (ja) | 遊技機 | |
| US7109886B2 (en) | Traffic control malfunction management unit with co-channel monitoring | |
| JP2000089858A (ja) | 情報処理装置及びその制御方法 | |
| JPH0496691A (ja) | パルスモータの駆動制御装置 | |
| JP2000047757A (ja) | 情報処理装置及びその制御方法 | |
| JP3046185B2 (ja) | ファンを有する装置、及びファン監視制御方法 | |
| JP2549954B2 (ja) | 発光ダイオードの駆動装置 | |
| JPS62264397A (ja) | 警報表示システム | |
| JPH04256038A (ja) | ウオッチドックタイマ検査装置 | |
| JP2691010B2 (ja) | 監視入力部チェック回路 | |
| JPH09305329A (ja) | 記憶装置アレイシステム | |
| JP3391175B2 (ja) | アーク溶接機 | |
| JP2865114B2 (ja) | メモリカードシステムの状態確認装置 | |
| JPH09232926A (ja) | 速度情報出力装置 | |
| JP2919084B2 (ja) | 発光体の制御方法 | |
| JPH09175124A (ja) | タイヤ空気圧警報装置 | |
| JPH10313594A (ja) | モータの故障診断方法及びモータの運転制御方法 | |
| JPH0751383B2 (ja) | 記録装置 | |
| JPH04332197A (ja) | 電子機器の保護回路 | |
| JPH10153639A (ja) | チップ破壊検知装置および方法 | |
| JPS63101938A (ja) | マイクロプロセツサの暴走防止装置 |