JPH0740242B2 - データ転送方法 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 この発明は、１つのメモリから別のメモリへデータを転
送するための方法及び装置に関し、より詳しくは、ビッ
ト・プレーン構成のソース・メモリから、ターゲット・
メモリの選択された部分にデータのブロックを転送する
ための方法及び装置に関する。

B.従来技術 データ処理システムの周りでデータのブロックを転送す
るための方法は、何十年も前から存在している。大規模
データ処理システムにおいては、そのようなデータ転送
は、バス又は他の相互接続構成を介して規則的に実行さ
れる。そのようなシステムは、多数のデータ・ブロック
に容易に対処し、システム全体の動作をあまり低下させ
る事なくそれらのデータブロックをパイプライン的に高
速で処理する事ができる。それと同一タイプの転送をパ
ーソナル・コンピュータ（PC）で実現する事が望ましい
が、多くの場合、PCの設計構造は、そのような動作に適
合化するようになっていない。やむを得ない事ではある
が、PCは能力と機能がかなり限定されている。しかし、
このことは、ユーザーがPCに漸増する性能レベルを要求
する事を禁止するものではない。この事は、精巧なグラ
フィック・ディスプレイ装置を駆動するために使用され
るPCに特に当てはまる。

PCメモリは、多くの場合、精巧なグラフィック・ディス
プレイ装置と容易にインターフェースするように設計さ
れていない。例えば、多くのPCランダム・アクセス・メ
モリ（RAM）は、ビット・プレーン構成で、すなわち、
バイトまたはワードの個々のビットが対応するビット位
置の複数の平面（プレーン）に存在している。そのよう
なPC/RAM構成は、予定のデータ・ブロックにアクセスし
これを処理するようなデータ処理適用技術には有用であ
るが、ブロックがある開始点とある終点をもつようなデ
ータのブロックにアクセスし、そのようなデータのブロ
ックをユーザーが選択した開始点でメモリに転送する必
要がある時には、かなり低速でしかそのような動作を達
成する事ができない。

ブロック・データ転送は、ディスプレイ・メモリにおい
て、新しいデータのブロックをディスプレイ・メモリに
挿入する事が要望される場合（例えば、既存のディスプ
レイへの新しいデータのウインドウの挿入）のディスプ
レイ・アプリケーションで生じる。それらの場合、シス
テムは、最初の画素に対応するデータ単位にアクセス
し、最後の画素（ペル）が検索されるまでデータ単位の
アクセスを継続しなくてはならない。また、アクセスさ
れたデータ単位は、ディスプレイ・メモリに挿入された
ときに適切に揃うように配列されなくてはならない。こ
れにより、ディスプレイ・メモリ・データ容量の最適使
用が可能となる。さらに、多くのPC RAMは、バイトまた
はそれより大きいデータ単位でしかアクセス可能でない
ので、もし最初のペルがバイトの内部にあるなら、その
ペルは、そのバイトから抽出して配列し転送しなくては
ならない。これらはすべて、それに内在する遅延を避け
るために、好適には最小回数のメモリ・アクセスによっ
て実行される。

そのようなディスプレイ関連のデータ転送をさまざまな
方法で扱った技術が従来よりある。米国特許第3938102
号においては、全点アドレス可能なメモリ中のrspq点の
アレイから、pqモジュールのワード構成されたRAMに至
るpqサブアレイの点の間の一対一マッピングを達成する
システムが記述されている。これにおいては、１メモリ
・サイクルの間に、pqモジュールの各々の１点のみがア
クセス可能である。

米国特許第3973245号においては、ベクトル符号化され
たサブアレイを、ラスタ・ディスプレイに適合する線形
アレイに変換するための方法が開示されている。これに
おいて、各ライン・セグメントは、、X,Y座標値によっ
て表される。そして、ベクトル情報に応答して、フォー
マッタがそのベクトル・データを領域ワード（データ点
のアレイ）へとフォーマットする。この情報は、ラスタ
ー・ディスプレイ・システムを駆動するために使用され
る。

米国特許第4434502号には、４つの独立なメモリ又はブ
ロック間に分散されたディスプレイ・データにアクセス
するためのシステムが示されている。このことは、入力
アドレスを、個別の複数のメモリ・ブロックにアクセス
するために使用される複数のアドレスを算術的に生成す
るために入力アドレスを変更することによって達成され
る。そのメモリ・ブロックの出力は、選択／整列マトリ
クス回路を通過し、選択／整列マトリクス回路は、メモ
リ・ブロックの出力からデータの所望のブロックにある
バイトのみを選択し、それらをアレイに配列する。

C.発明が解決しようとする問題点 この発明の目的は、データのブロックが可変的な開始点
及び終了点をもつ場合にブロック・データを転送するた
めの方法及び手段を提供する事にある。

この発明の他の目的は、メモリ間の非整列データを高速
にブロック・データ転送するための方法及び手段を提供
することにある。

この発明のさらに他の目的は、転送が限定的なバッファ
・システムを介さなくてはならないときに、非整列デー
タ転送を高速で行うための方法及び手段を提供する事に
ある。

D.問題点を解決するための手段 本発明によれば、３つのメモリ装置をもつシステムが記
述される。すなわち、平面的なデータ単位増分によりア
ドレスされ、平面（プレーン）毎に１ビットずつの割合
でディスプレイ・データ単位を記憶するソース・メモリ
と、ディスプレイ装置の動作に適合するようにディスプ
レイ・データ単位を記憶するターゲット・メモリと、ソ
ース・メモリからターゲット・メモリまでディスプレイ
・データ単位を転送するためウインドウ・バッファであ
る。このシステムは、平面データ単位の対にアクセスす
ることによってソース・メモリからターゲット・メモリ
までディスプレイ・データ単位を転送する。この平面デ
ータ単位の対は、それらの間を連結するディスプレイ・
データ単位をもっていてもよい。また、本発明の方法
は、ソース・メモリから第１の対の平面データ単位増分
値を選択し、その選択された第１の対の平面データ単位
の間にあるディスプレイ・データ単位を整列し、ソース
・メモリから第２の対の平面データ単位増分値を選択
し、その選択された第２の対の平面データ単位の間にあ
るディスプレイ・データ単位を整列し、それらの第１及
び第２対の選択された平面データ単位の間を繋ぐディス
プレイ・データ単位を統合し、統合されたディスプレイ
・データ単位を整列し、整列されたディスプレイ・デー
タ単位をウインドウ・バッファ手段に転送する段階を有
する。

E.実施例 第１図を参照すると、IBM PS/2などのパーソナル・コン
ピュータに含まれている回路の一部のブロック図が示さ
れている。本発明の目的は、開始メモリにあるイメージ
・データがあるブロック・フォーマットで記憶されてお
り、それがディスプレイ・メモリに別のブロック・フォ
ーマットで記憶されなくてはならないという事実にもか
かわらず、１つのメモリから別のメモリに極めて高速で
イメージ・データを移動させる事にある。さらに、本発
明は、イメージ・データに任意の開始地点でアクセス
し、任意の長さのイメージ・データを処理し、そのデー
タを適切に構成し、整列させてディスプレイ・メモリの
任意の位置に配置するように適合している。

ソース・メモリ10は、ビット・プレーン構成のRAMであ
り、その入出力機能は、線12を介してCPU12によって制
御される。ソース・メモリ10からのメモリ・バイトは、
線16及び18を介してレジスタ20及び22に読み出される。
レジスタ20および22は、それぞれローテート制御28及び
30によって、線24及び26を介して再入的な様式で直列に
データをシフトするように適合されている。レジスタ20
及び22は、それぞれ２バイト長である。各レジスタの末
尾から送出されたビットは、ローテート制御28及び30を
介してめいめいのレジスタの一端に再入する。ローテー
ト制御は、線32を介してCPU14によって制御される。さ
らに、各レジスタ20および22は、その内容を、CPU14の
制御のもとで線34及び36を介して互いに転送しあうよう
に適合されている。ウインドウ・バッファ37は、線38に
よってCPU14から制御され、８ビット幅、４バイトのバ
ッファをもつ。ウインドウ・バッファ37は、線40を介し
てレジスタ20からその入力を受取り、線44を介してその
データをターゲット・メモリに与える。CPU14は、線43
を介してターゲット・メモリ42の動作を制御する。

次に、ソース・メモリ10とウインドウ・メモリ37とター
ゲット・メモリ42の構成を、第2,3及び４図を参照して
説明する。

第２図を参照すると、ソース・メモリ10は複数のプレー
ンをもつ。各プレーンは、バイトを基準として構成さ
れ、N-1バイトを有し、その最初のバイトは「バイト
０」と指定されている。各バイトは８バイト長であり、
高位バイトが左側で下位バイトが右側に来るように向き
づけられている。ソース・メモリ10においては、データ
・バイトまたはワードは、プレーン毎に１ビットを基準
として構成されている。例えば、あるワードの第１ビッ
トは、プレーン０のバイト０のビット位置７を占める事
になる。又、そのワードの第２ビットは、プレーン１の
バイト０の位置７を占める等である。多くのPCメモリに
おいては、ソース・メモリ10は、バイトまたはワードを
基準としてアクセスできるに過ぎない（例えば、所望の
初期データ・ワードがあるバイトの中心にあるとして
も、ソース・メモリ10は、１バイト単位でしかアクセス
できない。

第３図には、ウインドウ・バッファ37の構成が概要的に
示されており、それは、メモリ・プレーンを基準として
向きづけられた４バイトのデータを含む。しかし、この
例では、各プレーン０乃至３は、システムが情報含有デ
ータとして認識可能まるごとのデータ・バイトを記憶す
るように適合されている（このことは、CPUによって認
識することが出来る情報的実体を何ももたないソース・
メモリ10の各プレーン中のバイトとは対照的である）。
ウインドウ・バッファ37にはさらに、シーケンス・マッ
プ・レジスタ50と、バイト・マスク・レジスタ52が設け
られている。これらのレジスタは、ウインドウ・バッフ
ァのどのプレーンがアクセスされるか、及びウインドウ
・バッファ27の各プレーン内に含まれるビットのどれが
アクセスされるかを制御するために採用されている。

第４図に概要的に図示されているターゲット・メモリ42
は、それがビット・プレーン的であるという点で、ソー
ス・メモリ10と同様に構成されている。しかし、そのメ
モリ位置は、ソース・メモリ10のメモリ位置となんら特
定の整合性をもつものではない。ターゲット・メモリか
らのデータ単位（バイト）は、ディスプレイ装置を駆動
するために採用されており、もし表示されているデータ
が変更されるべきならば交換される。

そのようなデータ変更の必要性は、ターゲット・メモリ
42のあらゆるところで生じうるものであり、そのような
変更される初期ペルは、任意のプレーン・バイトであり
うる。

PC駆動グラフィック・システムの通常の動作において
は、ユーザーが表示すべきデータの領域を選択し、シス
テムに、選択及び表示機能を実行するように指令する。
そして、（ライトペン、マウスなどの）適当な装置を介
して、システムには、CPU14がある種の初期化ステップ
を開始するのを可能ならしめるデータが与えられる。そ
のデータには、開始ペル番号と、ソース・メモリ内のそ
のアドレスと、最初のペルがターゲット・メモリ42内に
配置されることになる開始アドレスと、ソース・メモリ
10からターゲット・メモリ42へ転送されるべきペルの全
体の数が含まれる。ソース・メモリ10中の開始ペル・バ
イト・アドレスを得るために、初期ペル番号が８で割ら
れる。こうして、そのペルがソース・メモリ10内に位置
するバイト・アドレス求められる。例えば、640x480ペ
ルのディスプレイを想定するならば（各ラスター線が64
0画素を含む）、ペル349が表示すべき最初のペルだとす
ると、ソース・メモリ10中の対応するプレーン・バイト
を識別するためにそのペル番号が８で割られる。そし
て、その結果に剰余がないなら、そのことは、そのペル
バイトがプレーン・バイトの０ビット位置で開始するこ
とを示す。

もし剰余が０よりも大きいなら、そのペルバイトは、１
＋その剰余の位置から開始される。なぜなら、０位置
は、０剰余の場合のために取っておかれる。この例の場
合、結果は43で剰余は５である。こうして、ペル349の
第１ビットは、バイト43のバイト位置＃２にある。この
事は第５図に示されており、そこでは、ソース・メモリ
10のプレーン０、特にバイト43、44、45などが示されて
いる。

ターゲット・メモリ42内の開始ペル・バイト・アドレス
を得るために、ディスプレイ中のユーザーが選択した初
期ペル位置が８で割られる。例えば、ユーザーが、最初
のペル位置をディスプレイ・スクリーン上のペル位置82
に表示したいと望んでいるならそのペル位置は、82/10
即ち、10余り２と等価である。こうして、最初のペルは
ターゲット・メモリ10のバイト10に挿入されなくてはな
らず、特に、そのビット位置５に挿入されなくてはなら
ない。ソース・メモリ10内の初期ペル位置とターゲット
・メモリ42内の初期ペル位置の間の差は、各ソース・メ
モリ・ディスプレイ・データ・バイトを選択されたター
ゲット記憶バイト位置と整合させるために移動させなく
てはならない量を示すオフセットを与える。この例で
は、オフセット差は、５−２＝３である。

一旦、システムが初期化手続きを完了すると、システム
は、ソース・メモリ10の最初のペルの開始ビット位置と
バイト・アドレス、ターゲット・メモリ42の最初のペル
の開始ビット位置とバイト・アドレス、それらの間のオ
フセット、及び転送に必要なペルの数を知ることにな
る。

上述のように、ソース・メモリ10からターゲット・メモ
リ42へのメモリ転送は、ウインドウ・バッファ37を通じ
て行なわれる。以下で述べる動作は、ウインドウ・バッ
ファ37に挿入されて適切な位置でターゲット・メモリ42
に転送されるようにソース・メモリ10からアクセスされ
たディスプレイ・データ・バイトの整合を達成するもの
である。

さて、第１図に戻って、各レジスタ20及び22が２バイト
長（16ビット）であることを思い出されたい。システム
の他の要素と協働して、ソース・メモリ10からアクセス
されつつあるバイトを正規の様式でウインドウ・バッフ
ァ中に現れるようにするように整列機能を与えるのは、
レジスタ20及び22である。尚、ここで指定したデータ単
位長（バイトなど）は、例示的なものであり、任意のデ
ータ単位長を使用してよいことを理解されたい。

第５図を参照して上述の例の説明を継続すると、ソース
・メモリ10の最初のペル・ビットは、バイト43の位置２
にある。前述のように、ソース・メモリ10は、バイトを
単位としてアクセスされるので、システム内部及びター
ゲット・メモリ42へのデータ転送もバイトを単位として
実行される。このため、ターゲット・メモリ42のバイト
10の第５ビットに最初に配置されるのは、バイト43のバ
イト位置２で始まりバイト44の位置３で終わるソース・
メモリ10中のディスプレイ・データ・バイトである。

以下で述べるアルゴリズムにおいては、アクセスされる
バイトの各組内のあるグループのビットを参照するため
に、第５図及び第６図で次のような略記号を使用する。
すなわち、シンボルｄは、無視されるべき、またはその
前の動作サイクルで考慮されたビットを表す。シンボル
Ｈは、アクセスされたディスプレイ・データ・バイト高
位ビットを示し、シンボルＬは、アクセスされたディス
プレイ・データ・バイトの下位ビットを表す。シンボル
Ｎは、高位と低位のビットを適切な順序でアセンブルし
たディスプレイ・データ・ビットを表す。

第6A図乃至第6J図を参照して、上述の機能を達成するア
ルゴリズムを説明する。尚、第6A図乃至第6J図におい
て、左側はレジスタ20の内容を表し、右側はレジスタ22
の内容を表す。

ステップ１ 第6A図を参照すると、ディスプレイ・バイトの最初のバ
イトと、その高位HIビットと、下位L1ビットを含む、ソ
ース・メモリ10からの最初の２バイトがレジスタ22にロ
ードされる（例えば、第５図に示すバイト43及びバイト
44）。

ステップ２ 第6B図を参照すると、最初のディスプレイ・データ・バ
イトN1を右側に揃えるために、バイト43及びバイト44が
右側にローテートされる。これにより、第２のディスプ
レイ・データ・バイトの高位ビット（H2）が、レジスタ
22の左部分にローテートされる。そのとき、棄却（ｄ）
ビットは、H2とデータ・バイトN1の間に位置する。この
段階で、レジスタ22の内容を「シード」データと呼んで
もよい。というのは、それらは後に整合機能の初期化デ
ータを提供するために使用する事ができ、この新しいシ
ードを配置すると、アルゴリズムは極めて高速で反復動
作を実行する事が可能となる。

ステップ３ 第6C図を参照すると、次の２バイト（例えば、バイト45
及び46）がレジスタ20にロードされる。このロードされ
たデータは、後に整列される第３のディスプレイ・デー
タであるN3を含む。

ステップ４ 第6D図を参照すると、レジスタ20のバイトが、ディスプ
レイ・データ・バイトN3を右に揃えるためにローテート
される。

ステップ５ 第6E図を参照すると、レジスタ20及び22の内容が交換さ
れる。このことは、CPU14にレジスタ22及び20の内容を
読みこみ、線34及び36を介してそれをレジスタ20及び22
に書き戻すことによって達成される。これにより、次の
ループのためのシード状態が達成される。

ステップ６ 第6F図を参照すると、レジスタ20からウインドウ・バッ
ファ37のバイト０線へ最初のディスプレイ・データ・バ
イトN1が読みこまれる。ウインドウ・バッファ37にデー
タを書き込む為に単一のレジスタを使用するのが有利で
ある。というのは、多くのPCでは、所与のレジスタから
データを読みこむように最適化された命令が与えられて
いるからである。例えば、あるIBM PCでは、１バイトし
か占めず、データの格納とアドレスのインクレメントを
同時に実行するオペレーショナル・コードをもつ命令ST
OSBがある。

ステップ７ 第6G図を参照すると、レジスタ22の第１のバイト（H4,L
2）がレジスタ20の第２のバイト（N1が退出したバイ
ト）に書き込まれる。これが、第２のディスプレイ・デ
ータ・バイトをアセンブルするための第１のステップで
ある。

ステップ８ 第6H図を参照すると、CPU14内のレジスタ（図示しな
い）中で、第２のディスプレイ・データ・バイト（N2）
に関連しないすべてのビットを除去するマスクが達成さ
れる。次に、レジスタ20の内容が線34を介してCPU14に
読みこまれ、CPU14は、そのデータを、マスクによって
変更した後レジスタ20に書き戻す。そのマスクは、第１
のディスプレイ・データ・バイト（N1）を揃えるために
必要な初期ローテーションのビット位置の数を検査する
ことによって生成される。この場合、シフトは、右へ３
ビットである。このとき、レジスタ20で、第２の（及び
後に続く）ディスプレイ・データ・バイトの高位バイト
が恒常的に左端３ビットを占め、下位ビットが右端５ビ
ットを占有することが既知である。このため、マスク
は、それらの間に位置する８ビットをゼロに強制するた
めに行なわれる。

ステップ９ 第6I図を参照すると、レジスタ20の第１のバイトのビッ
トが、レジスタ20の第２のバイトのビットとORされ、そ
の結果がその第２のバイト位置に上書きされる。この結
果、第２のディスプレイ・データ・バイトN2はアセンブ
ルされ、整列され、ウインドウ・バッファ37への転送準
備をする。

ステップ10 第6J図を参照すると、N2がウインドウ・バッファ37のバ
イト１に転送される。

ステップ11 アルゴリズムは、ステップ３に戻って、最後のペルがウ
インドウ・バッファ37にロードされターゲット・メモリ
42にロードされるまでそのステップを反復する。

プログラムが巡回するにつれて、レジスタ22の内容が次
の整列手続きのためのシードを形成し、次の２つのバイ
トの内容がそれからレジスタ20にロードされ、レジスタ
22の内容と交換され、再び次のステップのためのシード
が確立されることが見て取れる。この機能自体は、パイ
プライン的に反復され、それの実行には極めてわずかの
命令しか必要でなく、メモリ・アクセス毎に２バイトを
処理し、実行が極めて高速である。

F.発明の効果 以上述べたように、この発明によれば、開始点と終了点
が可変であるようなデータのブロックを極めて高速で転
送することが可能ならしめられる。

【図面の簡単な説明】

第１図は、本発明を実施するためのシステムのブロック
図、 第２図は、第１図のシステムが使用するソース・メモリ
の構成の概要を示す図、 第３図は、第１図のシステムが使用するウインドウ・バ
ッファの構成の概要を示す図、 第４図は、第１図のシステムが使用するターゲット・メ
モリの構成を示す図、 第５図は、ソース・メモリのプレーン・バイト構成の例
を示す図、 第6A図乃至第6J図は、第１図のシステムによって実行さ
れるアルゴリズムの各ステップを示す図である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−105273（ＪＰ，Ａ) 特開 昭60−245062（ＪＰ，Ａ) 特開 昭62−248041（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】ビット・プレーンのバイト構成のソース・
   メモリからターゲット・メモリにウインドウ・バッファ
   を介して表示データビットのバイトを転送し、２バイト
   の第１及び第２のレジスタ手段を有するデータ処理シス
   テムにおいて、 前記ソース・メモリのビット・プレーンに記憶され、１
   バイトと１バイトまるごとではない部分バイトの表示デ
   ータビットを含む第１のバイト対を前記第１のレジスタ
   手段にロードし、 前記第１のバイト対を前記第１のレジスタ手段で整列さ
   せ、 前記ソース・メモリのビット・プレーンに記憶され、１
   バイトと１バイトまるごとではない部分バイトの表示デ
   ータビットを含む第２のバイト対を前記第２のレジスタ
   手段にロードし、 前記第２のバイト対を前記第２のレジスタ手段で整列さ
   せ、 前記第１及び第２のレジスタ手段の前記第１及び第２の
   バイト対の部分バイトを統合し、整列させ、 前記整列されたバイトを前記ウインドウ・バッファに転
   送するようにしたことを特徴とするデータ転送方法。