JPH0738242B2 - ヘッド切り替え処理回路 - Google Patents
ヘッド切り替え処理回路Info
- Publication number
- JPH0738242B2 JPH0738242B2 JP16440888A JP16440888A JPH0738242B2 JP H0738242 B2 JPH0738242 B2 JP H0738242B2 JP 16440888 A JP16440888 A JP 16440888A JP 16440888 A JP16440888 A JP 16440888A JP H0738242 B2 JPH0738242 B2 JP H0738242B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- head
- shift register
- majority
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気ディスク装置のヘッド切り替え処理に利用
される。
される。
本発明は、複数のリードライトヘッドを有する磁気ディ
スク記憶装置におけるヘッド切り替え処理を行うヘッド
切り替え処理回路に関する。
スク記憶装置におけるヘッド切り替え処理を行うヘッド
切り替え処理回路に関する。
本発明は、複数のリードライトヘッドを有する磁気ディ
スク記憶装置におけるヘッド切り替え処理回路におい
て、 入力されるヘッドセレクト信号の状態を入力されるクロ
ック信号に従って３段以上のシフトレジスタに記録し、
このシフトレジスタの各段の状態を取り出し多数決論理
により全体としての状態を決定し、多数決出力信号を出
力し、ライトゲート信号またはリードゲート信号の入力
時にその直前の前記多数決出力信号の状態をラッチしヘ
ッド選択信号を出力することにより、 ヘッドセレクト信号にノイズが混入した場合において
も、正しくリードライトヘッドの切り替えが行われるよ
うにしたものである。
スク記憶装置におけるヘッド切り替え処理回路におい
て、 入力されるヘッドセレクト信号の状態を入力されるクロ
ック信号に従って３段以上のシフトレジスタに記録し、
このシフトレジスタの各段の状態を取り出し多数決論理
により全体としての状態を決定し、多数決出力信号を出
力し、ライトゲート信号またはリードゲート信号の入力
時にその直前の前記多数決出力信号の状態をラッチしヘ
ッド選択信号を出力することにより、 ヘッドセレクト信号にノイズが混入した場合において
も、正しくリードライトヘッドの切り替えが行われるよ
うにしたものである。
従来、磁気ディスク記憶装置におけるこの種のヘッド切
り替え処理動作は、磁気ディスク記憶装置を制御するデ
ィスク制御装置から送出される単一もしくは複数のヘッ
ドセレクト信号により直接リードライトヘッドを選択
し、ディスク制御装置から送出されるライトゲート信号
またはリードゲート信号により選択されたヘッドに対し
ライト動作およびリード動作を行っていた。
り替え処理動作は、磁気ディスク記憶装置を制御するデ
ィスク制御装置から送出される単一もしくは複数のヘッ
ドセレクト信号により直接リードライトヘッドを選択
し、ディスク制御装置から送出されるライトゲート信号
またはリードゲート信号により選択されたヘッドに対し
ライト動作およびリード動作を行っていた。
前述した従来の磁気ディスク記憶装置におけるヘッド切
り替え処理動作は、ライト動作またはリード動作を行う
リードライトヘッドの選択動作をディスク制御装置から
送出される単一もしくは複数のヘッドセレクト信号によ
り直接切り替えるために、ディスク制御装置から送出さ
れるライトゲート信号またはリードゲート信号による選
択されたリードライトヘッドに対するライト動作または
リード動作中にヘッドセレクト信号にノイズ等が混入す
ると、そのノイズにより異なったリードライトヘッドに
対しライト動作またはリード動作を行ってしまう欠点が
あった。
り替え処理動作は、ライト動作またはリード動作を行う
リードライトヘッドの選択動作をディスク制御装置から
送出される単一もしくは複数のヘッドセレクト信号によ
り直接切り替えるために、ディスク制御装置から送出さ
れるライトゲート信号またはリードゲート信号による選
択されたリードライトヘッドに対するライト動作または
リード動作中にヘッドセレクト信号にノイズ等が混入す
ると、そのノイズにより異なったリードライトヘッドに
対しライト動作またはリード動作を行ってしまう欠点が
あった。
本発明の目的は、前記の欠点を除去することにより、ヘ
ッドセレクト信号にノイズが混入した場合にも、正しく
リードライトヘッドの切り替えを行うことができるヘッ
ド切り替え処理回路を提供することにある。
ッドセレクト信号にノイズが混入した場合にも、正しく
リードライトヘッドの切り替えを行うことができるヘッ
ド切り替え処理回路を提供することにある。
本発明は、複数のリードライトヘッドを有する磁気ディ
スク記憶装置におけるヘッド切り替え処理回路におい
て、入力される少なくとも一つのヘッドセレクト信号の
状態を入力されるクロック信号に従って記録する少なく
とも一つの３段以上のシフトレジスタと、前記シフトレ
ジスタの各段の状態を入力し多数決論理により状態を決
定し多数決出力信号を出力する少なくとも一つの多数決
論理回路と、入力されるライトゲート信号またはリード
ゲート信号がアクティブ時にその直前の前記多数決出力
信号の状態をラッチしヘッド選択信号を出力する少なく
とも一つのラッチ回路とを含むことを特徴とする。
スク記憶装置におけるヘッド切り替え処理回路におい
て、入力される少なくとも一つのヘッドセレクト信号の
状態を入力されるクロック信号に従って記録する少なく
とも一つの３段以上のシフトレジスタと、前記シフトレ
ジスタの各段の状態を入力し多数決論理により状態を決
定し多数決出力信号を出力する少なくとも一つの多数決
論理回路と、入力されるライトゲート信号またはリード
ゲート信号がアクティブ時にその直前の前記多数決出力
信号の状態をラッチしヘッド選択信号を出力する少なく
とも一つのラッチ回路とを含むことを特徴とする。
シフトレジスタは３段以上であり、入力されるヘッドセ
レクト信号の状態を入力されるクロック信号に従って記
録する。そして多数決論理回路は前記シフトレジスタに
記録されたヘッドセレクト信号の各段の状態を取り出
し、多数決論理により全体としての状態を決定し多数決
出力信号を出力する。ラッチ回路は入力されるライトゲ
ート信号またはリードゲート信号がアクティブ時に、そ
の直前の前記多数決出力信号の状態をラッチしヘッド選
択信号を出力する。
レクト信号の状態を入力されるクロック信号に従って記
録する。そして多数決論理回路は前記シフトレジスタに
記録されたヘッドセレクト信号の各段の状態を取り出
し、多数決論理により全体としての状態を決定し多数決
出力信号を出力する。ラッチ回路は入力されるライトゲ
ート信号またはリードゲート信号がアクティブ時に、そ
の直前の前記多数決出力信号の状態をラッチしヘッド選
択信号を出力する。
従って、ヘッドセレクト信号にノイズが混入したとして
も、クロック信号の周期にまたがらない限り、多数決出
力信号には現れることなく、ライト動作中またはリード
動作中にヘッドセレクタ信号に混入するノイズは全て無
効とすることが可能となる。
も、クロック信号の周期にまたがらない限り、多数決出
力信号には現れることなく、ライト動作中またはリード
動作中にヘッドセレクタ信号に混入するノイズは全て無
効とすることが可能となる。
本実施例は、複数のリードライト用のヘッドを有する磁
気ディスク記憶装置におけるヘッド切り替え処理回路に
おいて、 図外の磁気ディスク制御装置から入力される一つのヘッ
ドセレクト信号S1の状態を入力されるクロック信号S2に
従って記録する一つの３段のシフトレジスタ１と、シフ
トレジスタ１の各段の状態を表す第一、第二および第三
シフトレジスタ出力信号S31、S32およびS33を入力し多
数決論理により状態を決定し多数決出力信号S4を出力す
る一つの多数決論理回路２と、前記磁気ディスク制御装
置から入力されるライトゲート信号S5がアクティブ時に
その直前の多数決出力信号S4の状態をラッチしヘッド選
択信号S6を出力する一つのラッチ回路３とを含んでい
る。
気ディスク記憶装置におけるヘッド切り替え処理回路に
おいて、 図外の磁気ディスク制御装置から入力される一つのヘッ
ドセレクト信号S1の状態を入力されるクロック信号S2に
従って記録する一つの３段のシフトレジスタ１と、シフ
トレジスタ１の各段の状態を表す第一、第二および第三
シフトレジスタ出力信号S31、S32およびS33を入力し多
数決論理により状態を決定し多数決出力信号S4を出力す
る一つの多数決論理回路２と、前記磁気ディスク制御装
置から入力されるライトゲート信号S5がアクティブ時に
その直前の多数決出力信号S4の状態をラッチしヘッド選
択信号S6を出力する一つのラッチ回路３とを含んでい
る。
なお、本実施例は、ヘッドセレクト信号S1が一つの場合
を示し、ヘッドセレクト信号S1が複数Ｎ個の場合には、
シフトレジスタ１、多数決論理回路２およびラッチ回路
３もそれぞれ複数Ｎ個となり、それぞれ第１図と同様に
接続される。
を示し、ヘッドセレクト信号S1が複数Ｎ個の場合には、
シフトレジスタ１、多数決論理回路２およびラッチ回路
３もそれぞれ複数Ｎ個となり、それぞれ第１図と同様に
接続される。
本発明の特徴は、第１図において、シフトレジスタ１、
多数決論理回路２およびラッチ回路３を設けたことにあ
る。
多数決論理回路２およびラッチ回路３を設けたことにあ
る。
次に、本実施例の動作を第２図に示すタイミング図を参
照して説明する。
照して説明する。
ヘッドセレクト信号S1は、シフトレジスタ１に入力され
クロック信号S2の立ち上がりエッジで、第一シフトレジ
スタ出力信号S31、第二シフトレジスタ出力信号S32およ
び第三シフトレジスタ出力信号S33に示すように順次取
り込まれる。多数決論理回路２は第一シフトレジスタ出
力信号S31と第二シフトレジスタ出力信号S32と第三シフ
トレジスタ出力信号S33とを入力し、論理的多数決を行
い多数決出力信号S4を出力する。
クロック信号S2の立ち上がりエッジで、第一シフトレジ
スタ出力信号S31、第二シフトレジスタ出力信号S32およ
び第三シフトレジスタ出力信号S33に示すように順次取
り込まれる。多数決論理回路２は第一シフトレジスタ出
力信号S31と第二シフトレジスタ出力信号S32と第三シフ
トレジスタ出力信号S33とを入力し、論理的多数決を行
い多数決出力信号S4を出力する。
第２図のヘッドセレクト信号S1のＡに示すノイズ混入に
対し、シフトレジスタ１の各段の出力である第一シフト
レジスタ出力信号S31と第二シフトレジスタ出力信号S32
と第三シフトレジスタ出力信号S33とは第２図に示す
Ｂ、Ｃ、Ｄと順次応答するが、それらの多数決出力信号
である多数決出力信号S4にその影響は発生しない。多数
決出力信号S4は、ラッチ回路３によりライトゲート信号
S5のアクティブ時にライトゲート信号S5のアクティブ転
移直前の状態でラッチされ、実際のリードライトヘッド
の選択信号であるヘッド選択信号S6としてラッチ回路３
により出力される。
対し、シフトレジスタ１の各段の出力である第一シフト
レジスタ出力信号S31と第二シフトレジスタ出力信号S32
と第三シフトレジスタ出力信号S33とは第２図に示す
Ｂ、Ｃ、Ｄと順次応答するが、それらの多数決出力信号
である多数決出力信号S4にその影響は発生しない。多数
決出力信号S4は、ラッチ回路３によりライトゲート信号
S5のアクティブ時にライトゲート信号S5のアクティブ転
移直前の状態でラッチされ、実際のリードライトヘッド
の選択信号であるヘッド選択信号S6としてラッチ回路３
により出力される。
本実施例は以上説明したように、ヘッドセレクト信号S1
に混入するノイズはクロック信号S2の周期にまたがらな
い限り無効とし、さらにライト動作中にヘッドセレクト
信号S1に混入するノイズは全て無効とすることが可能と
なる。
に混入するノイズはクロック信号S2の周期にまたがらな
い限り無効とし、さらにライト動作中にヘッドセレクト
信号S1に混入するノイズは全て無効とすることが可能と
なる。
なお、本実施例はライト動作の場合について説明した
が、リード動作の場合もライトゲート信号をリードゲー
ト信号と置き換えることにより同様に実施される。
が、リード動作の場合もライトゲート信号をリードゲー
ト信号と置き換えることにより同様に実施される。
また、本実施例においては、シフトレジスタ１を３段と
したけれども、これは装置の動作確度の要求に対応して
段数を３段よりも大とすることができる。
したけれども、これは装置の動作確度の要求に対応して
段数を３段よりも大とすることができる。
以上説明したように、本発明は、ヘッドセレクト信号を
３段以上のシフトレジスタにクロック信号により順次取
り込み、シフトレジスタの各段の出力状態を多数決論理
回路により論理的多数決を行い、多数決出力信号をラッ
チ回路によりライトゲート信号またはリードゲート信号
のアクティブ時に、ライトゲート信号のアクティブ転移
直前の状態でラッチし、ラッチ回路出力を実際のリード
ライトヘッドの選択信号とすることにより、ヘッドセレ
クタ信号に混入するノイズに対しクロック信号の周期に
またがらない限り無効とし、さらにライト動作中または
リード動作中にヘッドセレクト信号に混入するノイズは
全て無効とすることもできる効果がある。
３段以上のシフトレジスタにクロック信号により順次取
り込み、シフトレジスタの各段の出力状態を多数決論理
回路により論理的多数決を行い、多数決出力信号をラッ
チ回路によりライトゲート信号またはリードゲート信号
のアクティブ時に、ライトゲート信号のアクティブ転移
直前の状態でラッチし、ラッチ回路出力を実際のリード
ライトヘッドの選択信号とすることにより、ヘッドセレ
クタ信号に混入するノイズに対しクロック信号の周期に
またがらない限り無効とし、さらにライト動作中または
リード動作中にヘッドセレクト信号に混入するノイズは
全て無効とすることもできる効果がある。
第１図は本発明の一実施例の要部を示すブロック構成
図。 第２図はその動作を示すタイミング図。 １…シフトレジスタ、２…多数決論理回路、３…ラッチ
回路、S1…ヘッドセレクト信号、S2…クロック信号、S3
1…第一シフトレジスタ出力信号、S32…第二シフトレジ
スタ出力信号、S33…第三シフトレジスタ出力信号、S4
…多数決出力信号、S5…ライトゲート信号、S6…ヘッド
選択信号。
図。 第２図はその動作を示すタイミング図。 １…シフトレジスタ、２…多数決論理回路、３…ラッチ
回路、S1…ヘッドセレクト信号、S2…クロック信号、S3
1…第一シフトレジスタ出力信号、S32…第二シフトレジ
スタ出力信号、S33…第三シフトレジスタ出力信号、S4
…多数決出力信号、S5…ライトゲート信号、S6…ヘッド
選択信号。
Claims (1)
- 【請求項１】複数のリードライトヘッドを有する磁気デ
ィスク記憶装置におけるヘッド切り替え処理回路におい
て、 入力される少なくとも一つのヘッドセレクト信号の状態
を入力されるクロック信号に従って記録する少なくとも
一つの３段以上のシフトレジスタ（１）と、 前記シフトレジスタの各段の状態を入力し多数決論理に
より状態を決定し多数決出力信号を出力する少なくとも
一つの多数決論理回路（２）と、 入力されるライトゲート信号またはリードゲート信号が
アクティブ時にその直前の前記多数決出力信号の状態を
ラッチしヘッド選択信号を出力する少なくとも一つのラ
ッチ回路（３）と を含むことを特徴とするヘッド切り替え処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16440888A JPH0738242B2 (ja) | 1988-06-30 | 1988-06-30 | ヘッド切り替え処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16440888A JPH0738242B2 (ja) | 1988-06-30 | 1988-06-30 | ヘッド切り替え処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0214409A JPH0214409A (ja) | 1990-01-18 |
| JPH0738242B2 true JPH0738242B2 (ja) | 1995-04-26 |
Family
ID=15792572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16440888A Expired - Lifetime JPH0738242B2 (ja) | 1988-06-30 | 1988-06-30 | ヘッド切り替え処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738242B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0593224A (ja) * | 1991-09-30 | 1993-04-16 | Nissan Motor Co Ltd | 歯車の製造方法 |
-
1988
- 1988-06-30 JP JP16440888A patent/JPH0738242B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0214409A (ja) | 1990-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2554914B2 (ja) | プログラマブル集積回路デバイス | |
| US6066961A (en) | Individually accessible macrocell | |
| US4680738A (en) | Memory with sequential mode | |
| EP0135886A1 (en) | Magnetic recording apparatus | |
| JPH0738242B2 (ja) | ヘッド切り替え処理回路 | |
| JPH0334617A (ja) | フリップフロップ回路 | |
| JP3221003B2 (ja) | 入出力ポート | |
| JP2969821B2 (ja) | データ出力回路 | |
| KR19990050198A (ko) | 조그셔틀 장치의 조그동작 제어방법 | |
| JPH03212894A (ja) | 集積回路装置 | |
| JP2558649B2 (ja) | 磁気テ−プの記録速度判別装置 | |
| JP4122071B2 (ja) | データの分割及び縮小が実行可能なビデオ制御回路 | |
| JP2806645B2 (ja) | スキャンパスエラー検出回路 | |
| JPS5851353A (ja) | プログラム制御回路 | |
| JPH01202021A (ja) | 書き込みタイミング信号発生回路 | |
| US7266581B2 (en) | Arithmetic circuit | |
| JPH04326134A (ja) | トレース装置 | |
| JPH0775319B2 (ja) | 多数決判定機能を有する同期検出回路 | |
| JPS5827535B2 (ja) | デバグ処理方式 | |
| JP2669208B2 (ja) | データ選択回路 | |
| SU1510013A1 (ru) | Запоминающее устройство с автономным контролем | |
| JP2911002B2 (ja) | メモリアクセス回路 | |
| JPH1049512A (ja) | マイクロコンピュータ | |
| JP3157662B2 (ja) | Ｌｓｉ診断制御回路 | |
| JPH06342043A (ja) | 半導体集積回路装置及びそのテスト方法 |