JPH0737909A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0737909A JPH0737909A JP19766793A JP19766793A JPH0737909A JP H0737909 A JPH0737909 A JP H0737909A JP 19766793 A JP19766793 A JP 19766793A JP 19766793 A JP19766793 A JP 19766793A JP H0737909 A JPH0737909 A JP H0737909A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wafer
- layer
- thickness
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 シリコンウェーハ表面のソルダの溶融回数を
少なくすると共に、プレソレダ層の厚みを均一にするこ
とができる半導体装置の製造方法を提供すること。 【構成】 溶射技術を利用してシリコンウェーハ７の両
主面にソルダ層１４を形成するようにする。これにより
メッキ表面への食い付きが確実になると共に、該ソルダ
層１４の溶融回数が減少するため、メッキ食われが少な
くなる。また、溶射量の制御が比較的正確に行なうこと
ができるので、プレソルダ層の厚みが均一となり、電気
的特性、品質の向上を図り得る。
少なくすると共に、プレソレダ層の厚みを均一にするこ
とができる半導体装置の製造方法を提供すること。 【構成】 溶射技術を利用してシリコンウェーハ７の両
主面にソルダ層１４を形成するようにする。これにより
メッキ表面への食い付きが確実になると共に、該ソルダ
層１４の溶融回数が減少するため、メッキ食われが少な
くなる。また、溶射量の制御が比較的正確に行なうこと
ができるので、プレソルダ層の厚みが均一となり、電気
的特性、品質の向上を図り得る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の両主面に
溶射技術を利用してソルダ層を形成する半導体装置の製
造方法に関するものである。
溶射技術を利用してソルダ層を形成する半導体装置の製
造方法に関するものである。
【０００２】
【従来の技術】アキシャルリード型半導体装置の概略構
造を図３に示す。図３において、１はアキシャルリード
型半導体装置の全体を示し、この半導体装置１は、半導
体チップ２の両主面にヘッダ部３を有するリード線４が
ソルダ５によって取り付けられている。そして、半導体
チップ２の全体とリード線４の一部を樹脂封止してモー
ルド部６が形成される。上記の半導体チップ２とリード
線４とをソルダ付け（リード付け）する際のソルダ５
は、通常、該半導体チップ２側に予め付着（プレソレ
ダ）させておく。このプレソルダ層を形成する工程を含
めてリード付けまでの工程を図６に示す。
造を図３に示す。図３において、１はアキシャルリード
型半導体装置の全体を示し、この半導体装置１は、半導
体チップ２の両主面にヘッダ部３を有するリード線４が
ソルダ５によって取り付けられている。そして、半導体
チップ２の全体とリード線４の一部を樹脂封止してモー
ルド部６が形成される。上記の半導体チップ２とリード
線４とをソルダ付け（リード付け）する際のソルダ５
は、通常、該半導体チップ２側に予め付着（プレソレ
ダ）させておく。このプレソルダ層を形成する工程を含
めてリード付けまでの工程を図６に示す。
【０００３】図６において、予めＰＮ接合が内部に形成
されたメッキ済みのシリコンウェーハを用意する（６−
１）。次に、上記のシリコンウェーハをソルダバスに浸
漬する（６−２）。この場合に、シリコンウェーハ表面
に付着するソルダの厚みを約数十μｍとする。次に、シ
ックニング工程を実施するために、図４に示すようにプ
レソルダ済みのシリコンウェーハ７の両主面にソルダ円
板８を添えてカーボン治具９内に収め、それを加熱して
該ウェーハ７の両面にリード付けに十分なソルダ層を形
成する（６−３）。次に、ダイシング工程として、上記
のシリコンウェーハ７を個々の骰子状の半導体チップに
加工する（６−４）。次いで、図５に示すように、個々
の骰子状の半導体チップ２を加熱し、その両主面に付着
させたソルダ５ａを太鼓状のソルダ５ｂとするいわゆる
ヒュージング工程を実施する（６−５）。最後に、上記
の工程を経てプレソルダされた半導体チップ２の両主面
にリード線４をリード付けする（６−６）。
されたメッキ済みのシリコンウェーハを用意する（６−
１）。次に、上記のシリコンウェーハをソルダバスに浸
漬する（６−２）。この場合に、シリコンウェーハ表面
に付着するソルダの厚みを約数十μｍとする。次に、シ
ックニング工程を実施するために、図４に示すようにプ
レソルダ済みのシリコンウェーハ７の両主面にソルダ円
板８を添えてカーボン治具９内に収め、それを加熱して
該ウェーハ７の両面にリード付けに十分なソルダ層を形
成する（６−３）。次に、ダイシング工程として、上記
のシリコンウェーハ７を個々の骰子状の半導体チップに
加工する（６−４）。次いで、図５に示すように、個々
の骰子状の半導体チップ２を加熱し、その両主面に付着
させたソルダ５ａを太鼓状のソルダ５ｂとするいわゆる
ヒュージング工程を実施する（６−５）。最後に、上記
の工程を経てプレソルダされた半導体チップ２の両主面
にリード線４をリード付けする（６−６）。
【０００４】
【発明が解決しようとする課題】従来の半導体装置の製
造方法では、ソルダバスへの浸漬工程（６−２）、シッ
クニング工程（６−３）、ヒュージング工程（６−５）
及びリード付け工程（６−６）と４回にも亘りソルダが
溶融される状態が生じる。このため、シリコンウェーハ
表面に施されたメッキの食われによるソルダ内に溶け出
す量が多くなり（メッキ食われ）、電気的特性及び品質
に影響を与える場合がある。また、シックニング工程で
ソルダ円板８をシリコンウェーハ７に付着させる場合
に、該ウェーハ７の反りがかなりあるために、プレソル
ダ層の厚みの制御を十分に行なうことができないなどの
解決すべき課題があった。
造方法では、ソルダバスへの浸漬工程（６−２）、シッ
クニング工程（６−３）、ヒュージング工程（６−５）
及びリード付け工程（６−６）と４回にも亘りソルダが
溶融される状態が生じる。このため、シリコンウェーハ
表面に施されたメッキの食われによるソルダ内に溶け出
す量が多くなり（メッキ食われ）、電気的特性及び品質
に影響を与える場合がある。また、シックニング工程で
ソルダ円板８をシリコンウェーハ７に付着させる場合
に、該ウェーハ７の反りがかなりあるために、プレソル
ダ層の厚みの制御を十分に行なうことができないなどの
解決すべき課題があった。
【０００５】
【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、電気的特性の向上を図ると共
に、プレソルダ層の厚みを均一にすることができる半導
体装置の製造方法を提供することを目的とするものであ
る。
ためになされたもので、電気的特性の向上を図ると共
に、プレソルダ層の厚みを均一にすることができる半導
体装置の製造方法を提供することを目的とするものであ
る。
【０００６】
【問題点を解決するための手段】本発明の半導体装置の
製造方法は、半導体基板の両面にソルダ層を形成した
後、該半導体基板を分割して個々の半導体チップとし、
該半導体チップの両主面にリード線をソルダ付する半導
体装置の製造方法において、前記半導体基板の両主面に
導電部材を溶射してソルダ層とし、次いで、該半導体基
板を分割して個々の半導体チップとする工程を含むこと
を特徴とするものである。
製造方法は、半導体基板の両面にソルダ層を形成した
後、該半導体基板を分割して個々の半導体チップとし、
該半導体チップの両主面にリード線をソルダ付する半導
体装置の製造方法において、前記半導体基板の両主面に
導電部材を溶射してソルダ層とし、次いで、該半導体基
板を分割して個々の半導体チップとする工程を含むこと
を特徴とするものである。
【０００７】
【作用】本発明の半導体装置の製造方法においては、溶
射技術を利用して半導体基板の両主面にソルダ層を形成
するようにしたので、メッキ表面への食い付きが確実と
なると共に、該ソルダ層の溶融回数が減少する。また、
溶射量の制御が比較的正確に行なうことができるので、
プレソルダ層の厚みが均一となり、電気的特性、品質の
向上を図り得る。
射技術を利用して半導体基板の両主面にソルダ層を形成
するようにしたので、メッキ表面への食い付きが確実と
なると共に、該ソルダ層の溶融回数が減少する。また、
溶射量の制御が比較的正確に行なうことができるので、
プレソルダ層の厚みが均一となり、電気的特性、品質の
向上を図り得る。
【０００８】
【実施例】以下に、本発明の一実施例を図１及び図２を
参照して説明する。まず、本発明で利用する溶射技術
（Ｔｈｅｒｍａｌ Ｓｐｒａｙｉｎｇ）とは、粉末、
線、棒状の固体（溶射材料）に何等かの方法で熱を与え
て溶融し、液体微粒子（数μｍ〜百十μｍ）として素材
表面に高速度（数十ｍ〜数百ｍ／秒）で衝突させ、扁平
微粒子の積層により表面に被膜を形成させ、材料表面の
改質を行なう技術をいう。本発明では、上記の溶射技術
を利用してシリコンウェーハの両主面にソルダを溶射す
る。すなわち、図１に示すように、まず、予め内部にＰ
Ｎ接合を形成したメッキ済みのシリコンウェーハを用意
する（１ー１）。
参照して説明する。まず、本発明で利用する溶射技術
（Ｔｈｅｒｍａｌ Ｓｐｒａｙｉｎｇ）とは、粉末、
線、棒状の固体（溶射材料）に何等かの方法で熱を与え
て溶融し、液体微粒子（数μｍ〜百十μｍ）として素材
表面に高速度（数十ｍ〜数百ｍ／秒）で衝突させ、扁平
微粒子の積層により表面に被膜を形成させ、材料表面の
改質を行なう技術をいう。本発明では、上記の溶射技術
を利用してシリコンウェーハの両主面にソルダを溶射す
る。すなわち、図１に示すように、まず、予め内部にＰ
Ｎ接合を形成したメッキ済みのシリコンウェーハを用意
する（１ー１）。
【０００９】図２において、１０は加熱容器であり、こ
の加熱容器１０内に溶融ソルダ１１が満たされている。
なお、加熱容器１０の発熱体は図示を省略してある。ま
た、加熱容器１０の下方には気体導入口１２から加熱気
体を導入し、溶融ソルダ１１を微粒子状にして噴射する
ノズル１３を備えている。加熱気体としては窒素ガス、
アルゴンガス等の不活性ガスが適している。次に、上記
ノズル１３の下方には、図示を省略した移送手段の台上
にメッキ済みのシリコンウェーハ７が移送されてくる。
その後、ノズル１３の先端部から溶融したソルダ微粒子
をシリコンウェーハ７上に溶射する（１ー２）。このよ
うして、該シリコンウェーハ７の一方の主面上にソルダ
層１４を形成した後、次のステージでシリコンウェーハ
７が反転され、他方の主面にも上記と同様にソルダが溶
射され、ソルダ層１４が形成される。ソルダ層１４の厚
みは、シリコンウェーハ７の移送速度によって種々の厚
みに制御される。上記のようにして両主面にソルダ層１
４が形成されたシリコンウェーハ７は、アニール工程に
移される。
の加熱容器１０内に溶融ソルダ１１が満たされている。
なお、加熱容器１０の発熱体は図示を省略してある。ま
た、加熱容器１０の下方には気体導入口１２から加熱気
体を導入し、溶融ソルダ１１を微粒子状にして噴射する
ノズル１３を備えている。加熱気体としては窒素ガス、
アルゴンガス等の不活性ガスが適している。次に、上記
ノズル１３の下方には、図示を省略した移送手段の台上
にメッキ済みのシリコンウェーハ７が移送されてくる。
その後、ノズル１３の先端部から溶融したソルダ微粒子
をシリコンウェーハ７上に溶射する（１ー２）。このよ
うして、該シリコンウェーハ７の一方の主面上にソルダ
層１４を形成した後、次のステージでシリコンウェーハ
７が反転され、他方の主面にも上記と同様にソルダが溶
射され、ソルダ層１４が形成される。ソルダ層１４の厚
みは、シリコンウェーハ７の移送速度によって種々の厚
みに制御される。上記のようにして両主面にソルダ層１
４が形成されたシリコンウェーハ７は、アニール工程に
移される。
【００１０】次に、従来と同様にダイシング工程（１−
３）に移され、シリコンウェーハ７は、個々の半導体チ
ップ２に加工される。その後、多量処理を可能にするた
めに、ダイシング後の骰子状の半導体チップ２を加熱し
て太鼓状とするヒュージング工程（１−４）が実施され
る。最後に、上記の工程を経て両主面にソルダ層１４が
形成された半導体チップ２に対してリード線を取り付け
るリード付け工程（１−５）が実施される。以上の本発
明の製造方法の特徴を要約すれば、次のようになる。 （本発明の特徴） 溶射技術の利用によりそのままの状態でソルダがシリ
コンウェーハ７のメッキ表面に食い付いている。 ソルダの溶射量によりソルダ層１４の厚みを比較的容
易に制御することができる。 シリコンウェーハ７の反りと無関係にソルダ層１４の
厚みを均一にすることができる。 プレソルダ工程及びシックニング工程の２つの工程を
兼用できるため、工程数が減少する。また、ソルダ溶融
回数も減少する。 制御対象の把握が容易となるので、全工程の自動化が
可能となる。
３）に移され、シリコンウェーハ７は、個々の半導体チ
ップ２に加工される。その後、多量処理を可能にするた
めに、ダイシング後の骰子状の半導体チップ２を加熱し
て太鼓状とするヒュージング工程（１−４）が実施され
る。最後に、上記の工程を経て両主面にソルダ層１４が
形成された半導体チップ２に対してリード線を取り付け
るリード付け工程（１−５）が実施される。以上の本発
明の製造方法の特徴を要約すれば、次のようになる。 （本発明の特徴） 溶射技術の利用によりそのままの状態でソルダがシリ
コンウェーハ７のメッキ表面に食い付いている。 ソルダの溶射量によりソルダ層１４の厚みを比較的容
易に制御することができる。 シリコンウェーハ７の反りと無関係にソルダ層１４の
厚みを均一にすることができる。 プレソルダ工程及びシックニング工程の２つの工程を
兼用できるため、工程数が減少する。また、ソルダ溶融
回数も減少する。 制御対象の把握が容易となるので、全工程の自動化が
可能となる。
【００１１】
【発明の効果】本発明は、以上のように溶射技術を利用
してシリコンウェーハの両主面にソルダ層を形成するよ
うにしたので、従来技術に比較してソルダの溶融回数が
減少し、品質が向上する。また、組立工数の減少と自動
化により大幅なコストダウンが可能となる。さらに、ソ
ルダ層の厚みの均一化により電気的特性の向上に寄与す
ることができるなどの優れた効果がある。
してシリコンウェーハの両主面にソルダ層を形成するよ
うにしたので、従来技術に比較してソルダの溶融回数が
減少し、品質が向上する。また、組立工数の減少と自動
化により大幅なコストダウンが可能となる。さらに、ソ
ルダ層の厚みの均一化により電気的特性の向上に寄与す
ることができるなどの優れた効果がある。
【図１】本発明の半導体装置の製造方法を示す工程図で
ある。
ある。
【図２】上記の製造方法におけるソルダ溶射工程の説明
図である。
図である。
【図３】従来法及び本発明方法により製造されるアキシ
ャルリード型半導体装置の概略構成図である。
ャルリード型半導体装置の概略構成図である。
【図４】シリコンウェーハへの従来のプレソルダ工程を
説明するための断面図である。
説明するための断面図である。
【図５】半導体チップのヒュージング工程の説明図であ
る。
る。
【図６】従来の半導体装置の製造方法を示す工程図であ
る。
る。
１ アキシャルリード型半導体装置 ２ 半導体チップ ３ ヘッダ部 ４ リード線 ５ ソルダ ６ モールド部 ７ シリコンウェーハ ８ ソルダ円板 ９ カーボン治具 １０ 加熱容器 １１ 溶融ソルダ １２ 気体導入口 １３ ノズル １４ ソルダ層
Claims (1)
- 【請求項１】 半導体基板の両面にソルダ層を形成した
後、該半導体基板を分割して個々の半導体チップとし、
該半導体チップの両主面にリード線をソルダ付する半導
体装置の製造方法において、 前記半導体基板の両主面に導電部材を溶射してソルダ層
とし、次いで、該半導体基板を分割して個々の半導体チ
ップとする工程を含むことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19766793A JPH0737909A (ja) | 1993-07-16 | 1993-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19766793A JPH0737909A (ja) | 1993-07-16 | 1993-07-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737909A true JPH0737909A (ja) | 1995-02-07 |
Family
ID=16378332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19766793A Pending JPH0737909A (ja) | 1993-07-16 | 1993-07-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737909A (ja) |
-
1993
- 1993-07-16 JP JP19766793A patent/JPH0737909A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4097266A (en) | Microsphere of solder having a metallic core and production thereof | |
| US4530152A (en) | Method for encapsulating semiconductor components using temporary substrates | |
| US8853002B2 (en) | Methods for metal bump die assembly | |
| WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
| WO1995024113A1 (fr) | Boule en cuivre et procede de production de cette derniere | |
| US3680198A (en) | Assembly method for attaching semiconductor devices | |
| JPS63166774A (ja) | 銅板とアルミナ基板との接合体の製造方法 | |
| WO2022127748A1 (zh) | 一种超薄焊接垫片及制备方法、焊接方法与半导体器件 | |
| US4047286A (en) | Process for the production of semiconductor elements | |
| JPH11297735A (ja) | バンプの製造方法及び半導体装置 | |
| JPH0831848A (ja) | 半導体装置の製造方法 | |
| JPH0737909A (ja) | 半導体装置の製造方法 | |
| JP2004119606A (ja) | 半導体基板の貫通孔埋め込み方法および半導体基板 | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| US6375060B1 (en) | Fluxless solder attachment of a microelectronic chip to a substrate | |
| JP3124224B2 (ja) | はんだバンプ形成方法 | |
| JPH06333930A (ja) | Ｉｃウエハのハンダバンプ形成方法 | |
| JPH08288630A (ja) | バンプの形成方法およびバンプ付きチップの実装方法 | |
| TWI842536B (zh) | 銅柱之巨量轉移方法及裝置 | |
| JPH07307341A (ja) | バンプの形成方法 | |
| JPS63221634A (ja) | 半導体ペレツトの固定方法 | |
| WO2003007338A2 (en) | Method for attaching an electronic component to a substrate | |
| JPS63119242A (ja) | 基板 | |
| JP2737341B2 (ja) | 迎えはんだ付け方法 | |
| JPH08274455A (ja) | ソルダーバンプの形成方法 |