JPH0736443A - ディスプレイ装置及びフレームバッファ制御方法 - Google Patents
ディスプレイ装置及びフレームバッファ制御方法Info
- Publication number
- JPH0736443A JPH0736443A JP5157397A JP15739793A JPH0736443A JP H0736443 A JPH0736443 A JP H0736443A JP 5157397 A JP5157397 A JP 5157397A JP 15739793 A JP15739793 A JP 15739793A JP H0736443 A JPH0736443 A JP H0736443A
- Authority
- JP
- Japan
- Prior art keywords
- frame buffer
- frame
- register
- stored
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】
【目的】本発明はダブルバッファを有したディスプレイ
装置及びフレームバッファ制御方法に関し、マルチウイ
ンドウ処理の高速化を目的とする。 【構成】複数のフレームバッファ２２，２３を備え、フ
レームバッファ制御手段２５の制御動作により複数のフ
レームバッファ２２，２３に書き込まれた画像情報に基
づき画像の描画を行うディスプレイ装置において、上記
フレームバッファ制御手段２５のアドレス幅を上記複数
のフレームバッファ２２，２３を同時にアクセスし得る
アドレス幅とした。
装置及びフレームバッファ制御方法に関し、マルチウイ
ンドウ処理の高速化を目的とする。 【構成】複数のフレームバッファ２２，２３を備え、フ
レームバッファ制御手段２５の制御動作により複数のフ
レームバッファ２２，２３に書き込まれた画像情報に基
づき画像の描画を行うディスプレイ装置において、上記
フレームバッファ制御手段２５のアドレス幅を上記複数
のフレームバッファ２２，２３を同時にアクセスし得る
アドレス幅とした。
Description
【０００１】
【産業上の利用分野】本発明はディスプレイ装置及びフ
レームバッファ制御方法に係り、特にダブルバッファを
有したディスプレイ装置及びフレームバッファ制御方法
に関する。
レームバッファ制御方法に係り、特にダブルバッファを
有したディスプレイ装置及びフレームバッファ制御方法
に関する。
【０００２】近年、例えばコンピュータグラフィク分野
においては処理の高速化及び容易化が求められており、
これに対応すべくディスプレイ装置の画面上に複数のウ
インドウを開き、それそれのウインドウに文章，表，図
形を表示させるマルチウインドウ機能を有したディスプ
レイ装置が提供されている。
においては処理の高速化及び容易化が求められており、
これに対応すべくディスプレイ装置の画面上に複数のウ
インドウを開き、それそれのウインドウに文章，表，図
形を表示させるマルチウインドウ機能を有したディスプ
レイ装置が提供されている。
【０００３】このマルチウインドウ機能を有したディス
プレイ装置は、描画されている画面内の一部を移動させ
る処理を行うことが多く、このような移動処理を行う際
にも高速処理を行うことが望まれている。
プレイ装置は、描画されている画面内の一部を移動させ
る処理を行うことが多く、このような移動処理を行う際
にも高速処理を行うことが望まれている。
【０００４】
【従来の技術】従来、ダブルバッファリングを行ってい
る表示装置において実現されているウインドウシステム
では、ウインドウ単位にダブルバッファのどちらのフレ
ームバッファ（以後、一方のフレームバッファをＡ面，
もう一方のフレームバッファをＢ面と記す）にウインド
ウを描写しているかを管理している。
る表示装置において実現されているウインドウシステム
では、ウインドウ単位にダブルバッファのどちらのフレ
ームバッファ（以後、一方のフレームバッファをＡ面，
もう一方のフレームバッファをＢ面と記す）にウインド
ウを描写しているかを管理している。
【０００５】このようなウインドウシステムにおいて、
ウインドウを移動する場合、現在ウインドウがダブルバ
ッファのＡ面，Ｂ面の何方に描画されているのかに従っ
て、Ａ面に記録されているのであればＡ面のウインドウ
を移動位置にコピーし、Ｂ面に描画されているのであれ
ばＢ面に対してコピーを行っていた。
ウインドウを移動する場合、現在ウインドウがダブルバ
ッファのＡ面，Ｂ面の何方に描画されているのかに従っ
て、Ａ面に記録されているのであればＡ面のウインドウ
を移動位置にコピーし、Ｂ面に描画されているのであれ
ばＢ面に対してコピーを行っていた。
【０００６】これは、フレームバッファを制御する回路
が、ダブルバッファを構成するフレームバッファを異な
るアドレス空間に配置しているために、それぞれ単独で
のアクセスしかできないためである。
が、ダブルバッファを構成するフレームバッファを異な
るアドレス空間に配置しているために、それぞれ単独で
のアクセスしかできないためである。
【０００７】図１０はこの理由を説明するための図であ
る。同図（Ａ）は従来のディスプレイ装置のブロック構
成図である。同図において、１は画像を表示するための
各種データ処理及び制御動作を行うＣＰＵ（中央制御回
路）、２は表示装置４（例えばＣＲＴ）に表示する情報
を蓄積する第１のフレームバッファ（Ａ面）、３は第２
のフレームバッファ（Ｂ面）、５は各フレームバッファ
２，３の制御を行うフレームバッファ制御回路、１４は
ＣＰＵ１とフレームバッファ制御回路５等の間でデータ
の送信を行うバス、１５は各フレームバッファ２，３と
フレームバッファ制御回路５との間でデータの送信を行
うバスである。
る。同図（Ａ）は従来のディスプレイ装置のブロック構
成図である。同図において、１は画像を表示するための
各種データ処理及び制御動作を行うＣＰＵ（中央制御回
路）、２は表示装置４（例えばＣＲＴ）に表示する情報
を蓄積する第１のフレームバッファ（Ａ面）、３は第２
のフレームバッファ（Ｂ面）、５は各フレームバッファ
２，３の制御を行うフレームバッファ制御回路、１４は
ＣＰＵ１とフレームバッファ制御回路５等の間でデータ
の送信を行うバス、１５は各フレームバッファ２，３と
フレームバッファ制御回路５との間でデータの送信を行
うバスである。
【０００８】また、フレームバッファ制御回路５は、各
フレームバッファ２，３からの画像データの書き込み処
理を制御する制御レジスタ６、フレームバッファ２，３
の所定領域を他の位置に移動させる（この処理を以下コ
ピーという）際に当該領域の移動前及び移動後の基準座
標を格納する各種レジスタ７〜１２、各フレームバッフ
ァ２，３からバス１４を介して供給される画像データを
一時的に格納するデータレジスタ１３を内設している。
また、フレームバッファ制御回路５は各フレームバッフ
ァ２，３から供給された画像データに基づき映像信号
（ビデオ信号）を生成し、表示装置４はこの映像信号に
基づいた描画処理を行う。尚、各バス１４，１５及びデ
ータレジスタ１３のアドレス幅は２４ｂｉｔとされてい
る。
フレームバッファ２，３からの画像データの書き込み処
理を制御する制御レジスタ６、フレームバッファ２，３
の所定領域を他の位置に移動させる（この処理を以下コ
ピーという）際に当該領域の移動前及び移動後の基準座
標を格納する各種レジスタ７〜１２、各フレームバッフ
ァ２，３からバス１４を介して供給される画像データを
一時的に格納するデータレジスタ１３を内設している。
また、フレームバッファ制御回路５は各フレームバッフ
ァ２，３から供給された画像データに基づき映像信号
（ビデオ信号）を生成し、表示装置４はこの映像信号に
基づいた描画処理を行う。尚、各バス１４，１５及びデ
ータレジスタ１３のアドレス幅は２４ｂｉｔとされてい
る。
【０００９】上記構成とされたディスプレイ装置におい
て、ウインドウ表示された一部の領域をコピーする処理
を行う場合、各フレームバッファ２，３が異なるアドレ
ス空間に配置されており、かつバス１５及びデータレジ
スタ１３のアドレス幅が小さいため（本例の場合は２４
ｂｉｔ）、フレームバッファ制御回路５は各フレームバ
ッファ２，３のうち何方か一方のフレームバッファとし
かアクセスすることができなかった。
て、ウインドウ表示された一部の領域をコピーする処理
を行う場合、各フレームバッファ２，３が異なるアドレ
ス空間に配置されており、かつバス１５及びデータレジ
スタ１３のアドレス幅が小さいため（本例の場合は２４
ｂｉｔ）、フレームバッファ制御回路５は各フレームバ
ッファ２，３のうち何方か一方のフレームバッファとし
かアクセスすることができなかった。
【００１０】このため、各フレームバッファ２，３から
供給され制御レジスタ６に格納される書き込み信号の選
択ビット（例えば同図（Ｂ）に示されるように、０：Ａ
面，１：Ｂ面と設定されている）に基づき、各フレーム
バッファ２，３のいずれか一方とのみアクセスし、これ
を繰り返し実行することによりコピー処理を行ってい
た。
供給され制御レジスタ６に格納される書き込み信号の選
択ビット（例えば同図（Ｂ）に示されるように、０：Ａ
面，１：Ｂ面と設定されている）に基づき、各フレーム
バッファ２，３のいずれか一方とのみアクセスし、これ
を繰り返し実行することによりコピー処理を行ってい
た。
【００１１】
【発明が解決しようとする課題】しるかに、ウインドウ
の構造が１階層で単純である場合は、上記のような方法
で十分であったが、ウインドウを階層的に作成できるマ
ルチウインドウシステムの場合は、以下のような複雑な
処理を行う必要がある。
の構造が１階層で単純である場合は、上記のような方法
で十分であったが、ウインドウを階層的に作成できるマ
ルチウインドウシステムの場合は、以下のような複雑な
処理を行う必要がある。
【００１２】いま、仮に表示装置４に図２に示される表
示が行われており、この表示された内容（ウインドウ）
を同図に破線で示される位置まで移動する（コピーす
る）場合の処理を例に挙げて説明する。
示が行われており、この表示された内容（ウインドウ）
を同図に破線で示される位置まで移動する（コピーす
る）場合の処理を例に挙げて説明する。
【００１３】同図に示すように、コピーの対象となった
ウィンドウｗ１が、その中に複数の子ウインドウｗ２〜
ｗ４を含んでいて、かつ、その中の幾つかのウインドウ
がダブルバッファリングの対象であるとする（このよう
なウインドウを子ウインドウに対して親ウインドウとい
う）。
ウィンドウｗ１が、その中に複数の子ウインドウｗ２〜
ｗ４を含んでいて、かつ、その中の幾つかのウインドウ
がダブルバッファリングの対象であるとする（このよう
なウインドウを子ウインドウに対して親ウインドウとい
う）。
【００１４】この親ウインドウｗ１をそれが含む子ウイ
ンドウｗ２〜ｗ４ごと一括的にコピーするには、指定さ
れた親ウインドウｗ１に含まれる子ウインドウｗ２〜ｗ
４が第１のフレームバッファ２（Ａ面）に描画されてい
るのか、或いは第２のフレームバッファ３（Ｂ面）に描
画されているのかはまちまちであり、指定された親ウイ
ンドウｗ１がＡ，Ｂ面の何方に描画されているかを判断
するだけではコピーを行うことができない。
ンドウｗ２〜ｗ４ごと一括的にコピーするには、指定さ
れた親ウインドウｗ１に含まれる子ウインドウｗ２〜ｗ
４が第１のフレームバッファ２（Ａ面）に描画されてい
るのか、或いは第２のフレームバッファ３（Ｂ面）に描
画されているのかはまちまちであり、指定された親ウイ
ンドウｗ１がＡ，Ｂ面の何方に描画されているかを判断
するだけではコピーを行うことができない。
【００１５】よって、このようなマルチウインドウ画面
をコピーするには、図１１（Ｂ）に示されるように、コ
ピーする領域を各ウインドウ単位の複数の矩形部Ｒ１〜
Ｒ１３に分割し、図１１（Ａ）〜図１２Ｃ（Ｇ）に示す
ように各矩形部Ｒ１〜Ｒ１３を順次移動させることが行
われていた。この際、フレームバッファ制御回路５は制
御レジスタ６に格納されているデータに基づき（図１０
（Ｂ）参照）、各矩形部Ｒ１〜Ｒ１３が当該矩形部がＡ
面に描画されているのか或いはＢ面に描画されているの
かを各矩形部Ｒ１〜Ｒ１３ごとに判断し、この判断結果
に基づき第１のフレームバッファ２或いは第２のフレー
ムバッファ３から当該矩形部の画像データを読み込んで
移動位置に描画することが行われていた。
をコピーするには、図１１（Ｂ）に示されるように、コ
ピーする領域を各ウインドウ単位の複数の矩形部Ｒ１〜
Ｒ１３に分割し、図１１（Ａ）〜図１２Ｃ（Ｇ）に示す
ように各矩形部Ｒ１〜Ｒ１３を順次移動させることが行
われていた。この際、フレームバッファ制御回路５は制
御レジスタ６に格納されているデータに基づき（図１０
（Ｂ）参照）、各矩形部Ｒ１〜Ｒ１３が当該矩形部がＡ
面に描画されているのか或いはＢ面に描画されているの
かを各矩形部Ｒ１〜Ｒ１３ごとに判断し、この判断結果
に基づき第１のフレームバッファ２或いは第２のフレー
ムバッファ３から当該矩形部の画像データを読み込んで
移動位置に描画することが行われていた。
【００１６】しかるに、上記の方法では各矩形部Ｒ１〜
Ｒ１３ごとに当該矩形部がＡ面に描画されているのか或
いはＢ面に描画されているのかを判断する必要があり、
ウインドウの移動処理（コピー処理）に多大な時間を要
し、マルチウインドウ処理の高速化が阻害されるという
問題点があった。
Ｒ１３ごとに当該矩形部がＡ面に描画されているのか或
いはＢ面に描画されているのかを判断する必要があり、
ウインドウの移動処理（コピー処理）に多大な時間を要
し、マルチウインドウ処理の高速化が阻害されるという
問題点があった。
【００１７】本発明は上記の点に鑑みてなされたもので
あり、マルチウインドウ処理の高速化を実現できるディ
スプレイ装置及びフレームバッファ制御方法を提供する
ことを目的とする。
あり、マルチウインドウ処理の高速化を実現できるディ
スプレイ装置及びフレームバッファ制御方法を提供する
ことを目的とする。
【００１８】
【課題を解決するための手段】本発明では、上記の問題
点を解決するために下記のような手段を講じたことを特
徴とするものである。
点を解決するために下記のような手段を講じたことを特
徴とするものである。
【００１９】請求項１の発明では、複数のフレームバッ
ファを備え、フレームバッアァ制御手段の制御動作によ
り複数のフレームバッファに書き込まれた画像情報に基
づき画像の描画を行うディスプレイ装置において、上記
フレームバッアァ制御手段のアドレス幅を上記複数のフ
レームバッファと同時にアクセスし得るアドレス幅とし
たことを特徴とするものである。
ファを備え、フレームバッアァ制御手段の制御動作によ
り複数のフレームバッファに書き込まれた画像情報に基
づき画像の描画を行うディスプレイ装置において、上記
フレームバッアァ制御手段のアドレス幅を上記複数のフ
レームバッファと同時にアクセスし得るアドレス幅とし
たことを特徴とするものである。
【００２０】また請求項２の発明では、上記フレームバ
ッファ制御手段に複数のフレームバッファから夫々独立
した書き込み信号が供給されるよう構成し、上記複数の
フレームバッファから同時に複数の書き込み信号が入力
された際、フレームバッファ制御手段はこの書き込み信
号を出力した各フレームバッファに同時にアクセスする
構成としたことを特徴とするものである。
ッファ制御手段に複数のフレームバッファから夫々独立
した書き込み信号が供給されるよう構成し、上記複数の
フレームバッファから同時に複数の書き込み信号が入力
された際、フレームバッファ制御手段はこの書き込み信
号を出力した各フレームバッファに同時にアクセスする
構成としたことを特徴とするものである。
【００２１】また請求項３の発明では、複数のフレーム
バッファの指定された領域をコピーするフレームバッフ
ァ制御方法において、上記複数のフレームバッファの上
記指定された領域を、順に夫々独立させてコピーするこ
とを特徴とするものである。
バッファの指定された領域をコピーするフレームバッフ
ァ制御方法において、上記複数のフレームバッファの上
記指定された領域を、順に夫々独立させてコピーするこ
とを特徴とするものである。
【００２２】
【作用】上記の手段は下記のように作用する。
【００２３】請求項１及び２の発明によれば、フレーム
バッファとアクセスするためのアドレス幅が大きくなる
ことにより、フレームバッアァ制御手段は複数のフレー
ムバッファと同時にアクセスすることが可能となる。よ
って、各フレームバッファに対して単独してデータの読
み書きすることが可能となるため、各フレームバッファ
に格納されている画像データを共に含む画像のコピーを
一括的に行うことが可能となり、コピー処理の高速化を
図ることができる。
バッファとアクセスするためのアドレス幅が大きくなる
ことにより、フレームバッアァ制御手段は複数のフレー
ムバッファと同時にアクセスすることが可能となる。よ
って、各フレームバッファに対して単独してデータの読
み書きすることが可能となるため、各フレームバッファ
に格納されている画像データを共に含む画像のコピーを
一括的に行うことが可能となり、コピー処理の高速化を
図ることができる。
【００２４】また、請求項３の発明によれば、複数のフ
レームバッファの指定された領域を順に夫々独立させて
コピーすることにより、当該領域が複数のフレームバッ
ファの内いずれかに属するものかを判定する必要はなく
なり、コピー処理の高速化を図ることができる。
レームバッファの指定された領域を順に夫々独立させて
コピーすることにより、当該領域が複数のフレームバッ
ファの内いずれかに属するものかを判定する必要はなく
なり、コピー処理の高速化を図ることができる。
【００２５】
【実施例】次に本発明の実施例について図面と共に説明
する。
する。
【００２６】図１は本発明の一実施例であるディスプレ
イ装置２０の構成図であり、このディスプレイ装置２０
はマルチウインドウ対応の装置である。同図において、
ＣＰＵ（中央制御回路）２１は画像を表示するための各
種データ処理及び制御動作を行うものである。また、本
実施例におけるディスプレイ装置２０は、ダブルバッフ
ァ方式を採用しており、第１のフレームバッファ（Ａ
面）２２及び第２のフレームバッファ（Ｂ面）２３を設
けている。この各フレームバッファ２３，２４は、表示
装置２４（例えばＣＲＴ）に表示する情報を蓄積するも
のである。
イ装置２０の構成図であり、このディスプレイ装置２０
はマルチウインドウ対応の装置である。同図において、
ＣＰＵ（中央制御回路）２１は画像を表示するための各
種データ処理及び制御動作を行うものである。また、本
実施例におけるディスプレイ装置２０は、ダブルバッフ
ァ方式を採用しており、第１のフレームバッファ（Ａ
面）２２及び第２のフレームバッファ（Ｂ面）２３を設
けている。この各フレームバッファ２３，２４は、表示
装置２４（例えばＣＲＴ）に表示する情報を蓄積するも
のである。
【００２７】フレームバッファ制御回路２５は、上記の
第１及び第２のフレームバッファ２２，２３を制御する
ものである。このフレームバッファ制御回路２５は、各
フレームバッファ２２，２３からの画像データの書き込
み処理を制御する制御レジスタ２６、フレームバッファ
２２，２３の所定領域を他の位置に移動させる（コピー
する）際に当該領域の移動前及び移動後の基準座標を格
納する各種レジスタ２７〜３２，３９，４０、後述する
ように各フレームバッファ２２，２３から供給される画
像データを一時的に格納するデータレジスタ３３を内設
している。また、フレームバッファ制御回路２５は各フ
レームバッファ２２，２３から供給された画像データに
基づき映像信号（ビデオ信号）を生成し、ＣＲＴ２４は
この映像信号に基づいた描画処理を行う構成とされてい
る。
第１及び第２のフレームバッファ２２，２３を制御する
ものである。このフレームバッファ制御回路２５は、各
フレームバッファ２２，２３からの画像データの書き込
み処理を制御する制御レジスタ２６、フレームバッファ
２２，２３の所定領域を他の位置に移動させる（コピー
する）際に当該領域の移動前及び移動後の基準座標を格
納する各種レジスタ２７〜３２，３９，４０、後述する
ように各フレームバッファ２２，２３から供給される画
像データを一時的に格納するデータレジスタ３３を内設
している。また、フレームバッファ制御回路２５は各フ
レームバッファ２２，２３から供給された画像データに
基づき映像信号（ビデオ信号）を生成し、ＣＲＴ２４は
この映像信号に基づいた描画処理を行う構成とされてい
る。
【００２８】また、３４はフレームバッファ制御回路２
５が第１のフレームバッファ２２を制御するための制御
バス、３５はフレームバッファ制御回路２５と第１のフ
レームバッファ２２との間で画像データの送受信を行う
データバス、３６はフレームバッファ制御回路２５が第
２のフレームバッファ２３を制御するための制御バス、
３７はフレームバッファ制御回路２５と第２のフレーム
バッファ２３との間で画像データの送受信を行うデータ
バス、また３８はＣＰＵ２１とフレームバッファ制御回
路２５等の間でデータの送信を行うデータバスである。
５が第１のフレームバッファ２２を制御するための制御
バス、３５はフレームバッファ制御回路２５と第１のフ
レームバッファ２２との間で画像データの送受信を行う
データバス、３６はフレームバッファ制御回路２５が第
２のフレームバッファ２３を制御するための制御バス、
３７はフレームバッファ制御回路２５と第２のフレーム
バッファ２３との間で画像データの送受信を行うデータ
バス、また３８はＣＰＵ２１とフレームバッファ制御回
路２５等の間でデータの送信を行うデータバスである。
【００２９】本実施例では、データバス３５，３７は共
にアドレス幅が２４ｂｉｔに設定されており、かつ制御
バス３４，３６を介してフレームバッファ制御回路２５
から夫々独立して送信される制御信号により、フレーム
バッファ制御回路２５と第１又は第２のフレームバッフ
ァ２２，２３は画像データの送受信を独立して行える構
成とされている。また、データレジスタ３３のアドレス
幅は４８ｂｉｔに設定されており、第１及び第２のフレ
ームバッファ２２，２３から送信されてくる画像データ
を同時に格納できる大きなアドレス幅とされている。
にアドレス幅が２４ｂｉｔに設定されており、かつ制御
バス３４，３６を介してフレームバッファ制御回路２５
から夫々独立して送信される制御信号により、フレーム
バッファ制御回路２５と第１又は第２のフレームバッフ
ァ２２，２３は画像データの送受信を独立して行える構
成とされている。また、データレジスタ３３のアドレス
幅は４８ｂｉｔに設定されており、第１及び第２のフレ
ームバッファ２２，２３から送信されてくる画像データ
を同時に格納できる大きなアドレス幅とされている。
【００３０】上記構成のように、データレジスタ３３の
アドレス幅を従来の２倍にし、フレームバッファ制御回
路２５が独立して各フレームバッファ２２，２３とアク
セスできる構成とすることにより、コピーしたい領域を
Ａ面／Ｂ面両方共に同時にコピーすることが可能とな
る。
アドレス幅を従来の２倍にし、フレームバッファ制御回
路２５が独立して各フレームバッファ２２，２３とアク
セスできる構成とすることにより、コピーしたい領域を
Ａ面／Ｂ面両方共に同時にコピーすることが可能とな
る。
【００３１】従って、従来行っていたような分割した矩
形部がＡ面／Ｂ面のどちらに描画されているか（即ち、
第１のフレームバッファに描画されているか、或いは第
２のフレームバッファに描画されているか）を判定する
必要がなくなり、各フレームバッファ２２，２３に格納
されたコピーしようとする領域を一括的にコピーするこ
とが可能となり、これによりマルチウインドウ対応のデ
ィスプレイ装置２０におけるウインドウのコピー処理を
高速に行うことができる。
形部がＡ面／Ｂ面のどちらに描画されているか（即ち、
第１のフレームバッファに描画されているか、或いは第
２のフレームバッファに描画されているか）を判定する
必要がなくなり、各フレームバッファ２２，２３に格納
されたコピーしようとする領域を一括的にコピーするこ
とが可能となり、これによりマルチウインドウ対応のデ
ィスプレイ装置２０におけるウインドウのコピー処理を
高速に行うことができる。
【００３２】続いて、フレームバッファ制御回路２５が
コピー処理時に実行する動作について図３乃至図６を用
いて説明する。尚、図３乃至図６を用いて以下説明する
コピー処理は、図２において実線で示す子ウインドウ
（説明の便宜上、図示せず）を含む親ウインドウＷを実
線で示す位置より破線で示す位置にコピーすることを例
に挙げて説明する。
コピー処理時に実行する動作について図３乃至図６を用
いて説明する。尚、図３乃至図６を用いて以下説明する
コピー処理は、図２において実線で示す子ウインドウ
（説明の便宜上、図示せず）を含む親ウインドウＷを実
線で示す位置より破線で示す位置にコピーすることを例
に挙げて説明する。
【００３３】図２においてＸ方向，Ｙ方向を同図に示す
ように設定し（矢印の向かう方向を正とする）、またコ
ピー前におけるウインドウＷの左上方端部をＳ点（以
下、始点という）、右下方端部をＥ点（以下、終点とい
う）とする。そして、移動前における始点Ｓの座標をＳ
（Ｘstart,Ｙstart ）、終点Ｅの座標をＥ（Ｘend,Ｘen
d ) とする。また、移動先におけるウインドウＷの左上
方端部をｄＳ点（以下、移動点という）としてその座標
をｄＳ（Ｘdst,Ｙdst ) とする。
ように設定し（矢印の向かう方向を正とする）、またコ
ピー前におけるウインドウＷの左上方端部をＳ点（以
下、始点という）、右下方端部をＥ点（以下、終点とい
う）とする。そして、移動前における始点Ｓの座標をＳ
（Ｘstart,Ｙstart ）、終点Ｅの座標をＥ（Ｘend,Ｘen
d ) とする。また、移動先におけるウインドウＷの左上
方端部をｄＳ点（以下、移動点という）としてその座標
をｄＳ（Ｘdst,Ｙdst ) とする。
【００３４】図３は、移動方向に応じてコピー順序を決
定するための処理である。
定するための処理である。
【００３５】同図に示す処理が起動すると、先ずステッ
プ３０においてＸdst がＸstart よりも大きいかどうか
が判定される。即ち、移動点ｄＳのＸ座標値が始点Ｓの
Ｘ座標値よりも大きいかどうかが判定される。これは、
図２において移動点ｄＳが始点Ｓに対して右側（正方向
側）にあるかどうかを判定することを意味する。
プ３０においてＸdst がＸstart よりも大きいかどうか
が判定される。即ち、移動点ｄＳのＸ座標値が始点Ｓの
Ｘ座標値よりも大きいかどうかが判定される。これは、
図２において移動点ｄＳが始点Ｓに対して右側（正方向
側）にあるかどうかを判定することを意味する。
【００３６】そして、ステップ３０において否定判断が
されると処理はステップ３１に進み、Ｘs レジスタ２７
に始点ＳのＸ座標Ｘstart が格納され、Ｘd レジスタ２
９に移動点ｄＳのＸ座標Ｘdst が格納され、Ｘstopレジ
スタ３１に終点ＥのＸ座標Ｘ end が夫々格納される。ま
たＸdelta レジスタ３９には、後述するコピー処理にお
いて移動の単位となる所定数１（これは、例えば１ピク
セルに対応）が格納される。
されると処理はステップ３１に進み、Ｘs レジスタ２７
に始点ＳのＸ座標Ｘstart が格納され、Ｘd レジスタ２
９に移動点ｄＳのＸ座標Ｘdst が格納され、Ｘstopレジ
スタ３１に終点ＥのＸ座標Ｘ end が夫々格納される。ま
たＸdelta レジスタ３９には、後述するコピー処理にお
いて移動の単位となる所定数１（これは、例えば１ピク
セルに対応）が格納される。
【００３７】一方、ステップ３０において肯定判断がさ
れると処理はステップ３２に進み、Ｘs レジスタ２７に
終点ＥのＸ座標Ｘend が格納され、Ｘd レジスタ２９に
次式により求められる値が格納される。
れると処理はステップ３２に進み、Ｘs レジスタ２７に
終点ＥのＸ座標Ｘend が格納され、Ｘd レジスタ２９に
次式により求められる値が格納される。
【００３８】Ｘd ←Ｘdst ＋（Ｘend −Ｘstart ＋１） また、Ｘstopレジスタ３１に始点のＸ座標Ｘstart が格
納され、Ｘdelta レジスタ３９には所定数−１が設定さ
れる。
納され、Ｘdelta レジスタ３９には所定数−１が設定さ
れる。
【００３９】上記のようにＸ座標における始点，終点，
及び移動点が各レジスタ２７，２９，３１，３９に格納
されると、続いてステップ３３においてＹdst がＹ
start よりも大きいかどうかが判定される。即ち、移動
点ｄＳのＹ座標値が始点ＳのＹ座標値よりも大きいかど
うかが判定される。これは、図２において移動点ｄＳが
始点Ｓに対して下側（正方向側）にあるかどうかを判定
することを意味する。
及び移動点が各レジスタ２７，２９，３１，３９に格納
されると、続いてステップ３３においてＹdst がＹ
start よりも大きいかどうかが判定される。即ち、移動
点ｄＳのＹ座標値が始点ＳのＹ座標値よりも大きいかど
うかが判定される。これは、図２において移動点ｄＳが
始点Ｓに対して下側（正方向側）にあるかどうかを判定
することを意味する。
【００４０】そして、ステップ３３において否定判断が
されると処理はステップ３４に進み、Ｙs レジスタ２８
に始点ＳのＹ座標Ｙstart が格納され、Ｙd レジスタ３
０に移動点ｄＳのＹ座標Ｙdst が格納され、Ｙstopレジ
スタ３２に終点ＥのＹ座標Ｙ end が夫々格納される。ま
たＹdelta レジスタ４０には、後述するコピー処理にお
いて移動の単位となる所定数１（例えば１ピクセルに対
応）が格納される。
されると処理はステップ３４に進み、Ｙs レジスタ２８
に始点ＳのＹ座標Ｙstart が格納され、Ｙd レジスタ３
０に移動点ｄＳのＹ座標Ｙdst が格納され、Ｙstopレジ
スタ３２に終点ＥのＹ座標Ｙ end が夫々格納される。ま
たＹdelta レジスタ４０には、後述するコピー処理にお
いて移動の単位となる所定数１（例えば１ピクセルに対
応）が格納される。
【００４１】一方、ステップ３３において肯定判断がさ
れると処理はステップ３５に進み、Ｙs レジスタ２８に
終点ＥのＹ座標Ｙend が格納され、Ｙd レジスタ３０に
次式により求められる値が格納される。
れると処理はステップ３５に進み、Ｙs レジスタ２８に
終点ＥのＹ座標Ｙend が格納され、Ｙd レジスタ３０に
次式により求められる値が格納される。
【００４２】Ｙd ←Ｙdst ＋（Ｙend −Ｙstart ＋１） また、Ｙstopレジスタ３２に始点のＹ座標Ｙstart が格
納され、Ｙdelta レジスタ４０には所定数−１が設定さ
れる。これにより、Ｙ座標における始点，終点，及び移
動点が各レジスタ２８，３０，３２，４０に格納され
る。上記した一連の処理を行うことにより、各レジスタ
２６〜３３，３９，４０に所定のＸ座標値及びＹ座標値
が格納され座標の設定がされる。これにより、ウインド
ウＷを移動したいと動方向に応じたコピーの順序が決定
される。
納され、Ｙdelta レジスタ４０には所定数−１が設定さ
れる。これにより、Ｙ座標における始点，終点，及び移
動点が各レジスタ２８，３０，３２，４０に格納され
る。上記した一連の処理を行うことにより、各レジスタ
２６〜３３，３９，４０に所定のＸ座標値及びＹ座標値
が格納され座標の設定がされる。これにより、ウインド
ウＷを移動したいと動方向に応じたコピーの順序が決定
される。
【００４３】即ち、上記の如く各レジスタ２６〜３３，
３９，４０に格納する値を設定することにより、ステッ
プ３０で肯定判断された場合は、コピーは図２における
左から右に向かい、また上から下に向かいコピーが実施
される。これに対して、ステップ３０で否定判断された
場合は、コピーは図２における右から左に向かい、また
下から上に向かいコピーが実施される。
３９，４０に格納する値を設定することにより、ステッ
プ３０で肯定判断された場合は、コピーは図２における
左から右に向かい、また上から下に向かいコピーが実施
される。これに対して、ステップ３０で否定判断された
場合は、コピーは図２における右から左に向かい、また
下から上に向かいコピーが実施される。
【００４４】続いて、ウンドウＷをコピーする具体的手
段について図４乃至図９を用いて説明する。
段について図４乃至図９を用いて説明する。
【００４５】図４は本発明の第１実施例であるコピー処
理を示すフローチャートである。同図に示す処理が起動
すると、先ずステップ４０（図ではステップをＳと略し
て示す）において、前記した図３を用いて説明したステ
ップ３０〜３５の処理が実行され、各レジスタ２６〜３
３，３９，４０に所定のＸ座標値及びＹ座標値が格納
し、移動方向に応じたコピー順序が決定される。尚、こ
のコピー処理の起動は、オペレータがマウス等の入力装
置によりコピーを行う指示を出した場合に起動する。
理を示すフローチャートである。同図に示す処理が起動
すると、先ずステップ４０（図ではステップをＳと略し
て示す）において、前記した図３を用いて説明したステ
ップ３０〜３５の処理が実行され、各レジスタ２６〜３
３，３９，４０に所定のＸ座標値及びＹ座標値が格納
し、移動方向に応じたコピー順序が決定される。尚、こ
のコピー処理の起動は、オペレータがマウス等の入力装
置によりコピーを行う指示を出した場合に起動する。
【００４６】続くＳ４１では、フレームバッファ制御回
路２５の制御レジスタ２６は、第１のフレームバッファ
２２（Ａ面に対応）及び第２のフレームバッファ２３
（Ｂ面に対応）に制御信号を送り、第１のフレームバッ
ファ２２に格納されているＡ面における（Ｘs,Ｙs ) 座
標の画像データ、第２のフレームバッファ２３に格納さ
れているＢ面における（Ｘs,Ｙs ) 座標の画像データを
ピクセル単位でを読み込む。読み込まれた画像データ
は、一旦データレジスタ３３に格納される。
路２５の制御レジスタ２６は、第１のフレームバッファ
２２（Ａ面に対応）及び第２のフレームバッファ２３
（Ｂ面に対応）に制御信号を送り、第１のフレームバッ
ファ２２に格納されているＡ面における（Ｘs,Ｙs ) 座
標の画像データ、第２のフレームバッファ２３に格納さ
れているＢ面における（Ｘs,Ｙs ) 座標の画像データを
ピクセル単位でを読み込む。読み込まれた画像データ
は、一旦データレジスタ３３に格納される。
【００４７】この画像データを読み込む際、Ａ，Ｂ面の
いずれか一方の（Ｘs,Ｙs ) 座標を読み込む場合と、
Ａ，Ｂ面の双方の（Ｘs,Ｙs ) 座標を読み込む場合とが
考えられる。前記したように本実施例においては、デー
タレジスタ３３のアドレス幅を従来の２倍にし、フレー
ムバッファ制御回路２５が独立して各フレームバッファ
２２，２３とアクセスできる構成とすることにより、コ
ピーしたい領域をＡ面／Ｂ面両方共に同時にコピーする
ことが可能な構成とされている。
いずれか一方の（Ｘs,Ｙs ) 座標を読み込む場合と、
Ａ，Ｂ面の双方の（Ｘs,Ｙs ) 座標を読み込む場合とが
考えられる。前記したように本実施例においては、デー
タレジスタ３３のアドレス幅を従来の２倍にし、フレー
ムバッファ制御回路２５が独立して各フレームバッファ
２２，２３とアクセスできる構成とすることにより、コ
ピーしたい領域をＡ面／Ｂ面両方共に同時にコピーする
ことが可能な構成とされている。
【００４８】従って、Ａ，Ｂ面の双方の（Ｘs,Ｙs ) 座
標を第１及び第２のフレームバッファ２２，２３から同
時に読み込むことが可能となり画像データの読み込み速
度を従来に比べて速めることができる。更に、読み込ま
れるＡ，Ｂ面の各（Ｘs,Ｙs) 座標は、データバス３
５，３７を介して独立してフレームバッファ制御回路２
５に送信されるため、各画像データがＡ面であるか、或
いはＢ面であるかを判別する必要もなく、これによって
も読み込み速度を速めることができる。また、上記の如
く読み込まれデータレジスタ３３に格納された（Ｘs,Ｙ
s ) 座標の値は、Ｘs レジスタ２７，Ｙs レジスタ２
８、及びＸd レジスタ２９，Ｙd レジスタ３０に夫々書
き込まれる。
標を第１及び第２のフレームバッファ２２，２３から同
時に読み込むことが可能となり画像データの読み込み速
度を従来に比べて速めることができる。更に、読み込ま
れるＡ，Ｂ面の各（Ｘs,Ｙs) 座標は、データバス３
５，３７を介して独立してフレームバッファ制御回路２
５に送信されるため、各画像データがＡ面であるか、或
いはＢ面であるかを判別する必要もなく、これによって
も読み込み速度を速めることができる。また、上記の如
く読み込まれデータレジスタ３３に格納された（Ｘs,Ｙ
s ) 座標の値は、Ｘs レジスタ２７，Ｙs レジスタ２
８、及びＸd レジスタ２９，Ｙd レジスタ３０に夫々書
き込まれる。
【００４９】続くステップ４２では、Ｘs レジスタ２７
に格納されているＸs の値がＸstopレジスタ３１に格納
されている値（即ち、Ｘdst ＞Ｘstart の場合にはＸ
start、Ｘdst ＜Ｘstart の場合にはＸend ）と等しい
かどうかが判定される。このステップ４２で否定判断が
された場合は、フレームバッファ制御回路２５はＸ座標
方向の全てのコピーが終了していないと判断して、ステ
ップ４３においてＸs にＸdelta を加算した値（Ｘs ＋
Ｘdelta ）を新たなＸs の値としてＸs レジスタ２７に
格納すると共に、Ｘd にＸdelta を加算した値（Ｘd ＋
Ｘdelta ）を新たなＸd の値としてＸd レジスタ２９に
格納する。
に格納されているＸs の値がＸstopレジスタ３１に格納
されている値（即ち、Ｘdst ＞Ｘstart の場合にはＸ
start、Ｘdst ＜Ｘstart の場合にはＸend ）と等しい
かどうかが判定される。このステップ４２で否定判断が
された場合は、フレームバッファ制御回路２５はＸ座標
方向の全てのコピーが終了していないと判断して、ステ
ップ４３においてＸs にＸdelta を加算した値（Ｘs ＋
Ｘdelta ）を新たなＸs の値としてＸs レジスタ２７に
格納すると共に、Ｘd にＸdelta を加算した値（Ｘd ＋
Ｘdelta ）を新たなＸd の値としてＸd レジスタ２９に
格納する。
【００５０】一方、ステップ４２において肯定判断がさ
れると、換言すればＸ座標方向の全てのコピーが終了す
ると、処理はＳ４４に進み、Ｘs レジスタ２７にＸ
start を格納し、Ｘd レジスタ２９にＸdst を格納す
る。
れると、換言すればＸ座標方向の全てのコピーが終了す
ると、処理はＳ４４に進み、Ｘs レジスタ２７にＸ
start を格納し、Ｘd レジスタ２９にＸdst を格納す
る。
【００５１】続くステップ４５では、Ｙs レジスタ２８
に格納されているＹs の値がＹstopレジスタ３２に格納
されている値（即ち、Ｙdst ＞Ｙstart の場合にはＹ
start、Ｙdst ＜Ｙstart の場合にはＹend ）と等しい
かどうかが判定される。このステップ４５で否定判断が
された場合は、フレームバッファ制御回路２５はＹ座標
方向の全てのコピーが終了していないと判断して、ステ
ップ４６においてＹs にＹdelta を加算した値（Ｙs ＋
Ｙdelta ）を新たなＹs の値としてＹs レジスタ２８に
格納すると共に、Ｙd にＹdelta を加算した値（Ｙd ＋
Ｙdelta ）を新たなＹd の値としてＹd レジスタ３０に
格納する。続いて処理はステップ４１に戻り、前記した
ステップ４１〜４５の処理を繰り返し実行する。
に格納されているＹs の値がＹstopレジスタ３２に格納
されている値（即ち、Ｙdst ＞Ｙstart の場合にはＹ
start、Ｙdst ＜Ｙstart の場合にはＹend ）と等しい
かどうかが判定される。このステップ４５で否定判断が
された場合は、フレームバッファ制御回路２５はＹ座標
方向の全てのコピーが終了していないと判断して、ステ
ップ４６においてＹs にＹdelta を加算した値（Ｙs ＋
Ｙdelta ）を新たなＹs の値としてＹs レジスタ２８に
格納すると共に、Ｙd にＹdelta を加算した値（Ｙd ＋
Ｙdelta ）を新たなＹd の値としてＹd レジスタ３０に
格納する。続いて処理はステップ４１に戻り、前記した
ステップ４１〜４５の処理を繰り返し実行する。
【００５２】一方、ステップ４５で肯定判断されるの
は、Ｘ座標方向及びＹ軸方向のコピーが全て終了した場
合であり、よってステップ４５で肯定判断されるとコピ
ー処理は終了する。
は、Ｘ座標方向及びＹ軸方向のコピーが全て終了した場
合であり、よってステップ４５で肯定判断されるとコピ
ー処理は終了する。
【００５３】続いて本発明の第２実施例に係るコピー処
理について説明する。図５は本発明の第２実施例である
コピー処理を示すフローチャートである。尚、前記した
第１実施例に係るコピー処理と第２実施例に係るコピー
処理とは同じ処理が多いため、同一処理については同一
ステップ数を付して異なる処理のみ説明するものとす
る。
理について説明する。図５は本発明の第２実施例である
コピー処理を示すフローチャートである。尚、前記した
第１実施例に係るコピー処理と第２実施例に係るコピー
処理とは同じ処理が多いため、同一処理については同一
ステップ数を付して異なる処理のみ説明するものとす
る。
【００５４】本実施例に係るコピー処理では、ステップ
５０において先ずフレームバッファ制御回路２５の制御
レジスタ２６は第１のフレームバッファ２２（Ａ面に対
応）に制御信号を送り、第１のフレームバッファ２２に
格納されているＡ面における（Ｘs,Ｙs ) 座標の画像デ
ータをピクセル単位で読み込む。読み込まれた（Ｘs,Ｙ
s ) 座標の値は、Ｘd レジスタ２９，Ｙd レジスタ３０
に書き込まれる。
５０において先ずフレームバッファ制御回路２５の制御
レジスタ２６は第１のフレームバッファ２２（Ａ面に対
応）に制御信号を送り、第１のフレームバッファ２２に
格納されているＡ面における（Ｘs,Ｙs ) 座標の画像デ
ータをピクセル単位で読み込む。読み込まれた（Ｘs,Ｙ
s ) 座標の値は、Ｘd レジスタ２９，Ｙd レジスタ３０
に書き込まれる。
【００５５】続くステップ５１では、フレームバッファ
制御回路２５の制御レジスタ２６は第２のフレームバッ
ファ２３（Ｂ面に対応）に制御信号を送り、第２のフレ
ームバッファ２３に格納されているＢ面における（Ｘs,
Ｙs ) 座標の画像データをピクセル単位で読み込み、こ
のデータをＸd レジスタ２９，Ｙd レジスタ３０に書き
込む。
制御回路２５の制御レジスタ２６は第２のフレームバッ
ファ２３（Ｂ面に対応）に制御信号を送り、第２のフレ
ームバッファ２３に格納されているＢ面における（Ｘs,
Ｙs ) 座標の画像データをピクセル単位で読み込み、こ
のデータをＸd レジスタ２９，Ｙd レジスタ３０に書き
込む。
【００５６】前記した第１実施例においては、第１及び
第２のフレームバッファ２２，２３から（Ｘs,Ｙs ) 座
標の画像データを同時にフレームバッファ制御回路２５
に読み込ませる構成としたが、第２実施例のように先ず
第１のフレームバッファ２２から所定のデータを読み込
み、続いて第２のフレームバッファ２３から所定のデー
タを読み込ませる構成としても、本発明においてはフレ
ームバッファ制御回路２５が独立して各フレームバッフ
ァ２２，２３とアクセスできる構成とされているため、
従来のようにフレームバッファ制御回路２５に送信され
てくる画像データが第１のフレームバッファ２２から送
信されたものなのか、或いは第２のフレームバッファ２
３から送信されたものなのかを判定する必要がなくな
る。よって、第２実施例に係るコピー処理においても読
み込み速度の向上を図ることができる。
第２のフレームバッファ２２，２３から（Ｘs,Ｙs ) 座
標の画像データを同時にフレームバッファ制御回路２５
に読み込ませる構成としたが、第２実施例のように先ず
第１のフレームバッファ２２から所定のデータを読み込
み、続いて第２のフレームバッファ２３から所定のデー
タを読み込ませる構成としても、本発明においてはフレ
ームバッファ制御回路２５が独立して各フレームバッフ
ァ２２，２３とアクセスできる構成とされているため、
従来のようにフレームバッファ制御回路２５に送信され
てくる画像データが第１のフレームバッファ２２から送
信されたものなのか、或いは第２のフレームバッファ２
３から送信されたものなのかを判定する必要がなくな
る。よって、第２実施例に係るコピー処理においても読
み込み速度の向上を図ることができる。
【００５７】続いて本発明の第３実施例に係るコピー処
理について説明する。図６は本発明の第３実施例である
コピー処理を示すフローチャートであり、また図７は第
３実施例に係るディスプレイ装置４０の構成図である。
尚、前記した第１実施例に係るコピー処理と第３実施例
に係るコピー処理とは同じ処理が多いため、同一処理に
ついては同一ステップ数を付して異なる処理のみ説明す
るものとする。同様に、図７において図１に示したディ
スプレイ装置４０と同一構成要素については同一符号を
付してその説明を省略する。
理について説明する。図６は本発明の第３実施例である
コピー処理を示すフローチャートであり、また図７は第
３実施例に係るディスプレイ装置４０の構成図である。
尚、前記した第１実施例に係るコピー処理と第３実施例
に係るコピー処理とは同じ処理が多いため、同一処理に
ついては同一ステップ数を付して異なる処理のみ説明す
るものとする。同様に、図７において図１に示したディ
スプレイ装置４０と同一構成要素については同一符号を
付してその説明を省略する。
【００５８】第３実施例に係るディスプレイ装置４０
は、第１実施例に係るディスプレイ装置２０に対してマ
スクプレーン４１を設けたことを特徴とするものであ
る。このマスクプレーン４１は、第１のフレームバッフ
ァ２２（Ａ面）と第２のフレームバッファ２３（Ｂ面）
のどちらの面をＣＲＴ２４に表示するかを選定するため
に設けられているものである。即ち、このマスクプレー
ン４１を参照することによりウインドウＷの表示が第１
のフレームバッファ２２に格納されたものであるか、或
いは第２のフレームバッファ２３の格納されたものであ
るかを判定することができる。
は、第１実施例に係るディスプレイ装置２０に対してマ
スクプレーン４１を設けたことを特徴とするものであ
る。このマスクプレーン４１は、第１のフレームバッフ
ァ２２（Ａ面）と第２のフレームバッファ２３（Ｂ面）
のどちらの面をＣＲＴ２４に表示するかを選定するため
に設けられているものである。即ち、このマスクプレー
ン４１を参照することによりウインドウＷの表示が第１
のフレームバッファ２２に格納されたものであるか、或
いは第２のフレームバッファ２３の格納されたものであ
るかを判定することができる。
【００５９】図６に基づき、マスクプレーン４１を参照
してコピーを行う処理について説明する。ステップ６０
では、これからコピーを行おうとする（Ｘs,Ｙs ) 座標
のデータをマスクプレーン４１で参照することにより、
当該座標が第１のフレームバッファ２２に格納されたも
のであるか、或いは第２のフレームバッファ２３の格納
されたものであるかを判定する。
してコピーを行う処理について説明する。ステップ６０
では、これからコピーを行おうとする（Ｘs,Ｙs ) 座標
のデータをマスクプレーン４１で参照することにより、
当該座標が第１のフレームバッファ２２に格納されたも
のであるか、或いは第２のフレームバッファ２３の格納
されたものであるかを判定する。
【００６０】そして、第１のフレームバッファ２２（Ａ
面）に格納されたものであると判定された場合には、処
理はＳ６１に進み、第１のフレームバッファ２２に格納
されている（Ｘs,Ｙs ) 座標のデータを読み込み、これ
をＸd レジスタ２９，Ｙd レジスタ３０に書き込む。一
方、ステップ６０において当該座標のデータが第２のフ
レームバッファ２３（Ｂ面）に格納されたものであると
判定された場合には、処理はＳ６２に進み、第２のフレ
ームバッファ２３に格納されている（Ｘs,Ｙs) 座標の
データを読み込み、これをＸd レジスタ２９，Ｙd レジ
スタ３０に書き込む。
面）に格納されたものであると判定された場合には、処
理はＳ６１に進み、第１のフレームバッファ２２に格納
されている（Ｘs,Ｙs ) 座標のデータを読み込み、これ
をＸd レジスタ２９，Ｙd レジスタ３０に書き込む。一
方、ステップ６０において当該座標のデータが第２のフ
レームバッファ２３（Ｂ面）に格納されたものであると
判定された場合には、処理はＳ６２に進み、第２のフレ
ームバッファ２３に格納されている（Ｘs,Ｙs) 座標の
データを読み込み、これをＸd レジスタ２９，Ｙd レジ
スタ３０に書き込む。
【００６１】上記のように、マスクプレーン４１を参照
してコピー処理を行おうとする所定座標のデータが第１
のフレームバッファ２２に格納されたものであるか、或
いは第２のフレームバッファ２３の格納されたものであ
るかを判定することにより、従来のように各フレームバ
ッファから送信されてくる画像データ毎に第１のフレー
ムバッファ（Ａ面）に格納されたものであるか、或いは
第２のフレームバッファ（Ｂ面）に格納されたものであ
るかを判定する必要はなくなり、読み込み速度の向上を
図ることができる。
してコピー処理を行おうとする所定座標のデータが第１
のフレームバッファ２２に格納されたものであるか、或
いは第２のフレームバッファ２３の格納されたものであ
るかを判定することにより、従来のように各フレームバ
ッファから送信されてくる画像データ毎に第１のフレー
ムバッファ（Ａ面）に格納されたものであるか、或いは
第２のフレームバッファ（Ｂ面）に格納されたものであ
るかを判定する必要はなくなり、読み込み速度の向上を
図ることができる。
【００６２】続いて本発明の第４実施例に係るコピー処
理について説明する。図８及び図９は本発明の第４実施
例であるコピー処理を示すフローチャートである。尚、
前記した第１実施例に係るコピー処理と第４実施例に係
るコピー処理とは同じ処理が多いため、同一処理につい
ては同一ステップ数を付して異なる処理のみ説明するも
のとする。また後述するように、本実施例においては１
回のルーチン処理中において同一処理が２回実施される
ため、始めに行われる処理にはステップ数に「−１」を
添記し、２回目に行われる処理にはステップ数に「−
２」を添記して区別するものとする。
理について説明する。図８及び図９は本発明の第４実施
例であるコピー処理を示すフローチャートである。尚、
前記した第１実施例に係るコピー処理と第４実施例に係
るコピー処理とは同じ処理が多いため、同一処理につい
ては同一ステップ数を付して異なる処理のみ説明するも
のとする。また後述するように、本実施例においては１
回のルーチン処理中において同一処理が２回実施される
ため、始めに行われる処理にはステップ数に「−１」を
添記し、２回目に行われる処理にはステップ数に「−
２」を添記して区別するものとする。
【００６３】本実施例に係るコピー処理は、第１のフレ
ームバッファ２２（Ａ面）に格納された画像データと第
２のフレームバッファ２３（Ｂ面）に格納された画像デ
ータとを夫々独立にコピーすることにより、全体として
ウインドウＷをコピーする構成としたことを特徴とする
ものである。
ームバッファ２２（Ａ面）に格納された画像データと第
２のフレームバッファ２３（Ｂ面）に格納された画像デ
ータとを夫々独立にコピーすることにより、全体として
ウインドウＷをコピーする構成としたことを特徴とする
ものである。
【００６４】図８に示されたステップ４０−１〜ステッ
プ４６−１が第１のフレームバッファ２２（Ａ面）に格
納されているウインドウＷをコピーするための処理であ
り、図８に示されたステップ４０−２〜ステップ４６−
２が第２のフレームバッファ２３（Ｂ面）に格納されて
いるウインドウＷをコピーするための処理である。この
ようにＡ面／Ｂ面を独立してコピーするために、ステッ
プ８１では第１のフレームバッファ２２に格納されてい
るＡ面における（Ｘs,Ｙs ) 座標の画像データをピクセ
ル単位で読み込み、読み込まれた（Ｘs,Ｙs ) 座標の値
をＸd レジスタ２９，Ｙd レジスタ３０に書き込む。ま
た、ステップ９１では第２のフレームバッファ２３に格
納されているＢ面における（Ｘs,Ｙs ) 座標の画像デー
タをピクセル単位で読み込み、読み込まれた（Ｘ
s,Ｙs ) 座標の値をＸd レジスタ２９，Ｙd レジスタ３
０に書き込む。
プ４６−１が第１のフレームバッファ２２（Ａ面）に格
納されているウインドウＷをコピーするための処理であ
り、図８に示されたステップ４０−２〜ステップ４６−
２が第２のフレームバッファ２３（Ｂ面）に格納されて
いるウインドウＷをコピーするための処理である。この
ようにＡ面／Ｂ面を独立してコピーするために、ステッ
プ８１では第１のフレームバッファ２２に格納されてい
るＡ面における（Ｘs,Ｙs ) 座標の画像データをピクセ
ル単位で読み込み、読み込まれた（Ｘs,Ｙs ) 座標の値
をＸd レジスタ２９，Ｙd レジスタ３０に書き込む。ま
た、ステップ９１では第２のフレームバッファ２３に格
納されているＢ面における（Ｘs,Ｙs ) 座標の画像デー
タをピクセル単位で読み込み、読み込まれた（Ｘ
s,Ｙs ) 座標の値をＸd レジスタ２９，Ｙd レジスタ３
０に書き込む。
【００６５】本実施例のように第１のフレームバッファ
２２（Ａ面）に格納された画像データと第２のフレーム
バッファ２３（Ｂ面）に格納された画像データとを夫々
独立にコピーする構成としても、フレームバッファ制御
回路２５に送信されてくる画像データが第１のフレーム
バッファ２２から送信されたものなのか、或いは第２の
フレームバッファ２３から送信されたものなのかを判定
する必要はない。これは、第１のフレームバッファ２２
のデータに対する処理が終了した後に、第２のフレーム
バッファ２２のデータに対する処理が実行されるためで
ある。よって、第４実施例に係るコピー処理において
も、上記した各実施例に比べて処理速度は遅くなるもの
の、従来に比べて読み込み速度の向上を図ることができ
る。
２２（Ａ面）に格納された画像データと第２のフレーム
バッファ２３（Ｂ面）に格納された画像データとを夫々
独立にコピーする構成としても、フレームバッファ制御
回路２５に送信されてくる画像データが第１のフレーム
バッファ２２から送信されたものなのか、或いは第２の
フレームバッファ２３から送信されたものなのかを判定
する必要はない。これは、第１のフレームバッファ２２
のデータに対する処理が終了した後に、第２のフレーム
バッファ２２のデータに対する処理が実行されるためで
ある。よって、第４実施例に係るコピー処理において
も、上記した各実施例に比べて処理速度は遅くなるもの
の、従来に比べて読み込み速度の向上を図ることができ
る。
【００６６】
【発明の効果】上述の如く本発明によれば、送信されて
くるデータが第１のフレームバッファのものなのか、或
いは第１のフレームバッファのものなのかを判定する必
要かなくなるため、データの読み取り速度が向上し、よ
ってコピー処理の高速化を図ることができる等の特長を
有する。
くるデータが第１のフレームバッファのものなのか、或
いは第１のフレームバッファのものなのかを判定する必
要かなくなるため、データの読み取り速度が向上し、よ
ってコピー処理の高速化を図ることができる等の特長を
有する。
【図１】本発明の第１実施例であるディスプレイ装置の
ハード構成図である。
ハード構成図である。
【図２】コピー処理の一例を示す図である。
【図３】移動方向に応じてコピー順序を決定するための
処理を示すフローチャートである。
処理を示すフローチャートである。
【図４】本発明の第１実施例であるコピー処理を示すフ
ローチャートである。
ローチャートである。
【図５】本発明の第２実施例であるコピー処理を示すフ
ローチャートである。
ローチャートである。
【図６】本発明の第３実施例であるコピー処理を示すフ
ローチャートである。
ローチャートである。
【図７】本発明の第３実施例であるディスプレイ装置の
ハード構成図である。
ハード構成図である。
【図８】本発明の第４実施例であるディスプレイ装置の
ハード構成図である。
ハード構成図である。
【図９】本発明の第４実施例であるディスプレイ装置の
ハード構成図である。
ハード構成図である。
【図１０】従来のディスプレイ装置のハード構成図であ
る。
る。
【図１１】従来におけるコピー処理を示すフローチャー
トである。
トである。
【図１２】従来におけるコピー処理を示すフローチャー
トである。
トである。
２０，４０ ディスプレイ装置 ２１ ＣＰＵ ２２ 第１のフレームバッファ ２３ 第２のフレームバッファ ２４ ＣＲＴ ２５ フレームバッファ制御回路 ２６ 制御レジスタ ３３ データレジスタ ３４，３６ 制御バス ３５，３７，３８ データバス ４１ マスクプレーン
Claims (3)
- 【請求項１】 複数のフレームバッファを備え、フレー
ムバッファ制御手段の制御動作により該複数のフレーム
バッファに書き込まれた画像情報に基づき画像の描画を
行うディスプレイ装置において、 該フレームバッファ制御手段のアドレス幅を該複数のフ
レームバッファと同時にアクセスし得るアドレス幅とし
たことを特徴とするディスプレイ装置。 - 【請求項２】 該フレームバッファ制御手段に該複数の
フレームバッファから夫々独立した書き込み信号が供給
されるよう構成し、 該複数のフレームバッファから同時に複数の書き込み信
号が入力された際、該フレームバッファ制御手段は該書
き込み信号を出力した各フレームバッファに同時にアク
セスすることを特徴とする請求項１記載のディスプレイ
装置。 - 【請求項３】 複数のフレームバッファの指定された領
域をコピーするフレームバッファ制御方法において、 該複数のフレームバッファの上記指定された領域を、順
に夫々独立させてコピーすることを特徴とするフレーム
バッファ制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15739793A JP3568555B2 (ja) | 1993-06-28 | 1993-06-28 | ディスプレイ装置 |
| US08/237,184 US6005572A (en) | 1993-06-28 | 1994-05-03 | Display unit having plurality of frame buffers |
| CNB941053717A CN1142522C (zh) | 1993-06-28 | 1994-05-09 | 具有多个帧缓冲器的显示单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15739793A JP3568555B2 (ja) | 1993-06-28 | 1993-06-28 | ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0736443A true JPH0736443A (ja) | 1995-02-07 |
| JP3568555B2 JP3568555B2 (ja) | 2004-09-22 |
Family
ID=15648742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15739793A Expired - Fee Related JP3568555B2 (ja) | 1993-06-28 | 1993-06-28 | ディスプレイ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6005572A (ja) |
| JP (1) | JP3568555B2 (ja) |
| CN (1) | CN1142522C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6628291B1 (en) * | 1999-09-02 | 2003-09-30 | International Business Machines Corporation | Method and apparatus for display refresh using multiple frame buffers in a data processing system |
| US6657621B2 (en) * | 2001-05-01 | 2003-12-02 | Hewlett-Packard Development Company, L.P. | Device and method for scrolling stored images across a display |
| US6700580B2 (en) | 2002-03-01 | 2004-03-02 | Hewlett-Packard Development Company, L.P. | System and method utilizing multiple pipelines to render graphical data |
| US6847366B2 (en) | 2002-03-01 | 2005-01-25 | Hewlett-Packard Development Company, L.P. | System and method utilizing multiple processes to render graphical data |
| US6727904B2 (en) | 2002-03-01 | 2004-04-27 | Hewlett-Packard Development Company, L.P. | System and method for rendering graphical data |
| US6853380B2 (en) | 2002-03-04 | 2005-02-08 | Hewlett-Packard Development Company, L.P. | Graphical display system and method |
| US7302648B1 (en) | 2002-07-10 | 2007-11-27 | Apple Inc. | Method and apparatus for resizing buffered windows |
| JP4050605B2 (ja) * | 2002-12-13 | 2008-02-20 | 株式会社ルネサステクノロジ | 表示制御装置およびナビゲーションシステム |
| US7313764B1 (en) * | 2003-03-06 | 2007-12-25 | Apple Inc. | Method and apparatus to accelerate scrolling for buffered windows |
| US7274370B2 (en) * | 2003-12-18 | 2007-09-25 | Apple Inc. | Composite graphics rendered using multiple frame buffers |
| JP4851385B2 (ja) * | 2007-04-26 | 2012-01-11 | 株式会社デンソー | 車両用表示装置 |
| JP4776592B2 (ja) * | 2007-07-09 | 2011-09-21 | 株式会社東芝 | 画像生成装置、画像生成方法および画像生成プログラム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0158314B1 (en) * | 1984-04-10 | 1993-07-21 | Ascii Corporation | Video display control system |
| JPS61231595A (ja) * | 1985-04-08 | 1986-10-15 | アンリツ株式会社 | ラスタスキヤン方式における極座標表示装置 |
| JPS6459426A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Bit map display device |
| JPH01166127A (ja) * | 1987-12-23 | 1989-06-30 | Hitachi Ltd | 画像表示方式 |
| US5001469A (en) * | 1988-06-29 | 1991-03-19 | Digital Equipment Corporation | Window-dependent buffer selection |
| US5101365A (en) * | 1988-10-31 | 1992-03-31 | Sun Microsystems, Inc. | Apparatus for extending windows using Z buffer memory |
| JPH03235993A (ja) * | 1990-02-13 | 1991-10-21 | Toshiba Corp | マルチウィンドウ表示方式 |
| JPH0452686A (ja) * | 1990-06-20 | 1992-02-20 | Fujitsu Ltd | 表示領域移動制御方式 |
| JP3043077B2 (ja) * | 1990-12-27 | 2000-05-22 | 富士通株式会社 | フレームバッファ制御装置 |
-
1993
- 1993-06-28 JP JP15739793A patent/JP3568555B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-03 US US08/237,184 patent/US6005572A/en not_active Expired - Lifetime
- 1994-05-09 CN CNB941053717A patent/CN1142522C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1142522C (zh) | 2004-03-17 |
| JP3568555B2 (ja) | 2004-09-22 |
| CN1109191A (zh) | 1995-09-27 |
| US6005572A (en) | 1999-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0736443A (ja) | ディスプレイ装置及びフレームバッファ制御方法 | |
| JP3477666B2 (ja) | 画像表示制御装置 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3110975B2 (ja) | 文字マスク機能付表示装置 | |
| JP3322109B2 (ja) | 表示制御装置 | |
| US7327371B2 (en) | Graphic controller, microcomputer and navigation system | |
| JP3043077B2 (ja) | フレームバッファ制御装置 | |
| JP2998417B2 (ja) | マルチメディア情報処理装置 | |
| JP2727667B2 (ja) | 描画装置 | |
| JPH09231045A (ja) | 図面処理のスクロール方法 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPH10222695A (ja) | 描画装置および描画方法 | |
| JP2000181440A (ja) | 表示装置 | |
| JPH1011047A (ja) | 画像表示制御装置 | |
| JPH0561630A (ja) | 画像表示装置のマルチウインドウ表示方法 | |
| JPH01184525A (ja) | 表示制御方式及び表示制御方法 | |
| JPH0550013B2 (ja) | ||
| JPH01142789A (ja) | ハードコピー制御方式 | |
| JPH05342357A (ja) | 描画装置 | |
| JPH06187458A (ja) | グラフィックディスプレイ装置 | |
| JPS63136171A (ja) | 画像デ−タ処理装置 | |
| JP2008096838A (ja) | 動画像表示装置 | |
| JPH02171920A (ja) | デイスプレイ画面のハードコピー印字制御方式 | |
| JPH04367988A (ja) | 図形処理装置のｚバッファ方式 | |
| JPH11120376A (ja) | 三次元画像処理装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |