JPH0733491Y2

JPH0733491Y2 - 映像信号処理用フィルタ回路

Info

Publication number: JPH0733491Y2
Application number: JP5338688U
Authority: JP
Inventors: 一男長縄; 武彦浅野; 陽介水谷
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1987-12-18
Filing date: 1988-04-20
Publication date: 1995-07-31
Anticipated expiration: 2003-04-20
Also published as: JPH0221866U

Description

【考案の詳細な説明】（イ）産業上の利用分野本考案は映像信号を時間領域での演算によってフィルタ
処理する映像信号処理用のフィルタ回路に関する。

（ロ）従来の技術序述の如きフィルタ回路の一例として第６図に示すよう
なトランスバーサル型の１次元フィルタ回路がある。即
ち、この回路は、入力端子（１）に導入された映像信号
をそれぞれ単位時間（例えば１サンプル周期）の延長時
間（Ｔ）を有する遅延回路（2₁）（2₂）…に順次入力し
て行くとともに、その各遅延回路の出力に係数乗算器
（3₀）（3₁）（3₃）…で一定係数をかけて重み付けした
信号を加算器（４）によって累積加算してフィルタ出力
として取り出すようにしたものである。即ち、上記入力
端子（１）に対する時刻ｔに於ける入力信号をＸ（ｔ）
とすると、出力Ｙ（ｔ）は次の（１）式で決まる。

但し;Kiは乗算器の係数ところが、このようなフィルタ回路を映像信号処理に用
いると、同期信号期間では映像信号がないため、同期信
号期間の信号レベルが（１）式の演算に作用し、出力端
子（５）に得られる出力信号の同期信号期間近傍の波形
が歪むことになる。

以下、これを第６図の遅延回路を４段（ｎ＝２）とした
場合を例に採って説明する。ｎ＝２のとき係数乗算器は
５個であり、その各係数が中央のものに対して左右対称
に選定されていて、このフィルタ回路のインパルス応答
が第８図であるとする。すると、この場合、入力端子
（１）に第２図（ａ）の映像信号が入力されたときの出
力端子（５）に現われる映像信号をシュミレートして示
すと第２図（ｂ）のようになって、元の映像信号（ａ）
に対して2Tだけ遅れると共に、同期信号期間前後の各2T
期間（ア）（ウ）で波形が大きく歪むことが判る。

（ハ）考案が解決しようとする課題本考案は上記の欠点に留意してなされたものであり、同
期信号期間の近傍の映像期間内で波形歪みが生じないよ
うにした映像信号処理用のフィルタ回路を提供すること
を目的とする。

（ニ）課題を解決するための手段本願の第１の考案では、入力映像信号をフィルタ部の遅
延時間に相当する時間だけ遅延回路で別途遅延せしめ、
前記フィルタ部から同期信号期間を除く映像信号期間の
信号のみに基づく出力信号が現われている期間では前記
フィルタ部の出力を導出し、それ以外の期間では前記遅
延回路の出力を導出するようにした。

また、同様の目的で本願の第２の考案では、入力映像信
号をフィルタ部の遅延時間に相当する時間だけ遅延回路
で別途遅延せしめると共に、前記映像信号の同期信号に
隣接する各エッジ部のレベルをサンプルホールドせし
め、前記遅延回路の出力信号中の映像信号期間の前後の
一定期間では前記サンプルホールド回路の出力信号を上
記フィルタ部に入力せしめ、その他の期間では前記遅延
回路の出力信号を上記フィルタ部に入力せしめるように
なし、このフィルタ部から出力信号をフィルタ出力とし
て導出するようにした。

（ホ）作用上記第１の考案に依れば、波形歪みが生じる同期信号期
間近傍の映像期間内では、前記フィルタ部の出力信号が
元の入力映像信号と置換されて出力されるので、歪みの
ないフィルタ出力信号が得られることになる。

また、上記第２の考案でも、波形歪みが生じる映像信号
期間の前後の期間では、その映像信号のエッジ部分のレ
ベルが時間的に伸張されて前記フィルタ部に入力される
ので、歪みのないフィルタ出力信号が得られる。

（ヘ）実施例第１図は第１の考案の一実施例を示しており、第１図と
同一構成要素には同一図番を付すことによって説明を簡
略的に行なうが、この実施例ではフィルタ回路部（６）
を４段（ｎ＝２）に構成した場合である。そして、この
フィルタ回路部（６）は、前述の如く係数乗算器（3₀）
〜（3₄）の各係数を中央のものK₂に対して左右対称に選
定することによって、その遅延時間が2Tとなるようにし
ているので、この2Tだけ遅延された映像信号を２段目の
遅延回路（2₂）から取り出し、この映像信号をフィルタ
回路部（６）の出力信号を一方の入力とする切換回路
（７）の他方の入力として供給している。

一方、（８）は入力映像信号中の同期信号期間を検出す
る同期信号期間検出回路であり、その検出出力を得て次
段の切換信号発生回路（９）が第２図（ｄ）の切換信号
を発生する。即ち、この切換信号は映像信号期間（エ）
内の周期信号期間の前後の各2T期間（ア）（ウ）を除く
期間（イ）のみハイレベルとなる信号であり、この切換
信号（ｄ）が前記切換回路（７）に与えられる。

そして、前記切換回路（７）は上記切換信号（ｄ）のハ
イレベル期間のみフィルタ回路部（６）の出力信号
（ｂ）を導出し、それ以外の期間では前述の遅延映像信
号（ｃ）を導出するので、出力端子（５）に得られる映
像信号は第２図（ｅ）のようになって、同期信号期間の
近傍を除いて所望通りのフィルタ処理がなされていて且
つ上記同期信号期間の近傍で波形歪のない映像信号が得
られることになる。

また、第３図は第２の考案の一実施例を示しており、第
１図との反応部分には同一図番を付している。この実施
例では、遅延時間（2T）の遅延回路（10）を４段のフィ
ルタ回路部（６）と別個に設けると共に、入力端子
（１）に入力される映像信号（第４図（ａ））の同期信
号部に隣接するエッジ部のレベルをサンプルホールドす
るエッジ部サンプルホールド回路（11）と、そのサンプ
リング用のタイミングパルスを同期信号期間検出回路
（８）の検出出力を得て発生するタイミングパルス発生
回路（12）と、上記検出回路（８）の出力を得て切換回
路（７）のための切換信号を作成する切換信号発生回路
（９）とを備えている。

ここで、上記切換信号は、第４図（ｄ）に示すように遅
延回路（10）の出力信号（第４図（ｂ））の映像信号期
間（エ）の前後にそれぞれ位置し2Tのパルス幅をもつ信
号となっている。そして、この切換信号（ｄ）のハイレ
ベル期間（パルス期間）のみ切換回路（７）は、前記サ
ンプルホールド回路（11）の出力信号（第４図（ｃ））
をフィルタ回路部（６）に入力せしめ、その他の期間で
は上記遅延回路（10）の出力信号（第４図（ｂ））を上
記フィルタ回路（６）に入力せしめる。

したがって、上記フィルタ回路部（６）への入力信号は
第４図（ｅ）となり、これをフィルタ処理した出力信号
は同図（ｆ）のようになって、該信号の映像信号期間
（エ）内では波形歪みが生じていないことになる。

なお、上記映像信号期間（エ）外の期間では元の信号波
形から大きく変化しているが、この部分は上記フィルタ
処理後に除去（マスキング）されるので、全く問題はな
い。

ところで、上記第１第２の実施例は、何れも映像信号の
水平方向での相関のみを利用してフィルタ動作を行なう
１次元フィルタに本考案を適用した場合であるが、本考
案は水平、垂直両方向での相関を利用した２次元フィル
タにも適用できる。

すなわち、第７図は第６図に示す2n段の１次元フィルタ
回路を垂直方向に（6₁）（6₂）…（6_2m+1）と（2m＋
１）個設け、この各フィルタに1H（１水平期間）遅延回
路（13₁）…（13_2m）をそれぞれ介して映像信号を順次
入力し、その各フィルタの出力を加算器（14）で合成す
るようしてに出力端子（15）に導出するようにした従来
の２次元フィルタ回路である。このような２次元フィル
タ回路では、１次元フィルタ（6₁）（6₂）…（6_2m+1）
１個当りの遅延時間は前述の如く対称型の場合nTである
から２次元フィルタ回路全体の総遅延時間は（nT＋mH）
になる。従って、この２次元フィルタ回路に前述の第１
の考案を適用する場合は、図示しないが遅延時間（nT＋
mH）の遅延回路と、水平、垂直各同期パルス（HP）（V
P）を得て入力映像信号中の水平、垂直各同期信号期間
を除く映像信号期間のみに基づく出力信号が２次元フィ
ルタ回路から現われている期間を示す切換信号を作成す
る切換信号作成回路とを設け、この切換信号の期間のみ
２次元フィルタ回路の出力信号を導出し、それ以外の期
間では前記遅延回路の出力信号を導出するように構成す
ればよい訳である。

また、第５図は第７図の２次元フィルタ回路に前述の第
２の考案を適用した場合の実施例であり、第３図と対応
する部分には同一図番を付している。この実施例に於い
て、第３図のエッジ部サンプルホールド回路に対応する
水平方向エッジ部サンプルホールド回路（11）は切換回
路（16）と１サンプル周期遅延回路（17）から構成さ
れ、上記切換回路（16）がタイミング信号発生回路（1
2）から水平方向の映像エッジ部のタイミングで出力さ
れる水平タイミングパルスが印加されたときのみａ側に
切換わり、それ以外のときはｂ側に切換わるようになっ
ている。また、（18）は切換回路（19）と1Hメモリ（2
0）からなる垂直方向エッジ部サンプルホールド回路で
あり、上記切換回路（19）は前記タイミング信号発生回
路（12）から垂直方向の映像エッジ部のタイミングで出
力される垂直タイミングパルスが印加されたときのみａ
側に切換わり、それ以外のときはｂ側に切換わるように
なっている。

次に、切換信号発生回路（９）から切換回路（７）に与
えられる第１切換信号は第４図のパルス（ｄ）に相当す
る信号であるが、第１遅延回路（10）の遅延時間がnTと
なるので、そのパルス幅はnTであり、このパルス幅の周
期のみ前記切換回路（７）をａ側に切換え、その他の期
間ではｂ側に切換える。また、切換信号発生回路（９）
から切換回路（22）に与えられる第２切換信号は第２遅
延回路（21）の出力信号中の映像信号期間の前後にそれ
ぞれ位置し上記第２遅延回路（21）の遅延時間（mH）に
相当するパルス幅をもつパルスであり、そのパルス幅の
期間のみ前記切換回路（22）をａ側に切換え、その他の
期間ではｂ側に切換えるようになっている。そして、
（23）が第７図に図示した２次元フィルタ回路である。

したがって、この第５図の実施例では、第３図の実施例
について前述した動作説明から充分理解されるように、
出力端子（15）には映像期間内では波形歪みのない２次
元フィルタ処理後の映像信号が得られる訳である。

なお、前記各実施例とも、遅延回路係数乗算器及び加算
器をデジタル動作型のものにするか、アナログ動作型の
ものにするかによって、デジタル、アナログ何れの映像
信号も扱うことができる。

（ト）考案の効果本願考案のフィルタ回路に依れば、同期信号期間の近傍
を除いて所望通りのフィルタ処理がなされ且つ上記同期
信号期間の近傍で波形歪の生じない映像信号を得ること
ができる。

【図面の簡単な説明】

第１図は本願の第１の考案の実施例を示すブロック図、
第２図はその各部の信号波形図、第３図は本願の第２の
考案の一実施例を示すブロック図、第４図はその各部の
信号波形図、第５図は本願の第２の考案の他の実施例を
示すブロック図、第６図は従来の１次元フィルタ回路の
一例を示すブロック図、第７図は従来の２次元フィルタ
回路の一例を示すブロック図、第８図は第１図のフィル
タ回路部のインパルス応答を示す図である。（2₁）〜（2₄）：単位遅延回路、（3₀）〜（3₄）：係数
乗算器、（４）：加算器、（６）:1次元フィルタ回路、
（７）（22）：切換回路、（８）：同期信号期間検出回
路、（９）：切換信号発生回路、（11）（18）：エッジ
部サンプルホールド回路。

Claims

【実用新案登録請求の範囲】

【請求項１】入力映像信号を単位時間づつ順次遅延して
得る信号をそれぞれ重み付けして累積加算し出力するフ
ィルタ部と、このフィルタ部での遅延時間に相当する時
間だけ前記映像信号を遅延せしめる遅延回路と、前記フ
ィルタ部から前記同期信号期間を除く映像信号期間の信
号のみに基づく出力信号が現われている期間を示す切換
信号を作成する回路と、この切換信号の期間のみ前記フ
ィルタ部の出力信号を導出しそれ以外の期間では前記遅
延回路の出力信号を導出する切換回路とを備え、この切
換回路の出力信号をフィルタ出力とするようにした映像
信号処理用フィルタ回路。
【請求項２】入力映像信号を単位時間づつ順次遅延して
得る信号をそれぞれ重み付けして累積加算し出力するフ
ィルタ部と、このフィルタ部での遅延時間に相当する時
間だけ前記映像信号を遅延せしめる遅延回路と、前記映
像信号の同期信号に隣接する各エッジ部のレベルをサン
プルホールドする回路と、前記遅延回路の出力信号中の
映像信号期間の前後にそれぞれ位置し前記遅延時間に相
当するパルス幅をもつ切換信号を作成する回路と、この
切換信号のパルス期間のみ前記サンプルホールド回路の
出力信号を上記フィルタ部に入力しそれ以外の期間では
前記遅延回路の出力信号を上記フィルタ部に入力せしめ
る切換回路とを備え、前記フィルタ部から出力信号を導
出するようにした映像信号処理用フィルタ回路。