JPH07334362A - 複数の動作を同時に行なうためのプロセッサ、その中のスタック、およびスタック制御方法 - Google Patents
複数の動作を同時に行なうためのプロセッサ、その中のスタック、およびスタック制御方法Info
- Publication number
- JPH07334362A JPH07334362A JP7134012A JP13401295A JPH07334362A JP H07334362 A JPH07334362 A JP H07334362A JP 7134012 A JP7134012 A JP 7134012A JP 13401295 A JP13401295 A JP 13401295A JP H07334362 A JPH07334362 A JP H07334362A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- array
- ahead
- instruction
- look
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000007667 floating Methods 0.000 claims description 223
- 239000000872 buffer Substances 0.000 claims description 93
- 230000004044 response Effects 0.000 claims description 76
- 238000004364 calculation method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 4
- 230000000977 initiatory effect Effects 0.000 claims 3
- 238000012217 deletion Methods 0.000 claims 2
- 230000037430 deletion Effects 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 claims 1
- 206010038933 Retinopathy of prematurity Diseases 0.000 description 97
- 238000010586 diagram Methods 0.000 description 27
- 238000011084 recovery Methods 0.000 description 14
- 238000003491 array Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 108700012361 REG2 Proteins 0.000 description 5
- 101150108637 REG2 gene Proteins 0.000 description 5
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 5
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- PKOMXLRKGNITKG-UHFFFAOYSA-L calcium;hydroxy(methyl)arsinate Chemical compound [Ca+2].C[As](O)([O-])=O.C[As](O)([O-])=O PKOMXLRKGNITKG-UHFFFAOYSA-L 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
- G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30134—Register stacks; shift registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
- G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3842—Speculative instruction execution
- G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3856—Reordering of instructions, e.g. using queues or age tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
- G06F9/3863—Recovery, e.g. branch miss-prediction, exception handling using multiple copies of the architectural state, e.g. shadow registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Advance Control (AREA)
- Vehicle Body Suspensions (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 スタックと、スタックの状態を単純かつ迅速
に復元するためのスタック動作方法を提供する。 【構成】 １つのサイクルで複数の命令を行ない、分岐
条件の結果を予測し、分岐予測に基づいて推論的に命令
を実行するプロセッサでは、データスタックを動作させ
るための方法および装置は、スタック交換能力をサポー
トするためにリマップアレイ（６７４）を用いる。リマ
ップアレイは、スタックポインタ（６７２）をスタック
内のデータエレメント（７００）と相関させるために用
いられる。ルックアヘッドスタックポインタ（５０２）
およびリマップアレイ（５０４）は、推論的命令が実行
されている間にプロセッサの動作状態を保存するように
更新される。
に復元するためのスタック動作方法を提供する。 【構成】 １つのサイクルで複数の命令を行ない、分岐
条件の結果を予測し、分岐予測に基づいて推論的に命令
を実行するプロセッサでは、データスタックを動作させ
るための方法および装置は、スタック交換能力をサポー
トするためにリマップアレイ（６７４）を用いる。リマ
ップアレイは、スタックポインタ（６７２）をスタック
内のデータエレメント（７００）と相関させるために用
いられる。ルックアヘッドスタックポインタ（５０２）
およびリマップアレイ（５０４）は、推論的命令が実行
されている間にプロセッサの動作状態を保存するように
更新される。
Description
【０００１】
【発明の分野】本発明はプロセッサスタックに関し、よ
り特定的には、命令の推論的実行に関わるプロセッサの
ためのスタックおよびスタック動作方法に関する。
り特定的には、命令の推論的実行に関わるプロセッサの
ためのスタックおよびスタック動作方法に関する。
【０００２】
【関連技術の説明】プロセッサは一般に命令セットのう
ちの１つの命令をいくつかのステップで処理する。初期
の技術によるプロセッサは、これらのステップをシリア
ルに行なっていた。技術の進歩により、多くの命令の異
なるステップを同時に行なうスカラプロセッサと呼ばれ
るパイプライン方式のプロセッサが開発された。「スー
パースカラ」プロセッサは、スカラ命令の同時実行をサ
ポートすることにより性能をさらに向上する。スーパー
スカラプロセッサでは、データまたは資源が利用可能で
ないため発行された命令を実行することができない従属
性の条件や命令の競合が生じる。たとえば、発行された
命令は、その入力オペランドがまだ実行を終了していな
い他の命令によって計算されるデータに依存する場合
は、実行することができない。
ちの１つの命令をいくつかのステップで処理する。初期
の技術によるプロセッサは、これらのステップをシリア
ルに行なっていた。技術の進歩により、多くの命令の異
なるステップを同時に行なうスカラプロセッサと呼ばれ
るパイプライン方式のプロセッサが開発された。「スー
パースカラ」プロセッサは、スカラ命令の同時実行をサ
ポートすることにより性能をさらに向上する。スーパー
スカラプロセッサでは、データまたは資源が利用可能で
ないため発行された命令を実行することができない従属
性の条件や命令の競合が生じる。たとえば、発行された
命令は、その入力オペランドがまだ実行を終了していな
い他の命令によって計算されるデータに依存する場合
は、実行することができない。
【０００３】スーパースカラプロセッサの性能は、命令
をすぐに実行する能力にかかわらず命令をデコードし続
けることにより向上される。命令のデコードと命令の実
行とを切離すためには、命令を実行する機能ユニットと
呼ばれる回路によって用いられるディスパッチされた命
令情報をストアするためのルックアヘッドバッファと呼
ばれるバッファが必要である。
をすぐに実行する能力にかかわらず命令をデコードし続
けることにより向上される。命令のデコードと命令の実
行とを切離すためには、命令を実行する機能ユニットと
呼ばれる回路によって用いられるディスパッチされた命
令情報をストアするためのルックアヘッドバッファと呼
ばれるバッファが必要である。
【０００４】このバッファによっても、散在する分岐命
令を含む命令シーケンスに対するプロセッサの性能が向
上される。分岐に従う命令は通常、状態がわかるまで待
たなければならず、その後になって初めて実行を進める
ことができるため、分岐命令はプロセッサの性能を損な
う。スーパースカラプロセッサでは、「推論的に」命令
を実行することによって、分岐条件の結果を予測しかつ
その予測に従ってその次の命令に進むことに関わる分岐
能力が向上される。バッファは、プロセッサの推論状態
を維持するように実現される。予測が間違っている場合
には、間違って予測された分岐に従う命令によって生じ
た結果は放棄される。分岐を間違って予測した場合に迅
速に回復し、適切な命令シーケンスを再び開始すること
により、スーパースカラプロセッサの性能はかなり向上
される。回復方法により、不適切に行なわれた命令によ
る影響が取消される。再開始の手順により、正しい命令
シーケンスが再び確立される。
令を含む命令シーケンスに対するプロセッサの性能が向
上される。分岐に従う命令は通常、状態がわかるまで待
たなければならず、その後になって初めて実行を進める
ことができるため、分岐命令はプロセッサの性能を損な
う。スーパースカラプロセッサでは、「推論的に」命令
を実行することによって、分岐条件の結果を予測しかつ
その予測に従ってその次の命令に進むことに関わる分岐
能力が向上される。バッファは、プロセッサの推論状態
を維持するように実現される。予測が間違っている場合
には、間違って予測された分岐に従う命令によって生じ
た結果は放棄される。分岐を間違って予測した場合に迅
速に回復し、適切な命令シーケンスを再び開始すること
により、スーパースカラプロセッサの性能はかなり向上
される。回復方法により、不適切に行なわれた命令によ
る影響が取消される。再開始の手順により、正しい命令
シーケンスが再び確立される。
【０００５】『スーパースカラプロセッサ設計（Supers
calar Processor Design）』, Englewood Cliffs, N.
J., Prentice Hall, 1991, p.92-97においてマイク・ジ
ョンソン（Mike Johnson）によって教示される１つの回
復および再開始方法では、リオーダバッファおよびレジ
スタファイルが用いられる。レジスタファイルは、回収
された動作、すなわちもう推論的でない動作によって発
生したレジスタ値を保持する。リオーダバッファは、動
作の推論的結果、すなわち予測されてはいるが確証はさ
れていない分岐に従ったシーケンスで実行される動作の
結果を保持する。リオーダバッファは、先入れ先出しの
待ち行列として動作する。命令がデコードされると、リ
オーダバッファの末尾でエントリが割当てられる。エン
トリは、命令および命令の結果に関する情報が利用可能
になればそれを保持する。その結果値を受取ったエント
リがリオーダバッファの先頭に達すると、その結果をレ
ジスタファイルに書込むことによりその動作は回収され
る。リオーダバッファは、誤予測された分岐に従う命令
によって生じたレジスタ値を放棄するために、分岐の誤
予測の後の回復の間にプロセッサによって用いられる。
リオーダバッファは誤予測された分岐に従うレジスタを
復元するが、他のプロセッサのレジスタも復元される必
要があるかもしれない。たとえば、データを管理するた
めにスタックを用いるプロセッサでは、スタックは復元
を必要とする。スタックの復元には、アレイエレメント
およびポインタを含むすべてのスタックエレメントの回
復が必要である。
calar Processor Design）』, Englewood Cliffs, N.
J., Prentice Hall, 1991, p.92-97においてマイク・ジ
ョンソン（Mike Johnson）によって教示される１つの回
復および再開始方法では、リオーダバッファおよびレジ
スタファイルが用いられる。レジスタファイルは、回収
された動作、すなわちもう推論的でない動作によって発
生したレジスタ値を保持する。リオーダバッファは、動
作の推論的結果、すなわち予測されてはいるが確証はさ
れていない分岐に従ったシーケンスで実行される動作の
結果を保持する。リオーダバッファは、先入れ先出しの
待ち行列として動作する。命令がデコードされると、リ
オーダバッファの末尾でエントリが割当てられる。エン
トリは、命令および命令の結果に関する情報が利用可能
になればそれを保持する。その結果値を受取ったエント
リがリオーダバッファの先頭に達すると、その結果をレ
ジスタファイルに書込むことによりその動作は回収され
る。リオーダバッファは、誤予測された分岐に従う命令
によって生じたレジスタ値を放棄するために、分岐の誤
予測の後の回復の間にプロセッサによって用いられる。
リオーダバッファは誤予測された分岐に従うレジスタを
復元するが、他のプロセッサのレジスタも復元される必
要があるかもしれない。たとえば、データを管理するた
めにスタックを用いるプロセッサでは、スタックは復元
を必要とする。スタックの復元には、アレイエレメント
およびポインタを含むすべてのスタックエレメントの回
復が必要である。
【０００６】スタックの一例は、カリフォルニア州サン
タクララ（Santa Clara ）のインテル・コーポレイショ
ン（Intel Corporation ）から入手可能な商標ペンチウ
ム（Pentium ）マイクロプロセッサの浮動小数点ユニッ
ト（ＦＰＵ）レジスタスタックである。ＦＰＵレジスタ
スタックは、拡張された実データをストアする、８つの
マルチビット数値レジスタのアレイである。ＦＰＵの命
令により、スタックの頂部（ＴＯＳ）に関するデータレ
ジスタがアドレス指定される。商標ペンチウムマイクロ
プロセッサにおける浮動小数点交換（ＦＸＣＨ）命令に
より、スタックの頂部の内容が、特定のスタックエレメ
ント、たとえばＴＯＳに関するスタックの終わりから２
番目の位置にあるデフォルトエレメントの内容と交換す
る。ペンチウム（商標）浮動小数点命令は一般に、スタ
ックのトップ位置に配置されるべき１つのソースオペラ
ンドを必要とし、かつＦＰＵ命令の結果がＴＯＳに残さ
れることがよくあるため、ＦＸＣＨ命令は有用である。
ほとんどのＦＰＵ命令がＴＯＳへのアクセスを必要とす
るため、ＦＸＣＨ命令を用いてスタック内のデータ位置
を操作することが望ましい。
タクララ（Santa Clara ）のインテル・コーポレイショ
ン（Intel Corporation ）から入手可能な商標ペンチウ
ム（Pentium ）マイクロプロセッサの浮動小数点ユニッ
ト（ＦＰＵ）レジスタスタックである。ＦＰＵレジスタ
スタックは、拡張された実データをストアする、８つの
マルチビット数値レジスタのアレイである。ＦＰＵの命
令により、スタックの頂部（ＴＯＳ）に関するデータレ
ジスタがアドレス指定される。商標ペンチウムマイクロ
プロセッサにおける浮動小数点交換（ＦＸＣＨ）命令に
より、スタックの頂部の内容が、特定のスタックエレメ
ント、たとえばＴＯＳに関するスタックの終わりから２
番目の位置にあるデフォルトエレメントの内容と交換す
る。ペンチウム（商標）浮動小数点命令は一般に、スタ
ックのトップ位置に配置されるべき１つのソースオペラ
ンドを必要とし、かつＦＰＵ命令の結果がＴＯＳに残さ
れることがよくあるため、ＦＸＣＨ命令は有用である。
ほとんどのＦＰＵ命令がＴＯＳへのアクセスを必要とす
るため、ＦＸＣＨ命令を用いてスタック内のデータ位置
を操作することが望ましい。
【０００７】スタックのトップ位置はＴＯＳポインタに
よって識別される。スタックエントリは、いくつかの浮
動小数点命令とデータのロードおよびストア命令とを実
行することによりプッシュされかつポップされる。これ
らの命令がプロセッサのプログラミングに依存するた
め、浮動小数点のオーバフローおよびアンダフローが生
じ、これらはトラップされなければならず、それにより
例外条件が発生する。誤予測された分岐のような例外条
件には、プロセッサの推論的状態の復元が必要である。
よって識別される。スタックエントリは、いくつかの浮
動小数点命令とデータのロードおよびストア命令とを実
行することによりプッシュされかつポップされる。これ
らの命令がプロセッサのプログラミングに依存するた
め、浮動小数点のオーバフローおよびアンダフローが生
じ、これらはトラップされなければならず、それにより
例外条件が発生する。誤予測された分岐のような例外条
件には、プロセッサの推論的状態の復元が必要である。
【０００８】このＦＸＣＨ命令により生じる１つの結果
は、スタックエレメントの順序が変わりやすくなってし
まうことであり、これにより誤予測された分岐または例
外の後に生じるスタックの復元が複雑になってしまう。
は、スタックエレメントの順序が変わりやすくなってし
まうことであり、これにより誤予測された分岐または例
外の後に生じるスタックの復元が複雑になってしまう。
【０００９】スーパースカラプロセッサでは、誤予測さ
れた分岐および例外が生じても、効果的な回復および再
開始の手順を所望のように行なう。スタック、およびス
タックの状態を簡単にかつ迅速に復元するためのスタッ
クの動作方法が求められている。
れた分岐および例外が生じても、効果的な回復および再
開始の手順を所望のように行なう。スタック、およびス
タックの状態を簡単にかつ迅速に復元するためのスタッ
クの動作方法が求められている。
【００１０】
【発明の概要】本発明の一実施例は、浮動小数点計算命
令、浮動小数点スタック交換、浮動小数点スタックをプ
ッシュまたはポップする命令等の複数個の動作を同時に
行なうためのプロセッサである。このプロセッサは、計
算を実行するための浮動小数点機能ユニットと、浮動小
数点機能ユニットから得られた計算結果を扱うための浮
動小数点スタックとを含む。スタックは、浮動小数点機
能ユニットから得られた計算結果をストアするための浮
動小数点スタックアレイと、浮動小数点スタックアレイ
のエレメントを特定するための浮動小数点スタックポイ
ンタと、スタックポインタによってアドレス指定された
浮動小数点スタックアレイエレメントを順序づけるため
の浮動小数点スタックリマップアレイとを含む。
令、浮動小数点スタック交換、浮動小数点スタックをプ
ッシュまたはポップする命令等の複数個の動作を同時に
行なうためのプロセッサである。このプロセッサは、計
算を実行するための浮動小数点機能ユニットと、浮動小
数点機能ユニットから得られた計算結果を扱うための浮
動小数点スタックとを含む。スタックは、浮動小数点機
能ユニットから得られた計算結果をストアするための浮
動小数点スタックアレイと、浮動小数点スタックアレイ
のエレメントを特定するための浮動小数点スタックポイ
ンタと、スタックポインタによってアドレス指定された
浮動小数点スタックアレイエレメントを順序づけるため
の浮動小数点スタックリマップアレイとを含む。
【００１１】本発明の別の実施例は、スタックを制御す
るための方法である。スタックは、スタック交換命令お
よびスタックをプッシュまたはポップする命令を含む命
令を実行するためのプロセッサにおいてスタックメモリ
アレイおよびスタックポインタを含む。この方法は、ス
タックポインタをスタックのトップ位置のメモリアレイ
に設定し、かつシーケンシャルな順序でスタックメモリ
アレイエレメントをアドレス指定するようにスタックリ
マップアレイを設定することによってスタックを初期化
するステップを含む。この方法は、実行するための命令
をデコードしかつディスパッチするステップと、スタッ
ク交換命令に応答してスタックリマップアレイのエレメ
ントを交換するステップと、スタックをプッシュまたは
ポップする命令に応答してスタックポインタを調節する
ステップとをさらに含む。
るための方法である。スタックは、スタック交換命令お
よびスタックをプッシュまたはポップする命令を含む命
令を実行するためのプロセッサにおいてスタックメモリ
アレイおよびスタックポインタを含む。この方法は、ス
タックポインタをスタックのトップ位置のメモリアレイ
に設定し、かつシーケンシャルな順序でスタックメモリ
アレイエレメントをアドレス指定するようにスタックリ
マップアレイを設定することによってスタックを初期化
するステップを含む。この方法は、実行するための命令
をデコードしかつディスパッチするステップと、スタッ
ク交換命令に応答してスタックリマップアレイのエレメ
ントを交換するステップと、スタックをプッシュまたは
ポップする命令に応答してスタックポインタを調節する
ステップとをさらに含む。
【００１２】本発明のさらに他の実施例は、プロセッサ
スタックを制御するための方法である。スタックは、メ
モリアレイおよびスタックポインタを含む。この方法
は、スタックを初期化するステップを含み、この初期化
ステップは、スタックポインタおよびルックアヘッドス
タックポインタをスタックのトップ位置のメモリアレイ
に設定し、シーケンシャルな順序でスタックメモリアレ
イエレメントをアドレス指定するようにスタックリマッ
プアレイおよびルックアヘッドリマップアレイを設定す
るサブステップを含む。この方法は、実行するための命
令をデコードしかつディスパッチするステップと、ディ
スパッチされたスタック交換命令に応答してルックアヘ
ッドリマップアレイのエレメントを交換するステップ
と、ディスパッチされたスタックをプッシュまたはポッ
プする命令に応答してルックアヘッドスタックポインタ
を調節するステップとをさらに含む。ディスパッチされ
た分岐命令に応答して、この方法は、ルックアヘッドリ
マップアレイをセーブするステップと、分岐が発生され
るかどうかを予測するステップと、分岐が正しく予測さ
れたかどうかを判断するステップと、分岐命令が誤って
予測されたときにルックアヘッドリマップアレイをセー
ブされた値に復元するステップとを含む。この方法は、
命令をそのプログラムの順序で回収するステップをさら
に含み、この回収ステップは、回収するスタック交換命
令に応答してスタックリマップアレイをルックアヘッド
リマップアレイで置き換え、回収するスタックをプッシ
ュまたはポップする命令に応答してスタックポインタを
調節するサブステップを含む。
スタックを制御するための方法である。スタックは、メ
モリアレイおよびスタックポインタを含む。この方法
は、スタックを初期化するステップを含み、この初期化
ステップは、スタックポインタおよびルックアヘッドス
タックポインタをスタックのトップ位置のメモリアレイ
に設定し、シーケンシャルな順序でスタックメモリアレ
イエレメントをアドレス指定するようにスタックリマッ
プアレイおよびルックアヘッドリマップアレイを設定す
るサブステップを含む。この方法は、実行するための命
令をデコードしかつディスパッチするステップと、ディ
スパッチされたスタック交換命令に応答してルックアヘ
ッドリマップアレイのエレメントを交換するステップ
と、ディスパッチされたスタックをプッシュまたはポッ
プする命令に応答してルックアヘッドスタックポインタ
を調節するステップとをさらに含む。ディスパッチされ
た分岐命令に応答して、この方法は、ルックアヘッドリ
マップアレイをセーブするステップと、分岐が発生され
るかどうかを予測するステップと、分岐が正しく予測さ
れたかどうかを判断するステップと、分岐命令が誤って
予測されたときにルックアヘッドリマップアレイをセー
ブされた値に復元するステップとを含む。この方法は、
命令をそのプログラムの順序で回収するステップをさら
に含み、この回収ステップは、回収するスタック交換命
令に応答してスタックリマップアレイをルックアヘッド
リマップアレイで置き換え、回収するスタックをプッシ
ュまたはポップする命令に応答してスタックポインタを
調節するサブステップを含む。
【００１３】本発明の種々の実施例は、プロセッサが誤
予測された分岐または例外に遭遇した場合に単純でかつ
迅速な回復および再始動の手順を達成するデータスタッ
クを動作させるための方法および装置を含む。
予測された分岐または例外に遭遇した場合に単純でかつ
迅速な回復および再始動の手順を達成するデータスタッ
クを動作させるための方法および装置を含む。
【００１４】本発明の特定の応用は、単純でかつ迅速な
回復および再始動の手順を達成する浮動小数点データス
タックを動作させるための方法および装置である。本発
明により、浮動小数点演算命令とパラレルに浮動小数点
交換命令を実行することができるという有利な能力が得
られる。
回復および再始動の手順を達成する浮動小数点データス
タックを動作させるための方法および装置である。本発
明により、浮動小数点演算命令とパラレルに浮動小数点
交換命令を実行することができるという有利な能力が得
られる。
【００１５】添付の図面を参照して以下に示す詳細な説
明を読めば本発明がよりよく理解され、本発明の利点、
目的および特徴がより明らかになるであろう。図中、同
一の参照番号は同一のエレメントを示す。
明を読めば本発明がよりよく理解され、本発明の利点、
目的および特徴がより明らかになるであろう。図中、同
一の参照番号は同一のエレメントを示す。
【００１６】
【好ましい実施例の詳細な説明】図２および図３は、種
々の機能ブロックの間でアドレス、データおよび制御の
転送のやり取りを行なう内部アドレスおよびデータバス
１１１を含むスーパースカラプロセッサ１１０と、外部
メモリ１１４とを示している。命令キャッシュ１１６
は、ＣＩＳＣ命令を解析しかつプリデコードする。バイ
トキュー１３５は、プリデコードされた命令を命令デコ
ーダ１１８に転送し、これはＣＩＳＣ命令をそれぞれＲ
ＩＳＣのような動作（「ＲＯＰ」）のための命令のシー
ケンスにマップする。
々の機能ブロックの間でアドレス、データおよび制御の
転送のやり取りを行なう内部アドレスおよびデータバス
１１１を含むスーパースカラプロセッサ１１０と、外部
メモリ１１４とを示している。命令キャッシュ１１６
は、ＣＩＳＣ命令を解析しかつプリデコードする。バイ
トキュー１３５は、プリデコードされた命令を命令デコ
ーダ１１８に転送し、これはＣＩＳＣ命令をそれぞれＲ
ＩＳＣのような動作（「ＲＯＰ」）のための命令のシー
ケンスにマップする。
【００１７】適切な命令キャッシュ１１６は、１９９３
年１０月２９日出願の米国特許出願連続番号第０８／１
４５，９０５号により詳細に記載されている（デイビッ
ド・ビィ・ウィット（David B. Witt ）およびマイケル
・ディ・ゴダード（MichaelD. Goddard）「可変バイト
長命令に特に適切なプリデコード命令キャッシュおよび
その方法（“Pre-Decode Instruction Cache and Metho
d Therefor Particularly Suitable for Variable Byte
-Length Instructions”）」；１９９４年１０月２５
日、日本出願第２６０７０１号の「可変バイト長命令フ
ォーマットを有するタイプのプロセッサのための命令キ
ャッシュ」）。適切なバイトキュー１３５は、１９９３
年１０月２９日出願の米国特許出願連続番号第０８／１
４５，９０２号に詳細に記載されている（デイビッド・
ビィ・ウィット（David B. Witt ）「可変バイト長命令
に特に適切な推論的命令キューおよびその方法（“Spec
ulative Instruction Queue and Method Therefor Part
icularly Suitable for Variable Byte-Length Instruc
tions ”）」；１９９４年１０月２５日、日本出願第２
６０７００号の「可変バイト長命令フォーマットを有す
るタイプのプロセッサのための推論的命令キュー」）。
適切な命令デコーダ１１８は、１９９３年１０月２９日
出願の米国特許出願連続番号第０８／１４６，３８３号
により詳細に記載されている（デイビッド・ビィ・ウィ
ット（David B. Witt ）およびマイケル・ディ・ゴダー
ド（Michael D. Goddard）「スーパースカラ命令デコー
ダ（Syperscalar Instrucion Dcode）」；１９９４年１
０月２６日、日本出願第２６２４３７号の「スーパース
カラ命令デコード／発行装置」）。これらの出願全体を
引用をここに援用する。命令デコーダ１１８は、種々の
バスを介してプロセッサ１１０内の機能ブロックにＲＯ
Ｐをディスパッチする。プロセッサ１１０は、マイクロ
プロセッサのサイクルにおいて、４個以下のＲＯＰの発
行、５個以下のＲＯＰ結果のやり取り、および１６個以
下の推論的に実行されたＲＯＰのキューへの登録をサポ
ートする。ＡおよびＢソースオペランドと宛先レジスタ
とに対する４組以下のポインタが、命令デコーダ１１８
によって、それぞれのＡオペランドポインタ１３６、Ｂ
オペランドポインタ１３７、および宛先レジスタポイン
タ１４３を介してレジスタファイル１２４およびリオー
ダバッファ１２６に与えられる。レジスタファイル１２
４およびリオーダバッファ１２６により、４対のＡオペ
ランドバス１３０およびＢオペランドバス１３１上の種
々の機能ユニットに適切なソースオペランドＡおよびＢ
が与えられる。４対のＡオペランドタグバス１４８およ
びＢオペランドタグバス１４９を含むオペランドタグバ
スは、Ａオペランドバス１３０およびＢオペランドバス
１３１に関連する。データをオペランドバス上に配置す
るのに利用できない場合、利用可能になったときにデー
タを受取るためのリオーダバッファ１２６におけるエン
トリを識別するタグは、対応するオペランドタグバス上
にロードされる。オペランドバスおよびタグバスは、４
つのＲＯＰディスパッチ位置に対応する。命令デコーダ
は、リオーダバッファ１２６と協働して、ＲＯＰが実行
された後に機能ユニットから結果を受取るために、リオ
ーダバッファ１２６におけるエントリを識別するための
４つの宛先タグバス１４０を特定する。機能ユニット
は、ＲＯＰを実行し、宛先タグを５本の結果タグバス１
３９のうちの１つにコピーし、結果が利用可能である場
合にはその結果を５本の結果バス１３２のうちの対応す
る結果バスに配置する。結果タグバス１３９における対
応するタグが結果を待っているＲＯＰのオペランドタグ
と一致すれば、機能ユニットは結果バス１３２上の結果
にアクセスする。
年１０月２９日出願の米国特許出願連続番号第０８／１
４５，９０５号により詳細に記載されている（デイビッ
ド・ビィ・ウィット（David B. Witt ）およびマイケル
・ディ・ゴダード（MichaelD. Goddard）「可変バイト
長命令に特に適切なプリデコード命令キャッシュおよび
その方法（“Pre-Decode Instruction Cache and Metho
d Therefor Particularly Suitable for Variable Byte
-Length Instructions”）」；１９９４年１０月２５
日、日本出願第２６０７０１号の「可変バイト長命令フ
ォーマットを有するタイプのプロセッサのための命令キ
ャッシュ」）。適切なバイトキュー１３５は、１９９３
年１０月２９日出願の米国特許出願連続番号第０８／１
４５，９０２号に詳細に記載されている（デイビッド・
ビィ・ウィット（David B. Witt ）「可変バイト長命令
に特に適切な推論的命令キューおよびその方法（“Spec
ulative Instruction Queue and Method Therefor Part
icularly Suitable for Variable Byte-Length Instruc
tions ”）」；１９９４年１０月２５日、日本出願第２
６０７００号の「可変バイト長命令フォーマットを有す
るタイプのプロセッサのための推論的命令キュー」）。
適切な命令デコーダ１１８は、１９９３年１０月２９日
出願の米国特許出願連続番号第０８／１４６，３８３号
により詳細に記載されている（デイビッド・ビィ・ウィ
ット（David B. Witt ）およびマイケル・ディ・ゴダー
ド（Michael D. Goddard）「スーパースカラ命令デコー
ダ（Syperscalar Instrucion Dcode）」；１９９４年１
０月２６日、日本出願第２６２４３７号の「スーパース
カラ命令デコード／発行装置」）。これらの出願全体を
引用をここに援用する。命令デコーダ１１８は、種々の
バスを介してプロセッサ１１０内の機能ブロックにＲＯ
Ｐをディスパッチする。プロセッサ１１０は、マイクロ
プロセッサのサイクルにおいて、４個以下のＲＯＰの発
行、５個以下のＲＯＰ結果のやり取り、および１６個以
下の推論的に実行されたＲＯＰのキューへの登録をサポ
ートする。ＡおよびＢソースオペランドと宛先レジスタ
とに対する４組以下のポインタが、命令デコーダ１１８
によって、それぞれのＡオペランドポインタ１３６、Ｂ
オペランドポインタ１３７、および宛先レジスタポイン
タ１４３を介してレジスタファイル１２４およびリオー
ダバッファ１２６に与えられる。レジスタファイル１２
４およびリオーダバッファ１２６により、４対のＡオペ
ランドバス１３０およびＢオペランドバス１３１上の種
々の機能ユニットに適切なソースオペランドＡおよびＢ
が与えられる。４対のＡオペランドタグバス１４８およ
びＢオペランドタグバス１４９を含むオペランドタグバ
スは、Ａオペランドバス１３０およびＢオペランドバス
１３１に関連する。データをオペランドバス上に配置す
るのに利用できない場合、利用可能になったときにデー
タを受取るためのリオーダバッファ１２６におけるエン
トリを識別するタグは、対応するオペランドタグバス上
にロードされる。オペランドバスおよびタグバスは、４
つのＲＯＰディスパッチ位置に対応する。命令デコーダ
は、リオーダバッファ１２６と協働して、ＲＯＰが実行
された後に機能ユニットから結果を受取るために、リオ
ーダバッファ１２６におけるエントリを識別するための
４つの宛先タグバス１４０を特定する。機能ユニット
は、ＲＯＰを実行し、宛先タグを５本の結果タグバス１
３９のうちの１つにコピーし、結果が利用可能である場
合にはその結果を５本の結果バス１３２のうちの対応す
る結果バスに配置する。結果タグバス１３９における対
応するタグが結果を待っているＲＯＰのオペランドタグ
と一致すれば、機能ユニットは結果バス１３２上の結果
にアクセスする。
【００１８】命令デコーダ１１８は、４本の操作コード
／タイプバス１５０を介してＡおよびＢソースオペラン
ド情報に付随する操作コード情報をディスパッチする。
操作コード情報は、機能ユニットのうちの適切な１つを
選択するタイプフィールドと、ＲＩＳＣ操作コードを識
別する操作コードフィールドとを含む。
／タイプバス１５０を介してＡおよびＢソースオペラン
ド情報に付随する操作コード情報をディスパッチする。
操作コード情報は、機能ユニットのうちの適切な１つを
選択するタイプフィールドと、ＲＩＳＣ操作コードを識
別する操作コードフィールドとを含む。
【００１９】プロセッサ１１０は、分岐ユニット１２
０、整数機能ユニット１２１、浮動小数点機能ユニット
１２２、ロード／ストア機能ユニット１８０等のいくつ
かの機能ユニットを含む。整数機能ユニット１２１は一
般的な意味で与えられたものであって、種々のタイプの
演算論理ユニットまたはシフトユニットを表わす。分岐
ユニット１２０は、分岐がある場合に適切な命令フェッ
チ速度を可能にする分岐予測機能を果たし、複数の命令
が発行された場合の性能を達成するために必要とされ
る。分岐ユニット１２０および命令デコーダ１１８を含
む適切な分岐予測システムは、ジョンソン（Johnson ）
による『スーパースカラマイクロプロセッサ設計（“Su
perscalar Microprocessor Design ）』, Prentice Hal
l, 1990 、および米国特許番号第５，１３６，６９７号
（ウィリアム・エム・ジョンソン（William M. Johnso
n）「キャッシュの命令ブロックの各々でストアされる
フェッチ情報を用いて、正しく予測された分岐命令の後
の実行に関して遅延を低減するためのシステム（“Syst
em for Reducing Delay for Execution Subsequent ro
Correctly Predicted Branch Instruction Using Fetch
Information Stored witheach Block of Instructions
in Cache”）」）により詳細に示されており、これは
引用によりここに援用される。プロセッサ１１０は、複
雑になりすぎないようにするために単純な１組の機能ユ
ニットを有するように示されている。必要に応じて、整
数ユニットおよび浮動小数点ユニットの他の組合せを実
現することも可能である。
０、整数機能ユニット１２１、浮動小数点機能ユニット
１２２、ロード／ストア機能ユニット１８０等のいくつ
かの機能ユニットを含む。整数機能ユニット１２１は一
般的な意味で与えられたものであって、種々のタイプの
演算論理ユニットまたはシフトユニットを表わす。分岐
ユニット１２０は、分岐がある場合に適切な命令フェッ
チ速度を可能にする分岐予測機能を果たし、複数の命令
が発行された場合の性能を達成するために必要とされ
る。分岐ユニット１２０および命令デコーダ１１８を含
む適切な分岐予測システムは、ジョンソン（Johnson ）
による『スーパースカラマイクロプロセッサ設計（“Su
perscalar Microprocessor Design ）』, Prentice Hal
l, 1990 、および米国特許番号第５，１３６，６９７号
（ウィリアム・エム・ジョンソン（William M. Johnso
n）「キャッシュの命令ブロックの各々でストアされる
フェッチ情報を用いて、正しく予測された分岐命令の後
の実行に関して遅延を低減するためのシステム（“Syst
em for Reducing Delay for Execution Subsequent ro
Correctly Predicted Branch Instruction Using Fetch
Information Stored witheach Block of Instructions
in Cache”）」）により詳細に示されており、これは
引用によりここに援用される。プロセッサ１１０は、複
雑になりすぎないようにするために単純な１組の機能ユ
ニットを有するように示されている。必要に応じて、整
数ユニットおよび浮動小数点ユニットの他の組合せを実
現することも可能である。
【００２０】レジスタファイル１２４は、中間の計算結
果を保持するためのマップされたＣＩＳＣ整数レジス
タ、浮動小数点レジスタ、一次レジスタを含む物理記憶
メモリである。レジスタファイル１２４は、４個以下の
同時にディスパッチされたＲＯＰの各々に関してＡオペ
ランドポインタ１３６およびＢオペランドポインタ１３
７の２個以下のレジスタポインタによってアドレス指定
され、選択されたエントリの値を８個の読取ポートを介
してＡオペランドバス１３０およびＢオペランドバス１
３１上に与える。整数はレジスタファイル１２４の３２
ビットレジスタにストアされ、浮動小数点の数はレジス
タファイル１２４の８２ビットレジスタにストアされ
る。レジスタファイル１２４は、回収結果として既知で
あるプロセスにおいて、リオーダバッファ１２６から４
本のライトバックバス１３４を介して実行された動作お
よび非推論的動作の結果を受取る。
果を保持するためのマップされたＣＩＳＣ整数レジス
タ、浮動小数点レジスタ、一次レジスタを含む物理記憶
メモリである。レジスタファイル１２４は、４個以下の
同時にディスパッチされたＲＯＰの各々に関してＡオペ
ランドポインタ１３６およびＢオペランドポインタ１３
７の２個以下のレジスタポインタによってアドレス指定
され、選択されたエントリの値を８個の読取ポートを介
してＡオペランドバス１３０およびＢオペランドバス１
３１上に与える。整数はレジスタファイル１２４の３２
ビットレジスタにストアされ、浮動小数点の数はレジス
タファイル１２４の８２ビットレジスタにストアされ
る。レジスタファイル１２４は、回収結果として既知で
あるプロセスにおいて、リオーダバッファ１２６から４
本のライトバックバス１３４を介して実行された動作お
よび非推論的動作の結果を受取る。
【００２１】リオーダバッファ１２６は、推論的に実行
されたＲＯＰの相対的な順序を追跡するための環状ＦＩ
ＦＯである。記憶位置は、先頭キューポインタおよび末
尾キューポインタを用いて、結果をレジスタファイル１
２４に回収しかつ機能ユニットから結果を受取るように
動的に割当てられる。命令がデコードされると、そのＲ
ＯＰには、利用可能になった場合には結果値と、結果が
書込まれるべきレジスタファイル１２４の宛先レジスタ
の番号とを含むＲＯＰ情報をストアするためのリオーダ
バッファ１２６における位置が割当てられる。従属性を
持たないＲＯＰに関しては、Ａオペランドバス１３０お
よびＢオペランドバス１３１は、レジスタファイル１２
４から駆動される。浮動小数点データは、従属性を持た
ない浮動小数点ＲＯＰに関してＡオペランド、Ｂオペラ
ンドおよび宛先レジスタが整数ＲＯＰの態様で直接アド
レス指定されるのではなくスタックポインタおよびリマ
ップレジスタによって指定されるように、スタックを用
いてアクセスされる。スタックポインタおよびリマップ
レジスタは組合されて、レジスタファイル１２４の浮動
小数点レジスタを指す。しかしながら、ＲＯＰが従属性
を持ち、そこにストアされていると考えられる値を得る
ために名前が変えられた宛先レジスタを参照すると、エ
ントリがリオーダバッファ１２６内でアクセスされる。
そこで結果が利用可能であれば、この結果はオペランド
バス上に置かれる。結果が利用不可能であれば、リオー
ダバッファエントリを識別するタグがＡオペランドタグ
バス１４８およびＢオペランドタグバス１４９のうちの
一方の上に与えられる。結果またはタグは、それぞれオ
ペランドバス１３０、１３１またはオペランドタグバス
１４８、１４９を介して機能ユニットに与えられる。浮
動小数点ＲＯＰに関しては、データ依存性オペランドが
リオーダバッファ１２４からアクセスされるか、または
スタックポインタおよびリマップレジスタに従ってタグ
がつけられる。
されたＲＯＰの相対的な順序を追跡するための環状ＦＩ
ＦＯである。記憶位置は、先頭キューポインタおよび末
尾キューポインタを用いて、結果をレジスタファイル１
２４に回収しかつ機能ユニットから結果を受取るように
動的に割当てられる。命令がデコードされると、そのＲ
ＯＰには、利用可能になった場合には結果値と、結果が
書込まれるべきレジスタファイル１２４の宛先レジスタ
の番号とを含むＲＯＰ情報をストアするためのリオーダ
バッファ１２６における位置が割当てられる。従属性を
持たないＲＯＰに関しては、Ａオペランドバス１３０お
よびＢオペランドバス１３１は、レジスタファイル１２
４から駆動される。浮動小数点データは、従属性を持た
ない浮動小数点ＲＯＰに関してＡオペランド、Ｂオペラ
ンドおよび宛先レジスタが整数ＲＯＰの態様で直接アド
レス指定されるのではなくスタックポインタおよびリマ
ップレジスタによって指定されるように、スタックを用
いてアクセスされる。スタックポインタおよびリマップ
レジスタは組合されて、レジスタファイル１２４の浮動
小数点レジスタを指す。しかしながら、ＲＯＰが従属性
を持ち、そこにストアされていると考えられる値を得る
ために名前が変えられた宛先レジスタを参照すると、エ
ントリがリオーダバッファ１２６内でアクセスされる。
そこで結果が利用可能であれば、この結果はオペランド
バス上に置かれる。結果が利用不可能であれば、リオー
ダバッファエントリを識別するタグがＡオペランドタグ
バス１４８およびＢオペランドタグバス１４９のうちの
一方の上に与えられる。結果またはタグは、それぞれオ
ペランドバス１３０、１３１またはオペランドタグバス
１４８、１４９を介して機能ユニットに与えられる。浮
動小数点ＲＯＰに関しては、データ依存性オペランドが
リオーダバッファ１２４からアクセスされるか、または
スタックポインタおよびリマップレジスタに従ってタグ
がつけられる。
【００２２】機能ユニット１２０、１２１、１２２、１
８０において実行が終了し結果が得られると、それらの
結果およびそれぞれの結果タグは５本のバス幅結果バス
１３２および結果タグバス１３９を介してリオーダバッ
ファ１２６と機能ユニットの保存局に与えられる。５本
の結果バス、結果タグおよび状態バスのうち、４本は、
整数および浮動小数点の結果をリオーダバッファに送る
ための汎用バスである。送られた結果以外の情報を機能
ユニットのうちのいくつかからリオーダバッファに送る
ために、付加的な第５の結果バス、結果タグおよび状態
バスが用いられる。たとえば、分岐ユニット１２０によ
る分岐動作から生じる状態情報は、この付加的なバスに
置かれる。特定の機能ユニットは、５本の結果バス１３
２および対応する結果タグバス１３９のサブセットにの
み相互接続し得る。
８０において実行が終了し結果が得られると、それらの
結果およびそれぞれの結果タグは５本のバス幅結果バス
１３２および結果タグバス１３９を介してリオーダバッ
ファ１２６と機能ユニットの保存局に与えられる。５本
の結果バス、結果タグおよび状態バスのうち、４本は、
整数および浮動小数点の結果をリオーダバッファに送る
ための汎用バスである。送られた結果以外の情報を機能
ユニットのうちのいくつかからリオーダバッファに送る
ために、付加的な第５の結果バス、結果タグおよび状態
バスが用いられる。たとえば、分岐ユニット１２０によ
る分岐動作から生じる状態情報は、この付加的なバスに
置かれる。特定の機能ユニットは、５本の結果バス１３
２および対応する結果タグバス１３９のサブセットにの
み相互接続し得る。
【００２３】レジスタファイル、リオーダバッファ、お
よびバスを含む適切なＲＩＳＣコアは、１９９３年１０
月２９日出願の米国特許出願連続番号第０８／１４６，
３８２号（デイビッド・ビィ・ウィット（David B. Wit
t ）およびウィリアム・エム・ジョンソン（William M.
Johnson）「高性能スーパースカラマイクロプロセッサ
（High Performance Superscalar Microprocessor
）」；１９９４年１０月２７日、日本出願第２６３３
１７号の「スーパースカラマイクロプロセッサ」）に記
載されており、これを引用によりここに援用する。
よびバスを含む適切なＲＩＳＣコアは、１９９３年１０
月２９日出願の米国特許出願連続番号第０８／１４６，
３８２号（デイビッド・ビィ・ウィット（David B. Wit
t ）およびウィリアム・エム・ジョンソン（William M.
Johnson）「高性能スーパースカラマイクロプロセッサ
（High Performance Superscalar Microprocessor
）」；１９９４年１０月２７日、日本出願第２６３３
１７号の「スーパースカラマイクロプロセッサ」）に記
載されており、これを引用によりここに援用する。
【００２４】図４は、３つのパイプラインを用いて算術
計算を行なう浮動小数点ユニット１２２の概略ブロック
図である。第１のパイプラインは、２つの加算器段２４
２、２４３と正規化シフタ段２５３とを含む加算／減算
パイプラインである。第２のパイプラインは、２つの乗
算段２４４、２４５を含む乗算パイプラインである。第
３のパイプラインは、検出ブロック２５２を含む。浮動
小数点機能ユニット１２２はまた、共有浮動小数点ラウ
ンダ２４７とＦＰＵ結果ドライバ２５１とを含む。浮動
小数点保存局２４１は、操作コード／タイプバス１５
０、Ａオペランドバス１３０、Ｂオペランドバス１３
１、結果バス１３２、結果タグバス１３９、Ａオペラン
ドタグバス１４８、Ｂオペランドタグバス１４９、およ
び宛先タグバス１４０からの入力を受取るように接続さ
れる。保存局２４１は、２つのエントリを保持し、これ
らのエントリの各々は８２ビットＡオペランドおよび８
２ビットＢオペランドのための記憶装置と、宛先結果タ
グと、８ビット操作コードと、４ビットＡオペランドタ
グと、４ビットＢオペランドタグと、浮動小数点スタッ
クのオーバフローおよびアンダフローの状態を示すため
の状態ビットとを含む。保存局２４１は、クロックサイ
クルごとに、２つのＲＯＰの形の１つの浮動小数点動作
を受入れることができる。保存局２４１は、その各々が
８２ビットオペランドと３つの浮動小数点計算制御ビッ
トとを含む８５ビット浮動小数点Ａオペランドバス２５
４および８５ビット浮動小数点Ｂオペランドバス２５５
を駆動する。
計算を行なう浮動小数点ユニット１２２の概略ブロック
図である。第１のパイプラインは、２つの加算器段２４
２、２４３と正規化シフタ段２５３とを含む加算／減算
パイプラインである。第２のパイプラインは、２つの乗
算段２４４、２４５を含む乗算パイプラインである。第
３のパイプラインは、検出ブロック２５２を含む。浮動
小数点機能ユニット１２２はまた、共有浮動小数点ラウ
ンダ２４７とＦＰＵ結果ドライバ２５１とを含む。浮動
小数点保存局２４１は、操作コード／タイプバス１５
０、Ａオペランドバス１３０、Ｂオペランドバス１３
１、結果バス１３２、結果タグバス１３９、Ａオペラン
ドタグバス１４８、Ｂオペランドタグバス１４９、およ
び宛先タグバス１４０からの入力を受取るように接続さ
れる。保存局２４１は、２つのエントリを保持し、これ
らのエントリの各々は８２ビットＡオペランドおよび８
２ビットＢオペランドのための記憶装置と、宛先結果タ
グと、８ビット操作コードと、４ビットＡオペランドタ
グと、４ビットＢオペランドタグと、浮動小数点スタッ
クのオーバフローおよびアンダフローの状態を示すため
の状態ビットとを含む。保存局２４１は、クロックサイ
クルごとに、２つのＲＯＰの形の１つの浮動小数点動作
を受入れることができる。保存局２４１は、その各々が
８２ビットオペランドと３つの浮動小数点計算制御ビッ
トとを含む８５ビット浮動小数点Ａオペランドバス２５
４および８５ビット浮動小数点Ｂオペランドバス２５５
を駆動する。
【００２５】検出２５２は、浮動小数点ユニット１２２
への入力が規定された無効性のある条件を満たす場合例
外信号を発生する。浮動小数点スタックオーバフローま
たはアンダフロー信号が設定されるか、除算動作におい
て分母オペランドが０であるか、またはソースオペラン
ドの値が命令により発生された結果が０または∞にされ
るような値を有する場合に、無効状態が生じる。浮動小
数点機能ユニット１２２への入力のために例外が発生さ
れると、ユニットが動作の残りの段をキャンセルし、リ
オーダバッファ１２６がプロセッサ１１０中にわたって
例外応答を開始するように結果バス１３２上に例外信号
を配置する。
への入力が規定された無効性のある条件を満たす場合例
外信号を発生する。浮動小数点スタックオーバフローま
たはアンダフロー信号が設定されるか、除算動作におい
て分母オペランドが０であるか、またはソースオペラン
ドの値が命令により発生された結果が０または∞にされ
るような値を有する場合に、無効状態が生じる。浮動小
数点機能ユニット１２２への入力のために例外が発生さ
れると、ユニットが動作の残りの段をキャンセルし、リ
オーダバッファ１２６がプロセッサ１１０中にわたって
例外応答を開始するように結果バス１３２上に例外信号
を配置する。
【００２６】浮動小数点ラウンダ２４７は、浮動小数点
ＲＯＰの実行により生じる例外を検出する。これらの例
外は、浮動小数点の指数値のオーバフローもしくはアン
ダフロー、または丸めている間の不正確な誤差を含む。
これらの誤差は信号で保存局１４１に送られる。
ＲＯＰの実行により生じる例外を検出する。これらの例
外は、浮動小数点の指数値のオーバフローもしくはアン
ダフロー、または丸めている間の不正確な誤差を含む。
これらの誤差は信号で保存局１４１に送られる。
【００２７】浮動小数点スタックは、浮動小数点命令に
より用いられる。浮動小数点命令は、スタックからその
オペランドを取る。なお、浮動小数点スタックはプロセ
ッサ１１０においていくぶんか分配されており、浮動小
数点機能ユニット１２２内にはなく、一般的には、浮動
小数点機能ユニット１２２から構造的に分離されてい
る。
より用いられる。浮動小数点命令は、スタックからその
オペランドを取る。なお、浮動小数点スタックはプロセ
ッサ１１０においていくぶんか分配されており、浮動小
数点機能ユニット１２２内にはなく、一般的には、浮動
小数点機能ユニット１２２から構造的に分離されてい
る。
【００２８】リオーダバッファ１２６は、浮動小数点ス
タックにあるデータを含む推論データが、プロセッサ１
１０の種々のブロックが協働することにより一貫した態
様で、しかしながら浮動小数点機能ユニット１２２の動
作から一般に独立して扱われるようにデータの管理を制
御する。リオーダバッファ１２６において従属性分析を
含むデータフロー制御を与えることによって、ＦＰＵ１
２２を含む他のプロセッサブロックが簡略化される。浮
動小数点ユニット１２２によって用いられる制御情報
は、スタックのオーバフローまたはアンダフローの状態
を示すビット等のスタック状態ビットに制限される。こ
の情報は命令デコーダ１１８によって発生され、ＲＯＰ
がディスパッチされると浮動小数点ユニット１２２に送
られる。ＦＰＵ１２２は、オーバフローまたはアンダフ
ロートラップを受取ると、例外信号を発生する。
タックにあるデータを含む推論データが、プロセッサ１
１０の種々のブロックが協働することにより一貫した態
様で、しかしながら浮動小数点機能ユニット１２２の動
作から一般に独立して扱われるようにデータの管理を制
御する。リオーダバッファ１２６において従属性分析を
含むデータフロー制御を与えることによって、ＦＰＵ１
２２を含む他のプロセッサブロックが簡略化される。浮
動小数点ユニット１２２によって用いられる制御情報
は、スタックのオーバフローまたはアンダフローの状態
を示すビット等のスタック状態ビットに制限される。こ
の情報は命令デコーダ１１８によって発生され、ＲＯＰ
がディスパッチされると浮動小数点ユニット１２２に送
られる。ＦＰＵ１２２は、オーバフローまたはアンダフ
ロートラップを受取ると、例外信号を発生する。
【００２９】図５は、種々のレジスタと、スタックを制
御しかつスタックを動作させるためのデータ通信経路を
相互接続するためのアレイとを含む、浮動小数点スタッ
クを組込むプロセッサ１１０のエレメントを示してい
る。図５は、分岐の予測および誤った予測によりスタッ
ク機能性のいくつかの局面が左右されるため、分岐機能
を実現するエレメントを示している。浮動小数点スタッ
クは、命令デコーダ１１８、分岐ユニット１２０、リオ
ーダバッファ１２６およびレジスタファイル１２４内に
記憶および制御回路を含む。なお、本実施例のプロセッ
サ１１０では、浮動小数点機能ユニット１２２は、浮動
小数点スタックの構造のうちのいずれも含んでおらず、
それにより浮動小数点命令および浮動小数点スタック交
換命令を同時に実行することができる。
御しかつスタックを動作させるためのデータ通信経路を
相互接続するためのアレイとを含む、浮動小数点スタッ
クを組込むプロセッサ１１０のエレメントを示してい
る。図５は、分岐の予測および誤った予測によりスタッ
ク機能性のいくつかの局面が左右されるため、分岐機能
を実現するエレメントを示している。浮動小数点スタッ
クは、命令デコーダ１１８、分岐ユニット１２０、リオ
ーダバッファ１２６およびレジスタファイル１２４内に
記憶および制御回路を含む。なお、本実施例のプロセッ
サ１１０では、浮動小数点機能ユニット１２２は、浮動
小数点スタックの構造のうちのいずれも含んでおらず、
それにより浮動小数点命令および浮動小数点スタック交
換命令を同時に実行することができる。
【００３０】スタックに影響を及ぼす命令のタイプは２
つある。スタックに影響を及ぼす命令の第１のタイプ
は、浮動小数点命令である。これらの命令は、スタック
上のデータを用い、結果をスタックに戻す。このスタッ
クに影響を及ぼす命令の第１のタイプは、浮動小数点ユ
ニット１２２において実行される。スタックに影響を及
ぼす命令の第２のタイプは、スタックのエレメントを交
換する浮動小数点スタック交換（ＦＸＣＨ）命令であ
る。種々の理由のため、ＦＸＣＨ命令は分岐ユニット１
２０において実行される。
つある。スタックに影響を及ぼす命令の第１のタイプ
は、浮動小数点命令である。これらの命令は、スタック
上のデータを用い、結果をスタックに戻す。このスタッ
クに影響を及ぼす命令の第１のタイプは、浮動小数点ユ
ニット１２２において実行される。スタックに影響を及
ぼす命令の第２のタイプは、スタックのエレメントを交
換する浮動小数点スタック交換（ＦＸＣＨ）命令であ
る。種々の理由のため、ＦＸＣＨ命令は分岐ユニット１
２０において実行される。
【００３１】ＦＸＣＨ命令が分岐ユニット１２０におい
て実行される１つの理由は、データオペランドの値が推
論的であるのと同様にスタックエレメントの順序が推論
的であることである。条件つき分岐は誤予測され得るた
め、誤予測された分岐に従うＦＸＣＨ命令によって変更
されるスタックエレメントの順序を復元しなければなら
ない。分岐がディスパッチされるときにルックアヘッド
スタックエレメントの順序をセーブするために、ＦＸＣ
Ｈ命令は分岐ユニット１２０にディスパッチされる。Ｆ
ＸＣＨ命令を分岐ユニット１２０において実行する第２
の理由は、プロセッサ１１０が、分岐ユニット１２０に
よって開始される再同期化動作を介してスタックアンダ
フロー状態等のスタックエラーに応答することである。
て実行される１つの理由は、データオペランドの値が推
論的であるのと同様にスタックエレメントの順序が推論
的であることである。条件つき分岐は誤予測され得るた
め、誤予測された分岐に従うＦＸＣＨ命令によって変更
されるスタックエレメントの順序を復元しなければなら
ない。分岐がディスパッチされるときにルックアヘッド
スタックエレメントの順序をセーブするために、ＦＸＣ
Ｈ命令は分岐ユニット１２０にディスパッチされる。Ｆ
ＸＣＨ命令を分岐ユニット１２０において実行する第２
の理由は、プロセッサ１１０が、分岐ユニット１２０に
よって開始される再同期化動作を介してスタックアンダ
フロー状態等のスタックエラーに応答することである。
【００３２】命令キャッシュ１１６と分岐ユニット１２
０とが協働することにより、ターゲットＰＣバス３２２
および分岐フラグ３１０を介する通信を用いて分岐予測
能力が得られる。命令キャッシュ１１６は、バイトキュ
ーバス３４８を介して命令デコーダ１１８に命令を与え
る。分岐ユニット１２０は、スタックのルックアヘッド
状態を特定の分岐命令と相関させるデータをストアする
レジスタを含む。ＦＸＣＨおよび浮動小数点命令を同時
に実行できるように、ＦＸＣＨ命令を浮動小数点ユニッ
ト１２２にではなく分岐ユニット１２０にディスパッチ
することが有利である。
０とが協働することにより、ターゲットＰＣバス３２２
および分岐フラグ３１０を介する通信を用いて分岐予測
能力が得られる。命令キャッシュ１１６は、バイトキュ
ーバス３４８を介して命令デコーダ１１８に命令を与え
る。分岐ユニット１２０は、スタックのルックアヘッド
状態を特定の分岐命令と相関させるデータをストアする
レジスタを含む。ＦＸＣＨおよび浮動小数点命令を同時
に実行できるように、ＦＸＣＨ命令を浮動小数点ユニッ
ト１２２にではなく分岐ユニット１２０にディスパッチ
することが有利である。
【００３３】命令デコーダ１１８は、与えられた命令に
対応するＲＯＰを種々のバスを介して種々の機能ユニッ
トにディスパッチし、この種々の機能ユニットのうちの
１つのは分岐ユニット１２０である。命令デコーダ１１
８は、ＲＯＰをディスパッチすると、ＲＯＰのソースオ
ペランドおよび宛先レジスタを識別するために、Ａオペ
ランドポインタ１３６、Ｂオペランドポインタ１３７、
および宛先ポインタ１４３をレジスタファイル１２４お
よびリオーダバッファ１２６に駆動する。命令デコーダ
１１８は、デコード（ＤＰＣ）バス３１３を介して分岐
ユニット１２０にデコードプログラムカウンタ（ＰＣ）
を送る。命令デコーダ１１８は、スタックのルックアヘ
ッド状態をストアするレジスタおよびアレイを含む。浮
動小数点ＲＯＰに関しては、ルックアヘッドのスタック
のレジスタおよびアレイは、レジスタファイル１２４お
よびリオーダバッファ１２６のエレメントにアクセスす
るために、オペランドポインタバス１３６、１３７上で
駆動されるポインタと宛先ポインタ１４３との値を引出
すために用いられる。非推論的な整数および浮動小数点
データは共にレジスタファイル１２４にストアされる。
浮動小数点スタックは、レジスタファイル１２４内のレ
ジスタの形である。推論的な整数および浮動小数点デー
タはリオーダバッファ１２６にストアされる。命令デコ
ーダ１１８は、ルックアヘッドスタックポインタおよび
アレイを用いて、浮動小数点オペランドの指定を、スタ
ックのトップ位置に関するスタックエレメントの識別か
らレジスタファイル１２４内の物理レジスタの識別に変
換する。この変換が行なわれると、リオーダバッファ１
２６の推論的浮動小数点は整数オペランドと同様に処理
される。データ処理のほとんどの局面に関して、プロセ
ッサ１１０は浮動小数点データを整数データと同様に扱
い、これにより専用論理が必要でなくなる。
対応するＲＯＰを種々のバスを介して種々の機能ユニッ
トにディスパッチし、この種々の機能ユニットのうちの
１つのは分岐ユニット１２０である。命令デコーダ１１
８は、ＲＯＰをディスパッチすると、ＲＯＰのソースオ
ペランドおよび宛先レジスタを識別するために、Ａオペ
ランドポインタ１３６、Ｂオペランドポインタ１３７、
および宛先ポインタ１４３をレジスタファイル１２４お
よびリオーダバッファ１２６に駆動する。命令デコーダ
１１８は、デコード（ＤＰＣ）バス３１３を介して分岐
ユニット１２０にデコードプログラムカウンタ（ＰＣ）
を送る。命令デコーダ１１８は、スタックのルックアヘ
ッド状態をストアするレジスタおよびアレイを含む。浮
動小数点ＲＯＰに関しては、ルックアヘッドのスタック
のレジスタおよびアレイは、レジスタファイル１２４お
よびリオーダバッファ１２６のエレメントにアクセスす
るために、オペランドポインタバス１３６、１３７上で
駆動されるポインタと宛先ポインタ１４３との値を引出
すために用いられる。非推論的な整数および浮動小数点
データは共にレジスタファイル１２４にストアされる。
浮動小数点スタックは、レジスタファイル１２４内のレ
ジスタの形である。推論的な整数および浮動小数点デー
タはリオーダバッファ１２６にストアされる。命令デコ
ーダ１１８は、ルックアヘッドスタックポインタおよび
アレイを用いて、浮動小数点オペランドの指定を、スタ
ックのトップ位置に関するスタックエレメントの識別か
らレジスタファイル１２４内の物理レジスタの識別に変
換する。この変換が行なわれると、リオーダバッファ１
２６の推論的浮動小数点は整数オペランドと同様に処理
される。データ処理のほとんどの局面に関して、プロセ
ッサ１１０は浮動小数点データを整数データと同様に扱
い、これにより専用論理が必要でなくなる。
【００３４】命令デコーダ１１８は、命令処理パイプラ
インの最初にある。整数データと浮動小数点データとを
パイプラインの各段で同じように一貫して処理すること
が有利である。スタックのルックアヘッド状態は、ＲＯ
Ｐがデコードされるときに決定される。命令デコーダ１
１８は、ルックアヘッドスタックポインタおよびリマッ
プアレイの更新を制御し、浮動小数点オペランドの識別
をスタック上の位置の指定から固定レジスタの指定に変
換する。命令デコーダ１１８は、命令パイプラインの最
初の位置にあるため、この命令デコーダ１１８により浮
動小数点データおよび整数データをプロセッサパイプラ
インにおけるできるだけ早い段階で一貫した態様で処理
することができるようになる。
インの最初にある。整数データと浮動小数点データとを
パイプラインの各段で同じように一貫して処理すること
が有利である。スタックのルックアヘッド状態は、ＲＯ
Ｐがデコードされるときに決定される。命令デコーダ１
１８は、ルックアヘッドスタックポインタおよびリマッ
プアレイの更新を制御し、浮動小数点オペランドの識別
をスタック上の位置の指定から固定レジスタの指定に変
換する。命令デコーダ１１８は、命令パイプラインの最
初の位置にあるため、この命令デコーダ１１８により浮
動小数点データおよび整数データをプロセッサパイプラ
インにおけるできるだけ早い段階で一貫した態様で処理
することができるようになる。
【００３５】レジスタファイル１２４は、スタックトッ
プ位置ポインタおよびリマップレジスタを含む、浮動小
数点スタック、浮動小数点スタック制御ポインタおよび
アレイを保持するためのレジスタを有する。したがっ
て、命令デコーダ１１８はスタック制御エレメントの推
論的状態を保持し、リオーダバッファ１２６は推論的状
態にあるいかなるスタックデータをも保持し、レジスタ
ファイル１２４は非推論的浮動小数点スタックデータお
よびスタック制御エレメントをストアする。
プ位置ポインタおよびリマップレジスタを含む、浮動小
数点スタック、浮動小数点スタック制御ポインタおよび
アレイを保持するためのレジスタを有する。したがっ
て、命令デコーダ１１８はスタック制御エレメントの推
論的状態を保持し、リオーダバッファ１２６は推論的状
態にあるいかなるスタックデータをも保持し、レジスタ
ファイル１２４は非推論的浮動小数点スタックデータお
よびスタック制御エレメントをストアする。
【００３６】リオーダバッファ１２６はプロセッサの回
復および再始動手順を制御する。浮動小数点スタック回
復および再始動機能は、スタックをレジスタファイル１
２４に物理的に組込むことによって、およびオペランド
が回収されるとスタックレジスタおよびアレイの書込を
制御するためにリオーダバッファ１２６を用いることに
よって達成される。リオーダバッファ１２６は、スタッ
クの推論的状態を含むプロセッサ１１０の推論的状態を
追跡するため、この更新のタイミングを制御する。
復および再始動手順を制御する。浮動小数点スタック回
復および再始動機能は、スタックをレジスタファイル１
２４に物理的に組込むことによって、およびオペランド
が回収されるとスタックレジスタおよびアレイの書込を
制御するためにリオーダバッファ１２６を用いることに
よって達成される。リオーダバッファ１２６は、スタッ
クの推論的状態を含むプロセッサ１１０の推論的状態を
追跡するため、この更新のタイミングを制御する。
【００３７】プロセッサ１１０の分岐予測能力およびそ
れが浮動小数点スタックに与える影響をよりよく理解す
るために、図６に詳細に示される命令キャッシュ１１６
のアーキテクチャを考える。命令キャッシュ１１６は、
命令デコーダ１１８のためのプリフェッチされたｘ８６
命令バイトをプリデコードする。命令キャッシュ１１６
は、キャッシュコントロール４０８、フェッチプログラ
ムカウンタ（ＰＣ）４１０、フェッチｐｃバス４０６、
プリデコード４１２、コードセグメント４１６、バイト
キューシフト４１８、バイトキュー１３５、および３つ
のアレイ、すなわち命令ストアアレイ４５０とアドレス
タグアレイ４５２とサクセッサアレイ４５４とに組織化
されるキャッシュアレイ４００を含む。
れが浮動小数点スタックに与える影響をよりよく理解す
るために、図６に詳細に示される命令キャッシュ１１６
のアーキテクチャを考える。命令キャッシュ１１６は、
命令デコーダ１１８のためのプリフェッチされたｘ８６
命令バイトをプリデコードする。命令キャッシュ１１６
は、キャッシュコントロール４０８、フェッチプログラ
ムカウンタ（ＰＣ）４１０、フェッチｐｃバス４０６、
プリデコード４１２、コードセグメント４１６、バイト
キューシフト４１８、バイトキュー１３５、および３つ
のアレイ、すなわち命令ストアアレイ４５０とアドレス
タグアレイ４５２とサクセッサアレイ４５４とに組織化
されるキャッシュアレイ４００を含む。
【００３８】コードセグメントレジスタ４１６は、リク
エストされたメモリアクセスの有効性をチェックするた
めに用いられるコードセグメントディスクリプタのコピ
ーを保持する。コードセグメント４１６は、アプリケー
ションのアドレス空間にあるアドレスである論理アドレ
スをプロセッサ１１０のアドレス空間にあるアドレスで
ある線形アドレスに変換するために分岐ユニット１２０
において用いられるコードセグメント（ＣＳ）ベース値
を与える。ＣＳベースは、ＣＳベースライン４３０を介
して分岐ユニット１２０に伝えられる。プリデコード４
１２は、内部アドレス／データバス１１１を介して、プ
リフェッチされたｘ８６命令バイトを受取り、各々のｘ
８６命令バイトにプリデコードされたビットを割当て、
プリデコードされたｘ８６命令バイトをバス４０４を介
して命令ストアアレイ４５０に書込む。バイトキュー１
３５は、キャッシュアレイ４００からの予測実行された
命令を保持し、１６以下の有効なプリデコードされたｘ
８６命令バイトを１６本のバス３４８を介して命令デコ
ーダ１１８に与える。バイトキューシフト４１８は、ｘ
８６の境界において命令を循環させ、マスクし、かつシ
フトする。シフトは、ｘ８６命令のすべてのＲＯＰが命
令デコーダ１１８によってディスパッチされるとシフト
制御ライン４７４上の信号に応答して生じる。キャッシ
ュコントロール４０８は、命令キャッシュ１１６の動作
を管理するために制御信号を発生する。
エストされたメモリアクセスの有効性をチェックするた
めに用いられるコードセグメントディスクリプタのコピ
ーを保持する。コードセグメント４１６は、アプリケー
ションのアドレス空間にあるアドレスである論理アドレ
スをプロセッサ１１０のアドレス空間にあるアドレスで
ある線形アドレスに変換するために分岐ユニット１２０
において用いられるコードセグメント（ＣＳ）ベース値
を与える。ＣＳベースは、ＣＳベースライン４３０を介
して分岐ユニット１２０に伝えられる。プリデコード４
１２は、内部アドレス／データバス１１１を介して、プ
リフェッチされたｘ８６命令バイトを受取り、各々のｘ
８６命令バイトにプリデコードされたビットを割当て、
プリデコードされたｘ８６命令バイトをバス４０４を介
して命令ストアアレイ４５０に書込む。バイトキュー１
３５は、キャッシュアレイ４００からの予測実行された
命令を保持し、１６以下の有効なプリデコードされたｘ
８６命令バイトを１６本のバス３４８を介して命令デコ
ーダ１１８に与える。バイトキューシフト４１８は、ｘ
８６の境界において命令を循環させ、マスクし、かつシ
フトする。シフトは、ｘ８６命令のすべてのＲＯＰが命
令デコーダ１１８によってディスパッチされるとシフト
制御ライン４７４上の信号に応答して生じる。キャッシ
ュコントロール４０８は、命令キャッシュ１１６の動作
を管理するために制御信号を発生する。
【００３９】レジスタ４１０にストアされかつフェッチ
ｐｃバス４０６を介してやり取りされるフェッチＰＣ
は、キャッシュアレイ４００の３つのアレイのアクセス
中にフェッチされるべき命令を識別する。中位フェッチ
ＰＣビットは、検索のために各アレイからのエントリを
アドレス指定するキャッシュインデックスである。高位
ビットは、比較４２０によってアドレス指定されたタグ
と比較され、かつアドレスタグアレイ４５２から取出さ
れるアドレスタグである。一致すると、それはキャッシ
ュヒットを表わす。低位ビットは、命令ストアアレイ４
５０からのアドレス指定されかつ取出されたエントリの
アドレス指定されたバイトを識別するオフセットであ
る。フェッチＰＣ４１０、キャッシュコントロール４０
８、およびキャッシュアレイ４００は協働して、フェッ
チｐｃバス４０６を介して伝えられたアドレスを維持し
かつ再送する。フェッチＰＣレジスタ４１０は、ポイン
タ値を保持するか、ポインタを増分するか、内部アドレ
ス／データバス１１１を介してポインタを受取るか、ま
たはターゲットｐｃバス３２２からのポインタをロード
することによって、１つのサイクルからその次のサイク
ルでポインタを更新する。ターゲットｐｃは、分岐命令
が実行されかつそれが誤予測されたものであることがわ
かると分岐ユニット１２０から受取られる分岐フラグ３
１０の分岐誤予測フラグ４１７に応答してキャッシュコ
ントロール４０８によってフェッチＰＣレジスタ４１０
にロードされる。
ｐｃバス４０６を介してやり取りされるフェッチＰＣ
は、キャッシュアレイ４００の３つのアレイのアクセス
中にフェッチされるべき命令を識別する。中位フェッチ
ＰＣビットは、検索のために各アレイからのエントリを
アドレス指定するキャッシュインデックスである。高位
ビットは、比較４２０によってアドレス指定されたタグ
と比較され、かつアドレスタグアレイ４５２から取出さ
れるアドレスタグである。一致すると、それはキャッシ
ュヒットを表わす。低位ビットは、命令ストアアレイ４
５０からのアドレス指定されかつ取出されたエントリの
アドレス指定されたバイトを識別するオフセットであ
る。フェッチＰＣ４１０、キャッシュコントロール４０
８、およびキャッシュアレイ４００は協働して、フェッ
チｐｃバス４０６を介して伝えられたアドレスを維持し
かつ再送する。フェッチＰＣレジスタ４１０は、ポイン
タ値を保持するか、ポインタを増分するか、内部アドレ
ス／データバス１１１を介してポインタを受取るか、ま
たはターゲットｐｃバス３２２からのポインタをロード
することによって、１つのサイクルからその次のサイク
ルでポインタを更新する。ターゲットｐｃは、分岐命令
が実行されかつそれが誤予測されたものであることがわ
かると分岐ユニット１２０から受取られる分岐フラグ３
１０の分岐誤予測フラグ４１７に応答してキャッシュコ
ントロール４０８によってフェッチＰＣレジスタ４１０
にロードされる。
【００４０】アドレスタグアレイ４５２のエントリは、
キャッシュヒットを識別するためのアドレスタグと、ア
ドレスタグの有効性を示すための有効ビットと、命令ス
トアアレイ４５０のバイトの各々に対応し、プリデコー
ドされたｘ８６命令バイトが有効なｘ８６命令バイトお
よび有効なプリデコードビットを含むかどうかを示すた
めのバイト有効ビットとを含む。
キャッシュヒットを識別するためのアドレスタグと、ア
ドレスタグの有効性を示すための有効ビットと、命令ス
トアアレイ４５０のバイトの各々に対応し、プリデコー
ドされたｘ８６命令バイトが有効なｘ８６命令バイトお
よび有効なプリデコードビットを含むかどうかを示すた
めのバイト有効ビットとを含む。
【００４１】分岐予測をサポートするサクセッサアレイ
４５４は、サクセッサインデックス、サクセッサ有効ビ
ット（ＮＳＥＱ）、およびブロック分岐インデックス
（ＢＢＩ）を含むエントリを有する。サクセッサアレイ
が命令ストアアレイ４５０をアドレス指定するとＮＳＥ
Ｑがアサートされ、命令ブロックの分岐がいずれも「予
測発生されていない」場合はＮＳＥＱはアサートされな
い。ＮＳＥＱがアサートされかつ予測実行された最後の
命令バイトの現在の命令ブロック内のバイト位置を指定
するときにのみＢＢＩが規定される。サクセッサインデ
ックスは、推論的分岐のターゲット位置から始まる、そ
の次の予測実行された命令の最初のバイトのキャッシュ
位置を示す。
４５４は、サクセッサインデックス、サクセッサ有効ビ
ット（ＮＳＥＱ）、およびブロック分岐インデックス
（ＢＢＩ）を含むエントリを有する。サクセッサアレイ
が命令ストアアレイ４５０をアドレス指定するとＮＳＥ
Ｑがアサートされ、命令ブロックの分岐がいずれも「予
測発生されていない」場合はＮＳＥＱはアサートされな
い。ＮＳＥＱがアサートされかつ予測実行された最後の
命令バイトの現在の命令ブロック内のバイト位置を指定
するときにのみＢＢＩが規定される。サクセッサインデ
ックスは、推論的分岐のターゲット位置から始まる、そ
の次の予測実行された命令の最初のバイトのキャッシュ
位置を示す。
【００４２】分岐命令は、命令キャッシュ１１６と分岐
ユニット１２０との動作を調製することによって行なわ
れる。たとえば、命令キャッシュ１２０が分岐がまだ発
生していないと予測すると、命令はシーケンシャルにフ
ェッチされる。その後分岐が分岐ユニット１２０による
実行の際に発生されると、予測は間違っていることにな
り、分岐ユニット１２０は分岐誤予測フラグ４１７およ
び分岐発生フラグ４１８をアサートする。分岐ユニット
１２０は、ターゲットｐｃバス３２２を介して正しいタ
ーゲットＰＣを命令キャッシュ１１６に戻し、これはフ
ェッチＰＣレジスタ４１０にストアされる。命令ストア
アレイ４５０は、フェッチＰＣレジスタ４１０の値に従
って、ターゲットｐｃアドレスで始まる命令ストリーム
を与え、バイトキュー１３５を再び満たし始める。ＲＯ
Ｂ１２６およびＦＰスタックの推論的状態は流される。
ユニット１２０との動作を調製することによって行なわ
れる。たとえば、命令キャッシュ１２０が分岐がまだ発
生していないと予測すると、命令はシーケンシャルにフ
ェッチされる。その後分岐が分岐ユニット１２０による
実行の際に発生されると、予測は間違っていることにな
り、分岐ユニット１２０は分岐誤予測フラグ４１７およ
び分岐発生フラグ４１８をアサートする。分岐ユニット
１２０は、ターゲットｐｃバス３２２を介して正しいタ
ーゲットＰＣを命令キャッシュ１１６に戻し、これはフ
ェッチＰＣレジスタ４１０にストアされる。命令ストア
アレイ４５０は、フェッチＰＣレジスタ４１０の値に従
って、ターゲットｐｃアドレスで始まる命令ストリーム
を与え、バイトキュー１３５を再び満たし始める。ＲＯ
Ｂ１２６およびＦＰスタックの推論的状態は流される。
【００４３】命令キャッシュ１２０が分岐が発生したと
予測すると、その次の命令はシーケンシャルではない。
サクセッサアレイ４５４のエントリが予測発生された分
岐命令に割当てられ、ＮＳＥＱビットがアサートされる
と、分岐命令の最後のバイトを指すようにＢＢＩが設定
され、ターゲット命令の命令キャッシュ１１６内の位置
を示すようにサクセッサインデックスが設定される。サ
クセッサインデックスは、完全なアドレスではなく、命
令ストアアレイ４５０のターゲット命令のインデック
ス、カラムおよびオフセットをストアする。シーケンシ
ャルではないその次の命令に関するフェッチＰＣは、サ
クセッサインデックスによって与えられたインデックス
およびカラムを用いてキャッシュブロックにアクセスす
ることによって、およびそのブロック内にストアされた
アドレスタグの高位ビットとその前のサクセッサインデ
ックスからのインデックスおよびオフセットビットとを
連結することによって構成される。
予測すると、その次の命令はシーケンシャルではない。
サクセッサアレイ４５４のエントリが予測発生された分
岐命令に割当てられ、ＮＳＥＱビットがアサートされる
と、分岐命令の最後のバイトを指すようにＢＢＩが設定
され、ターゲット命令の命令キャッシュ１１６内の位置
を示すようにサクセッサインデックスが設定される。サ
クセッサインデックスは、完全なアドレスではなく、命
令ストアアレイ４５０のターゲット命令のインデック
ス、カラムおよびオフセットをストアする。シーケンシ
ャルではないその次の命令に関するフェッチＰＣは、サ
クセッサインデックスによって与えられたインデックス
およびカラムを用いてキャッシュブロックにアクセスす
ることによって、およびそのブロック内にストアされた
アドレスタグの高位ビットとその前のサクセッサインデ
ックスからのインデックスおよびオフセットビットとを
連結することによって構成される。
【００４４】構成された分岐ターゲットは、命令キャッ
シュ１１６からフェッチｐｃバス４０６を介して命令デ
コーダ１１８に送られ、命令デコーダ１１８によって、
命令がデコードされるときにデコードＰＣを維持するた
めに用いられる。
シュ１１６からフェッチｐｃバス４０６を介して命令デ
コーダ１１８に送られ、命令デコーダ１１８によって、
命令がデコードされるときにデコードＰＣを維持するた
めに用いられる。
【００４５】命令デコーダ１１８は、分岐ユニット１２
０に分岐命令をディスパッチすると、デコードｐｃバス
３１３を介してデコードＰＣを送り、オペランドバス１
３０を介してターゲットの分岐オフセットを送る。この
情報は、分岐命令を実行するために、および予測を確認
するために分岐ユニット１２０によって用いられる。
０に分岐命令をディスパッチすると、デコードｐｃバス
３１３を介してデコードＰＣを送り、オペランドバス１
３０を介してターゲットの分岐オフセットを送る。この
情報は、分岐命令を実行するために、および予測を確認
するために分岐ユニット１２０によって用いられる。
【００４６】図８および図９に示される命令デコーダ１
１８は、バイトキュー１３５からプリデコードされたｘ
８６命令バイトを受取り、それらをＲＯＰのそれぞれの
シーケンスに翻訳し、複数のディスパッチ位置からＲＯ
Ｐをディスパッチする。単純な命令に関しては、翻訳
は、ハードウェアに組込まれた高速変換経路を介して行
なわれる。マイクロコードＲＯＭシーケンスは、使用頻
度の少ない命令と、３つよりも多いＲＯＰに翻訳する複
雑な命令とを扱う。命令デコーダ１１８は高速経路また
はマイクロコードＲＯＭからのＲＯＰ情報を選択しかつ
増加させ、機能ユニットによる実行のために完全なＲＯ
Ｐを与える。
１８は、バイトキュー１３５からプリデコードされたｘ
８６命令バイトを受取り、それらをＲＯＰのそれぞれの
シーケンスに翻訳し、複数のディスパッチ位置からＲＯ
Ｐをディスパッチする。単純な命令に関しては、翻訳
は、ハードウェアに組込まれた高速変換経路を介して行
なわれる。マイクロコードＲＯＭシーケンスは、使用頻
度の少ない命令と、３つよりも多いＲＯＰに翻訳する複
雑な命令とを扱う。命令デコーダ１１８は高速経路また
はマイクロコードＲＯＭからのＲＯＰ情報を選択しかつ
増加させ、機能ユニットによる実行のために完全なＲＯ
Ｐを与える。
【００４７】ＲＯＰマルチプレクサ５００は、バイトキ
ュー１３５の先頭にあるｘ８６命令から始まる、バイト
キュー１３５の１つ以上のプリデコードされたｘ８６命
令を１つ以上の利用可能なディスパッチ位置に同時に送
る。ＲＯＰディスパッチ位置ＲＯＰ０、１、２、３（５
１０、５２０、５３０、５４０）はそれぞれ、高速変換
器０、１、２、３（順に、５１２、５２２、５３２、５
４２）と、共通段０、１、２、３（５１４、５２４、５
３４、５４４）、マイクロコードＲＯＭ０、１、２、３
（５１６、５２６、５３６、５４６）とを含む。各ディ
スパッチ位置は、共通段、高速変換器、およびＭＲＯＭ
を含む。ＭＲＯＭ５１６、５２６、５３６、５４６は、
マイクロコードＲＯＭ（ＭＲＯＭ）コントローラ５６０
によって制御される。
ュー１３５の先頭にあるｘ８６命令から始まる、バイト
キュー１３５の１つ以上のプリデコードされたｘ８６命
令を１つ以上の利用可能なディスパッチ位置に同時に送
る。ＲＯＰディスパッチ位置ＲＯＰ０、１、２、３（５
１０、５２０、５３０、５４０）はそれぞれ、高速変換
器０、１、２、３（順に、５１２、５２２、５３２、５
４２）と、共通段０、１、２、３（５１４、５２４、５
３４、５４４）、マイクロコードＲＯＭ０、１、２、３
（５１６、５２６、５３６、５４６）とを含む。各ディ
スパッチ位置は、共通段、高速変換器、およびＭＲＯＭ
を含む。ＭＲＯＭ５１６、５２６、５３６、５４６は、
マイクロコードＲＯＭ（ＭＲＯＭ）コントローラ５６０
によって制御される。
【００４８】共通段は、アドレス指定モードの処理を含
む、高速経路およびマイクロコードＲＯＭ命令に共通す
るパイプライン処理およびｘ８６命令変換動作を扱う。
む、高速経路およびマイクロコードＲＯＭ命令に共通す
るパイプライン処理およびｘ８６命令変換動作を扱う。
【００４９】ＭＲＯＭコントローラ５６０は、命令タイ
プおよび操作コードを与える、ディスパッチウィンドウ
を満たすＲＯＰの数を予測する、命令キャッシュ１１６
の分岐予測に従ってバイトキュー１３５のシフトをガイ
ドする、ＲＯＰマルチプレクサ５００にＲＯＰの数を知
らせてバイトキュー１３５の先頭にあるｘ８６命令に関
してディスパッチする、マイクロコードおよび制御ＲＯ
Ｍにアクセスする、等の制御機能を果たす。ＭＲＯＭコ
ントローラ５６０は、２つの方法、すなわち命令レベル
のシーケンス制御、およびマイクロ分岐ＲＯＰを用いて
ＲＯＰの順序づけを制御する。命令レベルの分岐および
マイクロ分岐ＲＯＰはともに、誤った予測を確認しかつ
訂正するために分岐ユニット１２０にディスパッチされ
る。命令レベルシーケンス制御フィールドは、マイクロ
コードサブルーチン呼出／リターン、ブロックに整列さ
れたＭＲＯＭ位置に対する無条件分岐、プロセッサの状
態に基づく条件つき分岐、およびシーケンスの終わりの
識別のようないくつかの能力を与える。命令レベルのシ
ーケンスＲＯＰがディスパッチされると、（命令アドレ
スではなく）ＭＲＯＭアドレスがターゲットの形成また
は分岐の訂正のために送られる。
プおよび操作コードを与える、ディスパッチウィンドウ
を満たすＲＯＰの数を予測する、命令キャッシュ１１６
の分岐予測に従ってバイトキュー１３５のシフトをガイ
ドする、ＲＯＰマルチプレクサ５００にＲＯＰの数を知
らせてバイトキュー１３５の先頭にあるｘ８６命令に関
してディスパッチする、マイクロコードおよび制御ＲＯ
Ｍにアクセスする、等の制御機能を果たす。ＭＲＯＭコ
ントローラ５６０は、２つの方法、すなわち命令レベル
のシーケンス制御、およびマイクロ分岐ＲＯＰを用いて
ＲＯＰの順序づけを制御する。命令レベルの分岐および
マイクロ分岐ＲＯＰはともに、誤った予測を確認しかつ
訂正するために分岐ユニット１２０にディスパッチされ
る。命令レベルシーケンス制御フィールドは、マイクロ
コードサブルーチン呼出／リターン、ブロックに整列さ
れたＭＲＯＭ位置に対する無条件分岐、プロセッサの状
態に基づく条件つき分岐、およびシーケンスの終わりの
識別のようないくつかの能力を与える。命令レベルのシ
ーケンスＲＯＰがディスパッチされると、（命令アドレ
スではなく）ＭＲＯＭアドレスがターゲットの形成また
は分岐の訂正のために送られる。
【００５０】マイクロ分岐ＲＯＰが無条件分岐および状
態フラグ１２５に基づく条件つき分岐を与える。マイク
ロ分岐ＲＯＰは、実行のために分岐ユニット１２０にデ
ィスパッチされる。ＭＲＯＭコントローラ５６０は、分
岐ユニット１２０のマイクロ分岐誤予測論理によって開
始されるマイクロコードＲＯＭエントリポイントを受入
れる。分岐ユニット１２０によって発生されたマイクロ
コードエントリポイントは、ターゲットｐｃバス３２２
を介して命令デコーダ１１８に送られる。マイクロ分岐
が訂正されると、分岐ユニット１２０は、訂正アドレス
がＰＣではなくＭＲＯＭアドレスであることをターゲッ
トｐｃバス３２２を介して命令デコーダ１１８に示す。
態フラグ１２５に基づく条件つき分岐を与える。マイク
ロ分岐ＲＯＰは、実行のために分岐ユニット１２０にデ
ィスパッチされる。ＭＲＯＭコントローラ５６０は、分
岐ユニット１２０のマイクロ分岐誤予測論理によって開
始されるマイクロコードＲＯＭエントリポイントを受入
れる。分岐ユニット１２０によって発生されたマイクロ
コードエントリポイントは、ターゲットｐｃバス３２２
を介して命令デコーダ１１８に送られる。マイクロ分岐
が訂正されると、分岐ユニット１２０は、訂正アドレス
がＰＣではなくＭＲＯＭアドレスであることをターゲッ
トｐｃバス３２２を介して命令デコーダ１１８に示す。
【００５１】ＲＯＰセレクト０、１、２、３（５１８、
５２８、５３８、５４８）は、共通段の出力と組合せて
高速変換器またはＭＲＯＭの出力を選択し、この情報を
レジスタファイル１２４、リオーダバッファ１２６、お
よび種々の機能ユニットに送る。
５２８、５３８、５４８）は、共通段の出力と組合せて
高速変換器またはＭＲＯＭの出力を選択し、この情報を
レジスタファイル１２４、リオーダバッファ１２６、お
よび種々の機能ユニットに送る。
【００５２】ＲＯＰ共有５９０は、すべてのディスパッ
チ位置によって共有される資源によって用いられる情報
をディスパッチする。ＲＯＰ共有５９０は、機能ユニッ
トにディスパッチするために、操作コード／タイプバス
１５０にＲＯＰ操作コードを符号化したものを与える。
チ位置によって共有される資源によって用いられる情報
をディスパッチする。ＲＯＰ共有５９０は、機能ユニッ
トにディスパッチするために、操作コード／タイプバス
１５０にＲＯＰ操作コードを符号化したものを与える。
【００５３】分岐ユニット１２０は、操作コードと、１
ビット交換アンダフロー信号、２ビットキャッシュカラ
ム選択識別子、１ビット分岐予測発生選択信号、１ビッ
トマイクロ分岐インジケータ、および分岐ユニット１２
０がターゲットｐｃバス３２２上の予測発生されたアド
レスを分岐予測発生ＦＩＦＯ（図１０の９０６）に書込
むべきであるかどうかを示す１ビット信号を含む他のＲ
ＯＰ共有５９０の出力とを受取る。さらに、整数フラグ
ソースオペランドを識別する３ビット読取フラグポイン
タが、分岐ユニット１２０にマップされる最初のディス
パッチされていないＲＯＰの位置に基づいて設定され
る。分岐ユニット１２０にＲＯＰがマップされていなけ
れば、読取フラグポインタは０に設定される。２ビット
利用インジケータは、分岐ユニット１２０にマップされ
る最初のディスパッチされていないＲＯＰのディスパッ
チ位置を設定するように符号化される。
ビット交換アンダフロー信号、２ビットキャッシュカラ
ム選択識別子、１ビット分岐予測発生選択信号、１ビッ
トマイクロ分岐インジケータ、および分岐ユニット１２
０がターゲットｐｃバス３２２上の予測発生されたアド
レスを分岐予測発生ＦＩＦＯ（図１０の９０６）に書込
むべきであるかどうかを示す１ビット信号を含む他のＲ
ＯＰ共有５９０の出力とを受取る。さらに、整数フラグ
ソースオペランドを識別する３ビット読取フラグポイン
タが、分岐ユニット１２０にマップされる最初のディス
パッチされていないＲＯＰの位置に基づいて設定され
る。分岐ユニット１２０にＲＯＰがマップされていなけ
れば、読取フラグポインタは０に設定される。２ビット
利用インジケータは、分岐ユニット１２０にマップされ
る最初のディスパッチされていないＲＯＰのディスパッ
チ位置を設定するように符号化される。
【００５４】命令デコーダ１１８は、デコードＰＣ５８
２、デコーダコントロール５８４、およびデコーダスタ
ック５８６を含む。デコーダコントロール５８４は、バ
イトキュー１３５のｘ８６命令の数、（ライン５７０か
らの）機能ユニットの状態、および（ライン５７２から
の）リオーダバッファの状態に基づいて発行されるべき
ＲＯＰの数を決定する。デコーダコントロール５８４
は、バイトキュー１３５が完全に実行されたｘ８６命令
の数だけシフトしかつバイトキュー１３５の始まりが常
にその次の完全なｘ８６命令の開始となるように、バイ
トキュー１３５に発行されたＲＯＰの数をシフト制御ラ
イン４７４を介して送る。例外または分岐が誤って予測
されると、デコーダコントロール５８４は、例外マイク
ロコードルーチンのために、新しいフェッチＰＣが入力
されるかまたはエントリポイントがＭＲＯＭに送られる
まで、付加的なＲＯＰの発行を妨げる。
２、デコーダコントロール５８４、およびデコーダスタ
ック５８６を含む。デコーダコントロール５８４は、バ
イトキュー１３５のｘ８６命令の数、（ライン５７０か
らの）機能ユニットの状態、および（ライン５７２から
の）リオーダバッファの状態に基づいて発行されるべき
ＲＯＰの数を決定する。デコーダコントロール５８４
は、バイトキュー１３５が完全に実行されたｘ８６命令
の数だけシフトしかつバイトキュー１３５の始まりが常
にその次の完全なｘ８６命令の開始となるように、バイ
トキュー１３５に発行されたＲＯＰの数をシフト制御ラ
イン４７４を介して送る。例外または分岐が誤って予測
されると、デコーダコントロール５８４は、例外マイク
ロコードルーチンのために、新しいフェッチＰＣが入力
されるかまたはエントリポイントがＭＲＯＭに送られる
まで、付加的なＲＯＰの発行を妨げる。
【００５５】デコードＰＣ５８２は、バイトキュー１３
５からの各々のｘ８６命令の論理ＰＣを追跡する。シー
ケンシャルでないフェッチが検出されると、デコードＰ
Ｃ５８２は新しいポインタを含む。シーケンシャルな命
令が分岐の後に生じると、デコードＰＣ５８２は、壊さ
れていないシーケンスの最初と最後の位置の間のバイト
キュー１３５のｘ８６バイトの数をカウントし、この数
を現在のＰＣに加えて、そのシーケンスに続くその次の
ＰＣを決定する。デコードＰＣは、ＤＰＣバス３１３を
介して分岐ユニット１２０に伝えられる。
５からの各々のｘ８６命令の論理ＰＣを追跡する。シー
ケンシャルでないフェッチが検出されると、デコードＰ
Ｃ５８２は新しいポインタを含む。シーケンシャルな命
令が分岐の後に生じると、デコードＰＣ５８２は、壊さ
れていないシーケンスの最初と最後の位置の間のバイト
キュー１３５のｘ８６バイトの数をカウントし、この数
を現在のＰＣに加えて、そのシーケンスに続くその次の
ＰＣを決定する。デコードＰＣは、ＤＰＣバス３１３を
介して分岐ユニット１２０に伝えられる。
【００５６】デコーダスタック５８６は、ルックアヘッ
ドスタックトップ位置（ＴＯＳ）ポインタ５０２、ルッ
クアヘッドリマップアレイ５０４、およびルックアヘッ
ドフル／エンプティアレイ５０６を含む種々の浮動小数
点スタックポインタアレイおよびレジスタのルックアヘ
ッドコピーを保持する。これらのアレイおよびポインタ
は、スタックを分岐の誤予測または例外に従った適切な
状態に戻すことを含む、スタックに影響を与えるＲＯＰ
の推論的な発行から生じる浮動小数点スタックの推論的
変更を扱う。
ドスタックトップ位置（ＴＯＳ）ポインタ５０２、ルッ
クアヘッドリマップアレイ５０４、およびルックアヘッ
ドフル／エンプティアレイ５０６を含む種々の浮動小数
点スタックポインタアレイおよびレジスタのルックアヘ
ッドコピーを保持する。これらのアレイおよびポインタ
は、スタックを分岐の誤予測または例外に従った適切な
状態に戻すことを含む、スタックに影響を与えるＲＯＰ
の推論的な発行から生じる浮動小数点スタックの推論的
変更を扱う。
【００５７】ルックアヘッドリマップアレイ５０４は、
各々がスタックアレイの１つのレジスタを指定するポイ
ンタのアレイである。スタックの例示的な実施例では、
ルックアヘッドリマップアレイ５０４は、各々がレジス
タファイル１２４内の浮動小数点スタックアレイ７００
のエレメントを識別する８つの３ビットポインタのアレ
イである。ルックアヘッドＴＯＳ５０２は、ルックアヘ
ッドリマップアレイ５０４の１つのポインタを選択する
３ビットポインタである。ルックアヘッドフル／エンプ
ティアレイ５０６は、スタックエントリがフル（１）で
あるかエンプティ（０）であるかを指定する単一ビット
のアレイである。
各々がスタックアレイの１つのレジスタを指定するポイ
ンタのアレイである。スタックの例示的な実施例では、
ルックアヘッドリマップアレイ５０４は、各々がレジス
タファイル１２４内の浮動小数点スタックアレイ７００
のエレメントを識別する８つの３ビットポインタのアレ
イである。ルックアヘッドＴＯＳ５０２は、ルックアヘ
ッドリマップアレイ５０４の１つのポインタを選択する
３ビットポインタである。ルックアヘッドフル／エンプ
ティアレイ５０６は、スタックエントリがフル（１）で
あるかエンプティ（０）であるかを指定する単一ビット
のアレイである。
【００５８】スーパースカラプロセッサでは、動作がデ
ィスパッチされても、その実行が適切であることの確認
にはならない。分岐が予測されると、その予測のうちの
いくつかは不正確である。ルックアヘッドリマップアレ
イ５０４、ルックアヘッドＴＯＳ５０２、およびルック
アヘッドフル／エンプティアレイ５０６は、浮動小数点
スタックの推論的状態のコピーをセーブするために用い
られ、それにより誤予測された分岐からの回復が加速さ
れる。浮動小数点スタックを変更する動作に関しては、
命令デコーダ１１８は、命令をデコードすると、浮動小
数点スタックアレイ７００の未来の状態を更新する。命
令デコーダ１１８は、スタックポインタを増分または減
分する命令をデコードすると、ルックアヘッドＴＯＳ５
０２を更新する。同様に、命令デコーダ１１８は、浮動
小数点交換命令（ＦＸＣＨ）をデコードすると、その命
令によって特定されるようなポインタを交換することに
よってルックアヘッドリマップアレイ５０４の未来の状
態を調節する。スタックの状態がいかなる２つの分岐命
令の間でも変化し得るため、スタック情報はすべての分
岐動作のために保存される。
ィスパッチされても、その実行が適切であることの確認
にはならない。分岐が予測されると、その予測のうちの
いくつかは不正確である。ルックアヘッドリマップアレ
イ５０４、ルックアヘッドＴＯＳ５０２、およびルック
アヘッドフル／エンプティアレイ５０６は、浮動小数点
スタックの推論的状態のコピーをセーブするために用い
られ、それにより誤予測された分岐からの回復が加速さ
れる。浮動小数点スタックを変更する動作に関しては、
命令デコーダ１１８は、命令をデコードすると、浮動小
数点スタックアレイ７００の未来の状態を更新する。命
令デコーダ１１８は、スタックポインタを増分または減
分する命令をデコードすると、ルックアヘッドＴＯＳ５
０２を更新する。同様に、命令デコーダ１１８は、浮動
小数点交換命令（ＦＸＣＨ）をデコードすると、その命
令によって特定されるようなポインタを交換することに
よってルックアヘッドリマップアレイ５０４の未来の状
態を調節する。スタックの状態がいかなる２つの分岐命
令の間でも変化し得るため、スタック情報はすべての分
岐動作のために保存される。
【００５９】浮動小数点ＲＯＰに関しては、ルックアヘ
ッドＴＯＳ５０２およびルックアヘッドリマップアレイ
５０４は、Ａオペランドポインタ１３６、Ｂオペランド
ポインタ１３７、および宛先レジスタポインタ１４３の
値を決定するために組合せて用いられる。したがって、
浮動小数点ＲＯＰがデコードされると、そのオペランド
は、浮動小数点スタックの位置によって明確にまたは暗
に指定される。スタックのトップ位置にあるオペランド
に関しては、ルックアヘッドＴＯＳ５０２は、ルックア
ヘッドリマップアレイ５０４のエレメントを指し、この
ルックアヘッドリマップアレイ５０４のエレメントは浮
動小数点スタックアレイ７００上の位置を指定する。こ
の位置は、レジスタファイル１２４における浮動小数点
レジスタに対応する。この位置は、スタックのトップ位
置にあるいかなるオペランドまたは宛先レジスタに関し
ても、Ａオペランドポインタ１３６、Ｂオペランドポイ
ンタ１３７、および宛先レジスタポインタ１４３として
適用される。同様に、スタックのトップ位置に関するい
かなる位置に対するポインタも、ルックアヘッドＴＯＳ
５０２から指定された量だけオフセットされたポインタ
を適用することによって決定される。このようにしてル
ックアヘッドＴＯＳ５０２およびリマップアレイ５０４
からオペランドおよび宛先ポインタを引出すことによ
り、レジスタファイル１２４およびリオーダバッファ１
２６が浮動小数点ＲＯＰおよび整数ＲＯＰの両方に関し
て同じ態様で推論的にまたは非推論的にデータを処理す
ることができるようになる。
ッドＴＯＳ５０２およびルックアヘッドリマップアレイ
５０４は、Ａオペランドポインタ１３６、Ｂオペランド
ポインタ１３７、および宛先レジスタポインタ１４３の
値を決定するために組合せて用いられる。したがって、
浮動小数点ＲＯＰがデコードされると、そのオペランド
は、浮動小数点スタックの位置によって明確にまたは暗
に指定される。スタックのトップ位置にあるオペランド
に関しては、ルックアヘッドＴＯＳ５０２は、ルックア
ヘッドリマップアレイ５０４のエレメントを指し、この
ルックアヘッドリマップアレイ５０４のエレメントは浮
動小数点スタックアレイ７００上の位置を指定する。こ
の位置は、レジスタファイル１２４における浮動小数点
レジスタに対応する。この位置は、スタックのトップ位
置にあるいかなるオペランドまたは宛先レジスタに関し
ても、Ａオペランドポインタ１３６、Ｂオペランドポイ
ンタ１３７、および宛先レジスタポインタ１４３として
適用される。同様に、スタックのトップ位置に関するい
かなる位置に対するポインタも、ルックアヘッドＴＯＳ
５０２から指定された量だけオフセットされたポインタ
を適用することによって決定される。このようにしてル
ックアヘッドＴＯＳ５０２およびリマップアレイ５０４
からオペランドおよび宛先ポインタを引出すことによ
り、レジスタファイル１２４およびリオーダバッファ１
２６が浮動小数点ＲＯＰおよび整数ＲＯＰの両方に関し
て同じ態様で推論的にまたは非推論的にデータを処理す
ることができるようになる。
【００６０】図１０を参照して、レジスタファイル１２
４は、読取デコーダ６６０、レジスタファイルアレイ６
６２、書込デコーダ６６４、レジスタファイルコントロ
ール６６６、およびレジスタファイルオペランドバスド
ライバ６６８を含む。読取デコーダ６６０はＡオペラン
ドポインタ１３６およびＢオペランドポインタ１３７を
受取り、４対の６４ビットのＡオペランドアドレス信号
およびＢオペランドアドレス信号ＲＡ０、ＲＡ１、ＲＡ
２、ＲＡ３、ＲＢ０、ＲＢ１、ＲＢ２、ＲＢ３によって
レジスタファイルアレイ６６２をアドレス指定する。レ
ジスタファイルアレイ６６２は、ライトバックバス１３
４を介してリオーダバッファ１２６から結果データを受
取る。リオーダバッファエントリが３個以下の他のリオ
ーダバッファエントリとパラレルに回収されると、エン
トリに関する結果データがライトバックバス１３４のう
ちの１つに置かれ、そのエントリに関する宛先ポインタ
がそのライトバックバスに対応する書込ポインタ１３３
に置かれる。ライトバックバス１３４上のデータは、書
込デコーダ６６４に与えられる書込ポインタ１３３上の
アドレス信号に従ってレジスタファイルアレイ６６２の
指定されたレジスタに送られる。
４は、読取デコーダ６６０、レジスタファイルアレイ６
６２、書込デコーダ６６４、レジスタファイルコントロ
ール６６６、およびレジスタファイルオペランドバスド
ライバ６６８を含む。読取デコーダ６６０はＡオペラン
ドポインタ１３６およびＢオペランドポインタ１３７を
受取り、４対の６４ビットのＡオペランドアドレス信号
およびＢオペランドアドレス信号ＲＡ０、ＲＡ１、ＲＡ
２、ＲＡ３、ＲＢ０、ＲＢ１、ＲＢ２、ＲＢ３によって
レジスタファイルアレイ６６２をアドレス指定する。レ
ジスタファイルアレイ６６２は、ライトバックバス１３
４を介してリオーダバッファ１２６から結果データを受
取る。リオーダバッファエントリが３個以下の他のリオ
ーダバッファエントリとパラレルに回収されると、エン
トリに関する結果データがライトバックバス１３４のう
ちの１つに置かれ、そのエントリに関する宛先ポインタ
がそのライトバックバスに対応する書込ポインタ１３３
に置かれる。ライトバックバス１３４上のデータは、書
込デコーダ６６４に与えられる書込ポインタ１３３上の
アドレス信号に従ってレジスタファイルアレイ６６２の
指定されたレジスタに送られる。
【００６１】浮動小数点スタックの種々のレジスタおよ
びアレイに影響を及ぼす特定のＲＯＰを回収すると、リ
オーダバッファ１２６は、浮動小数点リマップアレイ６
７４、浮動小数点トップ・オブ・スタック（ＴＯＳ）レ
ジスタ６７２、および浮動小数点フル／エンプティアレ
イ６７６を含むレジスタファイル１２４内の種々の浮動
小数点スタックレジスタにデータを駆動する。レジスタ
ファイル１２４内に配置される浮動小数点スタックアレ
イ７００（図１１）は、拡張された実データをストアす
るための８つの８２ビット数値レジスタのアレイであ
る。レジスタの各々は、１つの符号ビット、１９ビット
指数フィールド、および６２ビット有効数字部フィール
ドを含む。浮動小数点リマップアレイ６７４は、各々が
浮動小数点スタックアレイ７００のレジスタに対するポ
インタである８つのポインタのアレイである。浮動小数
点ＴＯＳ６７２は、浮動小数点リマップアレイ６７４へ
のポイントを指定する３ビットのポインタである。浮動
小数点フル／エンプティアレイ６７６は、スタックアレ
イの位置がフル（１）であるかエンプティ（０）である
かを示し、各々が浮動小数点スタックアレイ７００のエ
レメントに対応する単一ビットのアレイである。レジス
タファイルアレイ６６２は、プロセッサ機能ユニットに
おいて演算されかつ発生される結果をストアするための
複数のアドレス指定可能なレジスタを含む。図１１は、
８つの３２ビット整数レジスタ（ＥＡＸ、ＥＢＸ、ＥＣ
Ｘ、ＥＤＸ、ＥＳＰ、ＥＢＰ、ＥＳＩ、ＥＤＩ）、８つ
の８２ビット浮動小数点レジスタＦＰ０〜ＦＰ７、１６
個の４１ビット一時整数レジスタＥＴＭＰ０〜ＥＴＭＰ
１５、および本実施例では一時整数レジスタＥＴＭＰ０
〜ＥＴＭＰ１５と同じ物理レジスタ位置にマップされる
８つの８２ビット一時浮動小数点レジスタＦＴＭＰ０〜
ＦＴＭＰ７を含む４０個のレジスタを備える例示的なレ
ジスタファイルアレイ６６２を示している。浮動小数点
レジスタＦＰ０〜ＦＰ７は、浮動小数点スタックアレイ
７００としてアドレス指定され、これらはルックアヘッ
ドＴＯＳ５０２およびルックアヘッドリマップアレイ５
０４を用いて得られるとＡオペランドポインタ１３６、
Ｂオペランドポインタ１３７および宛先レジスタポイン
タ１４３を用いてアクセスされる。
びアレイに影響を及ぼす特定のＲＯＰを回収すると、リ
オーダバッファ１２６は、浮動小数点リマップアレイ６
７４、浮動小数点トップ・オブ・スタック（ＴＯＳ）レ
ジスタ６７２、および浮動小数点フル／エンプティアレ
イ６７６を含むレジスタファイル１２４内の種々の浮動
小数点スタックレジスタにデータを駆動する。レジスタ
ファイル１２４内に配置される浮動小数点スタックアレ
イ７００（図１１）は、拡張された実データをストアす
るための８つの８２ビット数値レジスタのアレイであ
る。レジスタの各々は、１つの符号ビット、１９ビット
指数フィールド、および６２ビット有効数字部フィール
ドを含む。浮動小数点リマップアレイ６７４は、各々が
浮動小数点スタックアレイ７００のレジスタに対するポ
インタである８つのポインタのアレイである。浮動小数
点ＴＯＳ６７２は、浮動小数点リマップアレイ６７４へ
のポイントを指定する３ビットのポインタである。浮動
小数点フル／エンプティアレイ６７６は、スタックアレ
イの位置がフル（１）であるかエンプティ（０）である
かを示し、各々が浮動小数点スタックアレイ７００のエ
レメントに対応する単一ビットのアレイである。レジス
タファイルアレイ６６２は、プロセッサ機能ユニットに
おいて演算されかつ発生される結果をストアするための
複数のアドレス指定可能なレジスタを含む。図１１は、
８つの３２ビット整数レジスタ（ＥＡＸ、ＥＢＸ、ＥＣ
Ｘ、ＥＤＸ、ＥＳＰ、ＥＢＰ、ＥＳＩ、ＥＤＩ）、８つ
の８２ビット浮動小数点レジスタＦＰ０〜ＦＰ７、１６
個の４１ビット一時整数レジスタＥＴＭＰ０〜ＥＴＭＰ
１５、および本実施例では一時整数レジスタＥＴＭＰ０
〜ＥＴＭＰ１５と同じ物理レジスタ位置にマップされる
８つの８２ビット一時浮動小数点レジスタＦＴＭＰ０〜
ＦＴＭＰ７を含む４０個のレジスタを備える例示的なレ
ジスタファイルアレイ６６２を示している。浮動小数点
レジスタＦＰ０〜ＦＰ７は、浮動小数点スタックアレイ
７００としてアドレス指定され、これらはルックアヘッ
ドＴＯＳ５０２およびルックアヘッドリマップアレイ５
０４を用いて得られるとＡオペランドポインタ１３６、
Ｂオペランドポインタ１３７および宛先レジスタポイン
タ１４３を用いてアクセスされる。
【００６２】図１２を参照して、リオーダバッファ１２
６は、リオーダバッファ（ＲＯＢ）コントロールおよび
ステータス８７０、ＲＯＢアレイ８７４、およびＲＯＢ
オペランドバスドライバ８７６を含む。ＲＯＢコントロ
ールおよびステータス８７０は、ＲＯＰのソースオペラ
ンドおよび宛先オペランドを識別する入力を受取るよう
にＡオペランドポインタ１３６、Ｂオペランドポインタ
１３７、および宛先ポインタ（ＤＥＳＴ ＲＥＧ）バス
１４３に接続される。ＲＯＢアレイ８７４は、ＲＯＢコ
ントロールおよびステータス８７０によって制御される
メモリアレイである。ＲＯＢアレイ８７４は、機能ユニ
ットから結果を受取るように、結果バス１３２に接続さ
れる。先頭、末尾、Ａオペランド選択、Ｂオペランド選
択、および結果選択信号を含む制御信号は、ＲＯＢコン
トロールおよびステータス８７０からＲＯＢアレイ８７
４に伝えられる。これらの制御信号が、結果バス１３２
から入力されかつライトバックバス１３４、ライトポイ
ンタ１３３、Ａオペランドバス１３０、Ｂオペランドバ
ス１３１、Ａオペランドタグバス１４８、およびＢオペ
ランドタグバス１４９に出力されるＲＯＢアレイエレメ
ントを選択する。各リオーダバッファアレイエレメント
に１つである１６個の宛先ポインタが、従属性をチェッ
クするためにＲＯＢアレイ８７４からＲＯＢコントロー
ルおよびステータス８７０に与えられる。適切な従属性
検査回路は、１９９４年４月２６日出願の米国特許出願
（スコット・エイ・ホワイト（Scott A. White）「環状
けた上げルックアヘッドを用いる範囲発見回路（A Rang
e-Finding Circuit using Circular Carry Lookahea
d）」）に詳細に記載されており、これを引用によりこ
こに援用する。
６は、リオーダバッファ（ＲＯＢ）コントロールおよび
ステータス８７０、ＲＯＢアレイ８７４、およびＲＯＢ
オペランドバスドライバ８７６を含む。ＲＯＢコントロ
ールおよびステータス８７０は、ＲＯＰのソースオペラ
ンドおよび宛先オペランドを識別する入力を受取るよう
にＡオペランドポインタ１３６、Ｂオペランドポインタ
１３７、および宛先ポインタ（ＤＥＳＴ ＲＥＧ）バス
１４３に接続される。ＲＯＢアレイ８７４は、ＲＯＢコ
ントロールおよびステータス８７０によって制御される
メモリアレイである。ＲＯＢアレイ８７４は、機能ユニ
ットから結果を受取るように、結果バス１３２に接続さ
れる。先頭、末尾、Ａオペランド選択、Ｂオペランド選
択、および結果選択信号を含む制御信号は、ＲＯＢコン
トロールおよびステータス８７０からＲＯＢアレイ８７
４に伝えられる。これらの制御信号が、結果バス１３２
から入力されかつライトバックバス１３４、ライトポイ
ンタ１３３、Ａオペランドバス１３０、Ｂオペランドバ
ス１３１、Ａオペランドタグバス１４８、およびＢオペ
ランドタグバス１４９に出力されるＲＯＢアレイエレメ
ントを選択する。各リオーダバッファアレイエレメント
に１つである１６個の宛先ポインタが、従属性をチェッ
クするためにＲＯＢアレイ８７４からＲＯＢコントロー
ルおよびステータス８７０に与えられる。適切な従属性
検査回路は、１９９４年４月２６日出願の米国特許出願
（スコット・エイ・ホワイト（Scott A. White）「環状
けた上げルックアヘッドを用いる範囲発見回路（A Rang
e-Finding Circuit using Circular Carry Lookahea
d）」）に詳細に記載されており、これを引用によりこ
こに援用する。
【００６３】図１３は、図１２と関連して、各々が４１
ビットの結果フィールド、９ビットの宛先ポインタフィ
ールド、４ビットの下位プログラムカウンタフィール
ド、１１ビットの浮動小数点操作コードフィールド、１
１ビットの浮動小数点フラグレジスタフィールド、およ
び２４ビットのコントロールおよびステータスフィール
ドを有する１６個のエントリを含むリオーダバッファア
レイ８７４の一例である。４１ビットの結果フィールド
は、機能ユニットから受取った結果をストアするために
与えられる。２つのリオーダバッファエントリは、浮動
小数点結果をストアするために用いられる。整数の結果
は４１ビットのうちの３２ビットにストアされ、残りの
９ビットは状態フラグを保持するために用いられる。Ｒ
ＯＢアレイ８７４の各エントリの宛先ポインタフィール
ド（ＤＥＳＴ ＰＴＲ〈８：０〉）は、レジスタファイ
ル１２４の宛先レジスタを指定する。浮動小数点操作コ
ードフィールドは、リオーダバッファエントリに割当て
られる命令に対応するｘ８６浮動小数点操作コードのビ
ットのサブセットをストアする。浮動小数点フラグレジ
スタフィールドは、浮動小数点動作から得られる浮動小
数点フラグの状態をストアする。浮動小数点フラグは、
浮動小数点機能ユニット１２２によって検出される精
度、アンダフロー、オーバフロー、ゼロ除算、非正規化
オペランドおよび無効オペランドのエラーに関する情報
をストアする。コントロールおよびステータスフィール
ドは、たとえばＡＬＬＯＣＡＴＥビット、ＢＲＡＮＣＨ
ＴＡＫＥＮビット、ＭＩＳＰＲＥＤＩＣＴビット、Ｖ
ＡＬＩＤビット、ＥＸＩＴビット、ＵＰＤＡＴＥ ＥＩ
Ｐビット、およびＥＸＣＥＰＴＩＯＮビット等のＲＯＢ
エントリの状態を示すビットを含む。ＡＬＬＯＣＡＴＥ
ビットは、リオーダバッファエントリが割当てられるか
どうかを指定する。ＢＲＡＮＣＨ ＴＡＫＥＮビット
は、分岐ユニット１２０が分岐が発生された分岐命令を
実行したことを信号で示す。ＭＩＳＰＲＥＤＩＣＴビッ
トは、分岐が不正確に予測されることを示す。ＶＡＬＩ
Ｄビットは、結果が有効でありかつ命令が終了すること
を示す。ＥＸＩＴビットは、ＲＯＰが特定のｘ８６命令
のＲＯＰのシーケンスにおいて最後のＲＯＰであること
を示し、拡張命令ポインタ（ＥＩＰ）レジスタ（図示せ
ず）の更新をトリガするために用いられる。ＵＰＤＡＴ
Ｅ ＥＩＰビットはまた、ＥＩＰレジスタが更新される
べきであることを示す。ＥＸＣＥＰＴＩＯＮビットは、
命令の実行により例外またはエラー状態が生じたことを
示す。
ビットの結果フィールド、９ビットの宛先ポインタフィ
ールド、４ビットの下位プログラムカウンタフィール
ド、１１ビットの浮動小数点操作コードフィールド、１
１ビットの浮動小数点フラグレジスタフィールド、およ
び２４ビットのコントロールおよびステータスフィール
ドを有する１６個のエントリを含むリオーダバッファア
レイ８７４の一例である。４１ビットの結果フィールド
は、機能ユニットから受取った結果をストアするために
与えられる。２つのリオーダバッファエントリは、浮動
小数点結果をストアするために用いられる。整数の結果
は４１ビットのうちの３２ビットにストアされ、残りの
９ビットは状態フラグを保持するために用いられる。Ｒ
ＯＢアレイ８７４の各エントリの宛先ポインタフィール
ド（ＤＥＳＴ ＰＴＲ〈８：０〉）は、レジスタファイ
ル１２４の宛先レジスタを指定する。浮動小数点操作コ
ードフィールドは、リオーダバッファエントリに割当て
られる命令に対応するｘ８６浮動小数点操作コードのビ
ットのサブセットをストアする。浮動小数点フラグレジ
スタフィールドは、浮動小数点動作から得られる浮動小
数点フラグの状態をストアする。浮動小数点フラグは、
浮動小数点機能ユニット１２２によって検出される精
度、アンダフロー、オーバフロー、ゼロ除算、非正規化
オペランドおよび無効オペランドのエラーに関する情報
をストアする。コントロールおよびステータスフィール
ドは、たとえばＡＬＬＯＣＡＴＥビット、ＢＲＡＮＣＨ
ＴＡＫＥＮビット、ＭＩＳＰＲＥＤＩＣＴビット、Ｖ
ＡＬＩＤビット、ＥＸＩＴビット、ＵＰＤＡＴＥ ＥＩ
Ｐビット、およびＥＸＣＥＰＴＩＯＮビット等のＲＯＢ
エントリの状態を示すビットを含む。ＡＬＬＯＣＡＴＥ
ビットは、リオーダバッファエントリが割当てられるか
どうかを指定する。ＢＲＡＮＣＨ ＴＡＫＥＮビット
は、分岐ユニット１２０が分岐が発生された分岐命令を
実行したことを信号で示す。ＭＩＳＰＲＥＤＩＣＴビッ
トは、分岐が不正確に予測されることを示す。ＶＡＬＩ
Ｄビットは、結果が有効でありかつ命令が終了すること
を示す。ＥＸＩＴビットは、ＲＯＰが特定のｘ８６命令
のＲＯＰのシーケンスにおいて最後のＲＯＰであること
を示し、拡張命令ポインタ（ＥＩＰ）レジスタ（図示せ
ず）の更新をトリガするために用いられる。ＵＰＤＡＴ
Ｅ ＥＩＰビットはまた、ＥＩＰレジスタが更新される
べきであることを示す。ＥＸＣＥＰＴＩＯＮビットは、
命令の実行により例外またはエラー状態が生じたことを
示す。
【００６４】さらに、コントロールおよびステータスフ
ィールドはまた、スタックポインタを更新するためのＳ
ＴＡＣＫビットを含む。命令デコーダ１１８は、浮動小
数点ＲＯＰをディスパッチすると、スタックを更新する
ための情報をリオーダバッファ１２６に送る。この情報
は、動作が回収されるとスタックポインタで行なうため
の動作を指定するコードを含む。スタックはプッシュさ
れるか、ポップされるか、２度ポップされるか、または
変えないままにすることが可能である。リオーダバッフ
ァ１２６は、動作の実行が終了しかつオペランドが回収
されるまで、リオーダバッファアレイ８７４内のエント
リのＳＴＡＣＫビットコントロールおよびステータスフ
ィールドにこの情報を保持する。
ィールドはまた、スタックポインタを更新するためのＳ
ＴＡＣＫビットを含む。命令デコーダ１１８は、浮動小
数点ＲＯＰをディスパッチすると、スタックを更新する
ための情報をリオーダバッファ１２６に送る。この情報
は、動作が回収されるとスタックポインタで行なうため
の動作を指定するコードを含む。スタックはプッシュさ
れるか、ポップされるか、２度ポップされるか、または
変えないままにすることが可能である。リオーダバッフ
ァ１２６は、動作の実行が終了しかつオペランドが回収
されるまで、リオーダバッファアレイ８７４内のエント
リのＳＴＡＣＫビットコントロールおよびステータスフ
ィールドにこの情報を保持する。
【００６５】機能ユニットがスタック変更命令の実行を
終了しかつそれ以前のすべてのプログラムの順序の動作
が終了されかつそれらのオペランドが回収されると、リ
オーダバッファ１２６は、もし分岐の誤予測または例外
等のエラーが生じていなければ動作を回収する。スタッ
クは、リオーダバッファアレイ８７４内のエントリのコ
ントロールフィールドによって指定される動作に従って
更新される。たとえば、浮動小数点ＴＯＳ６７２は、ス
タックをポップする場合には増分され、スタックを２回
ポップする場合には２だけ増分され、プッシュするかま
たは変えないままにする場合には減分される。
終了しかつそれ以前のすべてのプログラムの順序の動作
が終了されかつそれらのオペランドが回収されると、リ
オーダバッファ１２６は、もし分岐の誤予測または例外
等のエラーが生じていなければ動作を回収する。スタッ
クは、リオーダバッファアレイ８７４内のエントリのコ
ントロールフィールドによって指定される動作に従って
更新される。たとえば、浮動小数点ＴＯＳ６７２は、ス
タックをポップする場合には増分され、スタックを２回
ポップする場合には２だけ増分され、プッシュするかま
たは変えないままにする場合には減分される。
【００６６】ＦＸＣＨ命令が実行されると、分岐ユニッ
ト１２０は４本の結果バス１３２のうちの１本を介して
ルックアヘッドリマップアレイのコピーをリオーダバッ
ファ１２６に送る。回収の際に、リオーダバッファ１２
６は、ライトバックバス１３４のうちの１つを介してこ
のルックアヘッドリマップアレイ５０４の値を浮動小数
点リマップアレイ６７４に駆動し、この浮動小数点リマ
ップアレイ６７４でその値がストアされる。リオーダバ
ッファ１２６から浮動小数点ＴＯＳ６７２への付加的な
ライン（図示せず）は、スタックポインタを更新するた
めに用いられる。レジスタファイルアレイ６６２は、浮
動小数点スタックアレイ７００のエントリが更新される
と浮動小数点フル／エンプティアレイ６７６に０および
１を書込む回路（図示せず）を含む。このようにして、
推論的な浮動小数点スタック交換が非推論的となる。
ト１２０は４本の結果バス１３２のうちの１本を介して
ルックアヘッドリマップアレイのコピーをリオーダバッ
ファ１２６に送る。回収の際に、リオーダバッファ１２
６は、ライトバックバス１３４のうちの１つを介してこ
のルックアヘッドリマップアレイ５０４の値を浮動小数
点リマップアレイ６７４に駆動し、この浮動小数点リマ
ップアレイ６７４でその値がストアされる。リオーダバ
ッファ１２６から浮動小数点ＴＯＳ６７２への付加的な
ライン（図示せず）は、スタックポインタを更新するた
めに用いられる。レジスタファイルアレイ６６２は、浮
動小数点スタックアレイ７００のエントリが更新される
と浮動小数点フル／エンプティアレイ６７６に０および
１を書込む回路（図示せず）を含む。このようにして、
推論的な浮動小数点スタック交換が非推論的となる。
【００６７】図１４に示される分岐ユニット１２０は、
ジャンプおよび呼出動作、復帰マイクロルーチンを含
む、シーケンシャルなプログラム順序に従っていない命
令のフェッチを制御する。分岐ユニット１２０は、加算
器９１０およびインクリメンタ９１２に接続される分岐
保存局９０２と、分岐予測比較論理９０８と、分岐リマ
ップアレイ９０４とを含む。分岐リマップアレイ９０４
は、浮動小数点スタックの一部分である。分岐ユニット
１２０はさらに、「予測発生される」分岐を追跡する分
岐予測発生ＦＩＦＯ９０６を含む。分岐予測発生ＦＩＦ
Ｏ９０６のエントリは、対応する分岐のキャッシュ位置
と、予測発生された分岐のＰＣとを保持する。予測発生
された分岐のＰＣは、分岐が正しく予測されるかどうか
を決定するために分岐予測比較論理９０６に与えられ
る。加算器９１０およびインクリメンタ９１２は、デコ
ードＰＣに関する分岐のアドレスを計算する。命令キャ
ッシュ１１６によって分岐が予測発生されると、そのシ
ーケンシャルでない予測されたターゲットＰＣは、分岐
ブロックのＰＣ、カラム、およびＢＢＩから形成される
分岐の位置とともに分岐予測発生ＦＩＦＯ９０６に駆動
され、かつ分岐予測発生ＦＩＦＯ９０６にラッチされ
る。分岐ユニット１２０は、加算器９１０またはインク
リメンタ９１２を用いて、プログラムカウンタを決定す
ることによって対応する分岐ＲＯＰを実行する。たとえ
ば、分岐が発生されると、分岐命令のＰＣからのターゲ
ットプログラムカウンタと、オペランドバス１３０を介
してオペランドとして供給されたオフセットパラメータ
とを計算するために加算器９１０が用いられる。分岐ユ
ニット１２０によって更新されるプログラムカウンタ
と、ＤＰＣバス３１３を介して命令デコーダ１１８から
供給されるデコードＰＣとが一致すると、分岐ユニット
１２０は結果バス１３２を介して結果をリオーダバッフ
ァ１２６に駆動する。この結果は、ターゲットＰＣと、
一致を示す状態コードとを含む。分岐が誤予測される
と、正しいターゲットは命令キャッシュ１１６に駆動さ
れ、フェッチＲＣを再送する。
ジャンプおよび呼出動作、復帰マイクロルーチンを含
む、シーケンシャルなプログラム順序に従っていない命
令のフェッチを制御する。分岐ユニット１２０は、加算
器９１０およびインクリメンタ９１２に接続される分岐
保存局９０２と、分岐予測比較論理９０８と、分岐リマ
ップアレイ９０４とを含む。分岐リマップアレイ９０４
は、浮動小数点スタックの一部分である。分岐ユニット
１２０はさらに、「予測発生される」分岐を追跡する分
岐予測発生ＦＩＦＯ９０６を含む。分岐予測発生ＦＩＦ
Ｏ９０６のエントリは、対応する分岐のキャッシュ位置
と、予測発生された分岐のＰＣとを保持する。予測発生
された分岐のＰＣは、分岐が正しく予測されるかどうか
を決定するために分岐予測比較論理９０６に与えられ
る。加算器９１０およびインクリメンタ９１２は、デコ
ードＰＣに関する分岐のアドレスを計算する。命令キャ
ッシュ１１６によって分岐が予測発生されると、そのシ
ーケンシャルでない予測されたターゲットＰＣは、分岐
ブロックのＰＣ、カラム、およびＢＢＩから形成される
分岐の位置とともに分岐予測発生ＦＩＦＯ９０６に駆動
され、かつ分岐予測発生ＦＩＦＯ９０６にラッチされ
る。分岐ユニット１２０は、加算器９１０またはインク
リメンタ９１２を用いて、プログラムカウンタを決定す
ることによって対応する分岐ＲＯＰを実行する。たとえ
ば、分岐が発生されると、分岐命令のＰＣからのターゲ
ットプログラムカウンタと、オペランドバス１３０を介
してオペランドとして供給されたオフセットパラメータ
とを計算するために加算器９１０が用いられる。分岐ユ
ニット１２０によって更新されるプログラムカウンタ
と、ＤＰＣバス３１３を介して命令デコーダ１１８から
供給されるデコードＰＣとが一致すると、分岐ユニット
１２０は結果バス１３２を介して結果をリオーダバッフ
ァ１２６に駆動する。この結果は、ターゲットＰＣと、
一致を示す状態コードとを含む。分岐が誤予測される
と、正しいターゲットは命令キャッシュ１１６に駆動さ
れ、フェッチＲＣを再送する。
【００６８】分岐保存局９０２は、命令デコーダ１１８
から操作コード／タイプバス１５０を介してＲＯＰ操作
コードを受取り、かつ、Ａオペランドバス１３０および
Ｂオペランドバス１３１を介してレジスタファイル１２
４およびリオーダバッファ１２６からオペランドを受取
り、かつ、さらに結果バス１３２から結果データを受取
るマルチエレメントＦＩＦＯアレイである。保存局の各
エレメントは、１つの分岐命令に関する操作コード情報
をストアする。複数個の分岐命令は、そのキュー内に保
持され得る。分岐保存局９０２によって受取られる情報
は、デコードＰＣ、分岐予測、および分岐オフセットを
含む。デコードＰＣは、デコードＰＣバス３１３を介し
てやり取りされる。分岐予測は、分岐予測ラインを介し
て伝えられる。オフセットは、リオーダバッファ１２６
を通過しＡオペランドバス１３０およびＢオペランドバ
ス１３１を介して分岐ユニット１２０に送られる。オフ
セットは、リオーダバッファ１２６を通過しＡオペラン
ドバス１３０およびＢオペランドバス１３１を介して分
岐ユニット１２０に送られる。
から操作コード／タイプバス１５０を介してＲＯＰ操作
コードを受取り、かつ、Ａオペランドバス１３０および
Ｂオペランドバス１３１を介してレジスタファイル１２
４およびリオーダバッファ１２６からオペランドを受取
り、かつ、さらに結果バス１３２から結果データを受取
るマルチエレメントＦＩＦＯアレイである。保存局の各
エレメントは、１つの分岐命令に関する操作コード情報
をストアする。複数個の分岐命令は、そのキュー内に保
持され得る。分岐保存局９０２によって受取られる情報
は、デコードＰＣ、分岐予測、および分岐オフセットを
含む。デコードＰＣは、デコードＰＣバス３１３を介し
てやり取りされる。分岐予測は、分岐予測ラインを介し
て伝えられる。オフセットは、リオーダバッファ１２６
を通過しＡオペランドバス１３０およびＢオペランドバ
ス１３１を介して分岐ユニット１２０に送られる。オフ
セットは、リオーダバッファ１２６を通過しＡオペラン
ドバス１３０およびＢオペランドバス１３１を介して分
岐ユニット１２０に送られる。
【００６９】命令デコーダ１１８は、分岐ユニット１２
０に分岐命令をディスパッチすると、分岐保存局９０２
にストアされるルックアヘッドＴＯＳ５０２およびルッ
クアヘッドフル／エンプティアレイ５０６とやり取りさ
れる。好ましくは、ルックアヘッドリマップアレイ５０
４、ルックアヘッドフル／エンプティアレイ５０６、お
よびルックアヘッドＴＯＳ５０２は、予測が正しいとき
にはプロセッサ１１０がある態様で機能しかつ予測が間
違っている場合にはそれと異なった態様で機能するよう
に、分岐ユニット１２０による処理に利用可能である。
０に分岐命令をディスパッチすると、分岐保存局９０２
にストアされるルックアヘッドＴＯＳ５０２およびルッ
クアヘッドフル／エンプティアレイ５０６とやり取りさ
れる。好ましくは、ルックアヘッドリマップアレイ５０
４、ルックアヘッドフル／エンプティアレイ５０６、お
よびルックアヘッドＴＯＳ５０２は、予測が正しいとき
にはプロセッサ１１０がある態様で機能しかつ予測が間
違っている場合にはそれと異なった態様で機能するよう
に、分岐ユニット１２０による処理に利用可能である。
【００７０】予測発生された分岐命令ＲＯＰがデコード
され発行されると、デコードＰＣ、オフセット、および
予測がディスパッチされ、分岐ユニット１２０の保存局
９０２に保持される。予測されたターゲットカウンタが
デコードＰＣと一致すると、分岐は正しく予測されたこ
とになり、正しい予測を反映する結果情報が正しくリオ
ーダバッファ１２６に戻される。この情報は、ターゲッ
トＰＣと、一致が達成されたことを示す状態コードとを
含む。分岐が誤予測されると、分岐ユニット１２０は正
しいターゲットを命令キャッシュ１１６およびリオーダ
バッファ１２６の両方に駆動し、命令ブロックインデッ
クスを命令キャッシュ１１６に送る。このインデックス
は、分岐予測発生ＦＩＦＯ９０６を更新するために用い
られる予測情報を表わす。リオーダバッファ１２６は、
その後に続くＲＯＰの結果を取消すことにより、誤予測
された分岐に応答する。
され発行されると、デコードＰＣ、オフセット、および
予測がディスパッチされ、分岐ユニット１２０の保存局
９０２に保持される。予測されたターゲットカウンタが
デコードＰＣと一致すると、分岐は正しく予測されたこ
とになり、正しい予測を反映する結果情報が正しくリオ
ーダバッファ１２６に戻される。この情報は、ターゲッ
トＰＣと、一致が達成されたことを示す状態コードとを
含む。分岐が誤予測されると、分岐ユニット１２０は正
しいターゲットを命令キャッシュ１１６およびリオーダ
バッファ１２６の両方に駆動し、命令ブロックインデッ
クスを命令キャッシュ１１６に送る。このインデックス
は、分岐予測発生ＦＩＦＯ９０６を更新するために用い
られる予測情報を表わす。リオーダバッファ１２６は、
その後に続くＲＯＰの結果を取消すことにより、誤予測
された分岐に応答する。
【００７１】分岐ユニット１２０はまた、誤予測が発生
した場合、命令デコーダ１１８からの論理アドレスを線
形アドレスに変換する。これを行なうために、コードセ
グメントベースポインタの局所コピーが、命令キャッシ
ュ１１６のコードセグメント４１６によって分岐ユニッ
ト１２０に供給される。分岐ユニット１２０は、浮動小
数点交換命令（ＦＸＣＨ）を実現しかつ浮動小数点動作
を加速するために、浮動小数点ＴＯＳ６７２、浮動小数
点リマップアレイ６７４、および浮動小数点フル／エン
プティアレイ６７６を含む浮動小数点スタック回路の推
論的更新を管理する。分岐ユニット１２０は、推論的分
岐が生じたときには常に現在のスタック状態のコピーを
保存することによってこれらの目的を果たす。分岐リマ
ップアレイ９０４は、各ＦＸＣＨ命令でディスパッチさ
れるルックアヘッドリマップアレイ５０４からコピーさ
れる。他の実施例では、分岐リマップアレイ９０４は、
ルックアヘッドリマップアレイ５０４と同じ情報をスト
アするため、絶対に必要であるわけではない。しかしな
がら、例示的な実施例では、分岐命令ごとにではなく必
要な場合にのみルックアヘッドリマップアレイ５０４と
やり取りする。ここに記載する実施例では、ルックアヘ
ッドリマップアレイ５０４はＦＸＣＨ命令に応答しての
み変化するため、ルックアヘッドリマップアレイ５０４
はＦＸＣＨがリクエストされたときにのみ分岐ユニット
１２０に送られる。
した場合、命令デコーダ１１８からの論理アドレスを線
形アドレスに変換する。これを行なうために、コードセ
グメントベースポインタの局所コピーが、命令キャッシ
ュ１１６のコードセグメント４１６によって分岐ユニッ
ト１２０に供給される。分岐ユニット１２０は、浮動小
数点交換命令（ＦＸＣＨ）を実現しかつ浮動小数点動作
を加速するために、浮動小数点ＴＯＳ６７２、浮動小数
点リマップアレイ６７４、および浮動小数点フル／エン
プティアレイ６７６を含む浮動小数点スタック回路の推
論的更新を管理する。分岐ユニット１２０は、推論的分
岐が生じたときには常に現在のスタック状態のコピーを
保存することによってこれらの目的を果たす。分岐リマ
ップアレイ９０４は、各ＦＸＣＨ命令でディスパッチさ
れるルックアヘッドリマップアレイ５０４からコピーさ
れる。他の実施例では、分岐リマップアレイ９０４は、
ルックアヘッドリマップアレイ５０４と同じ情報をスト
アするため、絶対に必要であるわけではない。しかしな
がら、例示的な実施例では、分岐命令ごとにではなく必
要な場合にのみルックアヘッドリマップアレイ５０４と
やり取りする。ここに記載する実施例では、ルックアヘ
ッドリマップアレイ５０４はＦＸＣＨ命令に応答しての
み変化するため、ルックアヘッドリマップアレイ５０４
はＦＸＣＨがリクエストされたときにのみ分岐ユニット
１２０に送られる。
【００７２】分岐ユニット１２０は、スタックポイン
タ、リマップアレイおよびフル／エンプティアレイの正
しいコピーを、最後に成功した分岐後に存在した状態に
ストアすることによって、誤予測に応答する。分岐ＲＯ
Ｐが終了すると、分岐ユニット１２０は、分岐予測結果
を送るように結果バス１３２を駆動する。分岐が正しく
予測されると、浮動小数点ＴＯＳ６７２、浮動小数点リ
マップアレイ６７４、および浮動小数点フル／エンプテ
ィアレイ６７６は変更されずにセーブされる。
タ、リマップアレイおよびフル／エンプティアレイの正
しいコピーを、最後に成功した分岐後に存在した状態に
ストアすることによって、誤予測に応答する。分岐ＲＯ
Ｐが終了すると、分岐ユニット１２０は、分岐予測結果
を送るように結果バス１３２を駆動する。分岐が正しく
予測されると、浮動小数点ＴＯＳ６７２、浮動小数点リ
マップアレイ６７４、および浮動小数点フル／エンプテ
ィアレイ６７６は変更されずにセーブされる。
【００７３】分岐の誤予測、例外、割込またはトラップ
なしでＦＸＣＨ命令が通常に実行されると、分岐ユニッ
ト１２０は命令デコーダ１１８によって送られるルック
アヘッドリマップアレイ５０４の値をストアする。実行
が終了すると、分岐ユニット１２０はルックアヘッドリ
マップアレイ５０４の値を結果バス１３２に書込む。命
令が回収されると、リオーダバッファ１２６は、ルック
アヘッドリマップアレイ５０４を浮動小数点リマップア
レイ６７４に書込むことによってレジスタの交換にコミ
ットする。しかしながら、分岐ユニット１２０は、スタ
ックアンダフローエラー等のＦＸＣＨ命令に関する問題
を検出すると、リオーダバッファ１２６によって、プロ
セッサをＦＸＣＨ命令の際に再始動させる再同期化応答
を開始するようにされる。この再同期化応答は、エス・
エイ・ホワイト（S. A. White ）およびエム・ディ・ゴ
ダード（M. D. Goddard ）による「スーパースカラプロ
セッサの再同期化（RESYNCHRONIZATION OF A SUPERSCAL
AR PROCESSOR）」と題された本願と同日出願の同時継続
中の米国特許出願において議論されており、これを引用
によりここに援用する。
なしでＦＸＣＨ命令が通常に実行されると、分岐ユニッ
ト１２０は命令デコーダ１１８によって送られるルック
アヘッドリマップアレイ５０４の値をストアする。実行
が終了すると、分岐ユニット１２０はルックアヘッドリ
マップアレイ５０４の値を結果バス１３２に書込む。命
令が回収されると、リオーダバッファ１２６は、ルック
アヘッドリマップアレイ５０４を浮動小数点リマップア
レイ６７４に書込むことによってレジスタの交換にコミ
ットする。しかしながら、分岐ユニット１２０は、スタ
ックアンダフローエラー等のＦＸＣＨ命令に関する問題
を検出すると、リオーダバッファ１２６によって、プロ
セッサをＦＸＣＨ命令の際に再始動させる再同期化応答
を開始するようにされる。この再同期化応答は、エス・
エイ・ホワイト（S. A. White ）およびエム・ディ・ゴ
ダード（M. D. Goddard ）による「スーパースカラプロ
セッサの再同期化（RESYNCHRONIZATION OF A SUPERSCAL
AR PROCESSOR）」と題された本願と同日出願の同時継続
中の米国特許出願において議論されており、これを引用
によりここに援用する。
【００７４】分岐ユニット１２０は、ＦＸＣＨ命令ＲＯ
Ｐを実行する前にスタックエラーに関して検査する。ス
タックアンダフローエラーが検出されると、分岐ユニッ
ト１２０はリオーダバッファ１２６にエラー通知コード
を戻し、これによりリオーダバッファ１２６に再同期化
応答を開始させる。これにより、プロセッサをＦＸＣＨ
命令の際に再始動させる。しかしながら、スタックアン
ダフロー状態の後の再同期化の際に生じるＦＸＣＨ命令
は他のＦＸＣＨとは異なる。特に、非再同期化ＦＸＣＨ
命令は、１つのＦＸＣＨ ＲＯＰを含む。再同期化ＦＸ
ＣＨ命令は、２対の浮動小数点加算（ＦＡＤＤ）ＲＯＰ
と１つのＦＸＣＨ ＲＯＰとを含む５つのＲＯＰを含
む。この２対のＦＡＤＤ ＲＯＰはそれぞれ、ＦＸＣＨ
命令において交換される２つの浮動小数点レジスタに０
を加える。スタックアンダフローエラーは、空のスタッ
ク位置からオペランドを読取ろうとすることによって生
じる。浮動小数点ユニット１２２は、ルックアヘッドフ
ル／エンプティレジスタ５０６に従って、レジスタが空
であるかいっぱいであるかを決定する。交換された浮動
小数点レジスタが有効データを含んでいれば、０を加え
てもデータの値は変わらない。有効データを含んでいな
ければ、浮動小数点ユニット１２２がＦＡＤＤＲＯＰを
実行しかつ交換された浮動小数点レジスタが空であれ
ば、浮動小数点ユニット１２２はトラッピングがマスク
されていなければトラップ応答を開始することによっ
て、またはクワイエット非数字（ＱＮａＮ）コードをレ
ジスタにロードすることによって応答する。
Ｐを実行する前にスタックエラーに関して検査する。ス
タックアンダフローエラーが検出されると、分岐ユニッ
ト１２０はリオーダバッファ１２６にエラー通知コード
を戻し、これによりリオーダバッファ１２６に再同期化
応答を開始させる。これにより、プロセッサをＦＸＣＨ
命令の際に再始動させる。しかしながら、スタックアン
ダフロー状態の後の再同期化の際に生じるＦＸＣＨ命令
は他のＦＸＣＨとは異なる。特に、非再同期化ＦＸＣＨ
命令は、１つのＦＸＣＨ ＲＯＰを含む。再同期化ＦＸ
ＣＨ命令は、２対の浮動小数点加算（ＦＡＤＤ）ＲＯＰ
と１つのＦＸＣＨ ＲＯＰとを含む５つのＲＯＰを含
む。この２対のＦＡＤＤ ＲＯＰはそれぞれ、ＦＸＣＨ
命令において交換される２つの浮動小数点レジスタに０
を加える。スタックアンダフローエラーは、空のスタッ
ク位置からオペランドを読取ろうとすることによって生
じる。浮動小数点ユニット１２２は、ルックアヘッドフ
ル／エンプティレジスタ５０６に従って、レジスタが空
であるかいっぱいであるかを決定する。交換された浮動
小数点レジスタが有効データを含んでいれば、０を加え
てもデータの値は変わらない。有効データを含んでいな
ければ、浮動小数点ユニット１２２がＦＡＤＤＲＯＰを
実行しかつ交換された浮動小数点レジスタが空であれ
ば、浮動小数点ユニット１２２はトラッピングがマスク
されていなければトラップ応答を開始することによっ
て、またはクワイエット非数字（ＱＮａＮ）コードをレ
ジスタにロードすることによって応答する。
【００７５】スタックアンダフローの後に生じる再同期
化により、プロセッサ１１０はＦＸＣＨ命令に戻り、既
知の状態のデータ、すなわち有効データまたはＱＮａＮ
コードを配置し、無効データを用いて実行されるいかな
る命令をも含むＦＸＣＨの後に生じる命令を再試行す
る。
化により、プロセッサ１１０はＦＸＣＨ命令に戻り、既
知の状態のデータ、すなわち有効データまたはＱＮａＮ
コードを配置し、無効データを用いて実行されるいかな
る命令をも含むＦＸＣＨの後に生じる命令を再試行す
る。
【００７６】なお、すべての浮動小数点命令は、８２ビ
ット浮動小数点データに適応するために、４１ビットオ
ペランドバス１３０、１３１および４１ビット結果バス
１３２に関して少なくとも１対のＲＯＰを含む。
ット浮動小数点データに適応するために、４１ビットオ
ペランドバス１３０、１３１および４１ビット結果バス
１３２に関して少なくとも１対のＲＯＰを含む。
【００７７】分岐が誤予測されると、この誤予測された
分岐に関して、分岐リマップアレイ９０４と保存局９０
２にストアされるスタックトップ位置ポインタおよびフ
ル／エンプティアレイとは、誤予測された分岐の前のス
タックの状態を示す。分岐ユニット１２０は、局所的に
ストアされたリマップおよびＴＯＳ値を命令デコーダ１
１８内のルックアヘッドリマップアレイ５０４およびル
ックアヘッドＴＯＳに書込み、スタックの状態を誤予測
された分岐の事実上前の状態に戻す。分岐ユニット１２
０のみが誤予測を検出するため、別の機能ユニットでは
なく分岐ユニット１２０がスタックをテストしかつ回復
する。
分岐に関して、分岐リマップアレイ９０４と保存局９０
２にストアされるスタックトップ位置ポインタおよびフ
ル／エンプティアレイとは、誤予測された分岐の前のス
タックの状態を示す。分岐ユニット１２０は、局所的に
ストアされたリマップおよびＴＯＳ値を命令デコーダ１
１８内のルックアヘッドリマップアレイ５０４およびル
ックアヘッドＴＯＳに書込み、スタックの状態を誤予測
された分岐の事実上前の状態に戻す。分岐ユニット１２
０のみが誤予測を検出するため、別の機能ユニットでは
なく分岐ユニット１２０がスタックをテストしかつ回復
する。
【００７８】プロセッサ１１０が例外状態を検出する
と、リオーダバッファ１２６は、実行が既知の状態で再
開されるようにそのエントリを流すことによって回復を
達成する。リオーダバッファコントロール８７０は、ス
タックに関して同様の回復動作を実行する。例外の場合
には、リオーダバッファ１２６は浮動小数点リマップア
レイ６７４をルックアヘッドリマップアレイ５０４に書
込み、浮動小数点ＴＯＳ２７をルックアヘッドＴＯＳ５
０２に書込み、浮動小数点フル／エンプティアレイ６７
６をルックアヘッドフル／エンプティアレイ５０６に書
込む。
と、リオーダバッファ１２６は、実行が既知の状態で再
開されるようにそのエントリを流すことによって回復を
達成する。リオーダバッファコントロール８７０は、ス
タックに関して同様の回復動作を実行する。例外の場合
には、リオーダバッファ１２６は浮動小数点リマップア
レイ６７４をルックアヘッドリマップアレイ５０４に書
込み、浮動小数点ＴＯＳ２７をルックアヘッドＴＯＳ５
０２に書込み、浮動小数点フル／エンプティアレイ６７
６をルックアヘッドフル／エンプティアレイ５０６に書
込む。
【００７９】浮動小数点スタックがＦＰＵの外で実現さ
れるため、プロセッサ１１０は浮動小数点演算命令とパ
ラレルに浮動小数点交換を実行する。この理由のため、
浮動小数点スタックコンポーネント回路は浮動小数点ユ
ニット以外のユニットに組込まれる。したがって、ルッ
クアヘッドリマップアレイ５０４およびルックアヘッド
ＴＯＳ５０２は、命令デコーダ１１８に組込まれる。浮
動小数点ＴＯＳ６７２、浮動小数点リマップアレイ６７
４、および浮動小数点スタックアレイ７００は、レジス
タファイル１２４内に置かれる。分岐ユニット１２０
は、分岐リマップアレイ９０４を与える。同様に、パラ
レルな命令処理を促進するために、ＦＸＣＨ命令は、浮
動小数点ユニットではなく分岐ユニット１２０内で実行
される。
れるため、プロセッサ１１０は浮動小数点演算命令とパ
ラレルに浮動小数点交換を実行する。この理由のため、
浮動小数点スタックコンポーネント回路は浮動小数点ユ
ニット以外のユニットに組込まれる。したがって、ルッ
クアヘッドリマップアレイ５０４およびルックアヘッド
ＴＯＳ５０２は、命令デコーダ１１８に組込まれる。浮
動小数点ＴＯＳ６７２、浮動小数点リマップアレイ６７
４、および浮動小数点スタックアレイ７００は、レジス
タファイル１２４内に置かれる。分岐ユニット１２０
は、分岐リマップアレイ９０４を与える。同様に、パラ
レルな命令処理を促進するために、ＦＸＣＨ命令は、浮
動小数点ユニットではなく分岐ユニット１２０内で実行
される。
【００８０】図１５および図１６はそれぞれ、リマップ
アレイＭＡＰ〈２３：０〉９２４とスタックトップ位置
ポインタＴＯＳ〈２：０〉９２６とに従ってスタックエ
ントリを選択する、スタック選択信号ＳＴｉ〈２：０〉
９２８を引出すためのスタック回路９２０、およびスタ
ック選択信号ＳＴＩ〈２：０〉９２９を引出すためのス
タック回路９２２を示している。４つのディスパッチ位
置の各々に関してルックアヘッドリマップアレイ５０４
およびルックアヘッドＴＯＳ５０２を与えるために、ス
タック回路９２０のマルチプレクサ９３０および加算器
９３２は、命令デコーダ１１８において４回複製され
る。ルックアヘッドリマップアレイ５０４はＭＡＰ〈２
３：０〉９２４に対応する。ルックアヘッドＴＯＳ５０
２はＴＯＳ〈２：０〉９２６に対応する。ＭＡＰ〈２
３：０〉９２４に対応する浮動小数点リマップアレイ６
７４、およびＴＯＳ〈２：０〉９２６に対応する浮動小
数点ＴＯＳ６７２を与えるために、レジスタファイル１
２４には１つのスタック回路９２０も含まれている。
アレイＭＡＰ〈２３：０〉９２４とスタックトップ位置
ポインタＴＯＳ〈２：０〉９２６とに従ってスタックエ
ントリを選択する、スタック選択信号ＳＴｉ〈２：０〉
９２８を引出すためのスタック回路９２０、およびスタ
ック選択信号ＳＴＩ〈２：０〉９２９を引出すためのス
タック回路９２２を示している。４つのディスパッチ位
置の各々に関してルックアヘッドリマップアレイ５０４
およびルックアヘッドＴＯＳ５０２を与えるために、ス
タック回路９２０のマルチプレクサ９３０および加算器
９３２は、命令デコーダ１１８において４回複製され
る。ルックアヘッドリマップアレイ５０４はＭＡＰ〈２
３：０〉９２４に対応する。ルックアヘッドＴＯＳ５０
２はＴＯＳ〈２：０〉９２６に対応する。ＭＡＰ〈２
３：０〉９２４に対応する浮動小数点リマップアレイ６
７４、およびＴＯＳ〈２：０〉９２６に対応する浮動小
数点ＴＯＳ６７２を与えるために、レジスタファイル１
２４には１つのスタック回路９２０も含まれている。
【００８１】同様に、ルックアヘッドスタック選択信号
であるスタック選択信号ＳＴＩ〈２：０〉９２９を引出
すために、命令デコーダ１１８にはスタック回路９２２
のマルチプレクサ９３４および加算器９３６が含まれ
る。スタック回路９２２は、４つのデコーダディスパッ
チ位置によって共有される。浮動小数点スタック選択信
号であるスタック選択信号ＳＴＩ〈２：０〉９２９を引
出すために、レジスタファイル１２４にスタック回路９
２２のマルチプレクサ９３４および加算器９３６が含ま
れる。
であるスタック選択信号ＳＴＩ〈２：０〉９２９を引出
すために、命令デコーダ１１８にはスタック回路９２２
のマルチプレクサ９３４および加算器９３６が含まれ
る。スタック回路９２２は、４つのデコーダディスパッ
チ位置によって共有される。浮動小数点スタック選択信
号であるスタック選択信号ＳＴＩ〈２：０〉９２９を引
出すために、レジスタファイル１２４にスタック回路９
２２のマルチプレクサ９３４および加算器９３６が含ま
れる。
【００８２】ＳＴｉ〈２：０〉９２８またはＳＴＩ
〈２：０〉９２９に対応する浮動小数点スタック選択信
号は、図１１のレジスタファイルアレイ６６２をアドレ
ス指定するビット〈５：３〉をセットする。これによ
り、浮動小数点命令は、スタックのトップ位置に関する
位置を指定することによってスタックのエントリを選択
する。したがって、スタック回路９２０または９２２
は、レジスタファイルアレイ６６２をアドレス指定する
ためにＳＴｉ〈２：０〉９２８またはＳＴＩ〈２：０〉
９２９を引出す。下位４１ビットにアクセスするために
レジスタファイルアドレスビット〈８：６〉を「１０
０」にセットすることにより、および浮動小数点の数の
上位４１ビットにアクセスするためにレジスタファイル
アドレスビット〈８：６〉を「１１０」にセットするこ
とにより、浮動小数点オペランドはオペランドバス１３
０、１３１上に駆動される。浮動小数点ＲＯＰに関して
推論的実行およびフォワーディングが達成されるよう
に、浮動小数点データの従属性に関してテストするため
にＳＴｉ〈２：０〉９２８またはＳＴＩ〈２：０〉９２
９の信号はリオーダバッファ１２６に与えられる。
〈２：０〉９２９に対応する浮動小数点スタック選択信
号は、図１１のレジスタファイルアレイ６６２をアドレ
ス指定するビット〈５：３〉をセットする。これによ
り、浮動小数点命令は、スタックのトップ位置に関する
位置を指定することによってスタックのエントリを選択
する。したがって、スタック回路９２０または９２２
は、レジスタファイルアレイ６６２をアドレス指定する
ためにＳＴｉ〈２：０〉９２８またはＳＴＩ〈２：０〉
９２９を引出す。下位４１ビットにアクセスするために
レジスタファイルアドレスビット〈８：６〉を「１０
０」にセットすることにより、および浮動小数点の数の
上位４１ビットにアクセスするためにレジスタファイル
アドレスビット〈８：６〉を「１１０」にセットするこ
とにより、浮動小数点オペランドはオペランドバス１３
０、１３１上に駆動される。浮動小数点ＲＯＰに関して
推論的実行およびフォワーディングが達成されるよう
に、浮動小数点データの従属性に関してテストするため
にＳＴｉ〈２：０〉９２８またはＳＴＩ〈２：０〉９２
９の信号はリオーダバッファ１２６に与えられる。
【００８３】１つの２４ビットレジスタＭＡＰ〈２３：
０〉９２４内で、ルックアヘッドリマップアレイ５０４
の８つのポインタは、一連の連結された３ビットレジス
タＭＡＰ〈２：０〉〜ＭＡＰ〈２３：２１〉に構成され
る。同様に、浮動小数点リマップアレイ６７４の８つの
ポインタは、１つの２４ビットレジスタＭＡＰ〈２３：
０〉９２４内に構成される。ルックアヘッドＴＯＳ５０
２および浮動小数点ＴＯＳ〈２：０〉はそれぞれ３ビッ
トポインタＴＯＳ〈２：０〉９２６によって示される。
図１５および図１６に示されるＭＡＰ〈２３：０〉およ
びＴＯＳ〈２：０〉の内容は、スタックの初期状態を表
わす。
０〉９２４内で、ルックアヘッドリマップアレイ５０４
の８つのポインタは、一連の連結された３ビットレジス
タＭＡＰ〈２：０〉〜ＭＡＰ〈２３：２１〉に構成され
る。同様に、浮動小数点リマップアレイ６７４の８つの
ポインタは、１つの２４ビットレジスタＭＡＰ〈２３：
０〉９２４内に構成される。ルックアヘッドＴＯＳ５０
２および浮動小数点ＴＯＳ〈２：０〉はそれぞれ３ビッ
トポインタＴＯＳ〈２：０〉９２６によって示される。
図１５および図１６に示されるＭＡＰ〈２３：０〉およ
びＴＯＳ〈２：０〉の内容は、スタックの初期状態を表
わす。
【００８４】３ビットＭＡＰレジスタ（ＭＡＰ〈２：
０〉…ＭＡＰ〈２３：２１〉９２４）におけるデータ
は、３ビットのリマップされたスタック信号ＳＴｉ
〈２：０〉（ここで、ｉはスタックのトップ位置に関す
る８つのスタック位置０〜７のうちの１つを選択する）
を発生するために、８方向マルチプレクサ９３０に与え
られる。ＳＴ０〈２：０〉は、スタックのトップ位置に
おけるスタックのリマップされたエントリを識別し、Ｔ
ＯＳ〈２：０〉９２６は０である。ＳＴ１〈２：０〉
は、スタックのトップ位置のエントリの後の位置のリマ
ップされたスタックエントリを識別する。加算器９３２
は、マルチプレクサ９３０においてＳＴ１〈２：０〉を
選択するために、ＴＯＳ〈２：０〉ポインタに１を加え
る。ポインタｉが増加すると、ＳＴｉ〈２：０〉は、ス
タックの物理的な限界（７）を超えるポインタがより低
いスタックアドレス（０）にラップするように、循環的
にシーケンシャルに付加的なスタックエレメントをアド
レス指定する。ＳＴ７〈２：０〉は、ＴＯＳ〈２：０〉
９２６によってアドレス指定されたエレメントの前の位
置にあるリマップアレイ９２４のエレメントである。
０〉…ＭＡＰ〈２３：２１〉９２４）におけるデータ
は、３ビットのリマップされたスタック信号ＳＴｉ
〈２：０〉（ここで、ｉはスタックのトップ位置に関す
る８つのスタック位置０〜７のうちの１つを選択する）
を発生するために、８方向マルチプレクサ９３０に与え
られる。ＳＴ０〈２：０〉は、スタックのトップ位置に
おけるスタックのリマップされたエントリを識別し、Ｔ
ＯＳ〈２：０〉９２６は０である。ＳＴ１〈２：０〉
は、スタックのトップ位置のエントリの後の位置のリマ
ップされたスタックエントリを識別する。加算器９３２
は、マルチプレクサ９３０においてＳＴ１〈２：０〉を
選択するために、ＴＯＳ〈２：０〉ポインタに１を加え
る。ポインタｉが増加すると、ＳＴｉ〈２：０〉は、ス
タックの物理的な限界（７）を超えるポインタがより低
いスタックアドレス（０）にラップするように、循環的
にシーケンシャルに付加的なスタックエレメントをアド
レス指定する。ＳＴ７〈２：０〉は、ＴＯＳ〈２：０〉
９２６によってアドレス指定されたエレメントの前の位
置にあるリマップアレイ９２４のエレメントである。
【００８５】いくつかのｘ８６命令は、特定のスタック
エレメントに作用する動作を指定する。たとえば、８つ
のスタックエレメントのうちのいずれも、ＲＯＰによっ
て用いられるスタックエレメントを規定するために、命
令のmodrm バイトから得られるＲＥＧ２を用いて指定す
ることができる。図１６では、命令デコーダ１１８また
はレジスタファイル１２４は、ＴＯＳ〈２：０〉９２６
とＲＥＧ２との和によって指定されるリマップされたス
タックエントリＳＴＩ〈２：０〉を選択する。加算器９
３６はポインタ値を加え、その和をマルチプレクサ９３
４に与えて、ＳＴＩ〈２：０〉９２９が得られる。
エレメントに作用する動作を指定する。たとえば、８つ
のスタックエレメントのうちのいずれも、ＲＯＰによっ
て用いられるスタックエレメントを規定するために、命
令のmodrm バイトから得られるＲＥＧ２を用いて指定す
ることができる。図１６では、命令デコーダ１１８また
はレジスタファイル１２４は、ＴＯＳ〈２：０〉９２６
とＲＥＧ２との和によって指定されるリマップされたス
タックエントリＳＴＩ〈２：０〉を選択する。加算器９
３６はポインタ値を加え、その和をマルチプレクサ９３
４に与えて、ＳＴＩ〈２：０〉９２９が得られる。
【００８６】図１７を参照して、８つのスタックエレメ
ントｉ＝０〜７に関するＳＴｉＥＭＰＴＹ９４４を発生
するために、フル／エンプティアレイ９４２（ＥＭＰＴ
Ｙ〈７：０〉）に保持されるデータがマルチプレクサ９
３８に与えられるエンプティ回路９４６が示されてい
る。出力信号ＳＴｉＥＭＰＴＹ９４４は、スタックのエ
レメントがいっぱいであるかまたは空であるかを指定す
る。ＳＴｉＥＭＰＴＹ９４４は、ルックアヘッドスタッ
クレジスタＳＴｉ〈２：０〉９２８の出力によってアド
レス指定されるルックアヘッドフル／エンプティアレイ
ＥＭＰＴＹ（ＥＭＰＴＹ〈７〉…ＥＭＰＴＹ〈０〉）の
エレメントの値である。ＳＴｉＥＭＰＴＹ９４４の値１
は、指定された浮動小数点スタックアレイエレメントが
規定されている（いっぱいである）ことを示し、値０
は、スタックエレメントが規定されていない（空であ
る）ことを示す。４つのディスパッチ位置の各々に関し
てルックアヘッドフル／エンプティアレイ５０６を与え
るために、エンプティ回路９４６のマルチプレクサ９３
８は命令デコーダ１１８において４回複製される。ルッ
クアヘッドフル／エンプティアレイ５０６（ＥＭＰＴＹ
〈７：０〉）は、ルックアヘッドスタックレジスタＳＴ
ｉ〈２：０〉の出力によってアドレス指定されるフル／
エンプティアレイ９４２（ＥＭＰＴＹ〈７：０〉）に対
応する。浮動小数点スタックレジスタＳＴｉ〈２：０〉
の出力によってアドレス指定されるフル／エンプティア
レイ９４２（ＥＭＰＴＹ〈７：０〉）に対応する浮動小
数点フル／エンプティアレイ８０６を与えるために、１
つのエンプティ回路９４６もレジスタファイル１２４に
含まれる。
ントｉ＝０〜７に関するＳＴｉＥＭＰＴＹ９４４を発生
するために、フル／エンプティアレイ９４２（ＥＭＰＴ
Ｙ〈７：０〉）に保持されるデータがマルチプレクサ９
３８に与えられるエンプティ回路９４６が示されてい
る。出力信号ＳＴｉＥＭＰＴＹ９４４は、スタックのエ
レメントがいっぱいであるかまたは空であるかを指定す
る。ＳＴｉＥＭＰＴＹ９４４は、ルックアヘッドスタッ
クレジスタＳＴｉ〈２：０〉９２８の出力によってアド
レス指定されるルックアヘッドフル／エンプティアレイ
ＥＭＰＴＹ（ＥＭＰＴＹ〈７〉…ＥＭＰＴＹ〈０〉）の
エレメントの値である。ＳＴｉＥＭＰＴＹ９４４の値１
は、指定された浮動小数点スタックアレイエレメントが
規定されている（いっぱいである）ことを示し、値０
は、スタックエレメントが規定されていない（空であ
る）ことを示す。４つのディスパッチ位置の各々に関し
てルックアヘッドフル／エンプティアレイ５０６を与え
るために、エンプティ回路９４６のマルチプレクサ９３
８は命令デコーダ１１８において４回複製される。ルッ
クアヘッドフル／エンプティアレイ５０６（ＥＭＰＴＹ
〈７：０〉）は、ルックアヘッドスタックレジスタＳＴ
ｉ〈２：０〉の出力によってアドレス指定されるフル／
エンプティアレイ９４２（ＥＭＰＴＹ〈７：０〉）に対
応する。浮動小数点スタックレジスタＳＴｉ〈２：０〉
の出力によってアドレス指定されるフル／エンプティア
レイ９４２（ＥＭＰＴＹ〈７：０〉）に対応する浮動小
数点フル／エンプティアレイ８０６を与えるために、１
つのエンプティ回路９４６もレジスタファイル１２４に
含まれる。
【００８７】ポインタＲＥＧ２を用いて８つのフル／エ
ンプティアレイエレメントの各々をアドレス指定するこ
とができる。図１８を参照して、フル／エンプティアレ
イ９４２（ＥＭＰＴＹ〈７：０〉）に保持されるデータ
がマルチプレクサ９４０に与えられてＳＴＩＥＭＰＴＹ
９４５信号を発生するエンプティ回路９４８が示されて
いる。信号ＳＴＩ〈２：０〉９２９によって、スタック
フル／エンプティアレイ９４２のエレメントが選択され
る。ＳＴＩＥＭＰＴＹ９４５は、ポインタＲＥＧ２によ
って決定されるスタック信号ＳＴＩ〈２：０〉９２９に
よってアドレス指定されるフル／エンプティアレイＥＭ
ＰＴＹ（ＥＭＰＴＹ〈７〉…ＥＭＰＴＹ〈０〉）のエレ
メントの値である。ルックアヘッドフル／エンプティア
レイ５０６を与えるために、エンプティ回路９４８のマ
ルチプレクサ９４０は、命令デコーダ１１８におけるデ
コーダディスパッチ位置によって共有される。ルックア
ヘッドフル／エンプティアレイ５０６（ＥＭＰＴＹ
〈７：０〉）は、ルックアヘッドスタックレジスタＳＴ
Ｉ〈２：０〉の出力によってアドレス指定されるフル／
エンプティアレイ９４２（ＥＭＰＴＹ〈７：０〉）に対
応する。浮動小数点スタックレジスタＳＴＩ〈２：０〉
の出力によってアドレス指定されるフル／エンプティア
レイ９４２（ＥＭＰＴＹ〈７：０〉）に対応する浮動小
数点フル／エンプティアレイ８０６を与えるために、１
つのエンプティ回路９４８もレジスタファイル１２４に
含まれる。
ンプティアレイエレメントの各々をアドレス指定するこ
とができる。図１８を参照して、フル／エンプティアレ
イ９４２（ＥＭＰＴＹ〈７：０〉）に保持されるデータ
がマルチプレクサ９４０に与えられてＳＴＩＥＭＰＴＹ
９４５信号を発生するエンプティ回路９４８が示されて
いる。信号ＳＴＩ〈２：０〉９２９によって、スタック
フル／エンプティアレイ９４２のエレメントが選択され
る。ＳＴＩＥＭＰＴＹ９４５は、ポインタＲＥＧ２によ
って決定されるスタック信号ＳＴＩ〈２：０〉９２９に
よってアドレス指定されるフル／エンプティアレイＥＭ
ＰＴＹ（ＥＭＰＴＹ〈７〉…ＥＭＰＴＹ〈０〉）のエレ
メントの値である。ルックアヘッドフル／エンプティア
レイ５０６を与えるために、エンプティ回路９４８のマ
ルチプレクサ９４０は、命令デコーダ１１８におけるデ
コーダディスパッチ位置によって共有される。ルックア
ヘッドフル／エンプティアレイ５０６（ＥＭＰＴＹ
〈７：０〉）は、ルックアヘッドスタックレジスタＳＴ
Ｉ〈２：０〉の出力によってアドレス指定されるフル／
エンプティアレイ９４２（ＥＭＰＴＹ〈７：０〉）に対
応する。浮動小数点スタックレジスタＳＴＩ〈２：０〉
の出力によってアドレス指定されるフル／エンプティア
レイ９４２（ＥＭＰＴＹ〈７：０〉）に対応する浮動小
数点フル／エンプティアレイ８０６を与えるために、１
つのエンプティ回路９４８もレジスタファイル１２４に
含まれる。
【００８８】４つのディスパッチ位置の各々に関して、
スタックアンダフローおよびオーバフローの状態がテス
トされ、スタックフル／エンプティアレイ５０６の種々
の状態の分析から結果が発生される。宛先オペランドに
関係する、１つがＡソースオペランドおよびＢソースオ
ペランドの各々に関するものである２つの可能なアンダ
フローインジケータと、１つのオーバフローインジケー
タとが、２つのＳＴＡＣＫＵＮＤＥＲインジケータおよ
び１つのＳＴＡＣＫＯＶＥＲインジケータを引出すある
タイプの浮動小数点動作および分岐命令に応答して発生
される。浮動小数点ユニットにその次のＲＯＰ対がディ
スパッチされると、ＳＴＡＣＫＵＮＤＥＲ（Ａ、Ｂ）イ
ンジケータおよびＳＴＡＣＫＯＶＥＲインジケータが命
令デコーダ１１８から浮動小数点機能ユニット１２２に
送られる。動作がスタックプッシュを指定し、かつ、Ｓ
Ｔ７ＥＭＰＴＹがスタックエレメントが空でないことを
示すと、スタックオーバフロー状態が検出される。
スタックアンダフローおよびオーバフローの状態がテス
トされ、スタックフル／エンプティアレイ５０６の種々
の状態の分析から結果が発生される。宛先オペランドに
関係する、１つがＡソースオペランドおよびＢソースオ
ペランドの各々に関するものである２つの可能なアンダ
フローインジケータと、１つのオーバフローインジケー
タとが、２つのＳＴＡＣＫＵＮＤＥＲインジケータおよ
び１つのＳＴＡＣＫＯＶＥＲインジケータを引出すある
タイプの浮動小数点動作および分岐命令に応答して発生
される。浮動小数点ユニットにその次のＲＯＰ対がディ
スパッチされると、ＳＴＡＣＫＵＮＤＥＲ（Ａ、Ｂ）イ
ンジケータおよびＳＴＡＣＫＯＶＥＲインジケータが命
令デコーダ１１８から浮動小数点機能ユニット１２２に
送られる。動作がスタックプッシュを指定し、かつ、Ｓ
Ｔ７ＥＭＰＴＹがスタックエレメントが空でないことを
示すと、スタックオーバフロー状態が検出される。
【００８９】図１９、図２０、図２１および図２２は、
以下に示すＣＩＳＣタイプ命令コードのディスパッチお
よび実行から得られるスタックアレイおよびレジスタに
おける変化を示している。
以下に示すＣＩＳＣタイプ命令コードのディスパッチお
よび実行から得られるスタックアレイおよびレジスタに
おける変化を示している。
【００９０】 ＦＡＤＤＰ ／／スタックポップに応
じて加算 ＦＸＣＨ ＳＴ（２） ／／交換 ＦＭＵＬ ／／乗算 図１９（Ａ）〜図１９（Ｃ）は、リマップアレイが初期
状態にある場合の、動作がディスパッチされる前のスタ
ックレジスタおよびアレイを示している。図１９（Ａ）
は、命令デコーダ１１８のルックアヘッドＴＯＳ５０
２、ルックアヘッドリマップアレイ５０４、およびルッ
クアヘッドフル／エンプティアレイ５０６を示してい
る。図１９（Ｂ）は、分岐ユニット１２０の分岐リマッ
プアレイ９０４を示している。図１９（Ｃ）は、レジス
タファイル１２４の浮動小数点ＴＯＳ６７２、リマップ
アレイ６７４、スタックアレイ７００、およびフル／エ
ンプティアレイ６７６を示している。浮動小数点ＴＯＳ
６７２は、値４を有し、浮動小数点リマップアレイ６７
４の位置４を指している。ルックアヘッドリマップアレ
イ５０４は、初期化の際に設定されるポインタ値を保持
し、ポインタはシーケンスにおいて順に０から７まで１
ずつ増分する。スタックアレイ７００およびフル／エン
プティアレイ６７６のエレメントを指す浮動小数点リマ
ップアレイ６７４およびルックアヘッドリマップアレイ
５０４は、初期化の際にこのように設定され、浮動小数
点交換（ＦＸＣＨ）命令に応答してのみ変化する。
じて加算 ＦＸＣＨ ＳＴ（２） ／／交換 ＦＭＵＬ ／／乗算 図１９（Ａ）〜図１９（Ｃ）は、リマップアレイが初期
状態にある場合の、動作がディスパッチされる前のスタ
ックレジスタおよびアレイを示している。図１９（Ａ）
は、命令デコーダ１１８のルックアヘッドＴＯＳ５０
２、ルックアヘッドリマップアレイ５０４、およびルッ
クアヘッドフル／エンプティアレイ５０６を示してい
る。図１９（Ｂ）は、分岐ユニット１２０の分岐リマッ
プアレイ９０４を示している。図１９（Ｃ）は、レジス
タファイル１２４の浮動小数点ＴＯＳ６７２、リマップ
アレイ６７４、スタックアレイ７００、およびフル／エ
ンプティアレイ６７６を示している。浮動小数点ＴＯＳ
６７２は、値４を有し、浮動小数点リマップアレイ６７
４の位置４を指している。ルックアヘッドリマップアレ
イ５０４は、初期化の際に設定されるポインタ値を保持
し、ポインタはシーケンスにおいて順に０から７まで１
ずつ増分する。スタックアレイ７００およびフル／エン
プティアレイ６７６のエレメントを指す浮動小数点リマ
ップアレイ６７４およびルックアヘッドリマップアレイ
５０４は、初期化の際にこのように設定され、浮動小数
点交換（ＦＸＣＨ）命令に応答してのみ変化する。
【００９１】図１９（Ａ）および図１９（Ｃ）では、ス
タックのトップ位置は４であり、リマップアレイの位置
４は、値２．０を含む浮動小数点スタックアレイ７００
の位置４を指す。浮動小数点スタック７００は、アレイ
エレメント４〜７にあるデータのみを含む。したがっ
て、フル／エンプティアレイ６７６およびルックアヘッ
ドフル／エンプティアレイ５０６のエレメントはレジス
タエレメント４〜７において１に設定され、スタック７
００の対応するエレメントにデータ値が存在することを
示す。命令デコーダ１１８は、３つの命令をディスパッ
チするために２つのサイクルを用いる。最初のサイクル
では、デコーダはＦＡＤＤＰを浮動小数点ユニット１２
２にディスパッチし、ＦＸＣＨを分岐ユニット１２０に
ディスパッチする。
タックのトップ位置は４であり、リマップアレイの位置
４は、値２．０を含む浮動小数点スタックアレイ７００
の位置４を指す。浮動小数点スタック７００は、アレイ
エレメント４〜７にあるデータのみを含む。したがっ
て、フル／エンプティアレイ６７６およびルックアヘッ
ドフル／エンプティアレイ５０６のエレメントはレジス
タエレメント４〜７において１に設定され、スタック７
００の対応するエレメントにデータ値が存在することを
示す。命令デコーダ１１８は、３つの命令をディスパッ
チするために２つのサイクルを用いる。最初のサイクル
では、デコーダはＦＡＤＤＰを浮動小数点ユニット１２
２にディスパッチし、ＦＸＣＨを分岐ユニット１２０に
ディスパッチする。
【００９２】図２０（Ａ）〜図２０（Ｃ）は、ＦＡＤＤ
ＰおよびＦＸＣＨ命令がディスパッチされ、そのいずれ
の命令も実行される前のスタックレジスタおよびアレイ
の値を示している。ＦＡＤＤＰは、命令デコーダ１１８
によって、スタックのトップ位置の浮動小数点スタック
アレイ７００のエントリ２．０をＴＯＳ（位置５）から
１だけ除いた位置のスタック値３．０に加え、ＴＯＳを
（位置５）に増分し、その和である５．０をＴＯＳにス
トアするＲＯＰシーケンスに変換される。したがって、
図２０（Ａ）では、命令デコーダ１１８はルックアヘッ
ドＴＯＳ５０２を５に更新してスタックポップを実現
し、ルックアヘッドフル／エンプティアレイ５０６の位
置４を０に設定する。
ＰおよびＦＸＣＨ命令がディスパッチされ、そのいずれ
の命令も実行される前のスタックレジスタおよびアレイ
の値を示している。ＦＡＤＤＰは、命令デコーダ１１８
によって、スタックのトップ位置の浮動小数点スタック
アレイ７００のエントリ２．０をＴＯＳ（位置５）から
１だけ除いた位置のスタック値３．０に加え、ＴＯＳを
（位置５）に増分し、その和である５．０をＴＯＳにス
トアするＲＯＰシーケンスに変換される。したがって、
図２０（Ａ）では、命令デコーダ１１８はルックアヘッ
ドＴＯＳ５０２を５に更新してスタックポップを実現
し、ルックアヘッドフル／エンプティアレイ５０６の位
置４を０に設定する。
【００９３】ＦＸＣＨは、ＴＯＳの記憶エレメントの内
容と、ＴＯＳから２つのエレメントだけ除いた指定され
たスタック位置の内容との交換を命令する。プロセッサ
は、スタックレジスタにあるデータを交換することによ
ってではなく、ルックアヘッドリマップアレイ５０４に
おけるポインタ５とポインタ７とを交換することによっ
てこれを行なう。図２０（Ａ）では、命令デコーダ１１
８は、ＴＯＳの位置５のポインタと位置７のポインタと
を交換し、ＦＡＤＤＰおよびＦＸＣＨをディスパッチす
る。図２０（Ｃ）は、浮動小数点ＴＯＳ６７２、リマッ
プアレイ６７４、スタックアレイ７００、およびフル／
エンプティアレイ６７６がＲＯＰがディスパッチされて
も図１６の値から変わらないことを示している。
容と、ＴＯＳから２つのエレメントだけ除いた指定され
たスタック位置の内容との交換を命令する。プロセッサ
は、スタックレジスタにあるデータを交換することによ
ってではなく、ルックアヘッドリマップアレイ５０４に
おけるポインタ５とポインタ７とを交換することによっ
てこれを行なう。図２０（Ａ）では、命令デコーダ１１
８は、ＴＯＳの位置５のポインタと位置７のポインタと
を交換し、ＦＡＤＤＰおよびＦＸＣＨをディスパッチす
る。図２０（Ｃ）は、浮動小数点ＴＯＳ６７２、リマッ
プアレイ６７４、スタックアレイ７００、およびフル／
エンプティアレイ６７６がＲＯＰがディスパッチされて
も図１６の値から変わらないことを示している。
【００９４】図２１（Ａ）〜図２１（Ｃ）は、ＦＡＤＤ
ＰおよびＦＸＣＨ ＲＯＰの実行後、およびＦＭＵＬが
ディスパッチされた後のスタックレジスタおよびアレイ
を示している。図２１（Ａ）では、ＦＭＵＬはスタック
を変更しないため、ＦＭＵＬがディスパッチされてもル
ックアヘッドＴＯＳ５０２またはフル／エンプティアレ
イ５０６は変化しない。同様に、交換命令ＦＸＣＨのみ
がリマップアレイの値を変えるため、ＦＭＵＬがディス
パッチされても、ルックアヘッドリマップアレイ５０４
は変化しない。図２１（Ｂ）では、ＦＸＣＨの実行によ
り、ルックアヘッドリマップアレイ５０４は分岐リマッ
プアレイ９０４にコピーされる。図２１（Ｃ）は、ＦＡ
ＤＤＰ、ＦＸＣＨまたはＦＭＵＬがいずれも回収され
ず、ＲＯＰが回収されるまで浮動小数点ＴＯＳ６７２、
リマップアレイ６７４、スタックアレイ７００、および
フル／エンプティアレイ６７６が変化しないことを示し
ている。
ＰおよびＦＸＣＨ ＲＯＰの実行後、およびＦＭＵＬが
ディスパッチされた後のスタックレジスタおよびアレイ
を示している。図２１（Ａ）では、ＦＭＵＬはスタック
を変更しないため、ＦＭＵＬがディスパッチされてもル
ックアヘッドＴＯＳ５０２またはフル／エンプティアレ
イ５０６は変化しない。同様に、交換命令ＦＸＣＨのみ
がリマップアレイの値を変えるため、ＦＭＵＬがディス
パッチされても、ルックアヘッドリマップアレイ５０４
は変化しない。図２１（Ｂ）では、ＦＸＣＨの実行によ
り、ルックアヘッドリマップアレイ５０４は分岐リマッ
プアレイ９０４にコピーされる。図２１（Ｃ）は、ＦＡ
ＤＤＰ、ＦＸＣＨまたはＦＭＵＬがいずれも回収され
ず、ＲＯＰが回収されるまで浮動小数点ＴＯＳ６７２、
リマップアレイ６７４、スタックアレイ７００、および
フル／エンプティアレイ６７６が変化しないことを示し
ている。
【００９５】図２２（Ａ）〜図２２（Ｃ）は、ＦＡＤＤ
Ｐ、ＦＸＣＨ、およびＦＭＵＬのＲＯＰの回収後のスタ
ックレジスタおよびアレイを示している。ＦＡＤＤＰに
応答して、浮動小数点機能ユニット１２２は、スタック
の前のトップ位置からの２．０と、スタックのその次の
位置からの３．０とを加算し、そこにその和をストアす
る。浮動小数点ＴＯＳ６７２は、５に増分される。ＦＸ
ＣＨの実行の際に、命令が回収されるとルックアヘッド
リマップアレイ５０４は浮動小数点リマップアレイ６７
４に書込まれる。ＦＡＤＤＰが回収されると、ルックア
ヘッドＴＯＳ５０２が更新される。ＦＭＵＬは、スタッ
クのトップ位置のエントリ（位置５の８．０）をＴＯＳ
から１除いた位置のスタックエントリ（位置６の４．
０）で乗算する。ＦＭＵＬは、ＴＯＳの位置５において
その積をストアする。図２２（Ｃ）では、ＦＭＵＬ Ｒ
ＯＰに応答して、浮動小数点スタックアレイ７００は、
乗算の積を含む。
Ｐ、ＦＸＣＨ、およびＦＭＵＬのＲＯＰの回収後のスタ
ックレジスタおよびアレイを示している。ＦＡＤＤＰに
応答して、浮動小数点機能ユニット１２２は、スタック
の前のトップ位置からの２．０と、スタックのその次の
位置からの３．０とを加算し、そこにその和をストアす
る。浮動小数点ＴＯＳ６７２は、５に増分される。ＦＸ
ＣＨの実行の際に、命令が回収されるとルックアヘッド
リマップアレイ５０４は浮動小数点リマップアレイ６７
４に書込まれる。ＦＡＤＤＰが回収されると、ルックア
ヘッドＴＯＳ５０２が更新される。ＦＭＵＬは、スタッ
クのトップ位置のエントリ（位置５の８．０）をＴＯＳ
から１除いた位置のスタックエントリ（位置６の４．
０）で乗算する。ＦＭＵＬは、ＴＯＳの位置５において
その積をストアする。図２２（Ｃ）では、ＦＭＵＬ Ｒ
ＯＰに応答して、浮動小数点スタックアレイ７００は、
乗算の積を含む。
【００９６】分岐ユニット１２０がスタックアンダフロ
ーエラー等のＦＸＣＨ命令に関する問題を検出すると、
分岐ユニット１２０は、再同期化状態の存在を示す状態
フラグ（図示せず）をリオーダバッファ１２６に戻す。
これらのフラグは、アサートされた例外状態通知を含
む。リオーダバッファ１２６は、例外信号および再同期
化信号（図示せず）を分岐ユニット１２０に送ることに
よって、再同期化応答を開始する。分岐ユニット１２０
は、フェッチＰＣをＦＸＣＨ命令の位置に再送し、か
つ、ルックアヘッドＴＯＳ５０２、ルックアヘッドリマ
ップアレイ５０４、およびルックアヘッドフル／エンプ
ティアレイ５０６をＦＸＣＨのデコードの前の状態に復
元させることによって、これらの信号に応答する。この
状態で、ルックアヘッドＴＯＳ５０２およびルックアヘ
ッドフル／エンプティアレイ５０６は、図２０（Ａ）に
示されるようにＦＡＤＤＰをデコードした後の状態に対
応するように更新され、ルックアヘッドリマップアレイ
５０４は、図１９（Ａ）に示されるようにＦＸＣＨのデ
コードの前の状態に復元される。
ーエラー等のＦＸＣＨ命令に関する問題を検出すると、
分岐ユニット１２０は、再同期化状態の存在を示す状態
フラグ（図示せず）をリオーダバッファ１２６に戻す。
これらのフラグは、アサートされた例外状態通知を含
む。リオーダバッファ１２６は、例外信号および再同期
化信号（図示せず）を分岐ユニット１２０に送ることに
よって、再同期化応答を開始する。分岐ユニット１２０
は、フェッチＰＣをＦＸＣＨ命令の位置に再送し、か
つ、ルックアヘッドＴＯＳ５０２、ルックアヘッドリマ
ップアレイ５０４、およびルックアヘッドフル／エンプ
ティアレイ５０６をＦＸＣＨのデコードの前の状態に復
元させることによって、これらの信号に応答する。この
状態で、ルックアヘッドＴＯＳ５０２およびルックアヘ
ッドフル／エンプティアレイ５０６は、図２０（Ａ）に
示されるようにＦＡＤＤＰをデコードした後の状態に対
応するように更新され、ルックアヘッドリマップアレイ
５０４は、図１９（Ａ）に示されるようにＦＸＣＨのデ
コードの前の状態に復元される。
【００９７】分岐ユニット１２０によってＦＸＣＨ命令
および分岐命令が誤予測されたことが発見された後に条
件つき分岐命令がディスパッチされると、分岐ユニット
１２０は命令キャッシュ１１６のフェッチＰＣを適切な
命令ポインタに再送し、ＦＸＣＨ命令に対応する、図２
１（Ｂ）および図２２（Ｂ）に示される分岐リマップア
レイ９０４にストアされるアレイでルックアヘッドリマ
ップアレイ５０４を書換える。
および分岐命令が誤予測されたことが発見された後に条
件つき分岐命令がディスパッチされると、分岐ユニット
１２０は命令キャッシュ１１６のフェッチＰＣを適切な
命令ポインタに再送し、ＦＸＣＨ命令に対応する、図２
１（Ｂ）および図２２（Ｂ）に示される分岐リマップア
レイ９０４にストアされるアレイでルックアヘッドリマ
ップアレイ５０４を書換える。
【００９８】プロセッサ１１０の機能エレメントによっ
て例外状態が検出されると、例外が回収されたときの浮
動小数点ＴＯＳ６７２、リマップアレイ６７４、および
フル／エンプティアレイ６７６はそれぞれルックアヘッ
ドＴＯＳ５０２、リマップアレイ５０４、およびフル／
エンプティアレイ５０６に書込まれる。
て例外状態が検出されると、例外が回収されたときの浮
動小数点ＴＯＳ６７２、リマップアレイ６７４、および
フル／エンプティアレイ６７６はそれぞれルックアヘッ
ドＴＯＳ５０２、リマップアレイ５０４、およびフル／
エンプティアレイ５０６に書込まれる。
【００９９】プロセッサ１１０は、複数段パイプライン
として動作する。図２３は、シーケンシャル実行パイプ
ラインに関するタイミング図である。段は、順に、フェ
ッチ段、デコード１段、デコード２段、実行段、結果
段、および回収段を含む。
として動作する。図２３は、シーケンシャル実行パイプ
ラインに関するタイミング図である。段は、順に、フェ
ッチ段、デコード１段、デコード２段、実行段、結果
段、および回収段を含む。
【０１００】デコード１の間、推論的命令がフェッチさ
れ、命令デコーダ１１８が命令をデコードし、命令が有
効になる。命令デコーダ１１８は、ＳＴＩ、ＳＴＩＥＭ
ＰＴＹ、ＳＴｉ、およびＳＴｉＥＭＰＴＹ（ｉ＝０〜
７）を含むスタック情報がデコード２の間に更新される
ように、ルックアヘッドＴＯＳ５０２、ルックアヘッド
フル／エンプティアレイ５０６、およびルックアヘッド
リマップアレイ５０４を更新する。
れ、命令デコーダ１１８が命令をデコードし、命令が有
効になる。命令デコーダ１１８は、ＳＴＩ、ＳＴＩＥＭ
ＰＴＹ、ＳＴｉ、およびＳＴｉＥＭＰＴＹ（ｉ＝０〜
７）を含むスタック情報がデコード２の間に更新される
ように、ルックアヘッドＴＯＳ５０２、ルックアヘッド
フル／エンプティアレイ５０６、およびルックアヘッド
リマップアレイ５０４を更新する。
【０１０１】デコード２の間、命令デコーダ１１８の出
力は有効になる。たとえば、オペランドバス１３０、１
３１およびオペランドタグバス１４８、１４９はデコー
ド２の初期段階で有効になり、レジスタファイル１２４
およびリオーダバッファ１２６からのオペランドとリオ
ーダバッファ１２６からのオペランドタグとがデコード
２の後の方で利用可能になるようにする。
力は有効になる。たとえば、オペランドバス１３０、１
３１およびオペランドタグバス１４８、１４９はデコー
ド２の初期段階で有効になり、レジスタファイル１２４
およびリオーダバッファ１２６からのオペランドとリオ
ーダバッファ１２６からのオペランドタグとがデコード
２の後の方で利用可能になるようにする。
【０１０２】実行の間、オペランドバス１３０、１３１
およびタグ１４８、１４９は有効になり、機能ユニット
の保存局に与えられる。機能ユニットはＲＯＰを実行
し、結果バスに関して調停する。ＦＸＣＨ ＲＯＰが実
行されると、分岐ユニット１２０は現在のルックアヘッ
ドリマップアレイ５０４をセーブする。分岐命令に関し
ては、分岐ユニット１２０は、ルックアヘッドＴＯＳ５
０２およびルックアヘッドフル／エンプティアレイ５０
６を保存する。誤予測された分岐に関しては、ルックア
ヘッドＴＯＳ５０２、ルックアヘッドフル／エンプティ
アレイ５０６、およびルックアヘッドリマップアレイ５
０４は、分岐ユニット１２０によってセーブされた値か
ら復元される。結果の間、機能ユニットは結果をリオー
ダバッファ１２６および保存局に書込む。スタック交換
命令結果が書込まれると、結果段の終わりのほうの段階
で浮動小数点リマップアレイ６７４は分岐リマップアレ
イ９０４によって置き換えられる。プッシュまたはポッ
プするＲＯＰの結果がリオーダバッファ１２６に書込ま
れた後、ＴＯＳ６７２および浮動小数点フル／エンプテ
ィアレイ６７６は結果段の終わりのほうの段階で更新さ
れる。回収の間、オペランドは、リオーダバッファ１２
６からレジスタファイル１２４に回収される。
およびタグ１４８、１４９は有効になり、機能ユニット
の保存局に与えられる。機能ユニットはＲＯＰを実行
し、結果バスに関して調停する。ＦＸＣＨ ＲＯＰが実
行されると、分岐ユニット１２０は現在のルックアヘッ
ドリマップアレイ５０４をセーブする。分岐命令に関し
ては、分岐ユニット１２０は、ルックアヘッドＴＯＳ５
０２およびルックアヘッドフル／エンプティアレイ５０
６を保存する。誤予測された分岐に関しては、ルックア
ヘッドＴＯＳ５０２、ルックアヘッドフル／エンプティ
アレイ５０６、およびルックアヘッドリマップアレイ５
０４は、分岐ユニット１２０によってセーブされた値か
ら復元される。結果の間、機能ユニットは結果をリオー
ダバッファ１２６および保存局に書込む。スタック交換
命令結果が書込まれると、結果段の終わりのほうの段階
で浮動小数点リマップアレイ６７４は分岐リマップアレ
イ９０４によって置き換えられる。プッシュまたはポッ
プするＲＯＰの結果がリオーダバッファ１２６に書込ま
れた後、ＴＯＳ６７２および浮動小数点フル／エンプテ
ィアレイ６７６は結果段の終わりのほうの段階で更新さ
れる。回収の間、オペランドは、リオーダバッファ１２
６からレジスタファイル１２４に回収される。
【０１０３】図２４は、スーパースカラプロセッサにお
いてスタックを制御するための方法の一部分として、命
令デコーダ１１８によって行なわれる手順のフローチャ
ートである。この手順は、ディスパッチウィンドウにお
いてディスパッチされる４つ以下のＲＯＰの動作ごとに
繰返される。例示的なプロセッサ１１０では、２つ以下
の浮動小数点命令または１つだけの浮動小数点命令と、
２つの非浮動小数点命令とが１つのディスパッチウィン
ドウに置かれる。これにより、ディスパッチウィンドウ
において、浮動小数点スタックに影響を及ぼすＲＯＰの
数は効果的に２つに制限される。命令デコーダ１１８は
ステップ９５０で命令をデコードし、ステップ９５２で
デコードされた命令がスタックに影響を及ぼす命令であ
るかどうかを決定する。分岐命令等の、スタックを直接
変えない命令も命令デコーダ１１８によって処理され
る。フローチャートを簡略化するために、図２４にはス
タックパラメータを更新する機能のみが示されている。
スタック調節命令は、スタックエレメント交換ＲＯＰ
と、スタックをプッシュおよびポップするＲＯＰを含
む。
いてスタックを制御するための方法の一部分として、命
令デコーダ１１８によって行なわれる手順のフローチャ
ートである。この手順は、ディスパッチウィンドウにお
いてディスパッチされる４つ以下のＲＯＰの動作ごとに
繰返される。例示的なプロセッサ１１０では、２つ以下
の浮動小数点命令または１つだけの浮動小数点命令と、
２つの非浮動小数点命令とが１つのディスパッチウィン
ドウに置かれる。これにより、ディスパッチウィンドウ
において、浮動小数点スタックに影響を及ぼすＲＯＰの
数は効果的に２つに制限される。命令デコーダ１１８は
ステップ９５０で命令をデコードし、ステップ９５２で
デコードされた命令がスタックに影響を及ぼす命令であ
るかどうかを決定する。分岐命令等の、スタックを直接
変えない命令も命令デコーダ１１８によって処理され
る。フローチャートを簡略化するために、図２４にはス
タックパラメータを更新する機能のみが示されている。
スタック調節命令は、スタックエレメント交換ＲＯＰ
と、スタックをプッシュおよびポップするＲＯＰを含
む。
【０１０４】論理ステップ９５４の制御下で、ＲＯＰが
スタックをプッシュまたはポップすると、命令デコーダ
１１８は、ルックアヘッドＴＯＳ５０２を減分または増
分することにより、およびルックアヘッドフル／エンプ
ティアレイ５０６を更新することによりルックアヘッド
ＴＯＳを更新する。ステップ９５６で、ルックアヘッド
ＴＯＳ５０２は、プッシュ機能の場合は減分され、ポッ
プ機能の場合は増分される。なお、プッシュ動作または
ポップ動作に関してスタックポインタを増分または減分
することによって異なるスタック実現例を調節してもよ
い。プッシュ動作において減分され、ポップ動作におい
て増分されるスタックが開示されたスタックの実施例と
同等のものであり本発明の範囲内であることが理解され
る筈である。スタックのプッシュの際に特定されるルッ
クアヘッドフル／エンプティアレイ５０６のエレメント
は１に設定され、ＴＯＳポインタは減分される。スタッ
クのポップの前に指定されるルックアヘッドフル／エン
プティアレイ５０６のエレメントは０にクリアされ、Ｔ
ＯＳポインタ５０２はポップ動作において増分される。
スタックをプッシュまたはポップすると、命令デコーダ
１１８は、ルックアヘッドＴＯＳ５０２を減分または増
分することにより、およびルックアヘッドフル／エンプ
ティアレイ５０６を更新することによりルックアヘッド
ＴＯＳを更新する。ステップ９５６で、ルックアヘッド
ＴＯＳ５０２は、プッシュ機能の場合は減分され、ポッ
プ機能の場合は増分される。なお、プッシュ動作または
ポップ動作に関してスタックポインタを増分または減分
することによって異なるスタック実現例を調節してもよ
い。プッシュ動作において減分され、ポップ動作におい
て増分されるスタックが開示されたスタックの実施例と
同等のものであり本発明の範囲内であることが理解され
る筈である。スタックのプッシュの際に特定されるルッ
クアヘッドフル／エンプティアレイ５０６のエレメント
は１に設定され、ＴＯＳポインタは減分される。スタッ
クのポップの前に指定されるルックアヘッドフル／エン
プティアレイ５０６のエレメントは０にクリアされ、Ｔ
ＯＳポインタ５０２はポップ動作において増分される。
【０１０５】論理ステップ９５８で識別されるスタック
エレメント交換ＲＯＰに関しては、命令デコーダ１１８
は、ステップ９６０で、命令によって指定されるルック
アヘッドリマップアレイ５０４のエレメントを交換す
る。
エレメント交換ＲＯＰに関しては、命令デコーダ１１８
は、ステップ９６０で、命令によって指定されるルック
アヘッドリマップアレイ５０４のエレメントを交換す
る。
【０１０６】ステップ９６２で、スタックに影響を及ぼ
さないＲＯＰを含むすべてのＲＯＰが命令デコーダ１１
８によって種々の機能ユニットにディスパッチされる。
たとえば、分岐動作は分岐ユニット１２０にディスパッ
チされる。図２５は、スーパースカラプロセッサにおい
てスタックを制御するための方法の第２の部分として、
分岐ユニット１２０によって行なわれる手順のフローチ
ャートである。分岐ユニット１２０にディスパッチされ
るＲＯＰは、スタック交換命令および種々の分岐ＲＯＰ
を含む。ＲＯＰは、動作識別ステップ９６４において識
別される。
さないＲＯＰを含むすべてのＲＯＰが命令デコーダ１１
８によって種々の機能ユニットにディスパッチされる。
たとえば、分岐動作は分岐ユニット１２０にディスパッ
チされる。図２５は、スーパースカラプロセッサにおい
てスタックを制御するための方法の第２の部分として、
分岐ユニット１２０によって行なわれる手順のフローチ
ャートである。分岐ユニット１２０にディスパッチされ
るＲＯＰは、スタック交換命令および種々の分岐ＲＯＰ
を含む。ＲＯＰは、動作識別ステップ９６４において識
別される。
【０１０７】論理ステップ９６５に従って命令がスタッ
クエレメント交換命令であれば、分岐ユニット１２０は
ステップ９６６でＳＴＡＣＫＵＮＤＥＲ識別をテストす
ることによってスタックアンダフローエラーが起こった
かどうかを決定する。アンダフローが生じれば、ステッ
プ９６７で再同期化の手順が管理される。スタックアン
ダフローが起こっていなければ、命令デコーダ１１８に
よって交換命令に関して更新されたルックアヘッドリマ
ップアレイ５０４がステップ９６８でセーブされる。ル
ックアヘッドリマップアレイ５０４のすべてのエレメン
トは、分岐リマップアレイ９０４内のエントリに書込ま
れる。
クエレメント交換命令であれば、分岐ユニット１２０は
ステップ９６６でＳＴＡＣＫＵＮＤＥＲ識別をテストす
ることによってスタックアンダフローエラーが起こった
かどうかを決定する。アンダフローが生じれば、ステッ
プ９６７で再同期化の手順が管理される。スタックアン
ダフローが起こっていなければ、命令デコーダ１１８に
よって交換命令に関して更新されたルックアヘッドリマ
ップアレイ５０４がステップ９６８でセーブされる。ル
ックアヘッドリマップアレイ５０４のすべてのエレメン
トは、分岐リマップアレイ９０４内のエントリに書込ま
れる。
【０１０８】論理ステップ９７０で検出された分岐ＲＯ
Ｐに関しては、分岐ユニット１２０はスタックパラメー
タをディスパッチされた分岐ＲＯＰと相関させるため
に、ステップ９７２で保存局９０２にルックアヘッドＴ
ＯＳ５０２およびルックアヘッドスタックフル／エンプ
ティアレイ５０６をセーブする。保存局９０２は、分岐
ＲＯＰの実行を妨げる競合を解決し、ステップ９７４で
ＲＯＰを発行する。ＲＯＰが発行されると、分岐ユニッ
ト１２０は分岐確認ステップ９７６を実行する。誤予測
が検出されると、分岐ユニット１２０は、予測訂正論理
ステップ９７８に応じて、命令デコーダ１１８における
ルックアヘッドＴＯＳ５０２およびルックアヘッドスタ
ックフル／エンプティアレイ５０６を、ステップ９７２
で分岐ユニット保存局９０２にストアされた値に置き換
えることによって、ステップ９８０でプロセッサ１１０
のルックアヘッド状態を復元する。
Ｐに関しては、分岐ユニット１２０はスタックパラメー
タをディスパッチされた分岐ＲＯＰと相関させるため
に、ステップ９７２で保存局９０２にルックアヘッドＴ
ＯＳ５０２およびルックアヘッドスタックフル／エンプ
ティアレイ５０６をセーブする。保存局９０２は、分岐
ＲＯＰの実行を妨げる競合を解決し、ステップ９７４で
ＲＯＰを発行する。ＲＯＰが発行されると、分岐ユニッ
ト１２０は分岐確認ステップ９７６を実行する。誤予測
が検出されると、分岐ユニット１２０は、予測訂正論理
ステップ９７８に応じて、命令デコーダ１１８における
ルックアヘッドＴＯＳ５０２およびルックアヘッドスタ
ックフル／エンプティアレイ５０６を、ステップ９７２
で分岐ユニット保存局９０２にストアされた値に置き換
えることによって、ステップ９８０でプロセッサ１１０
のルックアヘッド状態を復元する。
【０１０９】分岐が予測されても誤予測されても、分岐
ユニット１２０は、ステップ９８２で結果情報を結果バ
ス１３２のうちの１つに書込むことによって現在の分岐
動作を終了する。図２６は、スーパースカラプロセッサ
においてスタックを制御するための方法の第３の部分と
して組合された、リオーダバッファ１２６およびレジス
タファイル１２４によって行なわれる手順の概略的なフ
ローチャートである。分岐命令が終了すると結果バス１
３２を介してリオーダバッファ１２６およびレジスタフ
ァイル１２４に戻される分岐情報は、ルックアヘッドリ
マップアレイ５０４を含む。浮動小数点機能ユニット１
２２が実行を終了すると更新されるパラメータは、浮動
小数点ＴＯＳ６７２および浮動小数点フル／エンプティ
アレイ６７６である。リオーダバッファ１２６およびレ
ジスタファイル１２４は、スタックをプッシュまたはポ
ップする浮動小数点動作またはスタック交換動作が実行
を終了し、かつそのオペランドが回収されると、スタッ
クに関連するレジスタおよび位置を更新する。ＲＯＰの
識別は、識別ステップ９８４で認識される。
ユニット１２０は、ステップ９８２で結果情報を結果バ
ス１３２のうちの１つに書込むことによって現在の分岐
動作を終了する。図２６は、スーパースカラプロセッサ
においてスタックを制御するための方法の第３の部分と
して組合された、リオーダバッファ１２６およびレジス
タファイル１２４によって行なわれる手順の概略的なフ
ローチャートである。分岐命令が終了すると結果バス１
３２を介してリオーダバッファ１２６およびレジスタフ
ァイル１２４に戻される分岐情報は、ルックアヘッドリ
マップアレイ５０４を含む。浮動小数点機能ユニット１
２２が実行を終了すると更新されるパラメータは、浮動
小数点ＴＯＳ６７２および浮動小数点フル／エンプティ
アレイ６７６である。リオーダバッファ１２６およびレ
ジスタファイル１２４は、スタックをプッシュまたはポ
ップする浮動小数点動作またはスタック交換動作が実行
を終了し、かつそのオペランドが回収されると、スタッ
クに関連するレジスタおよび位置を更新する。ＲＯＰの
識別は、識別ステップ９８４で認識される。
【０１１０】論理ステップ９８６での決定に従ってＲＯ
Ｐがスタック交換命令であれば、ステップ９８８でリオ
ーダバッファ１２６内の浮動小数点リマップアレイ６７
４は、分岐ユニット１２０における分岐リマップアレイ
９０４からルックアヘッドリマップアレイ５０４に置き
換えられる。同様に、論理ステップ９９０に従って動作
がスタックプッシュまたはポップであれば、浮動小数点
ＴＯＳ６７２はそれぞれ減分または増分される。ステッ
プ９９２で、スタックがプッシュされた後にＴＯＳ６７
２によってアドレス指定される浮動小数点フル／エンプ
ティアレイ６７６のエレメントは、プッシュが回収され
ると１に設定される。スタックをポップする前にＴＯＳ
６７２によってアドレス指定される浮動小数点フル／エ
ンプティアレイ６７６のエレメントは、スタックポップ
が回収されると０にクリアされる。
Ｐがスタック交換命令であれば、ステップ９８８でリオ
ーダバッファ１２６内の浮動小数点リマップアレイ６７
４は、分岐ユニット１２０における分岐リマップアレイ
９０４からルックアヘッドリマップアレイ５０４に置き
換えられる。同様に、論理ステップ９９０に従って動作
がスタックプッシュまたはポップであれば、浮動小数点
ＴＯＳ６７２はそれぞれ減分または増分される。ステッ
プ９９２で、スタックがプッシュされた後にＴＯＳ６７
２によってアドレス指定される浮動小数点フル／エンプ
ティアレイ６７６のエレメントは、プッシュが回収され
ると１に設定される。スタックをポップする前にＴＯＳ
６７２によってアドレス指定される浮動小数点フル／エ
ンプティアレイ６７６のエレメントは、スタックポップ
が回収されると０にクリアされる。
【０１１１】以上の説明では、種々のブロック、回路、
ポインタおよびアレイの位置を含む、スタックおよびプ
ロセッサの多数の属性を特に特定している。スタック
は、例示的に浮動小数点スタックとして実施されてい
る。これらの属性は本発明の範囲を制限するものではな
く、好ましい実施例を説明するためのものである。たと
えば、種々のデータ構造の各々はプロセッサのいかなる
位置に実現されてもよい。スタックは独立した汎用スタ
ックであってもよく、または特定の機能ブロック内に配
置されてもよい。スタックは、汎用スタックの呼出に応
答して動作してもよく、または特定の動作が実行されて
いるときにのみ機能してもよい。スタックは浮動小数点
動作と関連していなくてもよい。スタックは、スーパー
スカラ以外のプロセッサに組込まれてもよく、または、
多くのパイプラインを有しかつクロックサイクルの間に
種々の多くのＲＯＰを処理する能力を有するスーパース
カラプロセッサに組込まれてもよい。本発明の範囲は、
前掲の特許請求の範囲およびそれと同等のものによって
のみ決定される。
ポインタおよびアレイの位置を含む、スタックおよびプ
ロセッサの多数の属性を特に特定している。スタック
は、例示的に浮動小数点スタックとして実施されてい
る。これらの属性は本発明の範囲を制限するものではな
く、好ましい実施例を説明するためのものである。たと
えば、種々のデータ構造の各々はプロセッサのいかなる
位置に実現されてもよい。スタックは独立した汎用スタ
ックであってもよく、または特定の機能ブロック内に配
置されてもよい。スタックは、汎用スタックの呼出に応
答して動作してもよく、または特定の動作が実行されて
いるときにのみ機能してもよい。スタックは浮動小数点
動作と関連していなくてもよい。スタックは、スーパー
スカラ以外のプロセッサに組込まれてもよく、または、
多くのパイプラインを有しかつクロックサイクルの間に
種々の多くのＲＯＰを処理する能力を有するスーパース
カラプロセッサに組込まれてもよい。本発明の範囲は、
前掲の特許請求の範囲およびそれと同等のものによって
のみ決定される。
【図１】図２および図３の配置を示す図である。
【図２】データスタックが分布される種々の主なブロッ
クを示すプロセッサのアーキテクチャレベルの概略ブロ
ック図の上半分を示す図である。
クを示すプロセッサのアーキテクチャレベルの概略ブロ
ック図の上半分を示す図である。
【図３】データスタックが分布される種々の主なブロッ
クを示すプロセッサのアーキテクチャレベルの概略ブロ
ック図の下半分を示す図である。
クを示すプロセッサのアーキテクチャレベルの概略ブロ
ック図の下半分を示す図である。
【図４】図２および図３のプロセッサにおける浮動小数
点機能ユニットの概略ブロック図である。
点機能ユニットの概略ブロック図である。
【図５】図２および図３のプロセッサにおいて浮動小数
点スタックをサポートする機能ブロックを示すブロック
図である。
点スタックをサポートする機能ブロックを示すブロック
図である。
【図６】スタックに関連する機能を果たす命令キャッシ
ュのアーキテクチャレベルのブロック図である。
ュのアーキテクチャレベルのブロック図である。
【図７】図８および図９の配置を示す図である。
【図８】スタックの機能ブロックを含む命令デコーダの
アーキテクチャレベルのブロック図の左半分を示す図で
ある。
アーキテクチャレベルのブロック図の左半分を示す図で
ある。
【図９】スタックの機能ブロックを含む命令デコーダの
アーキテクチャレベルのブロック図の右半分を示す図で
ある。
アーキテクチャレベルのブロック図の右半分を示す図で
ある。
【図１０】図２および図３のプロセッサ内のレジスタフ
ァイルのアーキテクチャレベルのブロック図である。
ァイルのアーキテクチャレベルのブロック図である。
【図１１】図１０に示されるレジスタファイルのメモリ
フォーマットを示す図である。
フォーマットを示す図である。
【図１２】図２および図３のプロセッサ内のリオーダバ
ッファのアーキテクチャレベルのブロック図である。
ッファのアーキテクチャレベルのブロック図である。
【図１３】図１２のリオーダバッファ内のメモリフォー
マットを表わす図である。
マットを表わす図である。
【図１４】スタック機能ブロックを含む分岐ユニットの
アーキテクチャレベルのブロック図である。
アーキテクチャレベルのブロック図である。
【図１５】ルックアヘッドスタック機能ブロックの相互
接続を示す命令デコーダの機能ブロックを示す図であ
る。
接続を示す命令デコーダの機能ブロックを示す図であ
る。
【図１６】ルックアヘッドスタック機能ブロックの相互
接続を示す命令デコーダの機能ブロックの図である。
接続を示す命令デコーダの機能ブロックの図である。
【図１７】ルックアヘッドスタック機能ブロックの相互
接続を示す命令デコーダの機能ブロックの図である。
接続を示す命令デコーダの機能ブロックの図である。
【図１８】ルックアヘッドスタック機能ブロックの相互
接続を示す命令デコーダの機能ブロックの図である。
接続を示す命令デコーダの機能ブロックの図である。
【図１９】（Ａ）、（Ｂ）および（Ｃ）は、図２および
図３のプロセッサにおいてスタックを制御するためのレ
ジスタ、アレイおよびポインタと、その１回目の内容を
示す図である。
図３のプロセッサにおいてスタックを制御するためのレ
ジスタ、アレイおよびポインタと、その１回目の内容を
示す図である。
【図２０】（Ａ）、（Ｂ）および（Ｃ）は、図２および
図３のプロセッサにおいてスタックを制御するためのレ
ジスタ、アレイおよびポインタと、その２回目の内容を
示す図である。
図３のプロセッサにおいてスタックを制御するためのレ
ジスタ、アレイおよびポインタと、その２回目の内容を
示す図である。
【図２１】（Ａ）、（Ｂ）および（Ｃ）は、図２および
図３のプロセッサにおいてスタックを制御するためのレ
ジスタ、アレイおよびポインタと、その３回目の内容を
示す図である。
図３のプロセッサにおいてスタックを制御するためのレ
ジスタ、アレイおよびポインタと、その３回目の内容を
示す図である。
【図２２】（Ａ）、（Ｂ）および（Ｃ）は、図２および
図３のプロセッサにおいてスタックを制御するためのレ
ジスタ、アレイおよびポインタと、その４回目の内容を
示す図である。
図３のプロセッサにおいてスタックを制御するためのレ
ジスタ、アレイおよびポインタと、その４回目の内容を
示す図である。
【図２３】プロセッサ１１０における複数段シーケンシ
ャル実行パイプラインに関するタイミング図である。
ャル実行パイプラインに関するタイミング図である。
【図２４】組合せてスタックを制御する種々の機能ブロ
ックにおいて行なわれる手順のフロー図である。
ックにおいて行なわれる手順のフロー図である。
【図２５】組合せてスタックを制御する種々の機能ブロ
ックにおいて行なわれる手順のフロー図である。
ックにおいて行なわれる手順のフロー図である。
【図２６】組合せてスタックを制御する種々の機能ブロ
ックにおいて行なわれる手順のフロー図である。
ックにおいて行なわれる手順のフロー図である。
５０２ ルックアヘッドスタックポインタ ５０４ リマップアレイ ６７２ スタックポインタ ６７４ リマップアレイ ７００ データエレメント
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・ディー・ゴッダード アメリカ合衆国、78739 テキサス州、オ ースティン、オールド・ハーバー・レー ン、6434 (72)発明者 スコット・エイ・ホワイト アメリカ合衆国、78748 テキサス州、オ ースティン、ペレンニアル・コート、 11303
Claims (27)
- 【請求項１】 複数の動作を同時に行なうためのプロセ
ッサであって、前記動作は、浮動小数点計算命令と、浮
動小数点スタック交換と、浮動小数点スタックをプッシ
ュまたはポップする命令とを含む命令セットから選択さ
れ、前記プロセッサは、 （ａ） 浮動小数点機能ユニットと、 （ｂ） 前記浮動小数点機能ユニットに結合され、 前記浮動小数点機能ユニットから受取られる計算結果を
ストアするための浮動小数点スタックアレイと、 前記浮動小数点スタックアレイに結合され、アレイエレ
メントを特定するための浮動小数点スタックポインタ
と、 前記浮動小数点スタックポインタを前記浮動小数点スタ
ックアレイに結合し、前記スタックポインタによってア
ドレス指定される浮動小数点スタックアレイエレメント
を再順序づけするための浮動小数点スタックリマップア
レイとを含む浮動小数点スタックとを含む、プロセッ
サ。 - 【請求項２】 前記浮動小数点スタックは、浮動小数点
スタック交換命令が浮動小数点計算と同時に実行できる
ように、前記浮動小数点機能ユニットから独立して動作
可能である、請求項１に記載のプロセッサ。 - 【請求項３】 前記命令セットは分岐命令をさらに含
み、前記浮動小数点スタックは、 アレイエレメントを交換することによって浮動小数点ス
タック交換命令に応答するルックアヘッドリマップアレ
イと、 前記浮動小数点スタックアレイのエレメントを特定する
ように前記ルックアヘッドリマップアレイに結合され、
前記浮動小数点スタックをポップまたはプッシュする命
令に応答して前記ポインタを調節するルックアヘッドス
タックポインタと、 前記ルックアヘッドリマップアレイおよび前記ルックア
ヘッドスタックポインタに結合される分岐ユニットとを
さらに含み、前記分岐ユニットは、 分岐命令に応答して前記ルックアヘッドリマップアレイ
をセーブするためのメモリと、 分岐が発生されるかどうかを予測するための分岐予測器
と、 前記分岐予測器に結合され、分岐が予測されるかまたは
誤予測されるかを判断する分岐比較器と、 前記メモリと前記ルックアヘッドリマップアレイとの間
に結合され、誤予測された分岐に応答して、セーブされ
た値をアレイに送る第１の制御ラインと、 前記ルックアヘッドリマップアレイおよび前記ルックア
ヘッドスタックポインタをそれぞれ前記浮動小数点リマ
ップアレイおよび前記浮動小数点スタックポインタに結
合し、それぞれ浮動小数点の値をルックアヘッドの値で
置き換えることによってスタック交換命令の実行に応答
する第２の制御ラインとを含む、請求項１に記載のプロ
セッサ。 - 【請求項４】 前記浮動小数点スタックは、 前記浮動小数点リマップアレイに結合され、浮動小数点
スタックエレメントが空であるかいっぱいであるかを指
定する浮動小数点スタックフル／エンプティアレイと、 前記ルックアヘッドリマップアレイに結合され、前記浮
動小数点スタックフル／エンプティアレイのルックアヘ
ッド状態をモニタするルックアヘッドスタックフル／エ
ンプティアレイとをさらに含む、請求項１に記載のプロ
セッサ。 - 【請求項５】 スタック交換命令と、スタックをプッシ
ュまたはポップする命令と、スタックにアクセスする命
令とを含む命令セットを行なうプロセッサにおいてスタ
ックを制御するための方法であって、 命令をデコードしてその指示を判断するステップと、 前記指示がスタック交換命令であるときスタックリマッ
プアレイのエレメントを交換するステップと、 前記指示がスタックプッシュであるときスタックポイン
タを１つの方向に調節するステップと、 前記指示がスタックポップであるとき前記スタックポイ
ンタを別の方向に調節するステップと、 前記指示がスタックアクセスであるとき前記スタックポ
インタによって指定されかつ前記スタックリマップアレ
イによって再順序づけされたスタックアレイエレメント
を用いるステップとを含む、方法。 - 【請求項６】 スタック交換命令、スタックをプッシュ
またはポップする命令、スタックにアクセスする命令、
および条件つき分岐命令を含む命令セットを行なうプロ
セッサにおいてスタックを制御するための方法であっ
て、 （ａ） 命令をデコードしてその指示を判断するステッ
プと、 （ｂ） スタック交換命令に応答してルックアヘッドス
タックリマップアレイのエレメントを交換するステップ
と、 （ｃ） スタックをプッシュまたはポップする命令に応
答して必要に応じてルックアヘッドスタックポインタを
調節するステップと、 （ｄ） スタックにアクセスする命令に応答して、前記
ルックアヘッドスタックポインタによって指定されかつ
前記ルックアヘッドスタックリマップアレイによって再
順序づけされたスタックアレイエレメントを用いるステ
ップと、 （ｅ） 条件つき分岐命令に応答するステップとを含
み、前記条件つき分岐命令に応答するステップは、 前記ルックアヘッドリマップアレイをセーブするステッ
プと、 分岐が発生されるかどうかを予測するステップと、 分岐が正しく予測されたか誤予測されたかを判断するス
テップと、 分岐命令が誤予測されたときに前記ルックアヘッドリマ
ップアレイをセーブされた値に復元するステップとを含
み、前記方法は、 （ｆ） 命令をそのプログラムの順序で回収するステッ
プをさらに含み、前記回収するステップは、 回収するスタック交換命令に応答してスタックリマップ
アレイを前記ルックアヘッドリマップアレイと置き換え
るステップと、 回収するスタックをプッシュまたはポップする命令に応
答してスタックポインタを調節するステップとを含む、
方法。 - 【請求項７】 スタックをプッシュおよびポップする命
令に応答してルックアヘッドフル／エンプティアレイに
おけるエントリを設定およびクリアするステップと、 スタックをプッシュまたはポップする命令の回収に応答
してルックアヘッドフル／エンプティアレイにおけるエ
ントリを設定およびクリアするステップとをさらに含
む、請求項６に記載の方法。 - 【請求項８】 （ａ） スタック実行エラーを検出する
ステップをさらに含み、前記ステップは、 前記ルックアヘッドフル／エンプティアレイのすべての
エレメントがいっぱいであるかどうかを判断するステッ
プと、 前記ルックアヘッドフル／エンプティアレイのすべての
エレメントが空であるかどうかを判断するステップと、 前記ルックアヘッドフル／エンプティアレイのすべての
エレメントが空であるとき、スタックをポップする命令
に応答してスタックアンダフローエラーを検出するステ
ップと、 前記ルックアヘッドフル／エンプティアレイのすべての
エレメントがいっぱいであるとき、スタックをプッシュ
する命令に応答してスタックオーバフローエラーを検出
するステップとを含み、 （ｂ） 検出されたスタック実行エラーに応答して再同
期化応答を開始するステップをさらに含む、請求項７に
記載の方法。 - 【請求項９】 例外状態を検出するステップと、 検出された例外状態に応答して、前記スタックリマップ
アレイを前記ルックアヘッドスタックリマップアレイに
コピーし、かつ前記スタックポインタを前記ルックアヘ
ッドスタックポインタにコピーするステップとをさらに
含む、請求項７に記載の方法。 - 【請求項１０】 スタック交換命令とスタックをプッシ
ュまたはポップする命令とを含む命令セットを行なうプ
ロセッサにおけるスタックであって、前記スタックは、 スタックメモリアレイと、 前記スタックメモリアレイに結合され、スタックメモリ
アレイエレメントを指定するスタックポインタとを含
み、前記スタックポインタは、スタックをプッシュまた
はポップする命令に応答して調節され、 前記スタックポインタに結合されかつスタックアレイエ
レメントを、前記スタックポインタによってアドレス指
定されるように再順序づけする前記スタックメモリアレ
イに結合されるポインタのスタックリマップアレイとを
含む、スタック。 - 【請求項１１】 前記スタックリマップアレイに結合さ
れ、前記スタックリマップアレイを介して前記スタック
ポインタによってアドレス指定され、スタックアレイエ
レメントを、前記スタックポインタによってアドレス指
定されるように再順序づけするスタックフル／エンプテ
ィアレイをさらに含み、前記スタックフル／エンプティ
アレイのエレメントはそれぞれ、スタックアレイエント
リの加算または削除を表わす、スタックをプッシュおよ
びポップする命令に応答してセットおよびクリアされ
る、請求項１０に記載のスタック。 - 【請求項１２】 分岐命令、スタック交換命令、スタッ
クをプッシュする命令、およびスタックをポップする命
令を含む命令セットの複数の命令を同時にフェッチし、
デコードし、実行し、かつ回収するプロセッサにおける
スタックであって、前記プロセッサは、条件つき分岐命
令に応答して分岐が発生されるかどうかを予測する分岐
予測器と、前記分岐予測器に結合され、その後に条件つ
き分岐が予測されたかまたは誤予測されたかを判断する
分岐テスタとを有する分岐ユニットを含み、前記スタッ
クは、 スタックメモリアレイと、 前記スタックメモリアレイに結合され、スタックメモリ
アレイエレメントを指定するためのスタックポインタと
を含み、前記スタックポインタは、スタックをプッシュ
またはポップする命令に応答して調節され、 前記スタックポインタに結合され、かつ、前記スタック
ポインタによってアドレス指定されるスタックアレイエ
レメントを再順序づけするように前記スタックメモリア
レイに結合されるポインタのスタックリマップアレイを
さらに含み、前記ポインタは、スタック交換命令に応答
して交換され、 前記スタックポインタのルックアヘッド状態を指定する
ルックアヘッドスタックポインタをさらに含み、前記ル
ックアヘッドスタックポインタはスタックをプッシュま
たはポップする命令に応答して調節され、 前記ルックアヘッドスタックポインタに結合され前記ス
タックポインタによってアドレス指定されるスタックア
レイエレメントを再順序づけするためのルックアヘッド
リマップアレイをさらに含み、前記ルックアヘッドリマ
ップアレイのエレメントはスタック交換命令に応答して
交換され、 前記分岐ユニットに結合され、スタック交換命令に応答
して前記ルックアヘッドリマップアレイをセーブするた
めのメモリと、 前記分岐ユニットに結合され、スタックをプッシュまた
はポップする命令に応答して前記ルックアヘッドスタッ
クポインタをセーブするためのメモリと、 前記分岐テスタに結合され、誤予測された分岐に応答し
て前記ルックアヘッドリマップアレイおよび前記ルック
アヘッドスタックポインタをセーブされた値に復元する
ための手段と、 スタック交換命令の回収に応答して、前記スタックリマ
ップアレイを前記ルックアヘッドリマップアレイで置き
換えるための手段とをさらに含む、スタック。 - 【請求項１３】 前記ルックアヘッドリマップアレイに
結合され、スタックアレイエレメントを再順序づけする
ためにルックアヘッドスタックポインタによってルック
アヘッドリマップアレイを介してアドレス指定されるル
ックアヘッドフル／エンプティアレイをさらに含み、前
記ルックアヘッドフル／エンプティアレイのエレメント
は、それぞれスタックアレイエントリの加算または削除
を表わすスタックをプッシュまたはポップする命令に応
答して設定およびクリアされる、請求項１２に記載のス
タック。 - 【請求項１４】 前記ルックアヘッドスタックポインタ
と、ルックアヘッドリマップアレイと、ルックアヘッド
フル／エンプティアレイとに結合される命令デコーダを
さらに含むプロセッサにおけるスタックであって、前記
スタックは、 前記命令デコーダに結合され、スタック交換命令に応答
して前記ルックアヘッドリマップアレイのポインタを交
換するための手段と、 前記命令デコーダに結合され、スタックをプッシュする
命令およびスタックをポップする命令に応答して、前記
ルックアヘッドスタックポインタを調整し、かつそれぞ
れ前記ルックアヘッドフル／エンプティアレイにおいて
エントリを加えるおよび取除くための手段とを含む、請
求項１３に記載のスタック。 - 【請求項１５】 前記命令デコーダに結合され、スタッ
ク実行エラーを検出するための手段と、 前記検出手段のスタックエラー検出に応答して、再同期
化応答を開始するための手段とをさらに含む、請求項１
４に記載のスタック。 - 【請求項１６】 前記スタックポインタおよび前記リマ
ップアレイに結合されるリオーダバッファと、前記スタ
ックメモリアレイに結合されるレジスタファイルとをさ
らに含むプロセッサにおけるスタックであって、前記ス
タックは、 前記リオーダバッファに結合され、かつ前記スタックリ
マップアレイを介して前記スタックポインタに結合され
るスタックフル／エンプティアレイをさらに含む、請求
項１３に記載のスタック。 - 【請求項１７】 前記プロセッサは例外状態検出器を含
み、 前記命令デコーダに結合され、例外状態に応答して、前
記ルックアヘッドリマップアレイを前記スタックリマッ
プアレイで置き換え、前記ルックアヘッドスタックフル
／エンプティアレイを前記スタックフル／エンプティア
レイで置き換え、前記ルックアヘッドスタックポインタ
を前記スタックポインタで置き換えるための手段をさら
に含む、請求項１６に記載のスタック。 - 【請求項１８】 前記プロセッサは浮動小数点機能ユニ
ットをさらに含み、前記浮動小数点機能ユニットは前記
スタックメモリアレイ内に含まれるデータに基づいて動
作する、請求項１３に記載のスタック。 - 【請求項１９】 分岐命令と、スタックエレメント交換
命令と、スタックをプッシュおよびポップする命令とを
含む命令セットからの複数の命令を同時に実行するプロ
セッサであって、 前記スタックは、 （ａ） スタックメモリアレイを含むレジスタファイル
と、 （ｂ） 前記レジスタファイルに結合されるリオーダバ
ッファとを含み、前記リオーダバッファは、 スタックメモリアレイエレメントを特定するたのスタッ
クポインタと、 前記スタックポインタを前記スタックメモリアレイに結
合し、前記スタックポインタによってアドレス指定され
るスタックメモリエレメントを再順序づけするためのス
タックリマップアレイとを含み、 （ｃ） 前記レジスタファイルおよび前記リオーダバッ
ファに結合される命令デコーダをさらに含み、前記命令
デコーダは、 ルックアヘッドスタックポインタと、 前記ルックアヘッドスタックポインタに結合されるルッ
クアヘッドリマップアレイと、 前記ルックアヘッドスタックポインタおよび前記ルック
アヘッドリマップアレイに結合されるデコーダ回路と、 スタックエレメント交換命令のデコードに応答して、ル
ックアヘッドリマップアレイエレメントを交換するため
の手段と、 スタックをプッシュまたはポップする命令のデコードに
応答して、前記ルックアヘッドスタックポインタを調節
するための手段とを含み、 （ｄ） 前記命令デコーダに結合され、前記ルックアヘ
ッドリマップアレイおよび前記ルックアヘッドスタック
ポインタのコピーを受取るための分岐ユニットをさらに
含み、前記分岐ユニットは、 分岐命令に応答して、前記ルックアヘッドリマップアレ
イおよび前記ルックアヘッドスタックポインタのコピー
をその中にセーブするためのメモリと、 条件つき分岐命令に応答して、分岐が発生されるかどう
かを予測するための分岐予測器と、 前記分岐予測器に結合され、前記条件つき分岐が予測さ
れたか誤予測されたかをその後に判断するための分岐テ
スタと、 誤予測された分岐に応答して、前記ルックアヘッドリマ
ップアレイを前記セーブされたルックアヘッドリマップ
アレイで置き換え、かつ前記ルックアヘッドスタックポ
インタを前記セーブされたルックアヘッドスタックポイ
ンタで置き換えるための手段と、 スタックエレメント交換命令の実行の終了に応答して、
前記スタックリマップアレイを前記セーブされたルック
アヘッドリマップアレイで置き換えるための手段とを含
む、プロセッサ。 - 【請求項２０】 前記命令デコーダに結合され、スタッ
ク実行エラーを検出するための手段と、 前記検出手段のスタックエラー検出に応答して、再同期
化応答を開始するための手段とをさらに含む、請求項１
９に記載のプロセッサ。 - 【請求項２１】 例外状態を検出するための手段と、 前記命令デコーダに結合され、例外状態に応答して、前
記ルックアヘッドリマップアレイを前記スタックリマッ
プアレイで置き換え、前記ルックアヘッドスタックフル
／エンプティアレイを前記スタックフル／エンプティア
レイで置き換え、前記ルックアヘッドスタックポインタ
を前記スタックポインタで置き換えるための手段とをさ
らに含む、請求項１９に記載のプロセッサ。 - 【請求項２２】 浮動小数点機能ユニットをさらに含
み、前記浮動小数点機能ユニットは、前記スタックメモ
リアレイに含まれるデータに基づいて動作する、請求項
１９に記載のプロセッサ。 - 【請求項２３】 スタックプッシュ、スタックポップ、
および分岐命令を含む命令セットからの命令を行なうプ
ロセッサにおけるスタックであって、前記プロセッサ
は、命令をディスパッチするデコーダと、前記デコーダ
に結合され、条件つき分岐命令を予測しかつ誤予測を検
出する分岐ユニットと、前記デコーダに結合され、予測
に応じて命令を推論的に実行する複数の機能ユニット
と、前記デコーダおよび前記機能ユニットに結合され、
回収された命令の結果を受取るメモリとを含み、前記ス
タックは、 （ａ） 複数の記憶エレメントと、 （ｂ） 前記記憶エレメントに結合され、前記複数の記
憶エレメントのうちの記憶エレメントにアドレス指定す
るためのポインタと、 （ｃ） 前記機能ユニットが命令を推論的に実行してい
るときに前記複数の記憶エレメントのうちの記憶エレメ
ントをアドレス指定するルックアヘッドポインタと、 （ｄ） 前記記憶エレメント、前記ポインタ、および前
記ルックアヘッドポインタに結合されるスタックコント
ローラとを含み、前記スタックコントローラは、 スタックプッシュおよびスタックポップのディスパッチ
に応答して、前記ルックアヘッドポインタを更新するた
めの手段と、 スタックプッシュおよびスタックポップの回収に応答し
て、前記ルックアヘッドポインタを前記ポインタにコピ
ーするための手段と、 条件つき分岐命令のディスパッチに応答して、前記ルッ
クアヘッドポインタをセーブするための手段と、 分岐の誤予測に応答して、前記ルックアヘッドポインタ
を前記セーブされた値に復元するための手段とを含む、
スタック。 - 【請求項２４】 前記ポインタに結合され、前記複数の
記憶エレメントのうちの記憶エレメントに対応するエレ
メントを有し、前記記憶エレメントがいっぱいであるか
空であるかを示すためのフル／エンプティアレイをさら
に含み、前記スタックコントローラは、 スタックプッシュおよびスタックポップのディスパッチ
に応答して前記フル／エンプティアレイを調節するため
の手段と、 スタックプッシュおよびスタックポップの回収に応答し
て、前記フル／エンプティアレイを調節するための手段
と、 条件つき分岐命令予測に応答して、前記フル／エンプテ
ィアレイをセーブするための手段と、 分岐の誤予測に応答して、前記フル／エンプティアレイ
を前記セーブされた値に復元するための手段とをさらに
含む、請求項２３に記載のスタック。 - 【請求項２５】 スタックプッシュ、スタックポップ、
および分岐命令を含む命令セットからの命令を行なうプ
ロセッサにおけるスタックであって、前記プロセッサ
は、命令をディスパッチするデコーダと、前記デコーダ
に結合され、条件つき分岐命令を予測しかつ誤予測を検
出する分岐ユニットと、前記デコーダに結合され、予測
に応じて命令を推論的に実行するための複数の機能ユニ
ットと、前記デコーダおよび前記機能ユニットに結合さ
れ、回収された命令の結果を受取るためのメモリとを含
み、前記スタックは、 （ａ） 複数の記憶エレメントと、 （ｂ） 前記記憶エレメントに結合され、前記複数の記
憶エレメントのうちの記憶エレメントを再順序づけする
ためのリマップアレイと、 （ｃ） 前記リマップアレイを介して前記記憶エレメン
トに結合され、前記複数の記憶エレメントのうちの記憶
エレメントをアドレス指定するためのポインタと、 （ｄ） 前記機能ユニットが推論的に命令を実行してい
るときに前記複数の記憶エレメントのうちの記憶エレメ
ントをアドレス指定するルックアヘッドポインタと、 （ｅ） 前記記憶エレメントに結合され、前記機能ユニ
ットがディスパッチされたスタック交換命令に関して命
令を推論的に実行しているときに前記複数の記憶エレメ
ントのうちの記憶エレメントを再順序づけするためのル
ックアヘッドリマップアレイと、 （ｆ） 前記記憶エレメント、前記リマップアレイ、前
記ポインタ、前記ルックアヘッドポインタ、前記推論的
な分岐ルックアヘッドポインタ、および前記ルックアヘ
ッドリマップアレイに接続されるスタックコントローラ
とを含み、前記スタックコントローラは、 スタックプッシュおよびスタックポップのディスパッチ
に応答して、前記ルックアヘッドポインタを更新するた
めの手段と、 スタックプッシュおよびスタックポップの回収に応答し
て、前記ルックアヘッドポインタを前記ポインタにコピ
ーするための手段と、 条件つき分岐命令のディスパッチに応答して、前記ルッ
クアヘッドポインタをセーブするための手段と、 分岐の誤予測に応答して、前記ルックアヘッドポインタ
を前記セーブされた値に復元するための手段と、 スタック交換命令のディスパッチに応答して、前記ルッ
クアヘッドリマップアレイのエレメントを交換するため
の手段と、 条件つき分岐命令予測のディスパッチに応答して、前記
ルックアヘッドリマップアレイを前記推論的分岐ルック
アヘッドリマップアレイにセーブするための手段と、 分岐の誤予測に応答して、前記ルックアヘッドリマップ
アレイを前記セーブされた値に復元するための手段と、 スタック交換命令の回収に応答して、前記ルックアヘッ
ドリマップアレイを前記リマップアレイにコピーするた
めの手段とを含む、スタック。 - 【請求項２６】 プロセッサのスタックアレイを動作さ
せるための方法であって、 （ａ） スタックポインタを用いて前記スタックアレイ
のエレメントを選択するステップと、 （ｂ） リマップアレイを用いて、前記スタックポイン
タによって指定されるスタックアレイエレメントを再順
序づけするステップと、 （ｃ） 前記スタックのルックアヘッド状態を、前記ス
タックポインタに対応するルックアヘッドスタックポイ
ンタメモリと、前記リマップアレイに対応するルックア
ヘッドリマップアレイとにストアするステップと、 （ｄ） スタックエレメント交換命令に応答して前記ル
ックアヘッドリマップアレイのエレメントを交換するス
テップと、 （ｅ） スタックをプッシュまたはポップする命令に応
答して前記ルックアヘッドスタックポインタを調節する
ステップと、 （ｆ） 分岐命令、スタック交換命令、およびスタック
をプッシュまたはポップする命令を含む命令を推論的に
実行するステップと、 （ｇ） 推論的に実行された分岐命令に対応して、前記
ルックアヘッドスタックポインタおよび前記ルックアヘ
ッドリマップアレイをセーブするステップと、 （ｈ） 推論的に実行された命令を回収するステップと
を含み、前記回収ステップは、 回収するスタック交換命令に応答して、前記リマップア
レイを前記ルックアヘッドリマップアレイで置き換える
ステップと、 回収するスタックプッシュまたはポップ命令に応答して
前記スタックポインタを調節するステップとを含み、 （ｉ） 誤予測された分岐に応答して、前記ルックアヘ
ッドスタックポインタおよび前記ルックアヘッドリマッ
プアレイをセーブされた値に復元するステップをさらに
含む、方法。 - 【請求項２７】 前記ポインタに結合されるフル／エン
プティアレイを用いて前記スタックアレイエレメントが
空であるかいっぱいであるかをモニタするステップをさ
らに含み、前記フル／エンプティアレイは、前記スタッ
クアレイのエレメントに対応するエレメントを有し、ス
タックコントローラは、 スタックをプッシュおよびポップする命令のディスパッ
チに応答して必要に応じてそれぞれエントリを加えるお
よび取除くことによって前記フル／エンプティアレイの
ルックアヘッドコピーを調節するステップと、 スタックをプッシュおよびポップする命令の回収に応答
して、必要に応じて、それぞれエントリを加えるおよび
取除くことによって前記フル／エンプティアレイの永久
的なコピーを調節するステップと、 条件つき分岐命令予測に応答して、前記ルックアヘッド
フル／エンプティアレイをセーブするステップと、 分岐の誤予測の検出に応答して前記ルックアヘッドフル
／エンプティアレイをセーブされた推論的分岐ルックア
ヘッドフル／エンプティアレイに復元するステップとを
実行する、請求項２６に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/252,303 US5696955A (en) | 1994-06-01 | 1994-06-01 | Floating point stack and exchange instruction |
| US252303 | 1994-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07334362A true JPH07334362A (ja) | 1995-12-22 |
| JP3714992B2 JP3714992B2 (ja) | 2005-11-09 |
Family
ID=22955456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13401295A Expired - Fee Related JP3714992B2 (ja) | 1994-06-01 | 1995-05-31 | 複数の動作を同時に行なうためのプロセッサ、その中のスタック、およびスタック制御方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5696955A (ja) |
| EP (1) | EP0685789B1 (ja) |
| JP (1) | JP3714992B2 (ja) |
| AT (1) | ATE203114T1 (ja) |
| DE (1) | DE69521647T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU745449B2 (en) * | 1997-11-20 | 2002-03-21 | Hajime Seki | Computer system |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574670A (en) * | 1994-08-24 | 1996-11-12 | Advanced Micro Devices, Inc. | Apparatus and method for determining a number of digits leading a particular digit |
| AU4464596A (en) | 1994-12-02 | 1996-06-19 | Intel Corporation | Microprocessor with packing operation of composite operands |
| US5901302A (en) * | 1995-01-25 | 1999-05-04 | Advanced Micro Devices, Inc. | Superscalar microprocessor having symmetrical, fixed issue positions each configured to execute a particular subset of instructions |
| US6321182B1 (en) * | 1995-03-27 | 2001-11-20 | Canon Kabushiki Kaisha | Method and system for predicting a signal generated in signal processing apparatus |
| JP3739797B2 (ja) * | 1995-10-06 | 2006-01-25 | パトリオット サイエンティフィック コーポレイション | 縮小命令セット・コンピューター・マイクロプロセッサーの構造 |
| US5872947A (en) * | 1995-10-24 | 1999-02-16 | Advanced Micro Devices, Inc. | Instruction classification circuit configured to classify instructions into a plurality of instruction types prior to decoding said instructions |
| US5892936A (en) * | 1995-10-30 | 1999-04-06 | Advanced Micro Devices, Inc. | Speculative register file for storing speculative register states and removing dependencies between instructions utilizing the register |
| US5701508A (en) * | 1995-12-19 | 1997-12-23 | Intel Corporation | Executing different instructions that cause different data type operations to be performed on single logical register file |
| US6792523B1 (en) | 1995-12-19 | 2004-09-14 | Intel Corporation | Processor with instructions that operate on different data types stored in the same single logical register file |
| US5857096A (en) * | 1995-12-19 | 1999-01-05 | Intel Corporation | Microarchitecture for implementing an instruction to clear the tags of a stack reference register file |
| US5940859A (en) | 1995-12-19 | 1999-08-17 | Intel Corporation | Emptying packed data state during execution of packed data instructions |
| US5944818A (en) * | 1996-06-28 | 1999-08-31 | Intel Corporation | Method and apparatus for accelerated instruction restart in a microprocessor |
| US5867680A (en) * | 1996-07-24 | 1999-02-02 | Advanced Micro Devices, Inc. | Microprocessor configured to simultaneously dispatch microcode and directly-decoded instructions |
| US6049863A (en) * | 1996-07-24 | 2000-04-11 | Advanced Micro Devices, Inc. | Predecoding technique for indicating locations of opcode bytes in variable byte-length instructions within a superscalar microprocessor |
| JP2933026B2 (ja) * | 1996-08-30 | 1999-08-09 | 日本電気株式会社 | 複数命令並列発行／実行管理装置 |
| JP2933027B2 (ja) * | 1996-08-30 | 1999-08-09 | 日本電気株式会社 | 複数命令並列発行／実行管理装置 |
| DE69734093D1 (de) * | 1996-12-31 | 2005-10-06 | Metaflow Technologies Inc | System zur Ausführung von Gleitkommaoperationen |
| US5930492A (en) * | 1997-03-19 | 1999-07-27 | Advanced Micro Devices, Inc. | Rapid pipeline control using a control word and a steering word |
| US5913048A (en) * | 1997-03-31 | 1999-06-15 | International Business Machines Corporation | Dispatching instructions in a processor supporting out-of-order execution |
| US6088786A (en) * | 1997-06-27 | 2000-07-11 | Sun Microsystems, Inc. | Method and system for coupling a stack based processor to register based functional unit |
| US5948098A (en) * | 1997-06-30 | 1999-09-07 | Sun Microsystems, Inc. | Execution unit and method for executing performance critical and non-performance critical arithmetic instructions in separate pipelines |
| US5961636A (en) * | 1997-09-22 | 1999-10-05 | International Business Machines Corporation | Checkpoint table for selective instruction flushing in a speculative execution unit |
| US5913047A (en) | 1997-10-29 | 1999-06-15 | Advanced Micro Devices, Inc. | Pairing floating point exchange instruction with another floating point instruction to reduce dispatch latency |
| US6112018A (en) * | 1997-12-18 | 2000-08-29 | Advanced Micro Devices, Inc. | Apparatus for exchanging two stack registers |
| US6018798A (en) * | 1997-12-18 | 2000-01-25 | Advanced Micro Devices, Inc. | Floating point unit using a central window for storing instructions capable of executing multiple instructions in a single clock cycle |
| US6112296A (en) * | 1997-12-18 | 2000-08-29 | Advanced Micro Devices, Inc. | Floating point stack manipulation using a register map and speculative top of stack values |
| US6192461B1 (en) * | 1998-01-30 | 2001-02-20 | International Business Machines Corporation | Method and apparatus for facilitating multiple storage instruction completions in a superscalar processor during a single clock cycle |
| US6094716A (en) | 1998-07-14 | 2000-07-25 | Advanced Micro Devices, Inc. | Register renaming in which moves are accomplished by swapping rename tags |
| US6151669A (en) * | 1998-10-10 | 2000-11-21 | Institute For The Development Of Emerging Architectures, L.L.C. | Methods and apparatus for efficient control of floating-point status register |
| US6240503B1 (en) * | 1998-11-12 | 2001-05-29 | Advanced Micro Devices, Inc. | Cumulative lookahead to eliminate chained dependencies |
| SE513431C2 (sv) * | 1999-01-11 | 2000-09-11 | Ericsson Telefon Ab L M | Buffert för icke-rapporterade hopp |
| US6327697B1 (en) | 1999-06-28 | 2001-12-04 | Sun Microsystems, Inc. | Method for routing conductive paths in an integrated circuit |
| US6438664B1 (en) | 1999-10-27 | 2002-08-20 | Advanced Micro Devices, Inc. | Microcode patch device and method for patching microcode using match registers and patch routines |
| US6668315B1 (en) * | 1999-11-26 | 2003-12-23 | Hewlett-Packard Development Company, L.P. | Methods and apparatus for exchanging the contents of registers |
| US6757816B1 (en) * | 1999-12-30 | 2004-06-29 | Intel Corporation | Fast branch misprediction recovery method and system |
| US7496734B1 (en) * | 2000-04-28 | 2009-02-24 | Stmicroelectronics, Inc. | System and method for handling register dependency in a stack-based pipelined processor |
| US6725361B1 (en) * | 2000-06-16 | 2004-04-20 | Transmeta Corporation | Method and apparatus for emulating a floating point stack in a translation process |
| US7054898B1 (en) | 2000-08-04 | 2006-05-30 | Sun Microsystems, Inc. | Elimination of end-around-carry critical path in floating point add/subtract execution unit |
| DE10133913A1 (de) * | 2001-07-12 | 2003-01-30 | Infineon Technologies Ag | Programmgesteuerte Einheit |
| US6549442B1 (en) | 2002-07-25 | 2003-04-15 | Neomagic Corp. | Hardware-assisted fast bank-swap in a content-addressable-memory (CAM) processor |
| US6970999B2 (en) * | 2002-07-31 | 2005-11-29 | International Business Machines Corporation | Counting latencies of an instruction table flush, refill and instruction execution using a plurality of assigned counters |
| US7043626B1 (en) | 2003-10-01 | 2006-05-09 | Advanced Micro Devices, Inc. | Retaining flag value associated with dead result data in freed rename physical register with an indicator to select set-aside register instead for renaming |
| DE602005017657D1 (de) * | 2004-08-30 | 2009-12-24 | Texas Instruments Inc | Verfahren und vorrichtungen zur zweigvorhersage und verarbeitung von mikroprozessoranweisungen und dergleichen |
| US20070192573A1 (en) * | 2006-02-16 | 2007-08-16 | Guillermo Savransky | Device, system and method of handling FXCH instructions |
| GB2447968B (en) * | 2007-03-30 | 2010-07-07 | Transitive Ltd | Improvements in and relating to floating point operations |
| GB2448370B (en) * | 2007-04-14 | 2012-09-05 | Jds Uniphase Corp | Method of decoding a bit sequence, network element apparatus and PDU specification toolkit |
| US7937573B2 (en) * | 2008-02-29 | 2011-05-03 | Freescale Semiconductor, Inc. | Metric for selective branch target buffer (BTB) allocation |
| US7895422B2 (en) * | 2008-02-29 | 2011-02-22 | Freescale Semiconductor, Inc. | Selective postponement of branch target buffer (BTB) allocation |
| US8495699B2 (en) | 2008-12-23 | 2013-07-23 | At&T Intellectual Property I, L.P. | Distributed content analysis network |
| US20100223660A1 (en) * | 2009-02-27 | 2010-09-02 | At&T Intellectual Property I, L.P. | Providing multimedia content with time limit restrictions |
| US20100223673A1 (en) * | 2009-02-27 | 2010-09-02 | At&T Intellectual Property I, L.P. | Providing multimedia content with access restrictions |
| US8904421B2 (en) | 2009-06-30 | 2014-12-02 | At&T Intellectual Property I, L.P. | Shared multimedia experience including user input |
| US9330383B1 (en) | 2015-09-23 | 2016-05-03 | Square, Inc. | Message dispatcher for payment system |
| US10248940B1 (en) | 2015-09-24 | 2019-04-02 | Square, Inc. | Modular firmware for transaction system |
| US10108412B2 (en) | 2016-03-30 | 2018-10-23 | Square, Inc. | Blocking and non-blocking firmware update |
| US10417628B2 (en) | 2016-06-29 | 2019-09-17 | Square, Inc. | Multi-interface processing of electronic payment transactions |
| US11010765B2 (en) | 2016-06-29 | 2021-05-18 | Square, Inc. | Preliminary acquisition of payment information |
| US10817869B2 (en) | 2016-06-29 | 2020-10-27 | Square, Inc. | Preliminary enablement of transaction processing circuitry |
| US10761970B2 (en) * | 2017-10-20 | 2020-09-01 | International Business Machines Corporation | Computerized method and systems for performing deferred safety check operations |
| US10990969B2 (en) | 2018-12-21 | 2021-04-27 | Square, Inc. | Point of sale (POS) systems and methods for dynamically processing payment data based on payment reader capability |
| US10762196B2 (en) | 2018-12-21 | 2020-09-01 | Square, Inc. | Point of sale (POS) systems and methods with dynamic kernel selection |
| US11049095B2 (en) | 2018-12-21 | 2021-06-29 | Square, Inc. | Point of sale (POS) systems and methods with dynamic kernel selection |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4161784A (en) * | 1978-01-05 | 1979-07-17 | Honeywell Information Systems, Inc. | Microprogrammable floating point arithmetic unit capable of performing arithmetic operations on long and short operands |
| US4928223A (en) * | 1982-10-06 | 1990-05-22 | Fairchild Semiconductor Corporation | Floating point microprocessor with directable two level microinstructions |
| US4807115A (en) * | 1983-10-07 | 1989-02-21 | Cornell Research Foundation, Inc. | Instruction issuing mechanism for processors with multiple functional units |
| JPH0658631B2 (ja) * | 1983-12-19 | 1994-08-03 | 株式会社日立製作所 | デ−タ処理装置 |
| DE3751503T2 (de) * | 1986-03-26 | 1996-05-09 | Hitachi Ltd | Datenprozessor in Pipelinestruktur mit der Fähigkeit mehrere Befehle parallel zu dekodieren und auszuführen. |
| US4992938A (en) * | 1987-07-01 | 1991-02-12 | International Business Machines Corporation | Instruction control mechanism for a computing system with register renaming, map table and queues indicating available registers |
| US5056006A (en) * | 1988-09-12 | 1991-10-08 | General Electric Company | Parallel processor with single program storage and sequencer and simultaneous instruction processing |
| US5155816A (en) * | 1989-02-10 | 1992-10-13 | Intel Corporation | Pipelined apparatus and method for controlled loading of floating point data in a microprocessor |
| US5155820A (en) * | 1989-02-21 | 1992-10-13 | Gibson Glenn A | Instruction format with designations for operand lengths of byte, half word, word, or double word encoded in address bits |
| US5226126A (en) * | 1989-02-24 | 1993-07-06 | Nexgen Microsystems | Processor having plurality of functional units for orderly retiring outstanding operations based upon its associated tags |
| US5129067A (en) * | 1989-06-06 | 1992-07-07 | Advanced Micro Devices, Inc. | Multiple instruction decoder for minimizing register port requirements |
| US5136697A (en) | 1989-06-06 | 1992-08-04 | Advanced Micro Devices, Inc. | System for reducing delay for execution subsequent to correctly predicted branch instruction using fetch information stored with each block of instructions in cache |
| US5251306A (en) * | 1990-01-16 | 1993-10-05 | Advanced Micro Devices, Inc. | Apparatus for controlling execution of a program in a computing device |
| US5226130A (en) * | 1990-02-26 | 1993-07-06 | Nexgen Microsystems | Method and apparatus for store-into-instruction-stream detection and maintaining branch prediction cache consistency |
| US5237700A (en) * | 1990-03-21 | 1993-08-17 | Advanced Micro Devices, Inc. | Exception handling processor for handling first and second level exceptions with reduced exception latency |
| US5058048A (en) * | 1990-04-02 | 1991-10-15 | Advanced Micro Devices, Inc. | Normalizing pipelined floating point processing unit |
| US5128891A (en) * | 1990-04-02 | 1992-07-07 | Advanced Micro Devices, Inc. | High speed divider with square root capability |
| US5053631A (en) * | 1990-04-02 | 1991-10-01 | Advanced Micro Devices, Inc. | Pipelined floating point processing unit |
| US5128888A (en) * | 1990-04-02 | 1992-07-07 | Advanced Micro Devices, Inc. | Arithmetic unit having multiple accumulators |
| US5367650A (en) * | 1992-07-31 | 1994-11-22 | Intel Corporation | Method and apparauts for parallel exchange operation in a pipelined processor |
| IE80854B1 (en) * | 1993-08-26 | 1999-04-07 | Intel Corp | Processor ordering consistency for a processor performing out-of-order instruction execution |
| US5499352A (en) * | 1993-09-30 | 1996-03-12 | Intel Corporation | Floating point register alias table FXCH and retirement floating point register array |
-
1994
- 1994-06-01 US US08/252,303 patent/US5696955A/en not_active Expired - Lifetime
-
1995
- 1995-05-30 DE DE69521647T patent/DE69521647T2/de not_active Expired - Lifetime
- 1995-05-30 EP EP95303669A patent/EP0685789B1/en not_active Expired - Lifetime
- 1995-05-30 AT AT95303669T patent/ATE203114T1/de not_active IP Right Cessation
- 1995-05-31 JP JP13401295A patent/JP3714992B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-12 US US08/967,950 patent/US5857089A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU745449B2 (en) * | 1997-11-20 | 2002-03-21 | Hajime Seki | Computer system |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE203114T1 (de) | 2001-07-15 |
| EP0685789B1 (en) | 2001-07-11 |
| JP3714992B2 (ja) | 2005-11-09 |
| DE69521647D1 (de) | 2001-08-16 |
| US5857089A (en) | 1999-01-05 |
| EP0685789A3 (en) | 1996-12-04 |
| EP0685789A2 (en) | 1995-12-06 |
| US5696955A (en) | 1997-12-09 |
| DE69521647T2 (de) | 2002-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3714992B2 (ja) | 複数の動作を同時に行なうためのプロセッサ、その中のスタック、およびスタック制御方法 | |
| JP3751049B2 (ja) | パイプラインプロセッサおよびその動作方法 | |
| JP3977016B2 (ja) | 仮想レジスタ番号を用いて論理レジスタ番号を物理レジスタ番号にマッピングするように構成されるプロセッサ | |
| US6009511A (en) | Apparatus and method for tagging floating point operands and results for rapid detection of special floating point numbers | |
| US6079014A (en) | Processor that redirects an instruction fetch pipeline immediately upon detection of a mispredicted branch while committing prior instructions to an architectural state | |
| US5901302A (en) | Superscalar microprocessor having symmetrical, fixed issue positions each configured to execute a particular subset of instructions | |
| US6009512A (en) | Mechanism for forwarding operands based on predicated instructions | |
| US6119223A (en) | Map unit having rapid misprediction recovery | |
| JP3919802B2 (ja) | プロセッサ、およびプロセッサにおいて命令演算をスケジューリングするための方法 | |
| JP3597540B2 (ja) | 並列データプロセッサにおけるアクティブ命令を回転させる方法および装置 | |
| US5961634A (en) | Reorder buffer having a future file for storing speculative instruction execution results | |
| US5983342A (en) | Superscalar microprocessor employing a future file for storing results into multiportion registers | |
| JPH0334024A (ja) | 分岐予測の方法とそのための装置 | |
| JP2839075B2 (ja) | 処理システムを動作させる方法及び処理システム | |
| US5878244A (en) | Reorder buffer configured to allocate storage capable of storing results corresponding to a maximum number of concurrently receivable instructions regardless of a number of instructions received | |
| US5784603A (en) | Fast handling of branch delay slots on mispredicted branches | |
| JP3866920B2 (ja) | 命令のリタイアメント時に物理レジスタを選択的に自由にするよう構成されたプロセッサ | |
| US5727177A (en) | Reorder buffer circuit accommodating special instructions operating on odd-width results | |
| US5903741A (en) | Method of allocating a fixed reorder buffer storage line for execution results regardless of a number of concurrently dispatched instructions | |
| US20050144427A1 (en) | Processor including branch prediction mechanism for far jump and far call instructions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050223 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |