JPH07326184A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH07326184A JPH07326184A JP6115564A JP11556494A JPH07326184A JP H07326184 A JPH07326184 A JP H07326184A JP 6115564 A JP6115564 A JP 6115564A JP 11556494 A JP11556494 A JP 11556494A JP H07326184 A JPH07326184 A JP H07326184A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic field
- current
- write
- magnetoresistive effect
- effect element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005415 magnetization Effects 0.000 claims abstract description 34
- 230000000694 effects Effects 0.000 claims description 45
- 239000010409 thin film Substances 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000001747 exhibiting effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 8
- 230000005389 magnetism Effects 0.000 abstract description 3
- 229920006395 saturated elastomer Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000005347 demagnetization Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 4
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 4
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 239000000696 magnetic material Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002887 superconductor Substances 0.000 description 2
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
(57)【要約】
【目的】 本発明は磁気抵抗効果素子を用いた固体磁気
記憶装置に関し、高性能な記憶装置の提供を目的とす
る。 【構成】 磁界とＭＲレシオの関係においてヒステリシ
ス特性を示すＭＲ素子６と、第１及び第２の状態のいず
れかを表す２進の記憶データが入力されたときに第１の
状態に対応してＭＲ素子６に書き込み磁界を第１の向き
に印加し第２の状態に対応して書き込み磁界を逆向きの
第２の向きに印加する書き込み手段と、ＭＲ素子６にバ
イアス磁界を印加して体積抵抗率の大小により第１及び
第２の状態を判別する読み出し手段とから構成する。
記憶装置に関し、高性能な記憶装置の提供を目的とす
る。 【構成】 磁界とＭＲレシオの関係においてヒステリシ
ス特性を示すＭＲ素子６と、第１及び第２の状態のいず
れかを表す２進の記憶データが入力されたときに第１の
状態に対応してＭＲ素子６に書き込み磁界を第１の向き
に印加し第２の状態に対応して書き込み磁界を逆向きの
第２の向きに印加する書き込み手段と、ＭＲ素子６にバ
イアス磁界を印加して体積抵抗率の大小により第１及び
第２の状態を判別する読み出し手段とから構成する。
Description
【０００１】
【産業上の利用分野】本発明は一般的に２進の記憶デー
タを記憶する記憶装置に関し、さらに詳しくは、磁界と
体積抵抗変化率（ＭＲレシオ）の関係においてヒステリ
シス特性を示す磁気抵抗効果素子を備えた記憶装置に関
する。
タを記憶する記憶装置に関し、さらに詳しくは、磁界と
体積抵抗変化率（ＭＲレシオ）の関係においてヒステリ
シス特性を示す磁気抵抗効果素子を備えた記憶装置に関
する。
【０００２】デジタルデータを扱うコンピュータや通信
システムの分野においては、２進の記憶データを記憶す
るために記憶装置が必要となる。この種の記憶装置は、
磁気等の何らかの物理状態の差を一時的或いは恒久的に
保存するように構成される。
システムの分野においては、２進の記憶データを記憶す
るために記憶装置が必要となる。この種の記憶装置は、
磁気等の何らかの物理状態の差を一時的或いは恒久的に
保存するように構成される。
【０００３】
【従来の技術】従来、記憶装置としては、ダイナミック
ランダムアクセスメモリ（ＤＲＡＭ）に代表されるよう
に、キャパシタに蓄える電荷の有無によりデータを記憶
するものが知られている。しかし、ＤＲＡＭにあって
は、リフレッシュと称される再書き込み動作を継続しな
ければ記憶データが消失するという欠点がある。即ち、
不揮発性の問題である。
ランダムアクセスメモリ（ＤＲＡＭ）に代表されるよう
に、キャパシタに蓄える電荷の有無によりデータを記憶
するものが知られている。しかし、ＤＲＡＭにあって
は、リフレッシュと称される再書き込み動作を継続しな
ければ記憶データが消失するという欠点がある。即ち、
不揮発性の問題である。
【０００４】磁気ディスク装置に代表される磁気記録装
置にあっては、磁性体の磁化方向を変化させることによ
りデータの記録を行うため、不揮発性ではあるが、回転
機構及び読み書きヘッド位置決め機構等を要し、位置決
めやデータ転送に長時間を要する。即ち、書き込み／読
み出しに時間がかかるという欠点がある。
置にあっては、磁性体の磁化方向を変化させることによ
りデータの記録を行うため、不揮発性ではあるが、回転
機構及び読み書きヘッド位置決め機構等を要し、位置決
めやデータ転送に長時間を要する。即ち、書き込み／読
み出しに時間がかかるという欠点がある。
【０００５】不揮発性半導体記憶装置としてフラッシュ
メモリが知られている。フラッシュメモリにおいては、
オーバーライトが不可能であり、一度消去動作を行った
後に書き込み動作を行う必要があり、高速繰り返し記録
の用途には向かないという欠点がある。書き込み回数も
１×１０5 回程度しか保証されていない。
メモリが知られている。フラッシュメモリにおいては、
オーバーライトが不可能であり、一度消去動作を行った
後に書き込み動作を行う必要があり、高速繰り返し記録
の用途には向かないという欠点がある。書き込み回数も
１×１０5 回程度しか保証されていない。
【０００６】特開平１−１７８１９０号公報、特開平１
−１７８１９１号公報、特開昭６１−１５３８９７号公
報には、交差するストライプ状の超伝導体に電流を流
し、磁性体に記録し、隣接する磁気抵抗効果素子により
磁化方向を検出する方法が開示されている。しかし、こ
の種の方法は、超伝導体を必要とするため常温中で使用
することができないほか、装置が高コストになってしま
うという問題を有している。また、記録用の磁性体と読
み出し用の磁気抵抗効果素子をそれぞれ用意しなければ
ならないという欠点もある。
−１７８１９１号公報、特開昭６１−１５３８９７号公
報には、交差するストライプ状の超伝導体に電流を流
し、磁性体に記録し、隣接する磁気抵抗効果素子により
磁化方向を検出する方法が開示されている。しかし、こ
の種の方法は、超伝導体を必要とするため常温中で使用
することができないほか、装置が高コストになってしま
うという問題を有している。また、記録用の磁性体と読
み出し用の磁気抵抗効果素子をそれぞれ用意しなければ
ならないという欠点もある。
【０００７】一方、論文タイトル「磁性薄膜」（東北大
宮崎著）の文献には、薄膜を絶縁層を介して互いに直交
する導体で挟み込み、トンネル電流を検出する手段で薄
膜の磁気特性を見る試験方法が示されている。この方法
は、単純な構造の装置の実現を可能にするが、トンネル
電流を利用するために抵抗値の変化幅が小さすぎ実用的
な記録装置に適用するのが困難である。また、直交する
ラインの磁界をそのまま利用するため電流に対する磁界
発生効率も悪い。
宮崎著）の文献には、薄膜を絶縁層を介して互いに直交
する導体で挟み込み、トンネル電流を検出する手段で薄
膜の磁気特性を見る試験方法が示されている。この方法
は、単純な構造の装置の実現を可能にするが、トンネル
電流を利用するために抵抗値の変化幅が小さすぎ実用的
な記録装置に適用するのが困難である。また、直交する
ラインの磁界をそのまま利用するため電流に対する磁界
発生効率も悪い。
【０００８】
【発明が解決しようとする課題】よって、本発明の目的
は、不揮発性で、常温中で使用可能で、書き込み／読み
出しや再書き込みに時間がかからず、構造が単純で信頼
性の高い記憶装置を提供することにある。
は、不揮発性で、常温中で使用可能で、書き込み／読み
出しや再書き込みに時間がかからず、構造が単純で信頼
性の高い記憶装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明によると、磁界と
体積抵抗変化率の関係においてヒステリシス特性を示す
磁気抵抗効果素子と、第１及び第２の状態のいずれかを
表す２進の記憶データが入力されたときに、上記第１の
状態に対応して上記磁気抵抗効果素子に予め定められた
強さを有する書き込み磁界を第１の向きに印加し、上記
第２の状態に対応して上記磁気抵抗効果素子に上記書き
込み磁界を上記第１の向きと逆の第２の向きに印加する
書き込み手段と、上記磁気抵抗効果素子に上記書き込み
磁界よりも弱いバイアス磁界を印加し、そのときの上記
磁気抵抗効果素子の体積抵抗変化率の大小により上記第
１及び第２の状態を判別する読み出し手段とを備えた記
憶装置が提供される。
体積抵抗変化率の関係においてヒステリシス特性を示す
磁気抵抗効果素子と、第１及び第２の状態のいずれかを
表す２進の記憶データが入力されたときに、上記第１の
状態に対応して上記磁気抵抗効果素子に予め定められた
強さを有する書き込み磁界を第１の向きに印加し、上記
第２の状態に対応して上記磁気抵抗効果素子に上記書き
込み磁界を上記第１の向きと逆の第２の向きに印加する
書き込み手段と、上記磁気抵抗効果素子に上記書き込み
磁界よりも弱いバイアス磁界を印加し、そのときの上記
磁気抵抗効果素子の体積抵抗変化率の大小により上記第
１及び第２の状態を判別する読み出し手段とを備えた記
憶装置が提供される。
【００１０】
【作用】本発明の装置に第１及び第２の状態のいずれか
を表す２進の記憶データが入力されると、第１の状態と
第２の状態とで互いに逆向きに磁気抵抗効果素子に書き
込み磁界が印加される。そうすると、書き込み磁界が無
くなった後にも、磁気抵抗効果素子のヒステリシス特性
によって記憶データが保存される。
を表す２進の記憶データが入力されると、第１の状態と
第２の状態とで互いに逆向きに磁気抵抗効果素子に書き
込み磁界が印加される。そうすると、書き込み磁界が無
くなった後にも、磁気抵抗効果素子のヒステリシス特性
によって記憶データが保存される。
【００１１】記憶データの読み出しに際しては、書き込
み磁界よりも弱いバイアス磁界が磁気抵抗効果素子に印
加され、そのときの磁気抵抗効果素子の体積抵抗変化率
の大小により第１及び第２の状態が判別される。
み磁界よりも弱いバイアス磁界が磁気抵抗効果素子に印
加され、そのときの磁気抵抗効果素子の体積抵抗変化率
の大小により第１及び第２の状態が判別される。
【００１２】
【実施例】以下本発明の実施例を添付図面に沿って詳細
に説明する。図１は本発明の第１実施例を示す記憶装置
の斜視図、図２は図１の装置のＡ−Ａ線に沿った断面図
である。符号２は図示しない基板上に形成された下部電
流ラインを表し、下部電流ライン２上には絶縁層４を介
して磁気抵抗効果素子（ＭＲ素子）６が設けられてい
る。ＭＲ素子６としては、例えばＮｉＦｅを蒸着法で成
膜したものが使用される。ＭＲ素子６の両端には端子８
及び１０が接続され、ＭＲ素子６並びに端子８及び１０
を取り囲むように上部電流ライン１２が設けられてい
る。
に説明する。図１は本発明の第１実施例を示す記憶装置
の斜視図、図２は図１の装置のＡ−Ａ線に沿った断面図
である。符号２は図示しない基板上に形成された下部電
流ラインを表し、下部電流ライン２上には絶縁層４を介
して磁気抵抗効果素子（ＭＲ素子）６が設けられてい
る。ＭＲ素子６としては、例えばＮｉＦｅを蒸着法で成
膜したものが使用される。ＭＲ素子６の両端には端子８
及び１０が接続され、ＭＲ素子６並びに端子８及び１０
を取り囲むように上部電流ライン１２が設けられてい
る。
【００１３】図３は図１に示されるＭＲ素子の斜視図で
ある。ＭＲ素子６は、例えば、その長手方向に磁化困難
軸ＨＡを有しその短手方向に磁化容易軸ＥＡを有する矩
形薄膜形状をなしている。また、ＭＲ素子６は、その表
裏にそれぞれ対応する第１面６Ａ及び第２面６Ｂ並びに
その長手方向の両端に対応する第１端部６Ｃ及び第２端
部６Ｄを有している。
ある。ＭＲ素子６は、例えば、その長手方向に磁化困難
軸ＨＡを有しその短手方向に磁化容易軸ＥＡを有する矩
形薄膜形状をなしている。また、ＭＲ素子６は、その表
裏にそれぞれ対応する第１面６Ａ及び第２面６Ｂ並びに
その長手方向の両端に対応する第１端部６Ｃ及び第２端
部６Ｄを有している。
【００１４】端子８及び１０は、第１面６ＡにおいてＭ
Ｒ素子の第１端部６Ｃ及び第２端部６Ｄにそれぞれ接続
される。上部電流ライン１２及び下部電流ライン２は、
ＭＲ素子６に対してそれぞれ第１面６Ａ及び第２面６Ｂ
に面する。
Ｒ素子の第１端部６Ｃ及び第２端部６Ｄにそれぞれ接続
される。上部電流ライン１２及び下部電流ライン２は、
ＭＲ素子６に対してそれぞれ第１面６Ａ及び第２面６Ｂ
に面する。
【００１５】以下の説明の便宜上、磁化困難軸ＨＡに平
行なＸ軸と、磁化容易軸ＥＡに平行なＹ軸と、Ｘ軸及び
Ｙ軸に垂直なＺ軸を定義する。また、Ｘ軸において、第
１端部６Ｃから第２端部６Ｄに向かう方向を＋Ｘ方向、
これと逆の方向を−Ｘ方向とし、Ｙ軸において、端子８
及び１０を引き出す方向を＋Ｙ方向、これと逆の方向を
−Ｙ方向とし、Ｚ軸において、第２面６Ｂから第１面６
Ａに向かう方向を＋Ｚ方向、これと逆の方向を−Ｚ方向
とする。
行なＸ軸と、磁化容易軸ＥＡに平行なＹ軸と、Ｘ軸及び
Ｙ軸に垂直なＺ軸を定義する。また、Ｘ軸において、第
１端部６Ｃから第２端部６Ｄに向かう方向を＋Ｘ方向、
これと逆の方向を−Ｘ方向とし、Ｙ軸において、端子８
及び１０を引き出す方向を＋Ｙ方向、これと逆の方向を
−Ｙ方向とし、Ｚ軸において、第２面６Ｂから第１面６
Ａに向かう方向を＋Ｚ方向、これと逆の方向を−Ｚ方向
とする。
【００１６】この実施例では、書き込み手段は、下部電
流ライン２及び上部電流ライン１２と、電流ライン２及
び１２に互いに逆向きに書き込み電流を流す手段と、書
き込み電流の流れる方向を記憶データの第１及び第２の
状態に対応させて決定する手段とを含む。
流ライン２及び上部電流ライン１２と、電流ライン２及
び１２に互いに逆向きに書き込み電流を流す手段と、書
き込み電流の流れる方向を記憶データの第１及び第２の
状態に対応させて決定する手段とを含む。
【００１７】第１及び第２の状態は、例えばデジタルデ
ータの“１”及び“０”に対応する。以下の説明では、
第１状態が“１”に対応し、第２状態が“０”に対応す
るものとする。
ータの“１”及び“０”に対応する。以下の説明では、
第１状態が“１”に対応し、第２状態が“０”に対応す
るものとする。
【００１８】下部電流ライン２及び上部電流ライン１２
に互いに逆向きに書き込み電流を流すために、この実施
例では、上部電流ライン１２の−Ｘ方向の端部を下部電
流ライン２の同方向の端部に接続して、ＭＲ素子６の周
囲に１ターンコイルを形成している。即ち、電流ライン
２及び１２は直列に接続されている。複数ターンのコイ
ルが形成されてもよい。
に互いに逆向きに書き込み電流を流すために、この実施
例では、上部電流ライン１２の−Ｘ方向の端部を下部電
流ライン２の同方向の端部に接続して、ＭＲ素子６の周
囲に１ターンコイルを形成している。即ち、電流ライン
２及び１２は直列に接続されている。複数ターンのコイ
ルが形成されてもよい。
【００１９】書き込み電流の流れる方向を“１”及び
“０”に対応させて決定する手段は、例えば、２つの出
力ポートを有する定電流回路と、各出力ポートと電流ラ
イン２及び１２の＋Ｘ方向の端部との接続を“１”及び
“０”に対応させて切り換える回路とからなる。書き込
み／読み出し回路の具体例については後述する。
“０”に対応させて決定する手段は、例えば、２つの出
力ポートを有する定電流回路と、各出力ポートと電流ラ
イン２及び１２の＋Ｘ方向の端部との接続を“１”及び
“０”に対応させて切り換える回路とからなる。書き込
み／読み出し回路の具体例については後述する。
【００２０】図４の（Ａ）及び（Ｂ）は下部電流ライン
２及び上部電流ライン１２によりＭＲ素子６に印加され
る磁界の向きを示す図である。（Ａ）は上部電流ライン
１２から下部電流ライン２に電流Ｉが流れ込んでいると
きのものである。この場合、上部電流ライン１２には−
Ｘ方向に電流が流れ、下部電流ライン２には＋Ｘ方向に
電流が流れる。その結果、ＭＲ素子６には磁界Ｈが磁化
容易軸とほぼ平行に＋Ｙ方向に印加される。磁界Ｈの強
さは電流Ｉの関数で与えられる。
２及び上部電流ライン１２によりＭＲ素子６に印加され
る磁界の向きを示す図である。（Ａ）は上部電流ライン
１２から下部電流ライン２に電流Ｉが流れ込んでいると
きのものである。この場合、上部電流ライン１２には−
Ｘ方向に電流が流れ、下部電流ライン２には＋Ｘ方向に
電流が流れる。その結果、ＭＲ素子６には磁界Ｈが磁化
容易軸とほぼ平行に＋Ｙ方向に印加される。磁界Ｈの強
さは電流Ｉの関数で与えられる。
【００２１】（Ｂ）は下部電流ライン２から上部電流ラ
イン１２に電流−Ｉが流れ込んでいる場合についてのも
のである。この場合、下部電流ライン２には−Ｘ方向に
電流が流れ、上部電流ライン１２には＋Ｘ方向に電流が
流れる。その結果、ＭＲ素子６にはその磁化容易軸とほ
ぼ平行に−Ｙ方向に磁界−Ｈが印加される。
イン１２に電流−Ｉが流れ込んでいる場合についてのも
のである。この場合、下部電流ライン２には−Ｘ方向に
電流が流れ、上部電流ライン１２には＋Ｘ方向に電流が
流れる。その結果、ＭＲ素子６にはその磁化容易軸とほ
ぼ平行に−Ｙ方向に磁界−Ｈが印加される。
【００２２】このように本実施例によると、ＭＲ素子６
の周囲にコイル状に電流ラインを設けているので、書き
込み磁界又はバイアス磁界を所望の強さで所望の向きに
印加することができる。
の周囲にコイル状に電流ラインを設けているので、書き
込み磁界又はバイアス磁界を所望の強さで所望の向きに
印加することができる。
【００２３】図５は記憶装置の動作原理を示す図であ
る。同図において、上側に示されるＢ−Ｈ特性は、ＭＲ
素子の磁化容易軸方向の磁化（磁束密度）Ｂと印加磁界
Ｈとの関係を表し、下側に示されるΔρ／ρ−Ｈ特性
は、ＭＲ素子の体積抵抗変化率（ＭＲレシオ）Δρ／ρ
と印加磁界Ｈとの関係を表している。そして、Ｂ−Ｈ特
性における印加磁界ＨとΔρ／ρ−Ｈ特性における印加
磁界Ｈは同一尺度で示されている。尚、本願明細書にお
いては、「磁化」は「磁束密度」と同義で使用される。
る。同図において、上側に示されるＢ−Ｈ特性は、ＭＲ
素子の磁化容易軸方向の磁化（磁束密度）Ｂと印加磁界
Ｈとの関係を表し、下側に示されるΔρ／ρ−Ｈ特性
は、ＭＲ素子の体積抵抗変化率（ＭＲレシオ）Δρ／ρ
と印加磁界Ｈとの関係を表している。そして、Ｂ−Ｈ特
性における印加磁界ＨとΔρ／ρ−Ｈ特性における印加
磁界Ｈは同一尺度で示されている。尚、本願明細書にお
いては、「磁化」は「磁束密度」と同義で使用される。
【００２４】ＭＲ素子は磁界Ｈと磁化Ｂの関係において
ヒステリシス特性を示し、これに伴って、磁界ＨとＭＲ
レシオΔρ／ρとの関係においてもヒステリシス特性を
示す。
ヒステリシス特性を示し、これに伴って、磁界ＨとＭＲ
レシオΔρ／ρとの関係においてもヒステリシス特性を
示す。
【００２５】まず、“１”を記憶させるために、図４の
（Ａ）に示される方向に書き込み電流を流して、ＭＲ素
子の磁化が飽和するのに必要とされる磁界の強さにほぼ
等しい磁界Ｈ1 をＭＲ素子に印加する。このときの磁化
はＡ1 点で示されるようにＢ 1 であり、ＭＲレシオはＡ
1 ′点で示されるようにρ1 である。
（Ａ）に示される方向に書き込み電流を流して、ＭＲ素
子の磁化が飽和するのに必要とされる磁界の強さにほぼ
等しい磁界Ｈ1 をＭＲ素子に印加する。このときの磁化
はＡ1 点で示されるようにＢ 1 であり、ＭＲレシオはＡ
1 ′点で示されるようにρ1 である。
【００２６】書き込み電流をオフにすると、磁化はＡ2
点で示されるようにＢ2 （Ｂ2 ＜Ｂ 1 ）に減少し、ＭＲ
レシオはＡ2 ′点で示されるようにρ0 （ρ0 ＜ρ1 ）
に減少する。そして、この残留磁化Ｂ2 によって“１”
が保存される。
点で示されるようにＢ2 （Ｂ2 ＜Ｂ 1 ）に減少し、ＭＲ
レシオはＡ2 ′点で示されるようにρ0 （ρ0 ＜ρ1 ）
に減少する。そして、この残留磁化Ｂ2 によって“１”
が保存される。
【００２７】“０”を記憶させる場合には、図４の
（Ｂ）に示される方向に書き込み電流を流して磁界Ｈ1
と同じ強さで逆向きの磁界−Ｈ1 をＭＲ素子に印加す
る。このときの磁化はＡ4 点で示されるように−Ｂ1 で
あり、ＭＲレシオはＡ4 ′点で示されるようにρ1 であ
る。
（Ｂ）に示される方向に書き込み電流を流して磁界Ｈ1
と同じ強さで逆向きの磁界−Ｈ1 をＭＲ素子に印加す
る。このときの磁化はＡ4 点で示されるように−Ｂ1 で
あり、ＭＲレシオはＡ4 ′点で示されるようにρ1 であ
る。
【００２８】Ａ2 点からＡ4 点に移る過程において磁化
が零となるＡ3 点を通過する。このときの磁界は−Ｈ2
（−Ｈ1 ＜−Ｈ2 ＜０）であり、ＭＲレシオはＡ3 ′点
で示されるようにρ2 （ρ2 ＜ρ0 ）である。
が零となるＡ3 点を通過する。このときの磁界は−Ｈ2
（−Ｈ1 ＜−Ｈ2 ＜０）であり、ＭＲレシオはＡ3 ′点
で示されるようにρ2 （ρ2 ＜ρ0 ）である。
【００２９】“０”に対応する書き込み電流がオフにな
ると、磁化は−Ｂ1 から−Ｂ2 （−Ｂ1 ＜−Ｂ2 ＜０）
に変化して、この磁化により“０”が保存される。この
ときのＭＲレシオはＡ5 ′点で示されるようにρ0 であ
る。
ると、磁化は−Ｂ1 から−Ｂ2 （−Ｂ1 ＜−Ｂ2 ＜０）
に変化して、この磁化により“０”が保存される。この
ときのＭＲレシオはＡ5 ′点で示されるようにρ0 であ
る。
【００３０】Ａ5 点で示される“０”が記憶されている
状態でオーバーライトを行って“１”を記憶させる場合
には、ＭＲ素子に再び書き込み磁界Ｈ1 を印加してＡ1
点に移行させれば良い。この過程において、磁化が零で
あり磁界がＨ2 （０＜Ｈ2 ＜Ｈ1 ）であるＡ6 点を通過
する。Ａ6 点に対応するＭＲレシオは、Ａ6 ′点で示さ
れるようにρ2 である。
状態でオーバーライトを行って“１”を記憶させる場合
には、ＭＲ素子に再び書き込み磁界Ｈ1 を印加してＡ1
点に移行させれば良い。この過程において、磁化が零で
あり磁界がＨ2 （０＜Ｈ2 ＜Ｈ1 ）であるＡ6 点を通過
する。Ａ6 点に対応するＭＲレシオは、Ａ6 ′点で示さ
れるようにρ2 である。
【００３１】“１”が記憶されているＡ2 点で同じく
“１”をオーバーライトする場合には、書き込み磁界Ｈ
1 を印加してＡ2 点からＡ1 点に移行させる。また、
“０”が記憶されているＡ5 点で同じく“０”をオーバ
ーライトする場合には、書き込み磁界−Ｈ1 を印加して
Ａ5 点からＡ4 点に移行させる。
“１”をオーバーライトする場合には、書き込み磁界Ｈ
1 を印加してＡ2 点からＡ1 点に移行させる。また、
“０”が記憶されているＡ5 点で同じく“０”をオーバ
ーライトする場合には、書き込み磁界−Ｈ1 を印加して
Ａ5 点からＡ4 点に移行させる。
【００３２】次に、記憶されたデータの読み出しについ
て説明する。“１”が記憶されている状態（Ａ2 ）と
“０”が記憶されている状態（Ａ5 ）とでは、保存され
ている磁化の向き（符号）が異なるものの、ＭＲ素子の
ＭＲレシオはρ0 で同じであるから、このままではＭＲ
レシオの違いにより記憶されているデータを読み出すこ
とができない。そこで、ＭＲ素子に書き込み磁界よりも
弱いバイアス磁界を印加して、そのときのＭＲ素子のＭ
Ｒレシオの大小により、“１”であるか“０”であるか
を判別する。具体的には以下の通りである。
て説明する。“１”が記憶されている状態（Ａ2 ）と
“０”が記憶されている状態（Ａ5 ）とでは、保存され
ている磁化の向き（符号）が異なるものの、ＭＲ素子の
ＭＲレシオはρ0 で同じであるから、このままではＭＲ
レシオの違いにより記憶されているデータを読み出すこ
とができない。そこで、ＭＲ素子に書き込み磁界よりも
弱いバイアス磁界を印加して、そのときのＭＲ素子のＭ
Ｒレシオの大小により、“１”であるか“０”であるか
を判別する。具体的には以下の通りである。
【００３３】図５に示される例では、バイアス磁界は、
ＭＲレシオの最小値ρ2 を与えるＨ 2 又は−Ｈ2 に設定
される。バイアス磁界をＨ2 とする場合には、図４の
（Ａ）に示される向きに書き込み電流よりも小さいバイ
アス電流を流す。一方、バイアス磁界を−Ｈ2 とする場
合には、図４の（Ｂ）に示される向きにバイアス電流を
流す。
ＭＲレシオの最小値ρ2 を与えるＨ 2 又は−Ｈ2 に設定
される。バイアス磁界をＨ2 とする場合には、図４の
（Ａ）に示される向きに書き込み電流よりも小さいバイ
アス電流を流す。一方、バイアス磁界を−Ｈ2 とする場
合には、図４の（Ｂ）に示される向きにバイアス電流を
流す。
【００３４】いま、記憶データの読み出しを行うために
バイアス磁界がＨ2 に設定されたものとする。記憶デー
タが“１”である場合には、バイアス磁界の印加により
ＭＲレシオはρ0 からρ2 ′（ρ0 ＜ρ2 ′＜ρ1 ）に
増大し、記憶データが“０”である場合には、バイアス
磁界の印加によりＭＲレシオはρ0 からρ2 に低下す
る。このようにして記憶データが読み出されるのであ
る。
バイアス磁界がＨ2 に設定されたものとする。記憶デー
タが“１”である場合には、バイアス磁界の印加により
ＭＲレシオはρ0 からρ2 ′（ρ0 ＜ρ2 ′＜ρ1 ）に
増大し、記憶データが“０”である場合には、バイアス
磁界の印加によりＭＲレシオはρ0 からρ2 に低下す
る。このようにして記憶データが読み出されるのであ
る。
【００３５】バイアス磁界が−Ｈ2 に設定されている場
合にはＭＲレシオの変化は上述とは逆になる。即ち、
“１”が記憶されている場合には、バイアス磁界の印加
によりＭＲレシオはρ0 からρ2 に低下し、“０”が記
憶されている場合には、バイアス磁界の印加によりＭＲ
レシオはρ0 からρ2 ′に増大する。
合にはＭＲレシオの変化は上述とは逆になる。即ち、
“１”が記憶されている場合には、バイアス磁界の印加
によりＭＲレシオはρ0 からρ2 に低下し、“０”が記
憶されている場合には、バイアス磁界の印加によりＭＲ
レシオはρ0 からρ2 ′に増大する。
【００３６】ＭＲレシオの大小を判別するには、端子８
及び１０（図１参照）間におけるＭＲ素子６の抵抗値を
検出すれば良い。そのためには、端子８及び１０間に抵
抗検出用電流を流しておき、ＭＲ素子６における電圧降
下を検出すれば良い。
及び１０（図１参照）間におけるＭＲ素子６の抵抗値を
検出すれば良い。そのためには、端子８及び１０間に抵
抗検出用電流を流しておき、ＭＲ素子６における電圧降
下を検出すれば良い。
【００３７】この記憶装置は、ＭＲ素子の磁化の向き
（符号）によりデータを記憶するので不揮発性であり、
常温下で使用可能である。また、書き込み速度及び読み
出し速度の制限要因は印加磁界に対する磁化の応答のみ
であるから、書き込み、読み出し及び再書き込み（オー
バーライト）に時間がかからない。さらに、図１に示さ
れるような簡単な構造物と簡単な電気回路とにより信頼
性の高い記憶装置の提供が可能である。
（符号）によりデータを記憶するので不揮発性であり、
常温下で使用可能である。また、書き込み速度及び読み
出し速度の制限要因は印加磁界に対する磁化の応答のみ
であるから、書き込み、読み出し及び再書き込み（オー
バーライト）に時間がかからない。さらに、図１に示さ
れるような簡単な構造物と簡単な電気回路とにより信頼
性の高い記憶装置の提供が可能である。
【００３８】読み出し感度を高める目的で、書き込み磁
界の強さはＭＲ素子の磁化が飽和するのに必要とされる
磁界の強さとほぼ等しいかそれよりも大きく設定される
ことが望ましい。また同じ目的で、バイアス磁界は、Ｍ
Ｒ素子にバイアス磁界が印加されたときの“１”に対応
するＭＲレシオと“０”に対応するＭＲレシオの差が最
大になるように設定されることが望ましい。そのような
バイアス磁界は、図５のＡ3 ′点或いはＡ6 ′点の極近
傍にある。
界の強さはＭＲ素子の磁化が飽和するのに必要とされる
磁界の強さとほぼ等しいかそれよりも大きく設定される
ことが望ましい。また同じ目的で、バイアス磁界は、Ｍ
Ｒ素子にバイアス磁界が印加されたときの“１”に対応
するＭＲレシオと“０”に対応するＭＲレシオの差が最
大になるように設定されることが望ましい。そのような
バイアス磁界は、図５のＡ3 ′点或いはＡ6 ′点の極近
傍にある。
【００３９】上述の説明では、“１”及び“０”をそれ
ぞれ図５のＡ1 点及びＡ4 点に対応させているが、逆に
対応させても良い。いずれにしても、記憶データによる
残留磁界の向きとバイアス磁界の向きが同じであれば、
バイアス磁界の印加によりＭＲレシオは低下し、記憶デ
ータによる残留磁界の向きとバイアス磁界の向きが逆で
あれば、バイアス磁界の印加によりＭＲレシオは増大す
る。
ぞれ図５のＡ1 点及びＡ4 点に対応させているが、逆に
対応させても良い。いずれにしても、記憶データによる
残留磁界の向きとバイアス磁界の向きが同じであれば、
バイアス磁界の印加によりＭＲレシオは低下し、記憶デ
ータによる残留磁界の向きとバイアス磁界の向きが逆で
あれば、バイアス磁界の印加によりＭＲレシオは増大す
る。
【００４０】図６により書き込み／読み出し回路の具体
例を説明する。図において、ＲＥＦ１及びＲＥＦ２は定
電流源、Ｑ１，Ｑ２，Ｑ３，Ｑ４及びＱ５はトランジス
タ、ＩＮＶはインバータ、ＭＲ（ＧＭＲ）は前述のＭＲ
素子６または後述する巨大磁気抵抗効果素子、Ｃは電流
ライン２及び１２によって形成されるコイル、ＤＥＣは
判定器、Ｒは基準抵抗、Ｓ１は書き込み入力信号、Ｓ２
は読み出し出力信号、Ｓ３は読み出し許可信号をそれぞ
れ表している。
例を説明する。図において、ＲＥＦ１及びＲＥＦ２は定
電流源、Ｑ１，Ｑ２，Ｑ３，Ｑ４及びＱ５はトランジス
タ、ＩＮＶはインバータ、ＭＲ（ＧＭＲ）は前述のＭＲ
素子６または後述する巨大磁気抵抗効果素子、Ｃは電流
ライン２及び１２によって形成されるコイル、ＤＥＣは
判定器、Ｒは基準抵抗、Ｓ１は書き込み入力信号、Ｓ２
は読み出し出力信号、Ｓ３は読み出し許可信号をそれぞ
れ表している。
【００４１】コイルＣに接続されているのが書き込み回
路であり、ＭＲ素子に接続されているのが読み出し回路
である。定電流源ＲＥＦ１の出力は、トランジスタＱ１
及びＱ３のそれぞれのコレクタに供給される。トランジ
スタＱ１のエミッタ及びトランジスタＱ２のコレクタは
コイルＣの一端（上部電流ライン１２）に接続され、ト
ランジスタＱ３のエミッタ及びトランジスタＱ４のコレ
クタはコイルＣの他端（下部電流ライン２）に接続され
る。トランジスタＱ２及びＱ４のエミッタはそれぞれ接
地される。
路であり、ＭＲ素子に接続されているのが読み出し回路
である。定電流源ＲＥＦ１の出力は、トランジスタＱ１
及びＱ３のそれぞれのコレクタに供給される。トランジ
スタＱ１のエミッタ及びトランジスタＱ２のコレクタは
コイルＣの一端（上部電流ライン１２）に接続され、ト
ランジスタＱ３のエミッタ及びトランジスタＱ４のコレ
クタはコイルＣの他端（下部電流ライン２）に接続され
る。トランジスタＱ２及びＱ４のエミッタはそれぞれ接
地される。
【００４２】書き込み入力信号Ｓ１は、トランジスタＱ
１及びＱ４のベースにそれぞれ直接供給されるととも
に、インバータＩＮＶを介してトランジスタＱ２及びＱ
３のベースにそれぞれ反転して供給される。定電流源Ｒ
ＥＦ２の出力は、トランジスタＱ５のコレクタと、判定
器ＤＥＣの第１入力ポートと、基準抵抗Ｒの第１端とに
供給される。
１及びＱ４のベースにそれぞれ直接供給されるととも
に、インバータＩＮＶを介してトランジスタＱ２及びＱ
３のベースにそれぞれ反転して供給される。定電流源Ｒ
ＥＦ２の出力は、トランジスタＱ５のコレクタと、判定
器ＤＥＣの第１入力ポートと、基準抵抗Ｒの第１端とに
供給される。
【００４３】トランジスタＱ５のベースには読み出し許
可信号Ｓ３が供給され、トランジスタＱ５のエミッタは
ＭＲ素子ＭＲの第１端と判定器ＤＥＣの第２入力ポート
とに接続される。ＭＲ素子の第２端と基準抵抗Ｒの第２
端は接地される。読み出し出力信号Ｓ２は判定器ＤＥＣ
の出力ポートから出力される。
可信号Ｓ３が供給され、トランジスタＱ５のエミッタは
ＭＲ素子ＭＲの第１端と判定器ＤＥＣの第２入力ポート
とに接続される。ＭＲ素子の第２端と基準抵抗Ｒの第２
端は接地される。読み出し出力信号Ｓ２は判定器ＤＥＣ
の出力ポートから出力される。
【００４４】判定器ＤＥＣは、ＭＲ素子の第１端の電位
が基準抵抗Ｒの電圧降下よりも大きいか否かを判別する
ためのものである。書き込み入力信号Ｓ１がハイレベ
ル”１”であるときには、トランジスタＱ１及びＱ４が
オンになり、トランジスタＱ２及びトランジスタＱ３は
オフとなり、定電流源ＲＥＦ１からの電流はコイルＣを
図中の上から下に向かって流れる。
が基準抵抗Ｒの電圧降下よりも大きいか否かを判別する
ためのものである。書き込み入力信号Ｓ１がハイレベ
ル”１”であるときには、トランジスタＱ１及びＱ４が
オンになり、トランジスタＱ２及びトランジスタＱ３は
オフとなり、定電流源ＲＥＦ１からの電流はコイルＣを
図中の上から下に向かって流れる。
【００４５】一方、書き込み入力信号Ｓ１がローレベ
ル”０”であるときには、トランジスタＱ２及びＱ３が
オンとなり、トランジスタＱ１及びＱ４はオフとなり、
定電流源ＲＥＦ１からの電流は、コイルＣを図中の下か
ら上に向かって流れる。従って、このような書き込み回
路を用いることによって、コイルＣに流れる電流の向き
を書き込み入力信号の”１”及び”０”に対応させて切
り換えることができる。
ル”０”であるときには、トランジスタＱ２及びＱ３が
オンとなり、トランジスタＱ１及びＱ４はオフとなり、
定電流源ＲＥＦ１からの電流は、コイルＣを図中の下か
ら上に向かって流れる。従って、このような書き込み回
路を用いることによって、コイルＣに流れる電流の向き
を書き込み入力信号の”１”及び”０”に対応させて切
り換えることができる。
【００４６】読み出し回路において、読み出し許可信号
Ｓ３がトランジスタＱ５に供給されると、定電流源ＲＥ
Ｆ２からの電流がＭＲ素子にバイアス電流として流れ
る。従って、このときにおけるＭＲ素子の電圧降下を基
準抵抗Ｒの電圧降下と比較することによって、ＭＲ素子
に記憶されているデータを読み出し出力信号Ｓ２として
得ることができる。
Ｓ３がトランジスタＱ５に供給されると、定電流源ＲＥ
Ｆ２からの電流がＭＲ素子にバイアス電流として流れ
る。従って、このときにおけるＭＲ素子の電圧降下を基
準抵抗Ｒの電圧降下と比較することによって、ＭＲ素子
に記憶されているデータを読み出し出力信号Ｓ２として
得ることができる。
【００４７】図７はバイアス磁界の印加によるＭＲ素子
の減磁を説明するための図であり、この図は図５のＢ−
Ｈ特性を示すグラフに対応している。いま、データが記
憶されているＡ5 点でＭＲ素子にバイアス磁界を印加し
てＡ6 点に移った後に、そのバイアス磁界をオフにする
と、ＭＲ素子の残留磁化（残留磁束）はＡ7 点で示され
るようにＢ−Ｈ特性における原点に近づく。この現象は
減磁と称される。
の減磁を説明するための図であり、この図は図５のＢ−
Ｈ特性を示すグラフに対応している。いま、データが記
憶されているＡ5 点でＭＲ素子にバイアス磁界を印加し
てＡ6 点に移った後に、そのバイアス磁界をオフにする
と、ＭＲ素子の残留磁化（残留磁束）はＡ7 点で示され
るようにＢ−Ｈ特性における原点に近づく。この現象は
減磁と称される。
【００４８】これに対して、データが記憶されているＡ
2 点で同じ向きにバイアス磁界を印加した後にバイアス
磁界をオフにしたとしても、減磁は生じない。一般的に
言えば、データ記憶による磁化の向きとバイアス磁界の
向きとが逆である場合に減磁が生じるのである。このよ
うな減磁が生じると、同一記憶データに対して複数回の
読み出しが困難になる。
2 点で同じ向きにバイアス磁界を印加した後にバイアス
磁界をオフにしたとしても、減磁は生じない。一般的に
言えば、データ記憶による磁化の向きとバイアス磁界の
向きとが逆である場合に減磁が生じるのである。このよ
うな減磁が生じると、同一記憶データに対して複数回の
読み出しが困難になる。
【００４９】そこで、このような場合には、バイアス磁
界を印加して読み出したデータを基に同じデータを書き
込むための磁界を印加すると良い。こうすることによ
り、同一記憶データについての複数回の読み出しが可能
になる。
界を印加して読み出したデータを基に同じデータを書き
込むための磁界を印加すると良い。こうすることによ
り、同一記憶データについての複数回の読み出しが可能
になる。
【００５０】図８は本発明の第２実施例を示す記憶装置
の斜視図である。この実施例は、図１の第１実施例と対
比して、端子８が省略されこれに加えて別の端子１４が
設けられている点で特徴付けられる。
の斜視図である。この実施例は、図１の第１実施例と対
比して、端子８が省略されこれに加えて別の端子１４が
設けられている点で特徴付けられる。
【００５１】端子１４は端子１０に対応する位置で上部
電流ライン１２に接続される。ＭＲ素子６は、その第２
端部６Ｃが下部電流ライン２と上部電流ライン１２の接
合部に挟み込まれることで両電流ライン２及び１２に接
続される。
電流ライン１２に接続される。ＭＲ素子６は、その第２
端部６Ｃが下部電流ライン２と上部電流ライン１２の接
合部に挟み込まれることで両電流ライン２及び１２に接
続される。
【００５２】この実施例によると、ＭＲ素子６のＭＲレ
シオを検出するための抵抗検出用電流を上部電流ライン
１２に流すことができる。即ち、抵抗検出用電流の電流
源を端子１０及び１４間に接続するのである。
シオを検出するための抵抗検出用電流を上部電流ライン
１２に流すことができる。即ち、抵抗検出用電流の電流
源を端子１０及び１４間に接続するのである。
【００５３】抵抗検出用電流が上部電流ライン１２に流
れると、この電流によりバイアス磁界をＭＲ素子６にそ
の磁化容易軸とほぼ平行に印加することができる。この
ように、本実施例によると、抵抗検出用電流をバイアス
電流と兼用することができるので、読み出しに際しての
消費電力を少なくすることができる。
れると、この電流によりバイアス磁界をＭＲ素子６にそ
の磁化容易軸とほぼ平行に印加することができる。この
ように、本実施例によると、抵抗検出用電流をバイアス
電流と兼用することができるので、読み出しに際しての
消費電力を少なくすることができる。
【００５４】端子１４は省略することもできる。この場
合には、抵抗検出用電流を端子１０と上部電流ライン１
２の＋Ｘ方向の端部との間に流す。こうすると、読み出
し用の端子を書き込み用の電流ラインと兼用することが
できるので、この構成の記憶セルを複数基板上に実装す
るに際しての実装密度を高めることができる。
合には、抵抗検出用電流を端子１０と上部電流ライン１
２の＋Ｘ方向の端部との間に流す。こうすると、読み出
し用の端子を書き込み用の電流ラインと兼用することが
できるので、この構成の記憶セルを複数基板上に実装す
るに際しての実装密度を高めることができる。
【００５５】尚、端子１４を省略した場合には、端子１
０と下部電流ライン２の＋Ｘ方向の端部との間に抵抗検
出用電流を流しても良い。図９は本発明の第３実施例を
示す記憶装置の斜視図であり、この記憶装置は、図８の
構成を一つのセルとして多数のセルをマトリクス状に備
えている。
０と下部電流ライン２の＋Ｘ方向の端部との間に抵抗検
出用電流を流しても良い。図９は本発明の第３実施例を
示す記憶装置の斜視図であり、この記憶装置は、図８の
構成を一つのセルとして多数のセルをマトリクス状に備
えている。
【００５６】各ＭＲ素子をマトリクス状に配置するため
に、それぞれ複数のビットライン１６とワードライン１
８とが設けられている。ビットライン１６はＹ軸方向に
配列される複数の上部電流ライン１２に接続され、ワー
ドライン１８はＸ軸方向に配置される複数の下部電流ラ
イン２に接続される。また、図８に示される端子１０
は、Ｙ軸方向に配列される各セルにおいて共有される。
尚、ビットライン１６は図８の端子１４に対応してい
る。
に、それぞれ複数のビットライン１６とワードライン１
８とが設けられている。ビットライン１６はＹ軸方向に
配列される複数の上部電流ライン１２に接続され、ワー
ドライン１８はＸ軸方向に配置される複数の下部電流ラ
イン２に接続される。また、図８に示される端子１０
は、Ｙ軸方向に配列される各セルにおいて共有される。
尚、ビットライン１６は図８の端子１４に対応してい
る。
【００５７】書き込みに際しては、ビットライン１６と
ワードライン１８とにより一つの記憶セルを選択するこ
とができる。また、読み出しに際しては、端子１０とワ
ードライン１８とにより一つのセルを選択することがで
きる。
ワードライン１８とにより一つの記憶セルを選択するこ
とができる。また、読み出しに際しては、端子１０とワ
ードライン１８とにより一つのセルを選択することがで
きる。
【００５８】図１０に図９の構成の実装例を示す。
（Ａ）に示される例では、基板２０上に図８の構成によ
りメモリ領域２２を形成し、その近傍にデコード回路２
４、レベル変換回路２６及びインタフェイス回路２８を
形成している。メモリ領域２２とデコード回路２４の接
続はボンディングワイヤ３０により行われる。
（Ａ）に示される例では、基板２０上に図８の構成によ
りメモリ領域２２を形成し、その近傍にデコード回路２
４、レベル変換回路２６及びインタフェイス回路２８を
形成している。メモリ領域２２とデコード回路２４の接
続はボンディングワイヤ３０により行われる。
【００５９】（Ｂ）に示される例では、ボンディングワ
イヤ３０を省略してメモリ領域２２とデコード回路２４
を薄膜導電層で直接接続している。デコード回路２４は
メモリ領域２２におけるアドレスを指定するためのもの
である。また、レベル変換回路２６は、従来の半導体記
憶装置との互換性を持たせるためのものである。
イヤ３０を省略してメモリ領域２２とデコード回路２４
を薄膜導電層で直接接続している。デコード回路２４は
メモリ領域２２におけるアドレスを指定するためのもの
である。また、レベル変換回路２６は、従来の半導体記
憶装置との互換性を持たせるためのものである。
【００６０】上述した回路のほかに、書き込み電流を制
御する回路や読み出しのための電流を制御する回路を基
板２０上に形成しても良い。次に、図９の実施例におけ
る記録密度の例を試算する。各線の厚みを３μｍ、線幅
を２μｍ、ＭＲ素子の有効長さを２μｍ、書き込み電流
を３０ｍＡとした場合、書き込み磁界は約１９０Ｏｅ
（１×３０ｍＡ／２μｍ＝１５０００Ａ／ｍ＝１８８．
４Ｏｅ）となる。バイアス磁界を約３０Ｏｅ印加すると
きの抵抗変化は約１５％である。
御する回路や読み出しのための電流を制御する回路を基
板２０上に形成しても良い。次に、図９の実施例におけ
る記録密度の例を試算する。各線の厚みを３μｍ、線幅
を２μｍ、ＭＲ素子の有効長さを２μｍ、書き込み電流
を３０ｍＡとした場合、書き込み磁界は約１９０Ｏｅ
（１×３０ｍＡ／２μｍ＝１５０００Ａ／ｍ＝１８８．
４Ｏｅ）となる。バイアス磁界を約３０Ｏｅ印加すると
きの抵抗変化は約１５％である。
【００６１】一つの記憶セルの面積を３×４μｍ2 とし
た場合、記録密度は８３．２５Ｋｂｉｔ／mm2 （５３．
７１Ｍｂｉｔ／ｉｎ2 ）である。図１１は本発明を適用
可能なメモリカードの外観斜視図である。このメモリカ
ードは例えば図１０の（Ａ）に示される基板２０が内蔵
される本体部３０と、外部回路との接続用のコネクタ３
２とを備えている。例えば、ＰＣＭＣＩＡで規定された
ＩＣメモリカードサイズＴＹＰＥ−１を想定する。
た場合、記録密度は８３．２５Ｋｂｉｔ／mm2 （５３．
７１Ｍｂｉｔ／ｉｎ2 ）である。図１１は本発明を適用
可能なメモリカードの外観斜視図である。このメモリカ
ードは例えば図１０の（Ａ）に示される基板２０が内蔵
される本体部３０と、外部回路との接続用のコネクタ３
２とを備えている。例えば、ＰＣＭＣＩＡで規定された
ＩＣメモリカードサイズＴＹＰＥ−１を想定する。
【００６２】このメモリカードの面積は４５０５mm
2 （８５mm×５３mm）であるから、その８０％を有効記
憶領域とすると、有効記憶領域の面積は約３６００mm2
となる。従って、８３．２５Ｋｂｉｔ／mm2 の記録密度
で４層構成にした場合、記憶容量は１５０ＭＢｙｔｅと
なる。
2 （８５mm×５３mm）であるから、その８０％を有効記
憶領域とすると、有効記憶領域の面積は約３６００mm2
となる。従って、８３．２５Ｋｂｉｔ／mm2 の記録密度
で４層構成にした場合、記憶容量は１５０ＭＢｙｔｅと
なる。
【００６３】尚、本発明はメモリカードのみならず、従
来のダイナミックランダムアクセスメモリやスタティッ
クランダムアクセスメモリと同様のプラスチックパッケ
ージに適用しても良い。
来のダイナミックランダムアクセスメモリやスタティッ
クランダムアクセスメモリと同様のプラスチックパッケ
ージに適用しても良い。
【００６４】ＭＲ素子としては、通常の異方性磁気抵抗
効果素子（ＡＭＲ素子）を用いることができるが、巨大
磁気抵抗効果素子（ＧＭＲ素子）も採用可能である。Ｇ
ＭＲ素子は絶縁膜を挟んで磁化方向が反平行状態である
もので、ＡＭＲ素子と比較して一桁大きい磁気抵抗効果
が得られる特徴を有している。
効果素子（ＡＭＲ素子）を用いることができるが、巨大
磁気抵抗効果素子（ＧＭＲ素子）も採用可能である。Ｇ
ＭＲ素子は絶縁膜を挟んで磁化方向が反平行状態である
もので、ＡＭＲ素子と比較して一桁大きい磁気抵抗効果
が得られる特徴を有している。
【００６５】図１２に例えばＮｉＦｅＣｏ，Ｃｕ，Ｃ
ｏ，Ｃｕをこの順に積層してなるＧＭＲ素子の特性の例
を符号ＧＭＲで示す。縦軸はＭＲレシオ（Δρ／ρ）で
あり、横軸は印加磁界である。比較のため、ＡＭＲ素子
の特性の例を符号ＡＭＲで示す。このように、ＧＭＲ素
子は大きい磁気抵抗効果に加えて良好なヒステリシス特
性を有するので、高いＳ／Ｎを実現することができる。
ｏ，Ｃｕをこの順に積層してなるＧＭＲ素子の特性の例
を符号ＧＭＲで示す。縦軸はＭＲレシオ（Δρ／ρ）で
あり、横軸は印加磁界である。比較のため、ＡＭＲ素子
の特性の例を符号ＡＭＲで示す。このように、ＧＭＲ素
子は大きい磁気抵抗効果に加えて良好なヒステリシス特
性を有するので、高いＳ／Ｎを実現することができる。
【００６６】ＧＭＲ素子はこれまでに説明した異方性磁
気抵抗効果素子と異なり磁化容易軸及び磁化困難軸の区
別を有していない。従って、薄膜に形成されたＧＭＲ素
子に対しては、書き込み磁界及びバイアス磁界は薄膜面
内方向とほぼ平行に印加される。
気抵抗効果素子と異なり磁化容易軸及び磁化困難軸の区
別を有していない。従って、薄膜に形成されたＧＭＲ素
子に対しては、書き込み磁界及びバイアス磁界は薄膜面
内方向とほぼ平行に印加される。
【００６７】以下、図３に示されるのと同様に、図１３
に示されるように加工されたＧＭＲ素子６の動作原理に
ついて説明する。図１４に示されるように、ＧＭＲ素子
６におけるＢ−Ｈ特性は図５に示されるＡＭＲ素子にお
けるものとほぼ同じである。これに対して、ＧＭＲ素子
６のΔρ／ρ−Ｈ特性は、図５に示される特性をＭＲレ
シオの軸について反転させたものに相当している。これ
に伴って、ＭＲレシオの各値の大小関係が逆となる。即
ち、ρ1 ＜ρ2 ′＜ρ0 ＜ρ2 である。
に示されるように加工されたＧＭＲ素子６の動作原理に
ついて説明する。図１４に示されるように、ＧＭＲ素子
６におけるＢ−Ｈ特性は図５に示されるＡＭＲ素子にお
けるものとほぼ同じである。これに対して、ＧＭＲ素子
６のΔρ／ρ−Ｈ特性は、図５に示される特性をＭＲレ
シオの軸について反転させたものに相当している。これ
に伴って、ＭＲレシオの各値の大小関係が逆となる。即
ち、ρ1 ＜ρ2 ′＜ρ0 ＜ρ2 である。
【００６８】ＧＭＲ素子を用いる場合にも、図１４に示
されるようにヒステリシス特性が得られるので、図５に
より説明した動作原理と同様の動作原理に従ってデータ
の書き込み及び読み出しが可能になる。
されるようにヒステリシス特性が得られるので、図５に
より説明した動作原理と同様の動作原理に従ってデータ
の書き込み及び読み出しが可能になる。
【００６９】
【発明の効果】以上説明したように、本発明によると、
不揮発性で、常温下で使用可能で、書き込み／読み出し
又は再書き込みに時間がかからず、構造が簡単で信頼性
の高い磁気抵抗効果記憶装置の提供が可能になるという
効果が生じる。
不揮発性で、常温下で使用可能で、書き込み／読み出し
又は再書き込みに時間がかからず、構造が簡単で信頼性
の高い磁気抵抗効果記憶装置の提供が可能になるという
効果が生じる。
【図１】本発明の第１実施例を示す記憶装置の斜視図で
ある。
ある。
【図２】図１の装置のＡ−Ａ線に沿った断面図である。
【図３】ＭＲ素子の斜視図である。
【図４】磁界の向きの説明図である。
【図５】記憶装置の動作原理を示す図である。
【図６】書き込み／読み出し回路のブロック図である。
【図７】ＭＲ素子の減磁を説明するための図である。
【図８】本発明の第２実施例を示す記憶装置の斜視図で
ある。
ある。
【図９】本発明の第３実施例を示す記憶装置の斜視図で
ある。
ある。
【図１０】図９の構成の実装例を示す図である。
【図１１】本発明を適用可能なメモリカードの斜視図で
ある。
ある。
【図１２】ＧＭＲ素子の特性の例を示す図である。
【図１３】ＧＭＲ素子の斜視図である。
【図１４】ＧＭＲ素子における動作原理の説明図であ
る。
る。
２ 下部電流ライン ６ ＭＲ素子（磁気抵抗効果素子） １２ 上部電流ライン
Claims (14)
- 【請求項１】 磁界と体積抵抗変化率の関係においてヒ
ステリシス特性を示す磁気抵抗効果素子(6) と、 第１及び第２の状態のいずれかを表す２進の記憶データ
が入力されたときに、上記第１の状態に対応して上記磁
気抵抗効果素子(6) に予め定められた強さを有する書き
込み磁界を第１の向きに印加し、上記第２の状態に対応
して上記磁気抵抗効果素子(6) に上記書き込み磁界を上
記第１の向きと逆の第２の向きに印加する書き込み手段
と、 上記磁気抵抗効果素子(6) に上記書き込み磁界よりも弱
いバイアス磁界を印加し、そのときの上記磁気抵抗効果
素子(6) の体積抵抗変化率の大小により上記第１及び第
２の状態を判別する読み出し手段とを備えた記憶装置。 - 【請求項２】 上記書き込み磁界の予め定められた強さ
は上記磁気抵抗効果素子(6) の磁化が飽和するのに必要
とされる磁界の強さにほぼ等しい請求項１に記載の記憶
装置。 - 【請求項３】 上記バイアス磁界は上記第１の状態に対
応する上記磁気抵抗効果素子(6) の体積抵抗変化率と上
記第２の状態に対応する上記磁気抵抗効果素子(6) の体
積抵抗変化率の差が最大になるように設定される請求項
１に記載の記憶装置。 - 【請求項４】 上記バイアス磁界は上記第１の向きに印
加され、 上記読み出し手段は、上記磁気抵抗効果素子(6) の体積
抵抗変化率が比較的小さいとき及び比較的大きいときに
それぞれ上記第１及び第２の状態であると判別する請求
項１に記載の記憶装置。 - 【請求項５】 上記バイアス磁界は上記第２の向きに印
加され、 上記読み出し手段は、上記磁気抵抗効果素子(6) の体積
抵抗変化率が比較的大きいとき及び比較的小さいときに
それぞれ上記第１及び第２の状態であると判別する請求
項１に記載の記憶装置。 - 【請求項６】 上記磁気抵抗効果素子(6) は薄膜形状を
なすと共にその平面方向に互いに直交する磁化容易軸及
び磁化困難軸を有し、 該磁気抵抗効果素子(6) はその表裏に対応する第１面及
び第２面並びにその両端に対応する第１端部及び第２端
部を有し、 上記書き込み手段は、上記第１面及び第２面にそれぞれ
対向する上部電流ライン及び下部電流ラインと、該上部
及び下部電流ラインに互いに逆向きに書き込み電流を流
す手段と、該書き込み電流の流れる方向を上記第１及び
第２の状態に対応させて決定する手段とを含み、 上記書き込み磁界は上記磁化容易軸とほぼ平行に印加さ
れ、 上記読み出し手段は、上記第１端部及び第２端部にそれ
ぞれ接続される第１及び第２の端子と、該第１及び第２
の端子間の抵抗値を検出する手段と、上記上部及び下部
電流ラインに互いに逆向きに上記書き込み電流より弱い
バイアス電流を流す手段とを含み、 上記バイアス磁界は上記磁化容易軸とほぼ平行に印加さ
れる請求項１に記載の記憶装置。 - 【請求項７】 上記上部電流ラインは上記第１端部及び
第２端部のいずれかの近傍で上記下部電流ラインに電気
的に接続され、 該上部及び下部電流ラインは上記書き込み電流及びバイ
アス電流に対して直列である請求項６に記載の記憶装
置。 - 【請求項８】 上記磁気抵抗効果素子(6) は薄膜形状を
なすと共にその平面方向に互いに直交する磁化容易軸及
び磁化困難軸を有し、 該磁気抵抗効果素子(6) はその表裏に対応する第１面及
び第２面並びにその両端に対応する第１端部及び第２端
部を有し、 上記書き込み手段は、上記第１面及び第２面にそれぞれ
対向する上部電流ライン及び下部電流ラインと、該上部
及び下部電流ラインに互いに逆向きに書き込み電流を流
す手段と、該書き込み電流の流れる方向を上記第１及び
第２の状態に対応させて決定する手段とを含み、 上記書き込み磁界は上記磁化容易軸とほぼ平行に印加さ
れ、 上記上部及び下部電流ラインは上記第１端部に接続さ
れ、 上記読み出し手段は、上記第２端部に接続される端子
と、該端子及び上記上部電流ライン間に抵抗検出用電流
を流す手段とを含み、 該抵抗検出用電流によって上記バイアス磁界が上記磁化
容易軸とほぼ平行に印加される請求項１に記載の記憶装
置。 - 【請求項９】 上記磁気抵抗効果素子は複数あり、 該複数の磁気抵抗効果素子をマトリクス状に配置するた
めのビットライン及びワードラインをさらに備え、 該ビットライン及びワードラインはそれぞれ上記上部及
び下部電流ラインに接続される請求項８に記載の記憶装
置。 - 【請求項１０】 上記バイアス磁界により読み出された
記憶データを再び書き込むための磁界を上記磁気抵抗効
果素子(6) に印加する手段をさらに備えた請求項１に記
載の記憶装置。 - 【請求項１１】 上記磁気抵抗効果素子(6) は薄膜形状
をなす巨大磁気抵抗効果素子からなり、 該磁気抵抗効果素子(6) はその表裏に対応する第１面及
び第２面並びにその両端に対応する第１端部及び第２端
部を有し、 上記書き込み手段は、上記第１面及び第２面にそれぞれ
対向する上部電流ライン及び下部電流ラインと、該上部
及び下部電流ラインに互いに逆向きに書き込み電流を流
す手段と、該書き込み電流の流れる方向を上記第１及び
第２の状態に対応させて決定する手段とを含み、 上記書き込み磁界は上記磁気抵抗効果素子の薄膜面内方
向とほぼ平行に印加され、 上記読み出し手段は、上記第１端部及び第２端部にそれ
ぞれ接続される第１及び第２の端子と、該第１及び第２
の端子間の抵抗値を検出する手段と、上記上部及び下部
電流ラインに互いに逆向きに上記書き込み電流より弱い
バイアス電流を流す手段とを含み、 上記バイアス磁界は上記書き込み磁界とほぼ平行に印加
される請求項１に記載の記憶装置。 - 【請求項１２】 上記上部電流ラインは上記第１端部及
び第２端部の何れかの近傍で上記下部電流ラインに電気
的に接続され、 該上部及び下部電流ラインは上記書き込み電流及びバイ
アス電流に対して直列である請求項１１に記載の記憶装
置。 - 【請求項１３】 上記磁気抵抗効果素子(6) は薄膜形状
をなす巨大磁気抵抗効果素子からなり、 該磁気抵抗効果素子(6) はその表裏に対応する第１面及
び第２面並びにその両端に対応する第１端部及び第２端
部を有し、 上記書き込み手段は、上記第１面及び第２面にそれぞれ
対向する上部電流ライン及び下部電流ラインと、該上記
及び下部電流ラインに互いに逆向きに書き込み電流を流
す手段と、該書き込み電流の流れる方向を上記第１及び
第２の状態に対応させて決定する手段とを含み、 上記書き込み磁界は上記磁気抵抗効果素子(6) の薄膜面
内方向とほぼ平行に印加され、 上記読み出し手段は、上記第２端部に接続される端子
と、該端子及び上記上部電流ライン間に抵抗検出用電流
を流す手段とを含み、 該抵抗検出用電流によって上記バイアス磁界が上記書き
込み磁界とほぼ平行に印加される請求項１に記載の記憶
装置。 - 【請求項１４】 上記磁気抵抗効果素子は複数有り、 該複数の磁気抵抗効果素子をマトリクス状に配置するた
めのビットライン及びワードラインを更に備え、 該ビットライン及びワードラインはそれぞれ上記上部及
び下部電流ラインに接続される請求項１３に記載の記憶
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6115564A JP2774243B2 (ja) | 1994-05-27 | 1994-05-27 | 記憶装置 |
| EP95400726A EP0685849B1 (en) | 1994-05-27 | 1995-03-31 | Storage device |
| DE69524667T DE69524667T2 (de) | 1994-05-27 | 1995-03-31 | Speicheranordnung |
| KR1019950008668A KR0166414B1 (ko) | 1994-05-27 | 1995-04-13 | 기억장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6115564A JP2774243B2 (ja) | 1994-05-27 | 1994-05-27 | 記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07326184A true JPH07326184A (ja) | 1995-12-12 |
| JP2774243B2 JP2774243B2 (ja) | 1998-07-09 |
Family
ID=14665676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6115564A Expired - Fee Related JP2774243B2 (ja) | 1994-05-27 | 1994-05-27 | 記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0685849B1 (ja) |
| JP (1) | JP2774243B2 (ja) |
| KR (1) | KR0166414B1 (ja) |
| DE (1) | DE69524667T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030027689A (ko) * | 2001-09-25 | 2003-04-07 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 자기 저항성 장치 판독 동작 수행 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW411471B (en) | 1997-09-17 | 2000-11-11 | Siemens Ag | Memory-cell device |
| JP2003151262A (ja) * | 2001-11-15 | 2003-05-23 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| US7068531B2 (en) * | 2004-01-10 | 2006-06-27 | Honeywell International Inc. | Bias-adjusted magnetoresistive devices for magnetic random access memory (MRAM) applications |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5144783A (ja) * | 1974-10-11 | 1976-04-16 | Matsushita Electric Ind Co Ltd | |
| JPH01198085A (ja) * | 1988-02-03 | 1989-08-09 | Fuji Elelctrochem Co Ltd | 記憶装置 |
| JPH01199390A (ja) * | 1988-02-03 | 1989-08-10 | Fuji Elelctrochem Co Ltd | 記憶装置 |
| JPH02143980A (ja) * | 1988-11-24 | 1990-06-01 | Hisao Funahara | 記憶マトリックス |
| JPH0330181A (ja) * | 1989-06-28 | 1991-02-08 | Hitachi Ltd | 薄膜磁気メモリセルとその記録および再生装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173873A (en) * | 1990-06-28 | 1992-12-22 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | High speed magneto-resistive random access memory |
-
1994
- 1994-05-27 JP JP6115564A patent/JP2774243B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-31 EP EP95400726A patent/EP0685849B1/en not_active Expired - Lifetime
- 1995-03-31 DE DE69524667T patent/DE69524667T2/de not_active Expired - Fee Related
- 1995-04-13 KR KR1019950008668A patent/KR0166414B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5144783A (ja) * | 1974-10-11 | 1976-04-16 | Matsushita Electric Ind Co Ltd | |
| JPH01198085A (ja) * | 1988-02-03 | 1989-08-09 | Fuji Elelctrochem Co Ltd | 記憶装置 |
| JPH01199390A (ja) * | 1988-02-03 | 1989-08-10 | Fuji Elelctrochem Co Ltd | 記憶装置 |
| JPH02143980A (ja) * | 1988-11-24 | 1990-06-01 | Hisao Funahara | 記憶マトリックス |
| JPH0330181A (ja) * | 1989-06-28 | 1991-02-08 | Hitachi Ltd | 薄膜磁気メモリセルとその記録および再生装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030027689A (ko) * | 2001-09-25 | 2003-04-07 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 자기 저항성 장치 판독 동작 수행 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0685849A3 (en) | 1998-10-28 |
| EP0685849A2 (en) | 1995-12-06 |
| DE69524667D1 (de) | 2002-01-31 |
| JP2774243B2 (ja) | 1998-07-09 |
| KR0166414B1 (ko) | 1999-01-15 |
| KR950034873A (ko) | 1995-12-28 |
| DE69524667T2 (de) | 2002-06-13 |
| EP0685849B1 (en) | 2001-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4896341B2 (ja) | 磁気ランダムアクセスメモリ及びその作動方法 | |
| US5343422A (en) | Nonvolatile magnetoresistive storage device using spin valve effect | |
| US6163477A (en) | MRAM device using magnetic field bias to improve reproducibility of memory cell switching | |
| JP3533344B2 (ja) | 不揮発性磁気メモリ・セルおよび装置 | |
| CN100447892C (zh) | 具有软基准层的磁存储器件 | |
| US5768181A (en) | Magnetic device having multi-layer with insulating and conductive layers | |
| US5173873A (en) | High speed magneto-resistive random access memory | |
| US7245523B2 (en) | Bistable magnetic device using soft magnetic intermediary material | |
| US6621731B2 (en) | Magnetic memory device | |
| EP1244118A2 (en) | Magnetoresistive element and MRAM using the same | |
| US5515314A (en) | Storage device | |
| EP1580758A2 (en) | Soft-reference three conductor magnetic memory storage device | |
| JP2002216468A (ja) | 半導体記憶装置 | |
| JP2005044847A (ja) | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイスならびにそれらの製造方法 | |
| US6980466B2 (en) | Soft-reference four conductor magnetic memory storage device | |
| JP3634761B2 (ja) | 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法 | |
| US20050083732A1 (en) | MRAM having two write conductors | |
| JP2774243B2 (ja) | 記憶装置 | |
| US7486548B2 (en) | Magnetic memory device | |
| JP4386158B2 (ja) | Ｍｒａｍ及びｍｒａｍの書き込み方法 | |
| JP2003109375A (ja) | 磁気メモリ装置の読み出し回路 | |
| JP2004006861A (ja) | 寄生電流を低減した磁気ランダムアクセスメモリ | |
| JP4726169B2 (ja) | 磁気メモリ及びその駆動方法 | |
| JPH02143980A (ja) | 記憶マトリックス | |
| Katti et al. | GMRAM: giant magneto-resistance random-access memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080424 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090424 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100424 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110424 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |