JPH0732595B2 - フイ−ドフオワ−ド制御方式dc−dcコンバ−タ - Google Patents
フイ−ドフオワ−ド制御方式dc−dcコンバ−タInfo
- Publication number
- JPH0732595B2 JPH0732595B2 JP62083624A JP8362487A JPH0732595B2 JP H0732595 B2 JPH0732595 B2 JP H0732595B2 JP 62083624 A JP62083624 A JP 62083624A JP 8362487 A JP8362487 A JP 8362487A JP H0732595 B2 JPH0732595 B2 JP H0732595B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- triangular wave
- voltage
- input
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明はスイツチング方式DC−DCコンバータ、さらに詳
しく云えば出力電圧と基準電圧の誤差を検出し、これを
入力電圧と一定関係にある三角波と比較することにより
制御用トランジスタに入力されるパルス幅を制御して、
トランスの2次巻線から得られる出力電圧の安定化を図
るフイードフオワード制御方式DC−DCコンバータに関す
る。
しく云えば出力電圧と基準電圧の誤差を検出し、これを
入力電圧と一定関係にある三角波と比較することにより
制御用トランジスタに入力されるパルス幅を制御して、
トランスの2次巻線から得られる出力電圧の安定化を図
るフイードフオワード制御方式DC−DCコンバータに関す
る。
(従来の技術) 第3図は従来のフイードフオワード制御方式DC−DCコン
バータの構成を示す回路図である。負荷抵抗15の一端か
ら得られる出力電圧は非反転入力端子に基準電圧が入力
される出力誤差増幅器18の反転入力端子に入力される。
出力誤差増幅器18の出力はコンパレータ19の非反転入力
端子に入力され、一方、コンパレータ19の反転入力端子
にはトランジスタ16のエミツタ側に挿入されている電流
検出用抵抗17より得られる三角波が入力される。コンパ
レータ19の出力はRSフリツプフロツプ21のリセツト端子
に接続され、RSフリツプフロツプのセツト端子にはクロ
ツク発生回路20が接続されている。フリツプフロツプ21
の出力は制御用トランジスタ16のベース端子に接続され
ている。トランジスタ16は電力転送用トランス13の一次
巻線を介して直流電源(入力電圧)に接続されている。
トランス13の2次巻線には整流平滑回路14の入力が接続
され、その出力には上述の負荷抵抗15が接続されてい
る。
バータの構成を示す回路図である。負荷抵抗15の一端か
ら得られる出力電圧は非反転入力端子に基準電圧が入力
される出力誤差増幅器18の反転入力端子に入力される。
出力誤差増幅器18の出力はコンパレータ19の非反転入力
端子に入力され、一方、コンパレータ19の反転入力端子
にはトランジスタ16のエミツタ側に挿入されている電流
検出用抵抗17より得られる三角波が入力される。コンパ
レータ19の出力はRSフリツプフロツプ21のリセツト端子
に接続され、RSフリツプフロツプのセツト端子にはクロ
ツク発生回路20が接続されている。フリツプフロツプ21
の出力は制御用トランジスタ16のベース端子に接続され
ている。トランジスタ16は電力転送用トランス13の一次
巻線を介して直流電源(入力電圧)に接続されている。
トランス13の2次巻線には整流平滑回路14の入力が接続
され、その出力には上述の負荷抵抗15が接続されてい
る。
コンパレータ19の出力によつてそのパルス幅が制御され
るRSフリツプの矩形出力によつてトランジスタ16が制御
され、一定の出力電圧が得られる。
るRSフリツプの矩形出力によつてトランジスタ16が制御
され、一定の出力電圧が得られる。
(発明が解決しようとする問題点) この回路では上記説明から明らかなようにトランジスタ
16のエミツタ側に挿入した抵抗17によつて入力電圧に比
例した三角波を作り出している。
16のエミツタ側に挿入した抵抗17によつて入力電圧に比
例した三角波を作り出している。
したがつて大電流が流れている入力ラインより三角波を
作り出しているため三角波のノイズが大きく、また、電
流検出抵抗17において損失が生じるという問題点があつ
た。
作り出しているため三角波のノイズが大きく、また、電
流検出抵抗17において損失が生じるという問題点があつ
た。
本発明の目的は上記三角波のノイズおよび電力損失を軽
減化したフイードフオワード制御方式DC−DCコンバータ
を提供することにある。
減化したフイードフオワード制御方式DC−DCコンバータ
を提供することにある。
(問題点を解決するための手段) 前記目的を達成するために本発明によるフイードフオワ
ード制御方式DC−DCコンバータは出力電圧と基準電圧と
の誤差を検出する出力誤差増幅器と、前記出力誤差増幅
器の出力と入力電圧に比例した三角波を比較するコンパ
レータと、前記コンパレータ出力により状態変化させら
れるフリツプフロツプと、電力転送用トランスと、前記
電力転送用トランスの一次巻線を介して直流電源に接続
され、前フリツプフロツプ出力がベース入力となるトラ
ンジスタと、前記電力転送用トランスの2次巻線に接続
され、出力電圧を得る整流平滑回路とからなるフイード
フオワード制御方式DC−DCコンバータにおいて、前記電
力転送用トランスに第3次巻線を設け、前記第3次巻線
の出力を三角波に変換する入力電圧−三角波変換回路を
設け、前記三角波変換回路の三角波を前記コンパレータ
の比較入力とすることにより、前記出力誤差増幅器出力
と前記入力電圧−三角波変換回路出力の相対関係で前記
フリップフロップの状態変化が制御されるよう構成して
ある。
ード制御方式DC−DCコンバータは出力電圧と基準電圧と
の誤差を検出する出力誤差増幅器と、前記出力誤差増幅
器の出力と入力電圧に比例した三角波を比較するコンパ
レータと、前記コンパレータ出力により状態変化させら
れるフリツプフロツプと、電力転送用トランスと、前記
電力転送用トランスの一次巻線を介して直流電源に接続
され、前フリツプフロツプ出力がベース入力となるトラ
ンジスタと、前記電力転送用トランスの2次巻線に接続
され、出力電圧を得る整流平滑回路とからなるフイード
フオワード制御方式DC−DCコンバータにおいて、前記電
力転送用トランスに第3次巻線を設け、前記第3次巻線
の出力を三角波に変換する入力電圧−三角波変換回路を
設け、前記三角波変換回路の三角波を前記コンパレータ
の比較入力とすることにより、前記出力誤差増幅器出力
と前記入力電圧−三角波変換回路出力の相対関係で前記
フリップフロップの状態変化が制御されるよう構成して
ある。
(実 施 例) 以下、図面を参照して本発明をさらに詳しく説明する。
第1図は本発明によるフイードフオワード制御方式DC−
DCコンバータの実施例を示す回路ブロツク図である。
第1図は本発明によるフイードフオワード制御方式DC−
DCコンバータの実施例を示す回路ブロツク図である。
図において、出力誤差増幅器8、コンパレータ9、クロ
ツク発生回路10、RSフリツプフロツプ11、トランジスタ
5、トランス2、整流平滑回路3、抵抗4および入力電
源1は従来例で説明した同一名称の回路とそれぞれ同じ
機能を果す部分である。従来例と異なるところはトラン
ジスタ5のエミツタより抵抗を削除し、代わりにトラン
ス2に第3次巻線6を設けて、この第3次巻線の両端電
圧を三角波に変換する入力電圧−三角波変換回路7を設
けている点である。
ツク発生回路10、RSフリツプフロツプ11、トランジスタ
5、トランス2、整流平滑回路3、抵抗4および入力電
源1は従来例で説明した同一名称の回路とそれぞれ同じ
機能を果す部分である。従来例と異なるところはトラン
ジスタ5のエミツタより抵抗を削除し、代わりにトラン
ス2に第3次巻線6を設けて、この第3次巻線の両端電
圧を三角波に変換する入力電圧−三角波変換回路7を設
けている点である。
入力電圧−三角波変換回路7より出力される三角波はコ
ンパレータ9の反転入力端子に入力される。
ンパレータ9の反転入力端子に入力される。
第2図は第1図の各部の波形を示す図である。この回路
の動作時の3次巻線電圧は(b)のような波形をしてお
り、V′が入力電圧Vinに比例した電圧となる。ここ
で、nは一次巻線と2次巻線の比であり、3次巻線電圧
V′=nVinである。
の動作時の3次巻線電圧は(b)のような波形をしてお
り、V′が入力電圧Vinに比例した電圧となる。ここ
で、nは一次巻線と2次巻線の比であり、3次巻線電圧
V′=nVinである。
(c)は入力電圧−三角波変換回路7の出力VSENSEと出
力誤差増幅器8の出力VERRORの波形を示している。
力誤差増幅器8の出力VERRORの波形を示している。
出力VSENSEはその傾きがV′=nVinに比例したものとな
つている。
つている。
(d)はRSフリップフロップ11の出力波形で、パルスが
ハイレベルのとき、トランジスタ5がオフする。この回
路の出力電圧安定化の動作は次のようになる。
ハイレベルのとき、トランジスタ5がオフする。この回
路の出力電圧安定化の動作は次のようになる。
今、出力電圧がわずかに上昇したとする。
これにより出力誤差増幅器8の出力VERRORの出力値は第
2図(c)の点線のように降下する。
2図(c)の点線のように降下する。
この結果、コンパレータ9の反転する時期が早くなるた
め、(d)のフリツプフロツプのハイレベルの幅が狭く
なり、トランジスタ5のオン時間が短かくなる。これに
より、上昇しようとした電圧が抑えられることとなり安
定動作が確保される。
め、(d)のフリツプフロツプのハイレベルの幅が狭く
なり、トランジスタ5のオン時間が短かくなる。これに
より、上昇しようとした電圧が抑えられることとなり安
定動作が確保される。
コンパレータ9の出力がで反転ハイレベルになるとRS
フリツプフロツプ11はリセツトされ、その出力はローレ
ベルとなる。さらにでさらに反転してローレベルにな
つてもRSフリツプフロツプ11の出力は変わらない。
フリツプフロツプ11はリセツトされ、その出力はローレ
ベルとなる。さらにでさらに反転してローレベルにな
つてもRSフリツプフロツプ11の出力は変わらない。
本発明における入力電圧−三角波変換回路7は入力電圧
に比例する3次巻線電圧を変換しているので、入力ライ
ンの影響を受けることはなく、また、エミツタから抵抗
を削除しているので、消費電力も軽減化できる。
に比例する3次巻線電圧を変換しているので、入力ライ
ンの影響を受けることはなく、また、エミツタから抵抗
を削除しているので、消費電力も軽減化できる。
(発明の効果) 以上、説明したように本発明によるフイードフオワード
制御方式DC−DCコンバータは三角波作成のために電力転
送用トランスの3次巻線を設けて、この3次巻線電圧を
三角波に変換するように構成されているので従来に比較
し、ノイズおよび電力損失を軽減化したフイードフオワ
ード制御ができるという効果がある。
制御方式DC−DCコンバータは三角波作成のために電力転
送用トランスの3次巻線を設けて、この3次巻線電圧を
三角波に変換するように構成されているので従来に比較
し、ノイズおよび電力損失を軽減化したフイードフオワ
ード制御ができるという効果がある。
【図面の簡単な説明】 第1図は本発明によるフイードフオワード制御方式DC−
DCコンバータの実施例を示す回路図、第2図は第1図の
各部の回路図、第3図は従来のフイードフオワード制御
方式DC−DCコンバータの一例を示す回路図である。 1,12……入力電源 2,13……トランス 3,14……整流平滑回路 4,15……負荷抵抗器 5,16……トランジスタ 6……3次巻線 7……入力電圧−三角波変換回路 8,18……出力誤差増幅器 9,19……コンパレータ 10,20……クロツク発生回路 11,21……R−Sフリツプフロツプ 17……抵抗器
DCコンバータの実施例を示す回路図、第2図は第1図の
各部の回路図、第3図は従来のフイードフオワード制御
方式DC−DCコンバータの一例を示す回路図である。 1,12……入力電源 2,13……トランス 3,14……整流平滑回路 4,15……負荷抵抗器 5,16……トランジスタ 6……3次巻線 7……入力電圧−三角波変換回路 8,18……出力誤差増幅器 9,19……コンパレータ 10,20……クロツク発生回路 11,21……R−Sフリツプフロツプ 17……抵抗器
Claims (1)
- 【請求項1】出力電圧と基準電圧との誤差を検出する出
力誤差増幅器と、前記出力誤差増幅器の出力と入力電圧
に比例した三角波を比較するコンパレータと、前記コン
パレータ出力により状態変化させられるフリップフロッ
プと、電力転送用トランスの一次巻線を介して入力電圧
源に接続され、前記フリップフロップ出力がベース入力
となるトランジスタと、前記電力転送用トランスの2次
巻線に接続され、出力電圧を得る整流平滑回路とからな
るフィードフォワード制御方式DC−DCコンバータにおい
て、 前記電力転送用トランスに第3次巻線を設け、前記第3
次巻線の出力を三角波に変換する入力電圧−三角波変換
回路を設け、前記三角波変換回路の三角波を前記コンパ
レータの比較入力とすることにより、前記出力誤差増幅
器出力と前記入力電圧−三角波変換回路出力の相対関係
で前記フリップフロップの状態変化が制御されるよう構
成したことを特徴とするフィードフォワード制御方式DC
−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62083624A JPH0732595B2 (ja) | 1987-04-03 | 1987-04-03 | フイ−ドフオワ−ド制御方式dc−dcコンバ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62083624A JPH0732595B2 (ja) | 1987-04-03 | 1987-04-03 | フイ−ドフオワ−ド制御方式dc−dcコンバ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63249472A JPS63249472A (ja) | 1988-10-17 |
JPH0732595B2 true JPH0732595B2 (ja) | 1995-04-10 |
Family
ID=13807631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62083624A Expired - Lifetime JPH0732595B2 (ja) | 1987-04-03 | 1987-04-03 | フイ−ドフオワ−ド制御方式dc−dcコンバ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0732595B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6259247B2 (ja) * | 2013-10-09 | 2018-01-10 | 浜松ホトニクス株式会社 | 共振型スイッチング電源回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5856112A (ja) * | 1981-09-30 | 1983-04-02 | Fujitsu Ltd | スイツチング・レギユレ−タ |
JPS58159665A (ja) * | 1982-03-18 | 1983-09-22 | Origin Electric Co Ltd | 電力変換回路 |
-
1987
- 1987-04-03 JP JP62083624A patent/JPH0732595B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63249472A (ja) | 1988-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4717994A (en) | Current mode control for DC converters operating over 50% duty cycle | |
JPS60215222A (ja) | 直流電源回路 | |
JPH06165491A (ja) | 電源回路およびこれに用いる制御回路 | |
JP2005528875A (ja) | Dc−dcコンバータ | |
JP2946091B2 (ja) | スイッチング・レギュレーター | |
JP2790263B2 (ja) | 電流モード制御式コンバータ回路 | |
US4456949A (en) | Overlap control system for push-pull switching mode inverter power supply | |
US9236727B2 (en) | Current mode step-down switching regulator | |
JPH08317637A (ja) | スイッチング電源装置のソフトスタート回路 | |
JPH0732595B2 (ja) | フイ−ドフオワ−ド制御方式dc−dcコンバ−タ | |
JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びdc/dcコンバータ | |
JPH0739346Y2 (ja) | 電流モード制御装置のスロープ補償回路 | |
JPH049616Y2 (ja) | ||
JP3572601B2 (ja) | 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法 | |
KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
JPH043593Y2 (ja) | ||
JPS6114201Y2 (ja) | ||
JPH0223105Y2 (ja) | ||
JP2646021B2 (ja) | コンバータ | |
JPH0318430B2 (ja) | ||
JPH0321194Y2 (ja) | ||
JPH0343835Y2 (ja) | ||
SU1415367A1 (ru) | Стабилизирующий преобразователь посто нного напр жени | |
JPH0158756B2 (ja) | ||
SU1116506A2 (ru) | Стабилизированный преобразователь посто нного напр жени |