JPH07322296A - サンプリングパルス生成装置 - Google Patents

Abstract

(57)【要約】 【目的】 ディジタルＶＴＲのフォーマットに適合した
ＡＤ変換された色差信号が容易に得られるようにサンプ
リングの際の基準タイミング信号を設定する。 【構成】 ５２５／６０システム用民生向けディジタル
ＶＴＲにおいて記録される色差信号のサンプリングレー
トは、図の〔１〕に示されるようにＹ信号の１／４のレ
ートで、かつ、その有効期間における最初のサンプリン
グ位置は、Ｙ信号の最初のサンプリング位置と一致する
よう規定されている。Ｙ信号用サンプリングクロックを
１／４に分周する分周回路を水平同期信号の先頭に合わ
せてリセットを行っても、図の〔２〕に示されるように
フォーマットに適合した色差信号用サンプリングパルス
は得られないので、有効期間開始位置から上記クロック
の４×整数個分手前の位置を基準タイミングとして上記
分周回路をリセットすることにより、フォーマットに適
合したサンプリングパルスを得る（図の〔３〕）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カラーテレビジョン信
号をディジタル処理する際のサンプリングパルス生成装
置に関する。

【０００２】

【従来の技術】現在、テレビジョンの分野においては民
生用及び業務用を問わず各種のテレビジョン機器のディ
ジタル化が広く進められており、これらのディジタル化
に伴って種々のテレビジョン装置間における信号伝送に
ついてもこれをディジタル信号の形態で行うことが図ら
れている。このようなテレビジョン信号のディジタル処
理に関するフォーマットの例を挙げると、例えば、５２
５／６０システムのカラーテレビジョン信号については
所謂４：１：１フォーマットが知られている。即ち、こ
のフォーマットにおいてはＹ信号のサンプリング周波数
は１３．５ＭＨｚ、色差信号のサンプリング周波数は
３．３７５ＭＨｚに設定されており、Ｙ信号、Ｒ−Ｙ信
号、Ｂ−Ｙ信号のサンプリングレートは４：１：１にな
っている。

【０００３】参考までに、このフォーマットに基づいた
従来のカラーテレビジョン信号のＡＤ変換装置を図１７
に、また、この回路における主な信号の波形を図１８に
示す。これらの図においてＨＰは水平同期信号を検出し
た検出出力であり、このＨＰを基準タイミング信号とし
てこれに同期してＰＬＬ回路５により１３．５ＭＨｚの
基準クロックを生成すると共に、このクロックを１／４
に分周する分周回路８を上記ＨＰによってライン毎にリ
セットして色差信号用の１／４の周波数のサンプリング
パルスを生成している。

【０００４】また、画像圧縮記録方式を用いた民生用デ
ィジタルＶＴＲ（以下、これをディジタルＶＴＲとい
う）においては、ブランキング期間を除いた有効期間の
ＡＤ変換された画像データのみがテープ上に記録される
ように構成されているが、例えば、５２５／６０システ
ムのテレビジョン信号を記録するディジタルＶＴＲで
は、カラーテレビジョン信号のＡＤ変換において上記の
４：１：１フォーマットが採用されており、更に、有効
期間内の記録信号のサンプリング位置は次のように規定
されている。

【０００５】即ち、このディジタルＶＴＲにおいて記録
されるＹ信号及び色差信号（ＣＲ／ＣＢ）の１ラインに
おけるサンプリング位置は、図１の〔１〕に示されるよ
うに規定されている。この図の〔１〕において、上向き
の矢印はＹ信号或るいは色差信号のサンプリング位置を
表し、Ｙ信号については図に示されるように水平同期信
号の先頭から数えて１２２番目から８４１番目までの７
２０個のサンプリング出力が記録され、また、色差信号
については、１２２番目、１２６番目、１３０番目、・
・・、８３８番目の計１８０個のサンプリング出力が記
録される。

【０００６】一方、１１２５／６０システムのカラーテ
レビジョン信号を記録するディジタルＶＴＲでは、Ｙ信
号のサンプリング周波数は４０．５ＭＨｚ、色差信号
（ＰＲ／ＰＢ）のサンプリング周波数は１３．５ＭＨｚ
に規定されていて、その記録信号のサンプリングレート
は１２：４：０のライン順次記録のフォーマットを備
え、かつ、各信号の１ラインにおけるサンプリング位置
は、図２の〔１〕に示されるように定義されている。即
ち、Ｙ信号については、水平同期信号の先頭から数えて
１２４番目から１１３１番目までの１００８個のサンプ
リング出力が記録され、色差信号については、１２４番
目、１２７番目、１３０番目、・・・、１１２９番目の
計３３６個のサンプリング出力が記録される。

【０００７】

【発明が解決しようとする課題】ところで、図１７に示
されるようにＨＰに基づいて生成した基準クロックをＨ
Ｐによりライン毎にリセットされる分周回路において分
周することによって色差信号をＡＤ変換するためのサン
プリングパルスを得るようにした場合には、このように
して得られたサンプリングパルスの有効期間内における
サンプリング位置はディジタルＶＴＲのフォーマットで
規定された位置からずれたものとなる。図１の〔２〕及
び図２の〔２〕はこの様子を説明したものであり、これ
らの図に示されるように５２５／６０システム用のサン
プリングパルスを生成したときは２クロック分、１１２
５／６０システム用のサンプリングパルスを生成したと
きは１クロック分のずれを生ずる。

【０００８】即ち、上記のディジタルＶＴＲは、ディジ
タル形式で入力されるＹ信号及び色差信号のサンプリン
グ周波数及びサンプリングレートがディジタルＶＴＲの
フォーマットと一致していても、この色差信号が図１７
に示されるようにＨＰによってリセットされる分周回路
の出力を用いてＡＤ変換されたものであるときは、その
まま使用することができないという問題がある。本発明
は、このようなテレビジョン機器におけるディジタル処
理装置間の信号処理上の問題を解決すると共に、信号処
理回路の簡素化を図るものである。

【０００９】

【課題を解決するための手段】本発明によるサンプリン
グパルス生成装置は、水平同期信号検出回路と、該水平
同期信号検出回路の検出出力に基づいて輝度信号をサン
プリングするための基準クロックを発生する基準クロッ
ク発生回路と、該基準クロックを１／ｍに分周すること
により色差信号用サンプリングパルスを生成する分周回
路と、前記水平同期信号検出回路の検出出力を遅延させ
る遅延回路とを備え、かつ、該遅延回路は、前記水平同
期信号の検出出力を、ディジタルＶＴＲのフォーマット
において規定されている各ラインの有効期間の開始位置
から基準クロックのｍ×Ｍ個分だけ手前の位置まで遅延
させると共に、該遅延回路の出力によって前記分周回路
をリセットする（但し、ｍ及びＭはいずれも整数であ
る）ことを特徴としている。

【００１０】ここで、ディジタルＶＴＲとして、サンプ
リングレートが４：１：１である５２５／６０システム
の輝度信号、Ｒ−Ｙ信号、及びＢ−Ｙ信号のＡＤ変換出
力を記録するディジタルＶＴＲ、或るいは、サンプリン
グレートが１２：４：０である１１２５／６０システム
の輝度信号、Ｒ−Ｙ信号、及びＢ−Ｙ信号のＡＤ変換出
力を記録するディジタルＶＴＲに適用するのが好適であ
る。

【００１１】

【作用】色差信号をＡＤ変換するに際し、ディジタルＶ
ＴＲのフォーマットに適合したサンプリングパルスを容
易に得ることができる。

【００１２】

【実施例】まず、本発明を５２５／６０システムに適用
した場合の各種の実施例について説明する これらの実施例においては、色差信号をＡＤ変換するた
めのサンプリングパルスを生成する際の基準タイミング
信号として、ディジタルＶＴＲのフォーマットで規定さ
れている各ラインの有効期間の開始位置から数えてクロ
ックの４×Ｍ個分（Ｍは整数）だけ手前のタイミング位
置を示す信号を使用する。即ち、図１の〔３〕において
水平同期信号の先頭から数えてクロックの２番目、６番
目、・・・、１１８番目、１２２番目のうちのいずれか
のサンプリング位置を表すタイミング信号を使用する。

【００１３】以上のような基準タイミング信号を用いて
ディジタルＶＴＲのＡＤ変換装置を構成した実施例を図
３に示す。この回路は、サンプリングレートが４：１：
１であるＹ信号及び色差信号のＡＤ変換出力を生成する
ものであり、回路動作を説明すると、この回路におい
て、水平同期信号の先頭を検出した検出出力パルスＨＰ
をＰＬＬ回路４及び遅延回路１１へ供給し、ＰＬＬ回路
４から１３．５ＭＨｚのクロックＣＬＫを発生する。ま
た、遅延回路１１においてＰＬＬ回路４からのＣＬＫを
用いてＨＰをクロック２個分遅延した後、更に、次の遅
延回路１３においてクロック（４×Ｎ）個分だけ遅延さ
せて色差信号についての基準タイミング信号ＨＲを導出
する。

【００１４】ここで、ＨＲとして、例えば、図１の
〔３〕における６番目のクロックのタイミング位置を表
す信号を用いる場合には、上記のＮの値として「１」を
採用すればよい。そして、このＨＲによって分周回路５
を各ライン毎にリセットすることにより分周回路５の出
力として色差信号サンプリング用のパルスを得る。以上
のような構成を用いることにより、ディジタルＶＴＲの
フォーマットに規定されたサンプリング位置を有する色
差信号サンプリング用パルスが容易に得られる。

【００１５】なお、ＰＬＬ回路４からのＣＬＫはＹ信号
用ＡＤ変換回路１及び有効期間カウンタ１４へも供給さ
れる。該カウンタはＨＰによって各ライン毎にリセット
されてＣＬＫのカウント動作を開始し、カウント出力と
して有効期間にレベルが「ＨＩＧＨ」となるゲート信号
を発生する。このゲート信号がＧＡＴＥ回路２、８、１
０へ供給されて有効期間内の各ＡＤ変換出力が取り出さ
れる。参考までに、ＨＲとして図１の〔３〕における２
番目のサンプリング位置のタイミング信号を採用した場
合のＣＬＫ，ＨＰ，ＨＲ，１／４ＣＬＫ，各ＡＤ変換出
力ＤＹ，ＣＲ，ＣＢの信号波形を図４に示す。

【００１６】次に、サンプリングレートが４：２：２で
あるディジタルのＹ信号及び色差信号を、ディジタルＶ
ＴＲのフォーマットに従った４：１：１のサンプリング
レートのディジタル信号へ変換するためのディジタル処
理装置に本発明を適用した実施例について説明する。か
かる実施例においてサンプリングレートが４：２：２で
あるＲ−Ｙのディジタル信号（ＣＲ）のサンプリングレ
ートを１／２に逓降する回路部分の構成を図５に、ま
た、この回路における主な信号の波形を図６に示す。

【００１７】図５の回路動作について説明すると、入力
された４：２：２レートのＣＲと、このＣＲを遅延回路
１５によって２クロック分遅延した信号とがＳＷ３へ入
力され、このＳＷ３は、非遅延入力と遅延入力とを交互
に取り出すように構成されている。そして、このＳＷ３
の可動端子は、１／４分周回路１６の出力がＨＩＧＨの
とき上側へ、ＬＯＷのとき下側へ倒すことによりサンプ
リングレートの半減されたＡＤ変換出力が取り出される
が、ここで、１／４分周回路１４をＨＲによって各ライ
ン毎にリセットすることにより図６に示されるようにデ
ィジタルＶＴＲのフォーマットで規定されているサンプ
リング位置に対応した４：１：１のサンプリングレート
のＣＲが得られる。なお、この実施例においては、図４
の場合と同様にＨＲとして図１の〔３〕における２番目
のサンプリング位置のタイミング信号（即ち、Ｎ＝０）
を採用しているが、これ以外のＮの値を採用してもよい
ことは勿論である。

【００１８】次に、サンプリングレートが４：４：４で
あるＹ信号及び色差信号のディジタル信号を、ディジタ
ルＶＴＲのフォーマットに従った４：１：１のサンプリ
ングレートのディジタル信号へ変換するためのディジタ
ル処理装置に本発明を適用した実施例について説明す
る。かかる実施例におけるＲ−Ｙのディジタル信号のサ
ンプリングレートを１／４に逓降するための回路構成を
図７に、また、この回路構成における主な信号の波形を
図８に示す。図７の回路動作について説明すると、入力
された４：４：４レートのＣＲと、このＣＲを遅延回路
１９により１クロック分遅延した出力とがスイッチ１７
へ入力され、このスイッチは切換信号１のレベルがＨＩ
ＧＨのとき上側の端子に入力された信号を出力し、ＬＯ
Ｗのとき下側の端子に入力された信号を出力する。

【００１９】そして、スイッチ１７の出力及びこの出力
を遅延回路２０によって２クロック分遅延した出力は次
のスイッチ１８へ入力され、このスイッチ１８は切換信
号２のレベルに応じてスイッチ１７の場合と同様に切り
換えられる。ここで、スイッチ１７を切り換える切換信
号１はフリップフロップ２１においてＣＬＫを分周する
ことによって得られ、スイッチ１８を切り換える切換信
号２は切換信号１をフリップフロップ１６において分周
することによって得られるが、これらのフリップフロッ
プをＨＲによって各ライン毎にリセットすることによ
り、図８に示されている各信号波形から明らかなように
スイッチ１８の出力信号としてディジタルＶＴＲのフォ
ーマットに規定されているサンプリング位置を有する
４：１：１のサンプリングレートのＣＲが取り出され
る。なお、この実施例においても、図４の場合と同様
に、ＨＲとして図１の〔３〕における２番目のサンプリ
ング位置のタイミング信号が採用されている。

【００２０】以上に説明した２番目及び３番目の実施例
において得られたディジタルのＹ信号及び色差信号は、
そのままディジタルＶＴＲへ入力することが可能である
が、これらの信号を他のディジタル処理装置へ伝送する
場合、ディジタルのＹ信号及び色差信号と共に基準タイ
ミング信号ＨＰを伝送し、更に、色差信号に関する基準
タイミング信号ＨＲも伝送先のディジタル処理装置へ伝
送する必要性の生ずることがある。

【００２１】このような場合の具体例について説明する
と、例えば、以上の実施例において導出されたディジタ
ルの色差信号を他のディジタル処理装置へ伝送するに際
し、ＡＤ変換されたＲ−Ｙ信号ＣＲ及びＢ−Ｙ信号ＣＢ
を図９の（９）に示されるようにマルチプレクスして伝
送用の信号形態Ｃｓに変換してから目的のディジタル処
理装置へ伝送し、かつ、伝送先のディジタル処理装置に
おいては、受信したディジタルの色差信号をデマルチプ
レクスしてもとの色差信号を取り出すようにする場合で
ある。この場合には、送信側におけるマルチプレクスの
際の基準タイミング信号も伝送先のディジタル処理装置
へ伝送し、伝送先では、この伝送されてきた基準タイミ
ング信号を用いてデマルチプレクスの際のタイミングを
１ライン毎に正しく規正する必要がある。

【００２２】参考までにこの場合の送信側の構成例を図
１０に、そして信号波形を図９に示す。ここに示される
回路においては、ＨＰを遅延回路１１によって２クロッ
ク分遅延して得たＨＲをリセット信号として分周回路５
へ入力し、この分周回路において１／４に分周されたク
ロックをＡＤ変換回路７及び９へ供給して色差信号のＡ
Ｄ変換出力を得る。ここで、ＡＤ変換回路７からのＣＲ
をＳＷ１の一方の入力端子へ供給すると共に、ＡＤ変換
回路９からのＣＢを遅延回路２３において２クロック分
遅延した後、ＳＷ１の他方の入力端子へ供給し、ＳＷ１
の可動接片を分周回路５の出力がＨＩＧＨのとき上側端
子に、ＬＯＷのとき下側端子に接続するように切換制御
することにより、図９の（９）に示されるようにデマル
チプレクスされた色差信号出力Ｃｓが導出される。そし
て、目的とするディジタル処理装置へディジタルのＹ信
号、Ｃｓ、ＨＲ、ＨＰを伝送することにより所要の処理
を行うことができる。

【００２３】なお、このようにＹ信号及び色差信号にそ
れぞれ専用の基準タイミング信号を目的とするディジタ
ル処理装置へ伝送する代わりに、ＨＲをＹ信号について
の基準タイミング信号として兼用してもよい。次にこの
ような実施例の構成を図１１により説明する。この実施
例においては、図に示されるようにＨＲを用いて有効期
間カウンタ１４のリセットを行う。この場合、有効期間
に対応した出力パルスを得るためにカウンタ１４に設定
しておく値は、図 におけるカウンタ２２の設定値よ
りも（２＋４×Ｎ）だけ小さな値となる。また、伝送先
のディジタル処理装置においては伝送されてきたＨＲに
基づいて基準クロックの発生、ライン開始タイミング或
るいは有効期間開始タイミング等を決定して信号処理を
実行する。

【００２４】このように１つの基準タイミング信号でＹ
信号処理と色差信号処理とを行えるように構成すれば、
基準タイミング信号用にわざわざ２本のリード線を設け
ることがないので、特にシステム全体が多くの様々なデ
ィジタル処理装置を含んで構成されている場合には回路
構成を簡素化することができる。

【００２５】次に、本発明を１１２５／６０システムに
適用した実施例について説明する。この実施例において
は、色差信号をサンプリングするための基準タイミング
信号として、図１２において△印の付されているタイミ
ング位置、即ち、各ラインにおける有効期間の開始位置
から４０．５ＭＨｚの基準クロックの３×Ｎ個分（Ｎは
整数）だけ手前のタイミング位置を表す信号を用いよう
にする。これにより、この基準タイミング信号によりリ
セットされる１／３分周回路を用いて基準クロックを分
周すれば、その分周出力として１１２５／６０システム
用ディジタルＶＴＲのフォーマットで規定されているサ
ンプリング位置で色差信号をサンプリングすることので
きるサンプリング用パルスが取り出される。参考まで
に、この場合のディジタルＶＴＲ用のＹ信号及び色差信
号のＡＤ変換装置の構成を図１３に示す。

【００２６】なお、図１２では、水平同期信号の先頭よ
りも時間的に先行するタイミング位置の信号も基準タイ
ミング信号として採用できるものとしているが、この点
について補足説明する。図２においては、水平同期信号
の負極性パルスから正極性パルスへ遷移する中間点の位
置を水平同期信号の先頭として検出しているが、負極性
パルスへ５０％立ち下がった負極性パルス開始点を水平
同期信号の先頭として検出してもよい。そして、この場
合、負極性パルス開始点の値ａ（図１４の〔１〕に示さ
れる水平同期信号の拡大図を参照）は、規格上０．５９
３μ秒、許容偏差±０．０４０μ秒に定められているの
で、例えば、この値を４０．５ＭＨｚのクロックで２４
サンプル分、即ち、０．５９２５９μ秒に設定すること
により、図１４の〔１〕に示されるように水平同期信号
の負極性パルスから正極性パルスへ遷移する中間点より
も前の位置においても、色差信号サンプリング用の基準
タイミング信号として採用できる多数のタイミング位置
をとることができる。

【００２７】なお、ＡＤ変換されたＹ信号の伝送を２相
にして半分のクロック周波数２０．２５ＭＨｚで行う場
合には、図１５に示されるように、有効期間の開始位置
から４０．５ＭＨｚのクロックの６×Ｎ個分手前の位置
を基準タイミング信号の位置とすればよい。参考まで
に、この場合のＡＤ変換回路及びＹ信号の２相処理回路
等から構成される信号処理装置の例を図１６に示す。こ
の図において、Ｙ信号はＡＤ変換回路３１において４
０．５ＭＨｚのＣＬＫによりＡＤ変換された後、２相処
理回路４４へ供給され、ここで上位ビットと下位ビット
に分割されて２相の並列信号に変換され２０．２５ＭＨ
ｚのクロック速度で出力される。ＨＲについては、図１
５から明らかなように、ＨＰをＣＬＫ４個分遅延した後
更に（６×Ｎ）個分遅延させて得る。伝送先のディジタ
ル処理装置においては、このＨＲに基づいて４０．５Ｍ
Ｈｚ及び２０．２５ＭＨｚのクロックの再生、更に、必
要であれば色差信号の基準タイミングを判別して信号処
理を実行する。

【００２８】また、負極性開始点ａの値を４０．５ＭＨ
ｚのクロックの２３サンプル分に設定した場合には、図
１４の〔２〕を参照すれば明らかなように、負極性パル
スへ５０％立ち下がった負極性パルス開始点の位置を基
準にしてこの位置から３×Ｎ個分だけ遅延した位置を基
準タイミング信号の位置として採用することができる。

【００２９】以上、本発明を５２５／６０システム及び
１１２５／６０システムにおけるディジタル処理装置に
適用した実施例について説明したが、勿論、本発明はこ
のような実施例に限定されることなく、水平同期信号の
先頭位置から有効期間の開始位置までの区間が色差信号
のサンプリング周期で割り切れないような信号処理シス
テムであればどのようなものにも適用可能であり、本発
明の趣旨の範囲内で様々な構成の変更が可能である。

【００３０】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、色差信号サンプリング用パルスを生成する際の
基準タイミング信号として水平同期信号に対して所定量
位相の異なる信号を採用することにより、ディジタルＶ
ＴＲのフォーマットに適合した色差信号サンプリング用
パルスを容易に生成することができる。また、この基準
タイミング信号をＹ信号用の基準タイミング信号として
も用いることにより、基準タイミング信号系が１つで済
み回路配線が簡単になる。

【図面の簡単な説明】

【図１】５２５／６０システム用ディジタルＶＴＲにお
ける画像信号のサンプリング位置、及び本発明をかかる
ディジタルＶＴＲに適用した場合のサンプリングパルス
の生成を説明する図である。

【図２】１１２５／６０システム用ディジタルＶＴＲに
おける画像信号のサンプリング位置を説明する図であ
る。

【図３】本発明の第１実施例の回路構成を示す図であ
る。

【図４】同実施例における信号波形を示す図である。

【図５】本発明の第２実施例の回路構成を示す図であ
る。

【図６】同実施例における信号波形を示す図である。

【図７】本発明の第３実施例の回路構成を示す図であ
る。

【図８】同実施例における信号波形を示す図である。

【図９】本発明の第４実施例における信号波形を示す図
である。

【図１０】同実施例の回路構成を示す図である。

【図１１】本発明の第５実施例の回路構成を示す図であ
る。

【図１２】本発明を１１２５／６０システム用ディジタ
ルＶＴＲに適用した実施例におけるサンプリングパルス
の生成を説明する図である。

【図１３】同実施例の回路構成を示す図である。

【図１４】同実施例における水平同期信号付近の詳細を
説明する図である。

【図１５】Ｙ信号を２相処理する実施例における動作を
説明する図である。

【図１６】同実施例の回路構成を示す図である。

【図１７】従来のＡＤ変換回路の構成を示す図である。

【図１８】該ＡＤ変換回路における信号波形を示す図で
ある。

【符号の説明】

４，３４…ＰＬＬ回路、 １１，１３，１５，１９，２０，２３，３５，３６４
２，４３…遅延回路 ５，８，１４，３７…分周回路 １，３，７，９，１１，３１，３８，４１…ＡＤ変換回
路 １２，２２，３３…有効期間カウンタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 9/77 9/89

Claims (3)

【特許請求の範囲】
1. 【請求項１】 輝度信号及び色差信号をＡＤ変換する際
   のサンプリングパルスを生成するサンプリングパルス生
   成装置において、（１）水平同期信号検出回路と、
   （２）該水平同期信号検出回路の検出出力に基づいて輝
   度信号をサンプリングするための基準クロックを発生す
   る基準クロック発生回路と、（３）該基準クロックを１
   ／ｍに分周することにより色差信号用サンプリングパル
   スを生成する分周回路（但し、ｍは整数）と、（４）前
   記水平同期信号検出回路の検出出力を遅延させる遅延回
   路と、を備え、かつ、該遅延回路は、前記水平同期信号
   の検出出力を、ディジタルＶＴＲのフォーマットにおい
   て規定されている各ラインの有効期間の開始位置から基
   準クロックのｍ×Ｍ個分だけ手前の位置まで遅延させる
   （但し、Ｍは整数）と共に、前記分周回路は該遅延回路
   の出力によってリセットされることを特徴とするサンプ
   リングパルス生成装置。
2. 【請求項２】 ディジタルＶＴＲは、サンプリングレー
   トが４：１：１である５２５／６０システムの輝度信
   号、Ｒ−Ｙ信号、及びＢ−Ｙ信号のＡＤ変換出力を記録
   するものであることを特徴とする請求項１記載のサンプ
   リングパルス生成装置。
3. 【請求項３】 ディジタルＶＴＲは、サンプリングレー
   トが１２：４：０である１１２５／６０システムの輝度
   信号、Ｒ−Ｙ信号、及びＢ−Ｙ信号のＡＤ変換出力を記
   録するものであることを特徴とする請求項１記載のサン
   プリングパルス生成装置。