JPH07321818A - ポリース方法 - Google Patents
ポリース方法Info
- Publication number
- JPH07321818A JPH07321818A JP1921695A JP1921695A JPH07321818A JP H07321818 A JPH07321818 A JP H07321818A JP 1921695 A JP1921695 A JP 1921695A JP 1921695 A JP1921695 A JP 1921695A JP H07321818 A JPH07321818 A JP H07321818A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- policing
- cells
- priority
- updated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】 本発明は、第1のパラメータを使用して第1
のセルが満足できるものであるか否かをチェックする第
1のポリースステップと、第2のパラメータを使用し、
第1および第2のセルが満足できるものであるか否かを
チェックする第2のポリースステップを含むポリース方
法においてITU−TS勧告に適合するが、低い優先度
の第2のセルの存在によって高い優先度の第1のセルを
廃棄することのないポリース方法を提供することを目的
とする。 【構成】 第1と第2のセル流の集合セル流INに対して
第1のポリースステップでエネーブリング回路ECによる
チェックで第1のセルの1つが満足できるものであれ
ば、出力流OUT 中に挿入され、第1および第2のパラメ
ータが更新され、第2のポリースステップで第2のセル
の1つが満足できるものであると認めるとそれは出力流
に挿入され、第2のパラメータが更新されることを特徴
とする。
のセルが満足できるものであるか否かをチェックする第
1のポリースステップと、第2のパラメータを使用し、
第1および第2のセルが満足できるものであるか否かを
チェックする第2のポリースステップを含むポリース方
法においてITU−TS勧告に適合するが、低い優先度
の第2のセルの存在によって高い優先度の第1のセルを
廃棄することのないポリース方法を提供することを目的
とする。 【構成】 第1と第2のセル流の集合セル流INに対して
第1のポリースステップでエネーブリング回路ECによる
チェックで第1のセルの1つが満足できるものであれ
ば、出力流OUT 中に挿入され、第1および第2のパラメ
ータが更新され、第2のポリースステップで第2のセル
の1つが満足できるものであると認めるとそれは出力流
に挿入され、第2のパラメータが更新されることを特徴
とする。
Description
【0001】
【産業上の利用分野】本発明は、少なくとも1つの第1
のパラメータを使用し、第1のセルが満足できるもので
あるか否かをチェックする少なくとも第1のポリース
(police)ステップと、少なくとも1つの第2のパラメ
ータを使用し、第1および第2のセルが満足できるもの
であるか否かをチェックする第2のポリースステップを
含んでおり、出力セル流を導出する少なくとも第1およ
び第2のセルの集合セル流をポリースするポリース方法
に関する。
のパラメータを使用し、第1のセルが満足できるもので
あるか否かをチェックする少なくとも第1のポリース
(police)ステップと、少なくとも1つの第2のパラメ
ータを使用し、第1および第2のセルが満足できるもの
であるか否かをチェックする第2のポリースステップを
含んでおり、出力セル流を導出する少なくとも第1およ
び第2のセルの集合セル流をポリースするポリース方法
に関する。
【0002】
【従来の技術】このようなポリース方法は、既に文献
( P.Boyer氏他による“The Spacer-Controller: an ef
ficient UPC/NPC FOR ATM networks”,ISS 1992,1992
年10月,Vol.2 ,paper A9.3, 316乃至320 頁)に記載
されている。この既知の方法は、特に上記文献の図3を
参照して説明されており、第1のセルが第2のセルより
高い優先度を有する第1および第2のセルの個別の分流
が含まれる集合非同期転送モードすなわちATM流に関
して記載されている。高い優先度の第1のセルは0に等
しいセル損失優先度CLPビットを特徴とし、一方低い
優先度の第2のセルは1に等しいCLPビットを有す
る。このような集合ATMセル流に対して、ITU−T
S勧告I.371において、高い優先度の第1のセルが別々
にポリースされなければならず、一方第1および第2の
両セルの集合流に関してもやはり全体としてポリースさ
れなければならいことが規定されている。
( P.Boyer氏他による“The Spacer-Controller: an ef
ficient UPC/NPC FOR ATM networks”,ISS 1992,1992
年10月,Vol.2 ,paper A9.3, 316乃至320 頁)に記載
されている。この既知の方法は、特に上記文献の図3を
参照して説明されており、第1のセルが第2のセルより
高い優先度を有する第1および第2のセルの個別の分流
が含まれる集合非同期転送モードすなわちATM流に関
して記載されている。高い優先度の第1のセルは0に等
しいセル損失優先度CLPビットを特徴とし、一方低い
優先度の第2のセルは1に等しいCLPビットを有す
る。このような集合ATMセル流に対して、ITU−T
S勧告I.371において、高い優先度の第1のセルが別々
にポリースされなければならず、一方第1および第2の
両セルの集合流に関してもやはり全体としてポリースさ
れなければならいことが規定されている。
【0003】
【発明が解決しようとする課題】上述の文献において説
明されているように、上記で規定された2つのポリース
ステップは、既にポリースされた高い優先度の第1のセ
ルがポリースされない低い優先度の第2のセルと共に第
2のポリースステップに進められるように連続的に実行
される。この既知の方法の重大な欠点は、高い優先度の
第1のセルがその優先度にかかわらず依然として第2の
ポリースステップで廃棄される可能性があることであ
る。すなわち換言すると、第1のステップにおいて満足
できる(または適合している)高い優先度の第1のセル
が低い優先度の第2のセルが存在するために、その後依
然として第2のステップで廃棄される可能性があること
である。このような結果は、明らかに個別の高い優先度
の分流の形成の趣旨に反するものである。したがって、
本発明の目的は上記の既知のタイプであるが、低い優先
度の第2のセルが存在する結果として高い優先度の第1
のセルを廃棄することを回避し、一方で上記のITU−
TS勧告に適合するポリース方法を提供することであ
る。
明されているように、上記で規定された2つのポリース
ステップは、既にポリースされた高い優先度の第1のセ
ルがポリースされない低い優先度の第2のセルと共に第
2のポリースステップに進められるように連続的に実行
される。この既知の方法の重大な欠点は、高い優先度の
第1のセルがその優先度にかかわらず依然として第2の
ポリースステップで廃棄される可能性があることであ
る。すなわち換言すると、第1のステップにおいて満足
できる(または適合している)高い優先度の第1のセル
が低い優先度の第2のセルが存在するために、その後依
然として第2のステップで廃棄される可能性があること
である。このような結果は、明らかに個別の高い優先度
の分流の形成の趣旨に反するものである。したがって、
本発明の目的は上記の既知のタイプであるが、低い優先
度の第2のセルが存在する結果として高い優先度の第1
のセルを廃棄することを回避し、一方で上記のITU−
TS勧告に適合するポリース方法を提供することであ
る。
【0004】
【課題を解決するための手段】この目的は、第1のポリ
ースステップにおいて第1のセルのうちの1つが満足で
きるものである場合、それは出力流中に挿入され、第1
および第2のパラメータが更新され、第2のポリースス
テップにおいて第2のセルのうちの1つが満足できるも
のであると認められた場合、それは出力流に挿入され、
第2のパラメータが更新されることを特徴とするポリー
ス方法によって達成される。
ースステップにおいて第1のセルのうちの1つが満足で
きるものである場合、それは出力流中に挿入され、第1
および第2のパラメータが更新され、第2のポリースス
テップにおいて第2のセルのうちの1つが満足できるも
のであると認められた場合、それは出力流に挿入され、
第2のパラメータが更新されることを特徴とするポリー
ス方法によって達成される。
【0005】このようにして、上記の例では高い優先度
の第1のセルである第1のセルは、低い優先度の第2の
セルの存在にかかわらず、それが第1のポリースステッ
プを満足させる場合に常に出力セル流に挿入される。こ
れは、セル流の優先度概念の直感的な理解と一致する。
他方において、このようにして出力セル流に挿入された
高い優先度の第1のセルの影響は、このような高い優先
度のセルに対してもそれによって使用された第2のパラ
メータを更新することによって第2のポリースステップ
で考慮される。したがって、集合セル流は依然として上
記のITU−TS勧告によって規定されたように全体的
にポリースされることができる。
の第1のセルである第1のセルは、低い優先度の第2の
セルの存在にかかわらず、それが第1のポリースステッ
プを満足させる場合に常に出力セル流に挿入される。こ
れは、セル流の優先度概念の直感的な理解と一致する。
他方において、このようにして出力セル流に挿入された
高い優先度の第1のセルの影響は、このような高い優先
度のセルに対してもそれによって使用された第2のパラ
メータを更新することによって第2のポリースステップ
で考慮される。したがって、集合セル流は依然として上
記のITU−TS勧告によって規定されたように全体的
にポリースされることができる。
【0006】これは、特に高い優先度の第1のセルが第
1のポリースステップを満足させるが、第2のステップ
は満たさず、したがってこの第2のステップにおいて監
視された集合流に協議特性を妨害させた場合、それでも
このセルはポリースされた流れに送られることを意味す
る。このセルに対して上記の第2のパラメータの更新を
行わないと、このような妨害は集合流の次のセルに対し
て考慮されることができず、ポリース方法の特性を歪め
る。したがって、このようなセルに対して第2のパラメ
ータのこの更新を導入することは、結果的として低い優
先度の第2のセルを犠牲にして最終的に平均された上記
のような高い優先度の第1のセルの挿入から生じる集合
流のピークセル速度の局部的な増加を生じさせることが
明らかである。これは、ピークセル速度のこのような局
部的な増加が許容可能なアルゴリズムの適用において固
有であるため、いっそう除外可能(exceptable)である。
1のポリースステップを満足させるが、第2のステップ
は満たさず、したがってこの第2のステップにおいて監
視された集合流に協議特性を妨害させた場合、それでも
このセルはポリースされた流れに送られることを意味す
る。このセルに対して上記の第2のパラメータの更新を
行わないと、このような妨害は集合流の次のセルに対し
て考慮されることができず、ポリース方法の特性を歪め
る。したがって、このようなセルに対して第2のパラメ
ータのこの更新を導入することは、結果的として低い優
先度の第2のセルを犠牲にして最終的に平均された上記
のような高い優先度の第1のセルの挿入から生じる集合
流のピークセル速度の局部的な増加を生じさせることが
明らかである。これは、ピークセル速度のこのような局
部的な増加が許容可能なアルゴリズムの適用において固
有であるため、いっそう除外可能(exceptable)である。
【0007】本発明の特徴は、両ステップにおいて第1
のセルのうちの1つが満足できないものである場合、そ
れは廃棄され、第1のポリースステップのみにおいてそ
れが満足できないものであると認められた場合、それは
第2のセルに変化されて、出力流中に挿入され、第2の
ポリースステップにおいて第2のセルのうちの1つが満
足できないものであると認められた場合、それは廃棄さ
れることである。
のセルのうちの1つが満足できないものである場合、そ
れは廃棄され、第1のポリースステップのみにおいてそ
れが満足できないものであると認められた場合、それは
第2のセルに変化されて、出力流中に挿入され、第2の
ポリースステップにおいて第2のセルのうちの1つが満
足できないものであると認められた場合、それは廃棄さ
れることである。
【0008】このようにして、前記CCITT勧告にお
いて提案された別の解決方法、すなわち第1のポリース
ステップにおいて満足できるものではない高い優先度の
第1のセルのタグ付けが実施され、一方で上記に示され
た方法の利点を保持する。
いて提案された別の解決方法、すなわち第1のポリース
ステップにおいて満足できるものではない高い優先度の
第1のセルのタグ付けが実施され、一方で上記に示され
た方法の利点を保持する。
【0009】本発明の別の特徴は、第1のポリースステ
ップにおいて第1の仮想(virtual)スケジューリングア
ルゴリズムを前記第1のセルに適用し、一方第2のポリ
ースステップにおいては第2の仮想スケジューリングア
ルゴリズムを前記集合流の前記第1および第2の両セル
に適用し、第1および第2のアルゴリズムは、第1およ
び第2のパラメータをそれぞれ構成する第1および第2
の予測到達時間を更新することによって更新され、第2
の予測到達時間は第2の予測到達時間の前の値に集合イ
ンター到達時間を付加することによって第1のアルゴリ
ズムを満足させるが、第2のアルゴリズムを満足させな
い第1のセルに対して更新されることである。
ップにおいて第1の仮想(virtual)スケジューリングア
ルゴリズムを前記第1のセルに適用し、一方第2のポリ
ースステップにおいては第2の仮想スケジューリングア
ルゴリズムを前記集合流の前記第1および第2の両セル
に適用し、第1および第2のアルゴリズムは、第1およ
び第2のパラメータをそれぞれ構成する第1および第2
の予測到達時間を更新することによって更新され、第2
の予測到達時間は第2の予測到達時間の前の値に集合イ
ンター到達時間を付加することによって第1のアルゴリ
ズムを満足させるが、第2のアルゴリズムを満足させな
い第1のセルに対して更新されることである。
【0010】例えば示された文献に記載された良く知ら
れている仮想スケジューリングアルゴリズムを適用し、
この分野において工業規準として考えられることができ
るために、特に第2のアルゴリズムは上記の方法で構成
される必要がある。事実、セルがこの第2のアルゴリズ
ムの目的に対して満足できないものであっても、第2の
予測到達時間を更新するための手段が提供されなければ
ならない。上記の方法で続けることによって、後のセル
がいわゆるセル遅延変化許容誤差Yの予め定められた許
容誤差の時間間隔内で受信されるため、満足できるセル
に対してと同じ方法で処理されるように、このような手
段が第2のアルゴリズムにおいて設けられる。このよう
にして、ポリースされた流れに挿入された高い優先度の
第1のセルは、予測到達時間より遅く受信されることに
よって、或は後の時間より早いが上記のCDV許容誤差
内で受信されることによって、それらが第2のステップ
において満足できるものであるか否かに依存し、および
それらが満足できるものであると認められる方法に依存
している第2の予測到達時間の異なった更新を生じさせ
る。
れている仮想スケジューリングアルゴリズムを適用し、
この分野において工業規準として考えられることができ
るために、特に第2のアルゴリズムは上記の方法で構成
される必要がある。事実、セルがこの第2のアルゴリズ
ムの目的に対して満足できないものであっても、第2の
予測到達時間を更新するための手段が提供されなければ
ならない。上記の方法で続けることによって、後のセル
がいわゆるセル遅延変化許容誤差Yの予め定められた許
容誤差の時間間隔内で受信されるため、満足できるセル
に対してと同じ方法で処理されるように、このような手
段が第2のアルゴリズムにおいて設けられる。このよう
にして、ポリースされた流れに挿入された高い優先度の
第1のセルは、予測到達時間より遅く受信されることに
よって、或は後の時間より早いが上記のCDV許容誤差
内で受信されることによって、それらが第2のステップ
において満足できるものであるか否かに依存し、および
それらが満足できるものであると認められる方法に依存
している第2の予測到達時間の異なった更新を生じさせ
る。
【0011】以下の実施例の説明、および本発明による
ポリース方法を実施するのに特に良好に適したポリース
装置PDが示されている添付図面を参照することによっ
て、本発明の上記およびその他の目的および特徴がさら
に明らかになり、良く理解されるであろう。
ポリース方法を実施するのに特に良好に適したポリース
装置PDが示されている添付図面を参照することによっ
て、本発明の上記およびその他の目的および特徴がさら
に明らかになり、良く理解されるであろう。
【0012】示されたポリース装置PDは、特に本出願
人の同日の別出願の欧州特許出願(“Policing device
”(J.Witters 2) )の主題であり、ここに記載された
理由で本発明のポリース方法の実施に好ましい。したが
って、上記の別出願はここにおいて参照文献として含ま
れる。
人の同日の別出願の欧州特許出願(“Policing device
”(J.Witters 2) )の主題であり、ここに記載された
理由で本発明のポリース方法の実施に好ましい。したが
って、上記の別出願はここにおいて参照文献として含ま
れる。
【0013】
【実施例】ポリース装置PDは、呼びの設定において利
用者と協議されたセル流の特性がこの利用者によって考
慮された場合、補正を確認し、実行するために例えばス
イッチングネットワーク(示されていない)の入力で使
用される。
用者と協議されたセル流の特性がこの利用者によって考
慮された場合、補正を確認し、実行するために例えばス
イッチングネットワーク(示されていない)の入力で使
用される。
【0014】示されたポリース装置PDは、特に0に等
しいセル損失優先度すなわちCLPビットによって特徴
付けられる高い優先度の第1のセルと、1に等しいCL
Pビットによって特徴付けられる低い優先度の第2のセ
ルとを含む集合ATM流のピークセル速度に関するポリ
ースのために使用される。このような集合セル流IN
は、ポリース装置PDに同じ名称の端末INにおいて供
給され、ポリース装置PDはポリース流OUTをそこか
ら発生し、それは同じ名称の出力端末OUTに現れる。
このようにして発生されたポリース流は、高い優先度の
セルによって構成されたポリース分流のような両集合ポ
リース流が設定された接続でそれに対して協議された特
性内で動作するようなものである。
しいセル損失優先度すなわちCLPビットによって特徴
付けられる高い優先度の第1のセルと、1に等しいCL
Pビットによって特徴付けられる低い優先度の第2のセ
ルとを含む集合ATM流のピークセル速度に関するポリ
ースのために使用される。このような集合セル流IN
は、ポリース装置PDに同じ名称の端末INにおいて供
給され、ポリース装置PDはポリース流OUTをそこか
ら発生し、それは同じ名称の出力端末OUTに現れる。
このようにして発生されたポリース流は、高い優先度の
セルによって構成されたポリース分流のような両集合ポ
リース流が設定された接続でそれに対して協議された特
性内で動作するようなものである。
【0015】ポリース装置PDは、特にそれによって受
信された各セルに対してセル優先度を識別する、すなわ
ちそれが低い優先度のセルかまたは高い優先度のセルか
を識別する制御信号CLPを発生するセル受信回路AC
を含んでいる。それは、受信されたセルのCLPビット
と同じであるこの制御信号CLPをエネーブリング回路
ECの制御入力に供給し、廃棄回路DCにこのセルを転
送する。この廃棄回路DCは、以下に説明される制御回
路EC,PP1 ,PP2 およびAMによって発生された廃棄
信号DSに応じてポリース流OUTからセルを廃棄し、
またはセルを挿入する。したがって、後者の制御回路E
C,PP1 ,PP2 およびAMは、実際に流れINに対して
協議された特性を与え、一方ポリース流OUTの実際の
物理的な導出は、この制御回路によって発生されたゴー
/ノーゴータイプの廃棄信号DSに基づいて廃棄回路D
Cに任せられる。
信された各セルに対してセル優先度を識別する、すなわ
ちそれが低い優先度のセルかまたは高い優先度のセルか
を識別する制御信号CLPを発生するセル受信回路AC
を含んでいる。それは、受信されたセルのCLPビット
と同じであるこの制御信号CLPをエネーブリング回路
ECの制御入力に供給し、廃棄回路DCにこのセルを転
送する。この廃棄回路DCは、以下に説明される制御回
路EC,PP1 ,PP2 およびAMによって発生された廃棄
信号DSに応じてポリース流OUTからセルを廃棄し、
またはセルを挿入する。したがって、後者の制御回路E
C,PP1 ,PP2 およびAMは、実際に流れINに対して
協議された特性を与え、一方ポリース流OUTの実際の
物理的な導出は、この制御回路によって発生されたゴー
/ノーゴータイプの廃棄信号DSに基づいて廃棄回路D
Cに任せられる。
【0016】制御回路EC,PP1 ,PP2 およびAMは、
第1または第2のエネーブリング信号ES1 またはES
2 によってそれぞれ第1のポリースプロセッサPP1 また
は第2のポリースプロセッサPP2 を上記の制御信号CL
Pの機能で付勢する上述のエネーブリング回路ECを含
む。エネーブリング回路ECの信号は、これらのプロセ
ッサPP1 およびPP2 のエネーブリング入力にそれぞれ供
給される。
第1または第2のエネーブリング信号ES1 またはES
2 によってそれぞれ第1のポリースプロセッサPP1 また
は第2のポリースプロセッサPP2 を上記の制御信号CL
Pの機能で付勢する上述のエネーブリング回路ECを含
む。エネーブリング回路ECの信号は、これらのプロセ
ッサPP1 およびPP2 のエネーブリング入力にそれぞれ供
給される。
【0017】これらのポリースプロセッサPP1 およびPP
2 は、以下に説明され、図面に概略的に示されているよ
うな更新部分Uおよび適合性チェック部分Cを含んでい
ると考えられることができる同じ変形された仮想スケジ
ューリングアルゴリズムすなわちMVSAの一例を実行
する。これらのプロセッサPP1 /PP2 の一方を付勢し、
したがってMVSAの各例を特定の時点で実行すること
によって、対応したポリースプロセッサPP1 /PP2 によ
って処理されたセルがそれによって与えられた特性を満
足させる(またはそれに適合する)か否かを示す第1ま
たは第2の適合信号CS1 またはCS2 が生成される。
2 は、以下に説明され、図面に概略的に示されているよ
うな更新部分Uおよび適合性チェック部分Cを含んでい
ると考えられることができる同じ変形された仮想スケジ
ューリングアルゴリズムすなわちMVSAの一例を実行
する。これらのプロセッサPP1 /PP2 の一方を付勢し、
したがってMVSAの各例を特定の時点で実行すること
によって、対応したポリースプロセッサPP1 /PP2 によ
って処理されたセルがそれによって与えられた特性を満
足させる(またはそれに適合する)か否かを示す第1ま
たは第2の適合信号CS1 またはCS2 が生成される。
【0018】これらの適合信号CS1 およびCS2 は、
それに応答して上記の廃棄信号DS並びに第1および第
2のフィードバック信号FS1 およびFS2 を導出し、
ポリースプロセッサPP1 およびPP2 の制御入力にそれら
の信号をそれぞれ供給する調停モジュールAMに供給さ
れる。以下明らかになるように、これらのフィードバッ
ク信号FS1 およびFS2 は、適合信号の発生と共に処
理された値にしたがってそれらがMVSAの対応した例
において使用されたパラメータを更新しなければならな
いか否かをそれらの対応したプロセッサに示す。
それに応答して上記の廃棄信号DS並びに第1および第
2のフィードバック信号FS1 およびFS2 を導出し、
ポリースプロセッサPP1 およびPP2 の制御入力にそれら
の信号をそれぞれ供給する調停モジュールAMに供給さ
れる。以下明らかになるように、これらのフィードバッ
ク信号FS1 およびFS2 は、適合信号の発生と共に処
理された値にしたがってそれらがMVSAの対応した例
において使用されたパラメータを更新しなければならな
いか否かをそれらの対応したプロセッサに示す。
【0019】本発明のポリース装置PDのいくつかの適
用を説明する前に、その一例がポリースプロセッサPP1
およびPP2 によって実行される上記のMVSAを比較的
詳細に説明する。このMVSAは以下のコードを含む:
PAT<TIMEならば、 TEMP PAT:=TIME+NIAT CS:=1 他に、PAT>TIME+Yならば、 TEMP PAT:=PAT+NIAT CS:=0 または TEMP PAT:=PAT+NIAT CS:=1 ここで、PATは予測到達時間であり、TIMEは処理
されたセルの到達時間であり、TEMP PATはPA
Tの処理された更新値であり、Yはいわゆるセル遅延変
形許容誤差であり、NIATは協議されたセルのインタ
ー到達時間であり、CSは、処理されたセルがMVSA
の適用された例にしたがって適合しているか否かを示す
適合値である。
用を説明する前に、その一例がポリースプロセッサPP1
およびPP2 によって実行される上記のMVSAを比較的
詳細に説明する。このMVSAは以下のコードを含む:
PAT<TIMEならば、 TEMP PAT:=TIME+NIAT CS:=1 他に、PAT>TIME+Yならば、 TEMP PAT:=PAT+NIAT CS:=0 または TEMP PAT:=PAT+NIAT CS:=1 ここで、PATは予測到達時間であり、TIMEは処理
されたセルの到達時間であり、TEMP PATはPA
Tの処理された更新値であり、Yはいわゆるセル遅延変
形許容誤差であり、NIATは協議されたセルのインタ
ー到達時間であり、CSは、処理されたセルがMVSA
の適用された例にしたがって適合しているか否かを示す
適合値である。
【0020】上記のMVSAは、良く知られた仮想スケ
ジューリングアルゴリズムに類似しており、したがって
そこに導入される修正を除いて、ここではその動作を詳
細に説明しない。このような第1の修正とは、予測到達
時間が直接更新されないで、更新だけが中間の可変TE
MP PATにおいてそれのために処理されることであ
る。したがって、この更新が効果的に供給されるか否か
は以下の方法でフィードバック値FSに依存する: FS=1ならば、PAT:=TEMP PAT それでなければ、 PAT:=PAT 第2の修正は、MVSAの例が処理されたセルが満足で
きないものであると認めた場合でも更新値の処理を行う
新しいラインの導入である。後者の修正は、以下説明す
るように本発明に対応したポリース方法を適用するため
に必要とされる。
ジューリングアルゴリズムに類似しており、したがって
そこに導入される修正を除いて、ここではその動作を詳
細に説明しない。このような第1の修正とは、予測到達
時間が直接更新されないで、更新だけが中間の可変TE
MP PATにおいてそれのために処理されることであ
る。したがって、この更新が効果的に供給されるか否か
は以下の方法でフィードバック値FSに依存する: FS=1ならば、PAT:=TEMP PAT それでなければ、 PAT:=PAT 第2の修正は、MVSAの例が処理されたセルが満足で
きないものであると認めた場合でも更新値の処理を行う
新しいラインの導入である。後者の修正は、以下説明す
るように本発明に対応したポリース方法を適用するため
に必要とされる。
【0021】上記のMVSAは、明らかに適合信号CS
を導出する適合チェック部分Cにおいて、および更新さ
れた値TEMP PATを処理してこの更新を実行し或
いは実行しない更新部分Uにおいて分割されていると考
えられることが留意されるべきである。さらに、MVS
Aの例を実行する時のプロセッサPP1 およびPP2 は、適
合信号CS1 およびCS2 として結果的な適合値CSを
それぞれ発生し、調停モジュールAMによって出力され
たフィードバック信号FS1 およびFS2 は、MVSA
の上記の例によってフィードバック値FSとして使用さ
れることが留意されるべきである。
を導出する適合チェック部分Cにおいて、および更新さ
れた値TEMP PATを処理してこの更新を実行し或
いは実行しない更新部分Uにおいて分割されていると考
えられることが留意されるべきである。さらに、MVS
Aの例を実行する時のプロセッサPP1 およびPP2 は、適
合信号CS1 およびCS2 として結果的な適合値CSを
それぞれ発生し、調停モジュールAMによって出力され
たフィードバック信号FS1 およびFS2 は、MVSA
の上記の例によってフィードバック値FSとして使用さ
れることが留意されるべきである。
【0022】以下、検討されたポリース装置PDの上記
の説明と共に、エネーブリング回路ECおよび調停モジ
ュールAMの動作を本発明によるポリース方法に対して
定めることによりこのような方法の2つの実施工程を詳
細に説明する。
の説明と共に、エネーブリング回路ECおよび調停モジ
ュールAMの動作を本発明によるポリース方法に対して
定めることによりこのような方法の2つの実施工程を詳
細に説明する。
【0023】エネーブリング回路ECは、上記において
既に述べられた制御信号CLPの値が実際に処理された
セルの優先度を示す以下の表にしたがって高い優先度の
セルに対して両プロセッサPP1 およびPP2 を付勢し、低
い優先度のセルに対しては第2のプロセッサPP2 だけを
付勢する: CLP ES1 ES2 0 1 1 1 0 1 この表から、高い優先度のセルは両プロセッサPP1 およ
びPP2 によって処理され、一方低い優先度のセルはプロ
セッサPP2 だけにより処理されることが明らかである。
これは高いおよび低い優先度の両セルを含むATM流I
Nが全体としてポリースされなければならず、一方にお
いて高い優先度のセルによって形成された分流はまた分
離してポリースされなければならないと規定したITU
−TS勧告I.371 の本発明の変形の一般的な意味と一
致していることが確認される。
既に述べられた制御信号CLPの値が実際に処理された
セルの優先度を示す以下の表にしたがって高い優先度の
セルに対して両プロセッサPP1 およびPP2 を付勢し、低
い優先度のセルに対しては第2のプロセッサPP2 だけを
付勢する: CLP ES1 ES2 0 1 1 1 0 1 この表から、高い優先度のセルは両プロセッサPP1 およ
びPP2 によって処理され、一方低い優先度のセルはプロ
セッサPP2 だけにより処理されることが明らかである。
これは高いおよび低い優先度の両セルを含むATM流I
Nが全体としてポリースされなければならず、一方にお
いて高い優先度のセルによって形成された分流はまた分
離してポリースされなければならないと規定したITU
−TS勧告I.371 の本発明の変形の一般的な意味と一
致していることが確認される。
【0024】第1の実施方法において、調停モジュール
AMは以下の表に要約される論理動作を実現する。この
表において、CLPは簡明化のために含まれており、適
合信号CS1 およびCS2 に対する値1は、実際に処理
されたセルが対応した例を満足させることを示し、廃棄
信号DSに対する値1は、セルが廃棄回路DCによって
転送されてもよいことを示し、フィードバック信号FS
1 およびFS2 に対する値1は、処理された更新が実行
されなければならないことを示し、dis.は信号CS
1 ,CS2 ,FS1 およびFS2 の1つに対応したポリ
ースプロセッサがエネーブリング回路ECによってディ
スエーブルされることを示す。
AMは以下の表に要約される論理動作を実現する。この
表において、CLPは簡明化のために含まれており、適
合信号CS1 およびCS2 に対する値1は、実際に処理
されたセルが対応した例を満足させることを示し、廃棄
信号DSに対する値1は、セルが廃棄回路DCによって
転送されてもよいことを示し、フィードバック信号FS
1 およびFS2 に対する値1は、処理された更新が実行
されなければならないことを示し、dis.は信号CS
1 ,CS2 ,FS1 およびFS2 の1つに対応したポリ
ースプロセッサがエネーブリング回路ECによってディ
スエーブルされることを示す。
【0025】 CLP CS1 CS2 DS FS1 FS2 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 1 1 0 1 1 1 1 1 1 dis. 0 0 dis. 0 1 dis. 1 1 dis. 1 上記の表の第3行目から確認されるように、この方法に
おいて分離している高い優先度の分流を処理する第1の
プロセッサPP1 によって与えられた例を満足させる高い
優先度のセルは、第2のプロセッサPP2 によって実行さ
れた動作の結果にかかわらず常に転送される。しかしな
がら、このような高い優先度のセルに対して、例の両方
が更新され、したがってプロセッサPP2 がこのセルを満
足できないものと認めたときにも、プロセッサPP2 によ
って実行された例の更新は実行されなければならないた
め、MVSAにおいて上記の余分なラインを必要とす
る。
おいて分離している高い優先度の分流を処理する第1の
プロセッサPP1 によって与えられた例を満足させる高い
優先度のセルは、第2のプロセッサPP2 によって実行さ
れた動作の結果にかかわらず常に転送される。しかしな
がら、このような高い優先度のセルに対して、例の両方
が更新され、したがってプロセッサPP2 がこのセルを満
足できないものと認めたときにも、プロセッサPP2 によ
って実行された例の更新は実行されなければならないた
め、MVSAにおいて上記の余分なラインを必要とす
る。
【0026】そのように実行している時、高い優先度の
第1のセルは、低い優先度の第2のセルのためにもはや
廃棄されることができないことが明らかである。従来技
術の方法と比較した場合、結果的にピークセル速度が局
部的に増加する。しかしながら、協議されたピーク速度
を越えたこのような局部的なピークセル速度は仮想スケ
ジューリングタイプのアルゴリズムの適用に固有である
ことから、この増加は第2のプロセッサPP2 の更新によ
り無視できるものにされる。事実、後者は集合流INに
対して協議された特性の妨害が平均して生じないことを
確実にする。
第1のセルは、低い優先度の第2のセルのためにもはや
廃棄されることができないことが明らかである。従来技
術の方法と比較した場合、結果的にピークセル速度が局
部的に増加する。しかしながら、協議されたピーク速度
を越えたこのような局部的なピークセル速度は仮想スケ
ジューリングタイプのアルゴリズムの適用に固有である
ことから、この増加は第2のプロセッサPP2 の更新によ
り無視できるものにされる。事実、後者は集合流INに
対して協議された特性の妨害が平均して生じないことを
確実にする。
【0027】第2の実施方法は第1のものにかなり類似
しており、タグ付けオプションを行なうものである。こ
れは、以下の表を実現する調停モジュールによって実施
されることが容易に確認されるであろう。
しており、タグ付けオプションを行なうものである。こ
れは、以下の表を実現する調停モジュールによって実施
されることが容易に確認されるであろう。
【0028】 CLP CS1 CS2 DS FS1 FS2 0 0 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 1 1 1 1 1 1 dis. 0 0 dis. 0 1 dis. 1 1 dis. 1 タグ付けオプションは、表の第2行目の適合により行わ
れ、ここにおいて第2のプロセッサPP2 によって実行さ
れた例だけを満足させる(或いはそれに適合する)高い
優先度のセルは、出力流OUT中に挿入され、プロセッ
サPP2 の更新を行わせることが認められる。このタグ付
けオプションを行うために、いくつかの適合がポリース
装置ハードウェアに対して行われる必要があることに留
意すべきである。事実、タグ付けされるべきセルは高い
優先度のセルから低いものに物理的に変化されることが
確実にされなければならない。すなわち、それらのCL
Pビットは、ポリース流OUTに挿入される前に0から
1に変化される必要がある。このような適合は、廃棄信
号DSおよび廃棄回路DCの適切な構成により当業者に
よって容易に実現されるためここでは詳細に説明しな
い。
れ、ここにおいて第2のプロセッサPP2 によって実行さ
れた例だけを満足させる(或いはそれに適合する)高い
優先度のセルは、出力流OUT中に挿入され、プロセッ
サPP2 の更新を行わせることが認められる。このタグ付
けオプションを行うために、いくつかの適合がポリース
装置ハードウェアに対して行われる必要があることに留
意すべきである。事実、タグ付けされるべきセルは高い
優先度のセルから低いものに物理的に変化されることが
確実にされなければならない。すなわち、それらのCL
Pビットは、ポリース流OUTに挿入される前に0から
1に変化される必要がある。このような適合は、廃棄信
号DSおよび廃棄回路DCの適切な構成により当業者に
よって容易に実現されるためここでは詳細に説明しな
い。
【0029】以上、特定の装置との関連で本発明の原理
を説明してきたが、この説明は単なる一例に過ぎず、本
発明の技術的範囲を制限するものではないことが明らか
に理解されるべきである。
を説明してきたが、この説明は単なる一例に過ぎず、本
発明の技術的範囲を制限するものではないことが明らか
に理解されるべきである。
【図1】本発明の方法を実施する1実施例のブロック
図。
図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨハネス・アントニウス・マリア・ファ ン・テテリンク オランダ国、エヌエル − 4761 エック スエヌ・セーフェンベルゲン、デ・リント 113 (72)発明者 ギド・アンリ・マルガリット・プチ ベルギー国、ビー − 2018 アントワー プ、ファン・ショーンベーケストラート 137アー
Claims (6)
- 【請求項1】 少なくとも1つの第1のパラメータを使
用し、第1のセルが満足できるものであるか否かをチェ
ックする少なくとも第1のポリースステップと、少なく
とも1つの第2のパラメータを使用し、第1および第2
のセルが満足できるものであるか否かをチェックする第
2のポリースステップを含んでおり、出力セル流を導出
する少なくとも第1および第2のセルの集合セル流をポ
リースするポリース方法において、 前記第1のポリースステップにおいて前記第1のセルの
うちの1つが満足できるものである場合、それは前記出
力流中に挿入され、前記第1および第2のパラメータが
更新され、前記第2のポリースステップにおいて前記第
2のセルのうちの1つが満足できるものであると認めら
れた場合、それは前記出力流に挿入され、前記第2のパ
ラメータが更新されることを特徴とするポリース方法。 - 【請求項2】 前記第1のステップにおいて前記第1の
セルのうちの1つが満足できないものであると認められ
た場合、それは廃棄され、前記第2のステップにおいて
前記第2のセルのうちの1つが満足できないものである
と認められた場合、それは廃棄されることを特徴とする
請求項1記載のポリース方法。 - 【請求項3】 前記両ステップにおいて前記第1のセル
のうちの1つが満足できないものである場合、それは廃
棄され、前記第1のポリースステップのみにおいてそれ
が満足できないものであると認められた場合、それは前
記第2のセルに変化されて、前記出力流中に挿入され、
前記第2のポリースステップにおいて前記第2のセルの
うちの1つが満足できないものであると認められた場
合、それは廃棄されることを特徴とする請求項1記載の
ポリース方法。 - 【請求項4】 前記第1のポリースステップにおいて第
1の仮想スケジューリングアルゴリズムを前記第1のセ
ルに適用し、一方第2のポリースステップにおいては第
2の仮想スケジューリングアルゴリズムを前記集合流の
前記第1および第2の両セルに適用することを特徴とす
る請求項1記載のポリース方法。 - 【請求項5】 前記第1および第2のアルゴリズムは、
前記第1および第2のパラメータをそれぞれ構成する第
1および第2の予測到達時間を更新することによって更
新され、前記第2の予測到達時間は前記第2の予測到達
時間の前の値に集合インター到達時間を付加することに
よって前記第1のアルゴリズムを満足させるが、前記第
2のアルゴリズムを満足させない第1のセルに対して更
新されることを特徴とする請求項4記載のポリース方
法。 - 【請求項6】 前記集合セル流は非同期転送モードセル
流であり、前記第1のセルは前記第2のセルより高い優
先度を有していることを特徴とする請求項1記載のポリ
ース方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE94200233.8 | 1994-02-07 | ||
EP94200233A EP0666668A1 (en) | 1994-02-07 | 1994-02-07 | Policing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07321818A true JPH07321818A (ja) | 1995-12-08 |
Family
ID=8216619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1921695A Pending JPH07321818A (ja) | 1994-02-07 | 1995-02-07 | ポリース方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5511066A (ja) |
EP (1) | EP0666668A1 (ja) |
JP (1) | JPH07321818A (ja) |
AU (1) | AU689170B2 (ja) |
CA (1) | CA2141658A1 (ja) |
NZ (1) | NZ270404A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897820A (ja) * | 1994-09-29 | 1996-04-12 | Hitachi Ltd | Upc回路と性能監視セル処理回路 |
FR2751108B1 (fr) * | 1996-07-12 | 1998-10-30 | Thomson Csf | Procede et dispositif de mesure de la proportion de cellules atm satisfaisant a un critere determine en un point quelconque d'un flot de cellules atm |
GB9623919D0 (en) * | 1996-11-18 | 1997-01-08 | Ericsson Telefon Ab L M | ATM Switch |
JP2964968B2 (ja) * | 1996-12-06 | 1999-10-18 | 日本電気株式会社 | シェーピング処理装置およびシェーピング処理方法 |
US6636480B1 (en) * | 1999-09-08 | 2003-10-21 | Riverstone Networks, Inc. | Method and system for controlling data flow through a multiport switch |
US7499398B2 (en) * | 2003-04-16 | 2009-03-03 | International Business Machines Corporation | Method and system for oversubscribing bandwidth in a communications network |
EP1704491B1 (en) * | 2004-01-12 | 2011-12-28 | Alcatel Lucent | A method and systems for resource bunlding in a communications network |
WO2020193789A1 (en) * | 2019-03-28 | 2020-10-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for cell selection in a wireless communication network |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04100342A (ja) * | 1990-08-20 | 1992-04-02 | Toshiba Corp | トラヒック制御方式 |
IT1252020B (it) * | 1991-11-28 | 1995-05-27 | Italtel Spa | Disposizione di piu' unita' di sorveglianza o policing dei parametri di traffico del flusso di celle in sistemi di telecomunicazioni operanti secondo la tecnica atm, e relativo metodo |
US5394408A (en) * | 1992-02-10 | 1995-02-28 | Nec Corporation | Policing control apparatus |
NL9200253A (nl) * | 1992-02-12 | 1993-09-01 | Nederland Ptt | Atm policing function met autonome referentietijdstippen. |
-
1994
- 1994-02-07 EP EP94200233A patent/EP0666668A1/en not_active Withdrawn
-
1995
- 1995-01-25 AU AU11359/95A patent/AU689170B2/en not_active Ceased
- 1995-01-26 NZ NZ270404A patent/NZ270404A/en unknown
- 1995-02-01 CA CA002141658A patent/CA2141658A1/en not_active Abandoned
- 1995-02-02 US US08/382,655 patent/US5511066A/en not_active Expired - Fee Related
- 1995-02-07 JP JP1921695A patent/JPH07321818A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
AU1135995A (en) | 1995-08-17 |
AU689170B2 (en) | 1998-03-26 |
NZ270404A (en) | 1996-12-20 |
US5511066A (en) | 1996-04-23 |
EP0666668A1 (en) | 1995-08-09 |
CA2141658A1 (en) | 1995-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5566163A (en) | Policing method guaranteeing fair throughput and device realizing such a method | |
JPH07327039A (ja) | ポリース装置 | |
JP2620513B2 (ja) | 通信ネットワーク、その接続方法、及び通信ネットワーク・ノード | |
US5978356A (en) | Traffic shaper for network nodes and method thereof | |
JP2837182B2 (ja) | セルデータの伝送方法、送信要求処理方法及びスイッチ | |
JPS61129952A (ja) | パケツト交換システム | |
JPH07321818A (ja) | ポリース方法 | |
EP1119128B1 (en) | Delay-compensated timeslot assignment method and system for point-to-multipoint communication networks | |
US6172973B1 (en) | Apparatus and method for reducing delay for voice over ATM using co-located switches | |
JP3261057B2 (ja) | Atmスイッチおよび呼受付優先制御方法 | |
EP0830050A2 (en) | Cell rate supervising apparatus | |
Berger | Desirable properties of traffic descriptors for ATM connections in a broadband ISDN | |
JPH02262742A (ja) | 音声パケット通信方式およびその装置 | |
KR100216071B1 (ko) | 데이타 버퍼에 임계치를 갖는 리키버킷 알고리즘을이용한 사용 파라미터 제어방법 | |
Laberteaux et al. | A direct adaptive controller for ATM ABR congestion control | |
Fengyuan et al. | Analysis and improvement of the EFCI algorithm | |
JPH0879265A (ja) | シェーピング制御方式 | |
JP2735061B2 (ja) | 優先制御方式 | |
JPH10150449A (ja) | Atm交換機とatm集線装置間における加入者線信号用仮想チャネルの設定方法 | |
JPH08186572A (ja) | セルレート監視装置 | |
KR940017412A (ko) | 광대역 종합 정보 통신망에서의 헤더 데이타 제어장치 | |
JPH02288441A (ja) | 音声パケット受信回路 | |
Shim | ATM Traffic Control Based on Cell Loss Priority and Performance Analysis | |
JPH11266270A (ja) | Atmスイッチ | |
CA2130237A1 (en) | Resequencing system |