JPH07321462A - Target mark forming method of multilayer printed wiring board - Google Patents

Target mark forming method of multilayer printed wiring board

Info

Publication number
JPH07321462A
JPH07321462A JP6129820A JP12982094A JPH07321462A JP H07321462 A JPH07321462 A JP H07321462A JP 6129820 A JP6129820 A JP 6129820A JP 12982094 A JP12982094 A JP 12982094A JP H07321462 A JPH07321462 A JP H07321462A
Authority
JP
Japan
Prior art keywords
target mark
layer
circuit pattern
lamination plate
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6129820A
Other languages
Japanese (ja)
Inventor
Tomoiku Nakagawa
智郁 中川
Tatsuya Oguchi
達也 大口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP6129820A priority Critical patent/JPH07321462A/en
Publication of JPH07321462A publication Critical patent/JPH07321462A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

PURPOSE:To accurately achieve positioning by forming a cut-out which is larger than a target mark at an inner-layer copper-clad lamination plate directly below the target mark, laminating an outer-layer lamination plate as a multilayer lamination plate, and then performing copper-plating to an outer-layer circuit pattern and the target mark. CONSTITUTION:An inner-layer copper-clad lamination plate 56 and an outer-layer lamination plate 50 are formed by laminating copper foils 60 and 54 on one surface of semi-transparent insulation substrates 58 and 52. A circuit pattern 62 is formed at the inner-layer lamination plate 56 by photoetching. A clearance 66 which is cut larger than a mark 70 is formed on the pattern 62, directly below a target mark 70 formed at the outer-layer lamination plate 50. A multilayer lamination plate 74 is formed while sandwiching an insulation layer 72 between the inner-layer lamination plate 56 and the outer-layer lamination plate 50. An outer-layer circuit pattern consisting of a land 68A, a target mark 70A, etc., is formed at the multilayer lamination plate 74. Then, a copper-plated layer 76 and a pre-flux layer 78 are formed on the pattern, thus achieving an accurate positioning.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、自動実装機に設けた
画像処理装置により読取られ、部品実装位置を決めるた
めの基準となるターゲットマークを多層プリント配線板
に形成する方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a target mark on a multilayer printed wiring board which is read by an image processing device provided in an automatic mounting machine and serves as a reference for determining a component mounting position.

【0002】[0002]

【従来の技術】近年電子部品の小型化、高集積化が急速
に進みつつある。例えばICやLSIにおいては面実装
可能なもの(FIC、PLCCなど)が実用化され、ま
たLSIの高機能化の進展に伴い、パッケージの四辺に
ピン(リード)が設けられたフラットパッケージIC
(QFP)の普及が進行している。
2. Description of the Related Art Recently, miniaturization and high integration of electronic parts are rapidly progressing. For example, in ICs and LSIs, surface mountable ICs (FICs, PLCCs, etc.) have been put into practical use, and flat package ICs with pins (leads) provided on four sides of the package as the functionality of LSIs has advanced.
(QFP) is spreading.

【0003】特にピンの配列ピッチが狭い(例えば0、
5mm位)ICやLSIでは、自動実装機により高精度
に実装できることが必要である。そこで従来よりプリン
ト配線板の部品搭載位置すなわちランドの位置と部品の
ピン(またはリード)位置とを画像認識装置で読取り、
ピン(またはリード)とランドとを高精度に位置合せす
ることが行われている。
Particularly, the arrangement pitch of pins is narrow (for example, 0,
About 5 mm) ICs and LSIs must be able to be mounted with high precision by an automatic mounting machine. Therefore, conventionally, an image recognition device reads the component mounting position of the printed wiring board, that is, the position of the land and the pin (or lead) position of the component,
The pin (or lead) and the land are aligned with high precision.

【0004】次に自動実装機による実装工程を説明す
る。図4はQFP型ICを搭載するプリント配線板側の
回路パターンを示す図、図5は自動実装機による実装工
程を示す図である。プリント配線板10にはIC搭載用
のランド12が多数形成されると共に、このIC搭載位
置の中心Aを通る対角線B上に、一対のターゲットマー
ク14、16が形成されている。
Next, the mounting process by the automatic mounting machine will be described. FIG. 4 is a diagram showing a circuit pattern on the printed wiring board side on which the QFP type IC is mounted, and FIG. 5 is a diagram showing a mounting process by an automatic mounting machine. A large number of IC mounting lands 12 are formed on the printed wiring board 10, and a pair of target marks 14 and 16 are formed on a diagonal line B passing through the center A of the IC mounting position.

【0005】これらターゲットマーク14、16はラン
ド12と同一工程で円形に作られている。すなわち、ま
ず銅張積層板に公知のフォトエッチングの手法を用いて
ランド12、ターゲットマーク14、16を含む回路パ
ターンが形成される。なお必要に応じてスルーホールを
形成してもよい。
The target marks 14 and 16 are formed in a circular shape in the same process as the land 12. That is, first, a circuit pattern including the lands 12 and the target marks 14 and 16 is formed on the copper clad laminate using a known photoetching technique. A through hole may be formed if necessary.

【0006】IC18は図5に示すようにトレイ20に
より多数供給され、第1のロボット(図示せず)はこの
トレイ20から1つのIC18を選んで粗位置決めステ
ーション22に移す。このステーション22ではIC1
8の外形を4本の爪で挾んで粗位置決めを行う。
A large number of ICs 18 are supplied from a tray 20 as shown in FIG. 5, and a first robot (not shown) selects one IC 18 from this tray 20 and transfers it to the rough positioning station 22. IC1 at this station 22
Rough positioning is performed by sandwiching the outer shape of 8 with four claws.

【0007】次に第2のロボット(図示せず)がこのI
C18を吸着ヘッド(図示せず)に吸着してプリント配
線板10の搭載位置に運ぶものである。この時第2のロ
ボットは、移送経路に設けた2つのCCDカメラ24、
26によって吸着ヘッドに吸着したIC18のリ−ドを
画像認識しその位置を検出して記憶する。
Then, a second robot (not shown)
The C18 is sucked by a suction head (not shown) and is carried to the mounting position of the printed wiring board 10. At this time, the second robot uses the two CCD cameras 24 provided on the transfer path,
An image of the lead of the IC 18 adsorbed on the adsorption head is image-recognized by 26 and its position is detected and stored.

【0008】また第2のロボットの吸着ヘッドは、ター
ゲットマーク14、16を画像認識するCCDカメラ
(図示せず)を持ち、IC18を搭載位置に運ぶ際に、
マーク14、16を順番に画像認識しそれらの中心を結
ぶ対角線B上の中心Aを計算する。そしてIC18の中
心をこの中心Aに位置合せしつつIC18のリ−ドをラ
ンド12に正確に位置合せするものである。
The suction head of the second robot has a CCD camera (not shown) for recognizing the image of the target marks 14 and 16, and when carrying the IC 18 to the mounting position,
The marks 14 and 16 are sequentially image-recognized and the center A on the diagonal line B connecting the centers thereof is calculated. The lead of the IC 18 is accurately aligned with the land 12 while the center of the IC 18 is aligned with the center A.

【0009】ここに従来のターゲットマーク14、16
はランド12などの回路パターンと同一工程で作られ同
一の後処理が行われていた。その後処理の方法には、ソ
ルダーコート処理法とプリフラックス処理法とがある。
ソルダーコート処理法は、溶融はんだ槽に基板を浸漬
し、はんだ槽から引き揚げる際に熱風を当てて不用なは
んだを吹き飛ばす(ホットエアレベリングという)もの
である。またプリフラックス処理法は、基板に銅めっき
を施した後、銅の酸化防止のためにアルキルベンゾイミ
ダゾールなどを主成分とする液(フラックス)を全面に
塗布するものである。
Here, conventional target marks 14 and 16 are used.
Was manufactured in the same process as the circuit pattern of the land 12 and the same post-processing was performed. There are a solder coat treatment method and a preflux treatment method as a method of the subsequent treatment.
The solder coat treatment method is a method in which a substrate is immersed in a molten solder bath and hot air is blown when the substrate is lifted from the solder bath to blow off unnecessary solder (called hot air leveling). In the pre-flux treatment method, after a substrate is plated with copper, a liquid (flux) containing alkylbenzimidazole as a main component is applied to the entire surface in order to prevent copper oxidation.

【0010】[0010]

【従来の技術の問題点】ソルダーコート処理法では、不
要なはんだを熱風で吹き飛ばすため、均一なはんだ厚と
ならず、ターゲットマーク14、16の表面に凹凸の段
差が発生する。このためCCDカメラでその画像を読取
る際に光の乱反射が発生し、画像の読込みが不正確にな
る。特に円形のターゲットマーク14、16では、読込
んだ画像が真円にならず、その中心座標が不正確にな
る。この結果部品リ−ドの位置ずれが生じるから、位置
合せの修正を作業者の手で行う必要が生じる。
[Problems of the prior art] In the solder coating method, since unnecessary solder is blown off by hot air, a uniform solder thickness cannot be obtained, and uneven surfaces are formed on the surfaces of the target marks 14 and 16. Therefore, when the image is read by the CCD camera, diffuse reflection of light occurs, and the image reading becomes inaccurate. Particularly, in the case of circular target marks 14 and 16, the read image does not become a perfect circle, and the center coordinates thereof are incorrect. As a result, the component leads are displaced, so that it is necessary for the operator to correct the alignment.

【0011】またプリフラックス処理法では、銅めっき
表面が平滑でありプリフラックス処理膜も透明で十分に
薄い(数μm)ため、ターゲットマーク14、16を含
め基板10全体が極めて平滑になる。このため内層回路
を持たないプリント配線板の場合には、マーク14、1
6の画像認識も良好に行うことができる。
In the pre-flux treatment method, the copper plating surface is smooth, and the pre-flux treatment film is transparent and sufficiently thin (several μm), so that the entire substrate 10 including the target marks 14 and 16 is extremely smooth. Therefore, in the case of a printed wiring board having no inner layer circuit, the marks 14, 1
The image recognition of No. 6 can also be performed satisfactorily.

【0012】しかしここに用いるプリント配線板は通常
ガラスエポキシ樹脂などの半透明の絶縁基板を用いてい
るため、多層とした場合には内層の回路パターンの銅箔
がターゲットマークに重なって見える状態になる。また
銅めっきしたターゲットマークはプリフラックス処理を
したことによりその周囲とのコントラストが小さくな
り、内層回路パターンの銅箔との画像コントラスト比も
小さくなる。このためターゲットマークの下に内層回路
パターンが重なっている場合には、CCDカメラで画像
を読取った時にターゲットマークの外形を正確に認識で
きず、部品の正確な実装ができなくなる。
However, since the printed wiring board used here usually uses a semi-transparent insulating substrate such as glass epoxy resin, when it is formed in multiple layers, the copper foil of the circuit pattern of the inner layer appears to overlap the target mark. Become. Further, the copper-plated target mark has a reduced contrast with its surroundings due to the pre-flux treatment, and the image contrast ratio with the copper foil of the inner layer circuit pattern is also reduced. Therefore, when the inner layer circuit pattern overlaps under the target mark, the outer shape of the target mark cannot be accurately recognized when the image is read by the CCD camera, and accurate mounting of components cannot be performed.

【0013】そこで従来はターゲットマークに付着した
プリフラックスの透明皮膜を削り取って下地の銅めっき
層を露出させ、その周囲とのコントラストを大きくして
から部品の自動実装を行う必要があった。このため部品
の実装能率が悪くなり生産性が悪いという問題があっ
た。
Therefore, conventionally, it has been necessary to scrape off the transparent film of the pre-flux adhering to the target mark to expose the underlying copper plating layer and to increase the contrast with the surroundings before automatic mounting of components. For this reason, there is a problem that the mounting efficiency of the components is deteriorated and the productivity is poor.

【0014】[0014]

【発明の目的】本発明はこのような事情に鑑みなされた
ものであり、プリフラックス処理法を適用する場合に、
多層プリント配線板のターゲットマークに内層回路パタ
ーンが重なっていてもターゲットマーク上のプリフラッ
クスの皮膜を削り落すことなくターゲットマークの画像
認識を高精度に行うことができ、部品の実装位置決め精
度を向上させることができるターゲットマーク形成方法
を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and when the preflux treatment method is applied,
Even if the inner layer circuit pattern overlaps the target mark of the multilayer printed wiring board, the target mark image can be recognized with high accuracy without scraping off the pre-flux film on the target mark, and the mounting positioning accuracy of components is improved. An object of the present invention is to provide a target mark forming method capable of performing the above.

【0015】[0015]

【発明の構成】本発明によればこの目的は、電子部品の
自動実装機に設けた画像認識装置により読取られ部品実
装時の位置決め基準となるターゲットマークを多層プリ
ント配線板に形成する方法において、以下の各工程を有
することを特徴とする多層プリント配線板のターゲット
マーク形成方法: a.前記ターゲットマーク直下の内層銅張積層板に前記
ターゲットマークより大きく切欠いたクリヤランスを持
つ内層回路パターンを形成する工程; b.前記工程aで内層回路パターンを形成した内層積層
板に外層積層板を積層し多層積層板とする工程; c.前記多層積層板に外層回路パターンおよび前記ター
ゲットマークを形成する工程; d.前記多層積層板の外層回路パターンおよびターゲッ
トマークに銅めっきを施す工程; e.外層積層板にプリフラックス処理を施す工程、 により達成される。
According to the present invention, an object of the present invention is to provide a method for forming a target mark on a multi-layer printed wiring board, which is read by an image recognition device provided in an automatic mounter for electronic parts and serves as a positioning reference when parts are mounted. Method for forming a target mark of a multilayer printed wiring board, which comprises the following steps: a. Forming an inner layer circuit pattern having a clearance notched larger than the target mark on the inner layer copper clad laminate directly below the target mark; b. A step of laminating an outer layer laminated board on the inner layer laminated board having the inner layer circuit pattern formed in the step a to obtain a multilayer laminated board; c. Forming an outer layer circuit pattern and the target mark on the multilayer laminate; d. Copper plating the outer layer circuit pattern and the target mark of the multi-layer laminate; e. This is achieved by performing a pre-flux treatment on the outer layer laminate.

【0016】[0016]

【実施例】図1は本発明の一実施例による処理工程を示
す図、図2は同じく処理流れ図、図3は内層に設けるク
リヤランスの形状例を示す図である。図1(A)におい
て50は外層銅張積層板であり、ガラスエポキシ樹脂の
半透明な絶縁基板52の片面に銅箔54を接着したもの
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a view showing a processing step according to an embodiment of the present invention, FIG. 2 is a processing flow chart of the same, and FIG. In FIG. 1A, reference numeral 50 denotes an outer layer copper clad laminate, which is obtained by adhering a copper foil 54 to one surface of a translucent insulating substrate 52 made of glass epoxy resin.

【0017】図1(B)において56は内層銅張積層板
であり、外層積層板50と同様に半透明な絶縁基板58
の片面に銅箔60を接着したものである。なお外層積層
板50および内層積層板56は、半透明な基板52、5
8の両面に銅箔を張ったものであってもよいのは勿論で
あるが、ここでは説明を簡単にするためにそれぞれ片面
だけに銅箔54、60をはったものを用いる。
In FIG. 1B, reference numeral 56 denotes an inner layer copper clad laminate, which is a semi-transparent insulating substrate 58 like the outer layer laminate 50.
The copper foil 60 is adhered to one surface of the. The outer layer laminated plate 50 and the inner layer laminated plate 56 are made of semitransparent substrates 52, 5
It is needless to say that the copper foils 8 and 8 may be provided on both sides, but here, in order to simplify the description, the copper foils 54 and 60 are provided on only one side, respectively.

【0018】内層積層板56には公知のフォトエッチン
グ法等によって図1(B)に示すように回路パターン6
2が形成される(ステップ100)。ここにこの回路6
2には、後記するように外層積層板50に形成するター
ゲットマーク70Aの直下にこのターゲットマーク70
Aより大きく切欠いたクリヤランス66が形成される。
As shown in FIG. 1B, a circuit pattern 6 is formed on the inner layer laminated plate 56 by a known photoetching method or the like.
2 is formed (step 100). This circuit 6 here
2, the target mark 70 is formed immediately below the target mark 70A formed on the outer layer laminated plate 50 as described later.
A clear lance 66, which is notched larger than A, is formed.

【0019】すなわち外層積層板50の銅箔54に形成
する予定のランドの位置68およびターゲットマークの
位置70(図1の(A)参照)が予め決まっているか
ら、このターゲットマークの予定位置70の下にクリヤ
ランス66を回路パターン62と同一手順で形成するも
のである。
That is, since the land position 68 and the target mark position 70 (see FIG. 1A) to be formed on the copper foil 54 of the outer layer laminate 50 are predetermined, the target mark position 70 is determined. The clear lance 66 is formed under the same procedure as the circuit pattern 62.

【0020】この内層積層板56には絶縁層72を挟ん
で外層積層板50が積層され、多層積層板74が形成さ
れる(図1の(C)、ステップ102)。ここに絶縁層
72は絶縁基板52、58と同様に半透明なガラスエポ
キシ樹脂である。次にこの多層積層板74に外層回路パ
ターンを形成する(ステップ104)。この外層回路パ
ターンは、IC搭載用のランド68A(図4、5のラン
ド12に相当する)や、ターゲットマーク70A(同じ
く14、16に相当する)や、他の配線パターン等を含
む。なお必要に応じてスルーホール用の孔明け加工等も
行う(図1の(D)参照)。
The outer layer laminated plate 50 is laminated on the inner layer laminated plate 56 with the insulating layer 72 interposed therebetween to form a multilayer laminated plate 74 ((C) of FIG. 1, step 102). Here, the insulating layer 72 is a translucent glass epoxy resin like the insulating substrates 52 and 58. Next, an outer layer circuit pattern is formed on the multilayer laminated board 74 (step 104). The outer layer circuit pattern includes the IC mounting land 68A (corresponding to the land 12 in FIGS. 4 and 5), the target mark 70A (also corresponding to 14 and 16), and other wiring patterns. It should be noted that drilling processing for through holes and the like are also performed as necessary (see FIG. 1D).

【0021】次にこの多層積層板74には銅めっきが施
される(ステップ106)。すなわち無電解銅めっき処
理などにより、ランド68Aやターゲットマーク70A
の上に銅めっき層76を形成する。図1の(E)はこの
状態を示す。
Next, the multi-layer laminated board 74 is plated with copper (step 106). That is, the land 68A and the target mark 70A are processed by electroless copper plating.
A copper plating layer 76 is formed on the above. FIG. 1E shows this state.

【0022】この多層積層板74にはその後フラックス
のコーティングを行う(ステップ108)。このプリフ
ラックス処理は多層積層板74を搬送装置にクランプし
てフラックス槽に所定時間ディップし、引き上げ時にス
キージローラにより余分のフラックスを除去し、所定量
のフラックスを均一厚さに塗布するものである。
Flux coating is then applied to the multi-layer laminate 74 (step 108). In this pre-flux treatment, the multilayer laminated plate 74 is clamped in a conveying device and dipped in a flux tank for a predetermined time, excess flux is removed by a squeegee roller at the time of pulling, and a predetermined amount of flux is applied to a uniform thickness. .

【0023】ここに用いるフラックスとしては、例えば
アルキルベンゾイミダゾールを主成分とするフラックス
が用いられる。図1の(F)で78はこのプリフラック
ス処理層を示す。またクリヤランス66の寸法は、CC
Dカメラでターゲットマーク70Aを読取る時にターゲ
ットマーク70Aを下の内層回路パターン60から区別
して明確に識別できる程度の大きさに決められる。例え
ば図3に示すように、ターゲットマーク70Aを直径1
mmの円形とした場合には、クリヤランス66は一辺2mm
の正方形とすることができる。
As the flux used here, for example, a flux containing alkylbenzimidazole as a main component is used. Reference numeral 78 in FIG. 1 (F) shows this pre-flux treated layer. The size of the clearance 66 is CC
When the target mark 70A is read by the D camera, the size is set to a size that allows the target mark 70A to be clearly discriminated from the inner layer circuit pattern 60 below. For example, as shown in FIG. 3, the target mark 70A has a diameter of 1
Clearance 66 is 2 mm on a side when the circle is mm.
Can be a square.

【0024】以上の工程で作られた製品は、ターゲット
マーク70Aに銅めっき層76が形成され、その上にプ
リフラックス層78が形成されるが、このプリフラック
ス層78は十分に薄く平面性も良いので、その表面は平
滑である。またターゲットマーク70Aの下方には内層
回路パターン62のクリヤランス66Aがあり、ターゲ
ットマーク70Aに内層回路パターン62が重ならな
い。
In the product manufactured by the above steps, the copper plating layer 76 is formed on the target mark 70A and the preflux layer 78 is formed on the copper plating layer 76. The preflux layer 78 is sufficiently thin and has flatness. Good, its surface is smooth. Further, there is a clearance 66A for the inner layer circuit pattern 62 below the target mark 70A, and the inner layer circuit pattern 62 does not overlap the target mark 70A.

【0025】このため前記した自動実装機に適用した場
合には、CCDカメラなどの画像認識装置はターゲット
マーク70Aの形状を正確に検出することができる。従
ってICなどの部品をその搭載位置に高精度に位置決め
できる。
Therefore, when applied to the above-mentioned automatic mounting machine, an image recognition device such as a CCD camera can accurately detect the shape of the target mark 70A. Therefore, components such as ICs can be positioned with high precision at their mounting positions.

【0026】以上の実施例では内層積層板56と外層積
層板50とを積層した2層の積層板74に本発明を適用
したものである。3層以上の多層積層板に適用する場合
には、ターゲットマークのコントラストに最も大きい影
響を及ぼす第2層すなわち外層に隣接する内層にクリヤ
ランスを設ける。この場合他の内層にクリヤランスを設
けてもよいが設けなくてもよい。
In the above embodiment, the present invention is applied to the two-layer laminated plate 74 in which the inner layer laminated plate 56 and the outer layer laminated plate 50 are laminated. When applied to a multi-layer laminate having three or more layers, a clearance is provided in the inner layer adjacent to the second layer, that is, the outer layer, which has the greatest effect on the contrast of the target mark. In this case, the clear lance may or may not be provided in the other inner layer.

【0027】またターゲットマーク70Aとクリヤラン
ス66の形状もこの実施例に限られるものではなく、タ
ーゲットマークを正方形としたりクリヤランスを円形と
してもよい。要するにターゲットマークの周囲にこのタ
ーゲットマークの外形をCCDカメラで読取るのに十分
な間隔を確保できる形状であればよい。なおターゲット
マークの形状とクリヤランスの形状は一方を円形とした
時には他方を矩形としておけば、CCDカメラで画像認
識する際に混同が発生しにくくなり、好ましい。
The shapes of the target mark 70A and the clear lance 66 are not limited to those in this embodiment, and the target mark may be square or the clear lance may be circular. In short, any shape may be used as long as it can secure a sufficient space around the target mark so that the outline of the target mark can be read by the CCD camera. The shape of the target mark and the shape of the clearance are preferably set such that when one is circular and the other is rectangular, confusion is less likely to occur during image recognition by the CCD camera.

【0028】[0028]

【発明の効果】請求項1の発明は以上のように、ターゲ
ットマークの下の内層回路パターンにターゲットマーク
より大きいクリヤランスを形成しておくから、ターゲッ
トマークにプリフラックス処理を施してもそのコントラ
ストを大きくできる。このため、画像認識装置でこのタ
ーゲットマークの形状を高精度に読取ることができる。
また実装部品の位置決め精度が向上し、狭ピッチICな
ども正確に実装することが可能になる。
As described above, according to the first aspect of the present invention, since the inner layer circuit pattern below the target mark is formed with a clearance larger than that of the target mark, even if the target mark is subjected to the pre-flux treatment, its contrast is improved. Can be made bigger. Therefore, the shape of the target mark can be read with high accuracy by the image recognition device.
Further, the positioning accuracy of the mounted components is improved, and it becomes possible to accurately mount a narrow pitch IC or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による処理工程を示す図FIG. 1 is a diagram showing processing steps according to an embodiment of the present invention.

【図2】同じく処理流れ図[Figure 2] Processing flow chart

【図3】クリヤランスの形状例を示す図FIG. 3 is a diagram showing an example of the shape of a clearance.

【図4】回路パターンの一例を示す図FIG. 4 is a diagram showing an example of a circuit pattern.

【図5】自動実装機による実装工程を示す図FIG. 5 is a diagram showing a mounting process by an automatic mounting machine.

【符号の説明】[Explanation of symbols]

12、68A ランド 14、16、70A ターゲットマーク 18 実装部品としてのIC 50 外層積層板 56 内層積層板 62 内層回路パターン 66 クリヤランス 74 多層積層板 76 はんだ層 78 プリフラックス層 12, 68A Land 14, 16, 70A Target mark 18 IC 50 as a mounting component Outer layer laminate 56 Inner layer laminate 62 Inner layer circuit pattern 66 Clearance 74 Multilayer laminate 76 Solder layer 78 Preflux layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電子部品の自動実装機に設けた画像認識
装置により読取られ部品実装時の位置決め基準となるタ
ーゲットマークを多層プリント配線板に形成する方法に
おいて、以下の各工程を有することを特徴とする多層プ
リント配線板のターゲットマーク形成方法: a.前記ターゲットマーク直下の内層銅張積層板に前記
ターゲットマークより大きく切欠いたクリヤランスを持
つ内層回路パターンを形成する工程; b.前記工程aで内層回路パターンを形成した内層積層
板に外層積層板を積層し多層積層板とする工程; c.前記多層積層板に外層回路パターンおよび前記ター
ゲットマークを形成する工程; d.前記多層積層板の外層回路パターンおよびターゲッ
トマークに銅めっきを施す工程; e.外層積層板にプリフラックス処理を施す工程。
1. A method for forming a target mark on a multi-layer printed wiring board, which is read by an image recognition device provided in an automatic mounter for electronic parts and serves as a positioning reference when parts are mounted, characterized by including the following steps: Method for forming target mark of multilayer printed wiring board: a. Forming an inner layer circuit pattern having a clearance notched larger than the target mark on the inner layer copper clad laminate directly below the target mark; b. A step of laminating an outer layer laminated board on the inner layer laminated board having the inner layer circuit pattern formed in the step a to obtain a multilayer laminated board; c. Forming an outer layer circuit pattern and the target mark on the multilayer laminate; d. Copper plating the outer layer circuit pattern and the target mark of the multi-layer laminate; e. The process of pre-fluxing the outer layer laminate.
JP6129820A 1994-05-20 1994-05-20 Target mark forming method of multilayer printed wiring board Pending JPH07321462A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6129820A JPH07321462A (en) 1994-05-20 1994-05-20 Target mark forming method of multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6129820A JPH07321462A (en) 1994-05-20 1994-05-20 Target mark forming method of multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JPH07321462A true JPH07321462A (en) 1995-12-08

Family

ID=15019037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6129820A Pending JPH07321462A (en) 1994-05-20 1994-05-20 Target mark forming method of multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JPH07321462A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176232A (en) * 2000-09-29 2002-06-21 Sumitomo Bakelite Co Ltd Alignment mark
JP2014229882A (en) * 2013-05-27 2014-12-08 東レエンジニアリング株式会社 Mounting method and mounting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176232A (en) * 2000-09-29 2002-06-21 Sumitomo Bakelite Co Ltd Alignment mark
JP2014229882A (en) * 2013-05-27 2014-12-08 東レエンジニアリング株式会社 Mounting method and mounting device

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP2001053447A (en) Multilayer wiring board with built-in part and manufacturing method thereof
CN110708859A (en) Embedded copper block and manufacturing method for enhancing bonding force of embedded copper block
CN104378931B (en) The preparation method of metallization counterbore in a kind of PCB
KR100751470B1 (en) Multilayer board and its manufacturing method
CN113597113A (en) Manufacturing method of high-reflectivity white oil circuit board
JPH0832225A (en) Mounting method for double side mounting printed board
CN110545633A (en) Manufacturing method of circuit board of blind hole plug-in
JPH07321462A (en) Target mark forming method of multilayer printed wiring board
US6667090B2 (en) Coupon registration mechanism and method
KR20100088874A (en) A method of exposing a pcb and a method of manufacturing a pcb comprising the same
CN113840466A (en) LED lamp panel and manufacturing method thereof
KR20020085635A (en) Routing method of the outside of a castle type printed circuit board
JPH07302964A (en) Formation method of target mark on printed-wiring board
JPH08107263A (en) Manufacturing method of printed-wiring board
JP2797871B2 (en) Manufacturing method of printed wiring board
JP2002111204A (en) Method of manufacturing multilayered wiring board
JP2002176232A (en) Alignment mark
JPH05283825A (en) Printed-circuit board with identification mark
JPS6337515B2 (en)
KR20030042339A (en) Method for creating through holes in printed wiring board
JP2006100525A (en) Manufacturing method for multilayer printed-wiring board
JP2002111172A (en) Alignment method
JP2712997B2 (en) Solder resist processing method in manufacturing printed wiring board
KR200176365Y1 (en) Printed circuit board