KR200176365Y1

KR200176365Y1 - Printed circuit board

Info

Publication number: KR200176365Y1
Application number: KR2019990018102U
Authority: KR
Inventors: 설재천
Original assignee: 삼성전자주식회사
Priority date: 1999-08-28
Filing date: 1999-08-28
Publication date: 2000-03-15

Abstract

본 고안은, 적어도 대응하는 한 쌍의 변에 다수의 리드를 갖는 부품이 실장되며, 상호 통신가능한 별도의 배선패턴이 형성된 복수의 층을 갖는 인쇄회로기판에 관한 것으로서, 상기 다수의 리드에 대응하도록 형성된 다수의 랜드와; 상기 한 쌍의 변 영역에는 상기 랜드의 외측에 상기 랜드와 소정의 이격거리를 두고 상기 한 쌍의 변과 평행하게 형성된 평탄막을 포함하는 것을 특징으로 한다. 이에 의해, 부품의 주위에 평탄막을 형성함으로써, 각 랜드에 균일하게 솔더크림을 도포할 수 있게 된다.The present invention relates to a printed circuit board having a plurality of layers in which components having a plurality of leads on at least one pair of corresponding sides are mounted, and separate wiring patterns capable of communicating with each other are provided. A plurality of lands formed; The pair of side regions may include a flat film formed on the outer side of the land at a predetermined distance from the land in parallel with the pair of sides. Thereby, by forming a flat film around the part, it becomes possible to apply | coat a solder cream uniformly to each land.

Description

Printed Circuit Board {PRINTED CIRCUIT BOARD}

본 고안은 인쇄회로기판에 관한 것으로서, 보다 상세하게는, 부품에 인접하게 배치된 비아홀에 의해 크림솔더의 도포량이 불균일해지는 것을 방지할 수 있도록 한 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board, and more particularly, to a printed circuit board that can prevent the application amount of the cream solder from being uneven by a via hole disposed adjacent to the component.

인쇄회로기판은 가공방법에 따라 단층 인쇄회로기판, 양면 인쇄회로기판, 다층 인쇄회로기판, 빌드(Build) 인쇄회로기판으로 분류할 수 있으며, 재질에 따라 페놀재질의 인쇄회로기판과, 그래스(Grass) 또는 에폭시 재질의 인쇄회로기판으로 분류할 수 있다.Printed circuit boards can be classified into single-layer printed circuit boards, double-sided printed circuit boards, multilayer printed circuit boards, and build printed circuit boards according to processing methods.Phenol-based printed circuit boards and glass ) Or epoxy printed circuit boards.

이러한 인쇄회로기판 중 다층 인쇄회로기판이나 빌드 인쇄회로기판은, 복수의 동박 패턴층을 가지며, 각 층간의 전기적 신호를 전달하기 위해 비아홀이 형성되어 있다. 비아홀은 인쇄회로기판의 제작공정중 동박에 배선패턴을 형성할 때 일체로 형성되며, 그 위치나 길이에 따라 브라인드(Blind) 비아홀, 3층 브라인드 비아홀, 드루(Through) 비아홀, 이너(Inner) 블라인드 비아홀 등으로 분류할 수 있다.Among such printed circuit boards, a multilayer printed circuit board or a build printed circuit board has a plurality of copper foil pattern layers, and via holes are formed to transmit electrical signals between the layers. The via holes are integrally formed when forming a wiring pattern on the copper foil during the manufacturing process of the printed circuit board.Blind via holes, three-layer blind via holes, through via holes, and inner blinds are formed according to the position or length thereof. It can be classified into a via hole or the like.

이러한 다층의 인쇄회로기판의 제작과정을 간단하게 기술하면, 먼저 기본적으로 수십 미크론의 두께를 갖는 동박을 에폭시로 형성된 적층판에 접착시킨 다음, 소정의 배선패턴의 레지스트를 프린트한다. 그리고, 에칭을 하여 불필요한 부분의 동박을 제거한 다음, 남은 레지스트를 용제나 알카리 용액으로 제거하게 되며, 배선패턴 형성시 비아홀도 동시에 형성하게 된다. 이렇게 형성된 배선패턴층에 다시 절연막과 동박을 접착하고, 배선패턴의 레지스트를 프린트한 다음, 에칭하는 작업을 복수회 거쳐 다층의 배선기판(Printed Wiring Board:PWB)을 형성한다.Briefly describing the manufacturing process of the multilayer printed circuit board, first, a copper foil having a thickness of several tens of microns is adhered to a laminate formed of epoxy, and then a resist of a predetermined wiring pattern is printed. Then, the copper foil of the unnecessary portion is removed by etching, and the remaining resist is removed with a solvent or an alkali solution, and via holes are simultaneously formed when the wiring pattern is formed. The insulating film and the copper foil are further adhered to the wiring pattern layer thus formed, the resist of the wiring pattern is printed, and the etching is performed a plurality of times to form a multilayer printed wiring board (PWB).

이렇게 배선기판이 완성되고, 리플로우 솔더링 방법에 의해 부품을 실장하는 경우에는, 먼저 배선기판에 메탈마스크를 배치하고 스퀴즈를 이용하여 솔더크림을 인쇄하고, 각 실장위치에 부품을 안착시킨 다음, 예열존과 가열존 및 냉각존을 통과시켜 부품을 실장함으로써, 인쇄회로기판을 완성하게 된다.When the wiring board is completed and the components are mounted by the reflow soldering method, first, a metal mask is placed on the wiring board, the solder cream is printed using squeeze, and the components are seated at each mounting position. The printed circuit board is completed by mounting components through the zone, the heating zone, and the cooling zone.

한편, 이러한 다층 인쇄회로기판에 실장되는 부품중, QFP(Quard Flat Package) IC는, 사각통상의 패키지와, 패키지내의 반도체칩과 연결되어 각 변으로부터 외부로 인출된 다수의 리드를 포함하며, 인쇄회로기판에는, 도 2에 도시된 바와 같이, QFP IC의 리드에 대응하는 복수의 랜드(55)가 형성되어 있다. 그리고, QFP IC에 인접한 영역에는 통상적으로 비아홀(53)이 형성되어 있으며, 비아홀(53)은 인쇄회로기판의 표면처리시 도포되는 용제들이 표면장력에 의해 뭉쳐 있어 기판면보다 돌출되어 있다.On the other hand, among the components mounted on such a multilayer printed circuit board, a QFP (Quard Flat Package) IC includes a rectangular cylindrical package and a plurality of leads connected to semiconductor chips in the package and drawn out from each side to the outside, and As shown in FIG. 2, a plurality of lands 55 corresponding to the leads of the QFP IC are formed on the circuit board. In the region adjacent to the QFP IC, a via hole 53 is typically formed, and the via hole 53 protrudes from the substrate surface by aggregating solvents applied during surface treatment of the printed circuit board by surface tension.

그런데, 이러한 인쇄회로기판(51)의 실장공정중, 메탈마스크를 배선기판에 밀착시키고 솔더크림을 인쇄할 때, 비아홀(53)이 기판면보다 소정 높게 형성되어 있으므로, 비아홀(53) 영역에서는 메탈마스크와 인쇄회로기판(51)의 기판면과의 사이에 소정의 갭이 형성된다. 이 갭으로 인하여 비아홀(53)에 인접한 영역에 형성된 랜드(55)에는 솔더크림의 양이 과다하게 도포되고, 이에 따라, 부품의 실장시 쇼트가 발생하게 된다는 문제점이 있다.However, during the mounting process of the printed circuit board 51, when the metal mask is in close contact with the wiring board and the solder cream is printed, the via hole 53 is formed to be higher than the substrate surface, so that the metal mask is in the via hole 53 region. And a predetermined gap is formed between the substrate surface of the printed circuit board 51 and the substrate surface. Due to this gap, the amount of solder cream is excessively applied to the lands 55 formed in the region adjacent to the via hole 53, and thus, there is a problem that a short occurs when mounting the component.

따라서 본 고안의 목적은, 비아홀로 인한 솔더크림의 도포 불균일을 방지할 수 있도록 하는 인쇄회로기판을 제공하는 것이다.Therefore, an object of the present invention is to provide a printed circuit board that can prevent the coating unevenness of the solder cream due to the via hole.

도 1은 본 고안에 따른 인쇄회로기판의 평면도,1 is a plan view of a printed circuit board according to the present invention;

도 2는 종래의 인쇄회로기판의 평면도이다.2 is a plan view of a conventional printed circuit board.

＜도면의 주요부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

1 : 인쇄회로기판 3 : 비아홀1: printed circuit board 3: via hole

6 : 랜드군 10 : 평탄막6: land group 10: flat film

상기 목적은, 본 고안에 따라, 적어도 대응하는 한 쌍의 변에 다수의 리드를 갖는 부품이 실장되며, 상호 통신가능한 별도의 배선패턴이 형성된 복수의 층을 갖는 인쇄회로기판에 있어서, 상기 다수의 리드에 대응하도록 형성된 다수의 랜드와; 상기 한 쌍의 변 영역에는 상기 랜드의 외측에 상기 랜드와 소정의 이격거리를 두고 상기 한 쌍의 변과 평행하게 형성된 평탄막을 포함하는 것을 특징으로 하는 인쇄회로기판에 의해 달성된다.The above object is, in accordance with the present invention, a printed circuit board having a plurality of layers in which a component having a plurality of leads on at least a corresponding pair of sides is mounted, and a separate wiring pattern capable of communicating with each other is provided. A plurality of lands formed to correspond to the leads; The pair of side regions may be formed on the outside of the land by a printed circuit board comprising a flat film formed in parallel with the pair of sides at a predetermined distance from the land.

여기서, 상기 부품은 네변에 리드를 갖는 QFP IC이며, 상기 평탄막은 상기 QFP IC의 각 변에 평행하게 형성되는 것이 각 변을 평탄하게 유지시키는데 바람직하다.Here, the component is a QFP IC having leads on four sides, and the flat film is preferably formed parallel to each side of the QFP IC to keep each side flat.

그리고, 상기 평탄막은 실크인쇄에 의해 형성할 수 있다.In addition, the flat film may be formed by silk printing.

또한, 층간의 신호 전달을 위한 비아홀을 더 포함하며, 상기 비아홀은 상기 평탄막의 외측에 형성되는 것이 바람직하다.In addition, further comprising via holes for signal transmission between the layers, the via holes are preferably formed on the outer side of the flat film.

이하, 도면을 참조하여 본 고안을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

다층 인쇄회로기판에 실장되는 부품중, QFP(Quard Flat Package) IC는, 사각통상의 패키지와, 패키지내의 반도체칩과 연결되어 각 변으로부터 외부로 인출된 다수의 리드를 포함하며, 인쇄회로기판에는, 도 1에 도시된 바와 같이, QFP IC의 실장위치에 QFP IC의 각 변에 대응하는 위치에 각 리드가 안착되는 랜드군(6)이 형성되어 있다. 그리고, 각 랜드군(6)의 외측에는 랜드군(6)과 소정의 이격거리를 두고, QFP IC의 실장시 각 변에 평행한 평탄막(10)이 형성되어 있다.Among the components mounted on a multilayer printed circuit board, a QFP (Quard Flat Package) IC includes a rectangular cylindrical package and a plurality of leads connected to semiconductor chips in the package and drawn out from each side to the outside. As shown in Fig. 1, a land group 6 in which each lead is seated at a position corresponding to each side of the QFP IC is formed at the mounting position of the QFP IC. On the outer side of each land group 6, a flat film 10 parallel to each side is formed at a predetermined distance from the land group 6 when the QFP IC is mounted.

이 평탄막(10)은 각 변의 길이와 거의 동일한 길이로 형성되며, 소정의 가로방향폭을 가진다. 그리고, 평탄막(10)은 배선기판의 완성 단계에서 실장위치와 부품의 극성표시 및 부품명 등을 표시하기 위한 실크인쇄 과정에서 일체로 인쇄되어 형성된다.The flat film 10 is formed to have a length substantially equal to the length of each side, and has a predetermined horizontal width. In addition, the flattening film 10 is integrally printed and formed in the silk printing process for displaying the mounting position, the polarity display of the component, the component name, and the like in the completion stage of the wiring board.

한편, 다층의 인쇄회로기판(1)은 복수의 배선패턴층을 가지며, 각 층간의 전기적 신호를 전달하기 위해 비아홀(3)이 형성되어 있다. 비아홀(3)은 인쇄회로기판(1)의 제작공정중 동박에 배선패턴을 형성할 때 일체로 형성된다. 종래에는 이러한 비아홀(3)중 QFP IC로부터 연장된 배선패턴에 형성된 비아홀(3)은 QFP IC에 인접하게 형성되었으나, 본 고안에서는 인쇄회로기판(1)의 설계시 평탄막(10)의 외측에 배치되도록 설계한다.On the other hand, the multilayer printed circuit board 1 has a plurality of wiring pattern layers, and the via holes 3 are formed to transmit electrical signals between the layers. The via hole 3 is integrally formed when the wiring pattern is formed on the copper foil during the manufacturing process of the printed circuit board 1. Conventionally, the via hole 3 formed in the wiring pattern extending from the QFP IC among the via holes 3 is formed adjacent to the QFP IC. Design to be deployed.

이러한 구성에 의하여, 인쇄회로기판(1)에 부품실장시, 먼저, 배선기판에 메탈마스크를 밀착시키고, 스퀴즈를 이용하여 솔더크림을 도포하게 되며, 이 때, QFP IC의 네 변에는 평탄막(10)이 형성되어 있으므로, 메탈마스크는 QFP IC의 실장을 위한 랜드군(6)들로부터 일정한 이격거리를 가지게 된다. 또한, 비아홀(3)이 평탄막(10)의 외측에 위치하고, 평탄막(10)이 소정의 높이를 가지므로, 메탈마스크의 높이에 영향을 끼치지 아니한다. 따라서, 각 랜드군(6)의 랜드(5)들에는 동일한 양의 솔더크림이 인쇄되게 된다.With this configuration, when the component is mounted on the printed circuit board 1, the metal mask is first adhered to the wiring board and the solder cream is applied using squeeze. At this time, the four sides of the QFP IC have a flat film ( Since 10) is formed, the metal mask has a predetermined distance from the land groups 6 for mounting the QFP IC. In addition, since the via hole 3 is located outside the flat film 10 and the flat film 10 has a predetermined height, the height of the metal mask is not affected. Therefore, the same amount of solder cream is printed on the lands 5 of each land group 6.

이와 같이, 본 고안에서는 QFP IC의 주위에 실크인쇄를 이용하여 평탄막(10)을 형성하고, 비아홀(3)을 평탄막(10)의 외측에 배치함으로써, QFP IC의 각 랜드군(6)의 랜드(5)들에 동일한 양의 솔더크림이 인쇄되게 된다. 이에 따라, 솔더크림의 불균일에 의한 쇼트를 방지할 수 있게 된다.As described above, according to the present invention, the flat film 10 is formed around the QFP IC by using silk printing, and the via holes 3 are disposed outside the flat film 10, whereby each land group 6 of the QFP IC is formed. The same amount of solder cream is printed on the lands 5 of the. Thereby, the short by the nonuniformity of solder cream can be prevented.

이상 설명한 바와 같이, 본 고안에 따르면, 부품의 주위에 평탄막을 형성함으로써, 각 랜드에 균일하게 솔더크림을 도포할 수 있게 된다.As described above, according to the present invention, by forming a flat film around the part, the solder cream can be uniformly applied to each land.

Claims

A printed circuit board having a plurality of leads mounted thereon and having a plurality of layers in electrical communication with each other by via holes,

A plurality of lands formed to correspond to the plurality of leads;

And a flat film formed on the outer side of the land at a predetermined distance from the land along a direction in which the land is disposed, and having a metal mask seated thereon when printing the solder cream.

The method of claim 1,

And said component is a QFP IC having leads on four sides, and said flat film is formed parallel to each side of said QFP IC.

The method according to any one of claims 1 to 2,

The flat film is a printed circuit board, characterized in that formed by silk printing.

The method of claim 1,

The via hole is formed on the outer side of the flat film.