JPH07312396A - 半導体装置及びそれに用いるシールカバー - Google Patents

半導体装置及びそれに用いるシールカバー

Info

Publication number
JPH07312396A
JPH07312396A JP10355594A JP10355594A JPH07312396A JP H07312396 A JPH07312396 A JP H07312396A JP 10355594 A JP10355594 A JP 10355594A JP 10355594 A JP10355594 A JP 10355594A JP H07312396 A JPH07312396 A JP H07312396A
Authority
JP
Japan
Prior art keywords
cover
semiconductor device
metal plate
opening
plate piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10355594A
Other languages
English (en)
Inventor
Hiroshi Hirayama
浩士 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP10355594A priority Critical patent/JPH07312396A/ja
Publication of JPH07312396A publication Critical patent/JPH07312396A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Casings For Electric Apparatus (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 信頼性の高いセラミックパッケージ半導体装
置とそれに用いるハーメチックシール用カバーを提供す
る。 【構成】 リード付セラミック基板1の中央開口部窪み
に半導体素子4が搭載され、該素子上の電極と前記基板
のリードパターンの内側先端とが細いコネクター線で結
合され、前記開口部が金属板片のカバー6でカバーされ
て開口部周縁がシールリング5で接合シールされた半導
体装置であって、該金属板片の少なくとも下面に絶縁性
被膜が形成してある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は信頼性の高いセラミック
パッケージ半導体装置とそれに用いるハーメチックシー
ル用のカバーに関する。
【0002】
【従来の技術】半導体素子のパッケージングの一種に図
1に示すようなセラミックパッケージがある。図1にお
いてセラミック基板1は、中央部に半導体素子接合用の
メタライズ層を有する下層板と、リードパターンが形成
され且つ中央部に開口を有する中間板と、リードパター
ンの内側先端が露出するような更に大きい開口を有する
上層板の3層が一体化された構造であり、長辺側部には
上記リードパターンの外側先端と導通するように複数の
リード2が接合され、上記上層板の開口周囲にはカバー
取付用のメタライズ層3が形成されている。メタライズ
層及びリードパターンは通常Mo−Mn系の導電材料で
形成され、これらとリード2には金メッキが施されてい
るのが通常である。
【0003】このような基板1を用いるパッケージング
は、先ず、半導体素子4を基板1の中央窪みに接合し、
該素子4上の電極とリードパターンの内側先端を細いコ
ネクター線(図示せず)で結合した後、メタライズ層3
の上に図1に示すようなシールリング5と金属板片から
なるカバー6を載せ、シールリング5の融点以上に加熱
し、後冷却してカバー6を取付ける諸工程からなる。
【0004】このカバー6の取付け工程を一般にハーメ
チックシールと称し、シールリング5には、半導体素子
4の接合に用いるAu−Si合金ろうより低い融点を有
するAu−Sn合金ろう、Pb−Sn合金ろう等が用い
られ、カバー6には通常コバール材が用いられ、少なく
ともシールリング5が当接する周縁部にはろう付け性の
良好な金、ニッケル等のメッキ被膜が施されるのが一般
的である。
【0005】
【発明が解決しようとする課題】近年、半導体素子の高
集積化、高機能化に伴ない素子が大型化し、基板はデュ
アルインライン型からリードが4方向に出るクアッド型
になり、熱放散を良くする必要から厚さは一層薄くする
方向にあり、素子及びカバーの接合に接着剤を用いるな
ど、パッケージングは形状や材料が大きく変化してきて
いる。
【0006】上記の変化のうち、問題はセラミック基板
1の厚さで、素子収納の空間、特にカバー6との距離が
小さくなるためにコネクター線がカバー6に接触する恐
れが生じている。このような接触は半導体装置の故障を
招来する恐れがある。
【0007】この不具合を避けるにはセラミックス製の
カバーを用いれば良いが、強度の点から薄型セラミック
スカバーの実用は困難であり、又セラミックスカバーで
は外部電磁波から素子を保護するのが困難な場合もあ
る。
【0008】本発明は上記事情に鑑みて為されたもの
で、信頼性の高いセラミックパッケージ半導体装置とそ
れに用いるハーメチックシール用カバーを提供するもの
である。
【0009】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体素子は、リード付セラミック基板の中央
開口部窪みに半導体素子が搭載され、該素子上の電極と
前記基板のリードパターンの内側先端とが細いコネクタ
ー線で結合され、前記開口部が金属板片でカバーされて
開口部周縁が接合シールされた半導体装置であって、該
金属板片の少なくとも下面に絶縁性被膜が形成されてい
る点に特徴がある。
【0010】又、このような装置に用いる本発明のシー
ルカバーは、ハーメチック用の金属板片からなるカバー
材であって、該金属板片の少なくとも一方の面に絶縁性
被膜が形成されている点に特徴がある。
【0011】
【作用】シールカバーの下面に絶縁性被膜を形成してあ
るので、これを半導体装置に用いた場合、仮にコネクタ
ー線が接触しても短絡することはなく、しかもカバー本
体は金属製であるので外部電磁波から内部の半導体素子
を効果的に保護することができる。
【0012】
【実施例】図2は本発明のシールカバーの一例を示す断
面図である。図2においてシールカバー本体7は従来用
いているコバール材等の金属板片であり、両主面に絶縁
性被膜8が形成されている。このようなシールカバー
は、金属板シート材に例えば二液性のエポキシ樹脂系ソ
ルダーレジストインキを、ローラーコーティング法、ス
クリーン印刷法、静電スプレー法等により塗布し、加熱
して硬化したり、紫外線を照射して硬化させたりして被
膜8を形成し、該シート材から所望の寸法形状の金属板
片を打抜けば容易に得ることができる。
【0013】絶縁性被膜8の厚さは5μm以上であれば
良く、10〜15μmが適当な厚さである。被膜8は少
なくとも一方の主面に形成してあれば、その面を下面に
してカバーすることができる。この下面の絶縁性被膜8
は全面に形成した場合は開口部との接合シールには接着
剤を用いる。気密性が特に要求される場合は図1に示す
ようなシールリング5で接合シールすることになり、そ
の場合はセラミック基板1の開口部周縁にはメタライズ
層3が必要になり、本発明のシールカバーの下面の絶縁
性被膜8はシールリング5が当接する周縁部が露出する
ように形成しておけば良い。
【0014】
【発明の効果】本発明によりコネクター線とシールカバ
ーの接触にあまり配慮する必要がなくなり、パッケージ
の設計の自由度が高くなり、それにもかかわらず半導体
装置の信頼性を低下させることがない等、半導体素子の
パッケージング技術の改善に大きく寄与することができ
た。
【図面の簡単な説明】
【図1】セラミックパッケージの一例を示す分解斜視図
である。
【図2】本発明のシールカバーの一例を示す断面図であ
る。
【符号の説明】
1 セラミック基板 2 金属リード 3 メタライズ層 4 半導体素子 5 シールリング 6 金属製カバー 7 シールカバー本体 8 絶縁性被膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 リード付セラミック基板の中央開口部窪
    みに半導体素子が搭載され、該素子上の電極と前記基板
    のリードパターンの内側先端とが細いコネクター線で結
    合され、前記開口部が金属板片でカバーされて開口部周
    縁が接合シールされた半導体装置において、該金属片の
    少なくとも下面に絶縁性被膜が形成されていることを特
    徴とする半導体装置。
  2. 【請求項2】 ハーメチックシール用の金属板片からな
    るカバー材であって、該金属板片の少なくとも一方の面
    に絶縁性被膜が形成されていることを特徴とするシール
    カバー。
JP10355594A 1994-05-18 1994-05-18 半導体装置及びそれに用いるシールカバー Pending JPH07312396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10355594A JPH07312396A (ja) 1994-05-18 1994-05-18 半導体装置及びそれに用いるシールカバー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10355594A JPH07312396A (ja) 1994-05-18 1994-05-18 半導体装置及びそれに用いるシールカバー

Publications (1)

Publication Number Publication Date
JPH07312396A true JPH07312396A (ja) 1995-11-28

Family

ID=14357074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10355594A Pending JPH07312396A (ja) 1994-05-18 1994-05-18 半導体装置及びそれに用いるシールカバー

Country Status (1)

Country Link
JP (1) JPH07312396A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667946A (en) * 1979-11-07 1981-06-08 Nec Corp Semiconductor system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667946A (en) * 1979-11-07 1981-06-08 Nec Corp Semiconductor system

Similar Documents

Publication Publication Date Title
US6153924A (en) Multilayered lead frame for semiconductor package
US20040237299A1 (en) Method for hermetically encapsulating a component
JP2010103574A (ja) 半導体チップ及び半導体チップパッケージ
JP2001196488A (ja) 電子部品装置及びその製造方法
JPH07111438A (ja) 弾性表面波装置、及びその製造方法
JP4134893B2 (ja) 電子素子パッケージ
JPS6219062B2 (ja)
WO1999008320A1 (fr) Composants electroniques montes en surface enveloppes dans une resine
JP2000138317A (ja) 半導体装置及びその製造方法
JP2000340687A (ja) 半導体素子収納用パッケージ
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP4507452B2 (ja) 電子部品、その製造方法及び電子回路装置
JP2970723B2 (ja) 半導体パッケージおよびその製造方法
JPH07312396A (ja) 半導体装置及びそれに用いるシールカバー
JPH04114455A (ja) 半導体装置及びその実装構造
JPH06177315A (ja) 多層リードフレーム
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP2702455B2 (ja) ピングリッドアレイ型半導体装置
JPH03257854A (ja) 半導体装置
JP3280835B2 (ja) マルチチップモジュールの製造方法
JP2728585B2 (ja) 半導体素子収納用パッケージ
JPH11135566A (ja) 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003303910A (ja) 配線基板