JPH07312034A - 情報変換装置及び符号化装置 - Google Patents
情報変換装置及び符号化装置Info
- Publication number
- JPH07312034A JPH07312034A JP6159010A JP15901094A JPH07312034A JP H07312034 A JPH07312034 A JP H07312034A JP 6159010 A JP6159010 A JP 6159010A JP 15901094 A JP15901094 A JP 15901094A JP H07312034 A JPH07312034 A JP H07312034A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- information
- dsv
- cds
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 高い符号化効率を維持しつつ、トラッキング
制御に用いるパイロット信号を生成できる情報変換装置
を提供する。符号化データの周波数スペクトラムのノッ
チの幅を広げることができる符号化装置を提供する。 【構成】 ｍビットの情報をＣＤＳ値が異なる複数のｎ
ビット符号に変換してｐビット周期の周波数に強いスペ
クトラムを得る情報変換装置であり、ｎとｐの最小公倍
数（ｑ）を１周期とする符号語内既知ＣＤＳ情報を生成
するＣＤＳ制御信号生成回路２と、ｎとｐの最大公約数
（ｒ）ビット毎の符号語内電荷値と既知ＣＤＳ情報との
差を検出してそれらの差の絶対値和（△ＣＤＳ）を検出
する誤差検出回路６と、ＣＤＳ値が異なる複数のｎビッ
ト符号のうちこの絶対値和（△ＣＤＳ）が最も小さい符
号を選択する最小値ホールド回路７とを備える。
制御に用いるパイロット信号を生成できる情報変換装置
を提供する。符号化データの周波数スペクトラムのノッ
チの幅を広げることができる符号化装置を提供する。 【構成】 ｍビットの情報をＣＤＳ値が異なる複数のｎ
ビット符号に変換してｐビット周期の周波数に強いスペ
クトラムを得る情報変換装置であり、ｎとｐの最小公倍
数（ｑ）を１周期とする符号語内既知ＣＤＳ情報を生成
するＣＤＳ制御信号生成回路２と、ｎとｐの最大公約数
（ｒ）ビット毎の符号語内電荷値と既知ＣＤＳ情報との
差を検出してそれらの差の絶対値和（△ＣＤＳ）を検出
する誤差検出回路６と、ＣＤＳ値が異なる複数のｎビッ
ト符号のうちこの絶対値和（△ＣＤＳ）が最も小さい符
号を選択する最小値ホールド回路７とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号を記録
再生するディジタルＶＴＲ等の磁気記録再生装置に使用
する情報変換装置及び符号化装置に関し、特に、高密度
記録に適した情報変換装置及び符号化装置に関するもの
である。
再生するディジタルＶＴＲ等の磁気記録再生装置に使用
する情報変換装置及び符号化装置に関し、特に、高密度
記録に適した情報変換装置及び符号化装置に関するもの
である。
【０００２】
【従来の技術】図20は２周波パイロット方式のＡＴＦ
（Automatic Track Finding)サーボの説明図であり、70
は磁気テープである。磁気テープ70には、プラスアジマ
スを持ち、かつパイロット信号ｆ１が記録されているＡ
トラック71と、マイナスアジマスを持つＢトラック72
と、プラスアジマスを持ち、かつパイロット信号ｆ２が
記録されているＡトラック73とが設けられている。74は
マイナスアジマスを持ったＢヘッドである。
（Automatic Track Finding)サーボの説明図であり、70
は磁気テープである。磁気テープ70には、プラスアジマ
スを持ち、かつパイロット信号ｆ１が記録されているＡ
トラック71と、マイナスアジマスを持つＢトラック72
と、プラスアジマスを持ち、かつパイロット信号ｆ２が
記録されているＡトラック73とが設けられている。74は
マイナスアジマスを持ったＢヘッドである。
【０００３】従来の情報変換の技術として、例えば特開
平１−317280号公報に記載されているような８−10変換
がある。記録媒体の情報トラックにディジタル情報を記
録するに先立って、印加されたディジタル信号の連続情
報語（印加情報語）を選択チャネル符号のチャネル語に
変換する方法であり、このチャネル符号は相互に異なる
ＣＤＳを持つ。
平１−317280号公報に記載されているような８−10変換
がある。記録媒体の情報トラックにディジタル情報を記
録するに先立って、印加されたディジタル信号の連続情
報語（印加情報語）を選択チャネル符号のチャネル語に
変換する方法であり、このチャネル符号は相互に異なる
ＣＤＳを持つ。
【０００４】図21に３つのチャネル語の列（Ｃ１，Ｃ
２，Ｃ３）を有するテーブルを線図的に示した例を示
す。１つの列には256(＝２8 ）個の情報語を与え、これ
らは10進表現で０から255 を表わしている。各情報語Ｉ
（ｉ）に対して各列は１つのチャネル語Ｃｊ（ｉ）、ｊ
＝１，２，３のいずれかを含んでいる。また、これらは
互いに異なるＣＤＳを有する。よって、１つの情報語Ｉ
（ｉ）に対して３つのチャネル語が利用可能である。
２，Ｃ３）を有するテーブルを線図的に示した例を示
す。１つの列には256(＝２8 ）個の情報語を与え、これ
らは10進表現で０から255 を表わしている。各情報語Ｉ
（ｉ）に対して各列は１つのチャネル語Ｃｊ（ｉ）、ｊ
＝１，２，３のいずれかを含んでいる。また、これらは
互いに異なるＣＤＳを有する。よって、１つの情報語Ｉ
（ｉ）に対して３つのチャネル語が利用可能である。
【０００５】８−10変換は、記録された情報信号に関す
る比較的低い周波数の搬送波を備えた第２信号を有す
る。これはパイロット信号であり、このパイロット信号
は情報トラックに関する読み取り要素の相対位置、すな
わちトラック方向を横断する方向の位置についての情報
を与えるトラッキング信号となる。
る比較的低い周波数の搬送波を備えた第２信号を有す
る。これはパイロット信号であり、このパイロット信号
は情報トラックに関する読み取り要素の相対位置、すな
わちトラック方向を横断する方向の位置についての情報
を与えるトラッキング信号となる。
【０００６】パイロット信号を用いてトラッキング制御
を行う方式に、図20に示すようなＡＴＦサーボがある。
Ｂヘッド74はＢトラック72よりもやや幅が広くなってお
り、Ｂヘッド74の再生信号はＢトラック72の信号及びそ
の両サイドのＡトラック71，73からのクロストーク信号
である。トラッキングが正確に行われている場合にはこ
のクロストーク信号の再生レベルは同じである。これを
利用してＡＴＦサーボはこの再生信号を通過帯域周波数
がｆ１のＢＰＦとｆ２のＢＰＦとの各々に通すことによ
りｆ１，ｆ２のパイロット信号を抜き出して積分し、ｆ
１，ｆ２の再生レベルが同じになるようにトラッキング
を可変することによってトラッキング制御を行う。
を行う方式に、図20に示すようなＡＴＦサーボがある。
Ｂヘッド74はＢトラック72よりもやや幅が広くなってお
り、Ｂヘッド74の再生信号はＢトラック72の信号及びそ
の両サイドのＡトラック71，73からのクロストーク信号
である。トラッキングが正確に行われている場合にはこ
のクロストーク信号の再生レベルは同じである。これを
利用してＡＴＦサーボはこの再生信号を通過帯域周波数
がｆ１のＢＰＦとｆ２のＢＰＦとの各々に通すことによ
りｆ１，ｆ２のパイロット信号を抜き出して積分し、ｆ
１，ｆ２の再生レベルが同じになるようにトラッキング
を可変することによってトラッキング制御を行う。
【０００７】８−10変換では、このｆ１及びｆ２のパイ
ロット信号をチャネル語のデータストリームに挿入する
ために、第２信号に応じた制御信号を発生し、記録され
たディジタル信号の平均値が比較的低周波の第２信号の
変化にほぼ一致して変化するように図21のテーブルから
チャネル語の選択を行う。
ロット信号をチャネル語のデータストリームに挿入する
ために、第２信号に応じた制御信号を発生し、記録され
たディジタル信号の平均値が比較的低周波の第２信号の
変化にほぼ一致して変化するように図21のテーブルから
チャネル語の選択を行う。
【０００８】現在、高画質で長時間記録が可能でかつ小
型カセットを用いたディジタルＶＴＲが開発中であり、
これには高密度磁気記録再生技術が必要不可欠である。
高密度磁気記録再生技術の１つとして狭トラック化技術
がある。以下これに付いて説明する。
型カセットを用いたディジタルＶＴＲが開発中であり、
これには高密度磁気記録再生技術が必要不可欠である。
高密度磁気記録再生技術の１つとして狭トラック化技術
がある。以下これに付いて説明する。
【０００９】記録信号にパイロット信号を別途付加する
と、再生時に誤り率の劣化という形で影響を及ぼす。そ
こでディジタルＶＴＲ等ではディジタルパイロットトー
ンを用いてパイロット信号を生成することにより、誤り
率を劣化することなくパイロット信号を記録信号に付加
している。
と、再生時に誤り率の劣化という形で影響を及ぼす。そ
こでディジタルＶＴＲ等ではディジタルパイロットトー
ンを用いてパイロット信号を生成することにより、誤り
率を劣化することなくパイロット信号を記録信号に付加
している。
【００１０】記録信号には、例えば以下の３種類の記録
信号を用いる。第１の記録信号としては周波数ｆ１のパ
イロット信号を持ち、周波数ｆ２にノッチを有する符号
化データＦ１である。第２の記録信号は周波数ｆ２にパ
イロット信号、周波数ｆ１にノッチを有する符号化デー
タＦ２である。また、第３の記録信号は周波数ｆ１，ｆ
２にノッチを有する符号化データＦ０である。これらを
トラック毎に切り換えて磁気テープに記録する。
信号を用いる。第１の記録信号としては周波数ｆ１のパ
イロット信号を持ち、周波数ｆ２にノッチを有する符号
化データＦ１である。第２の記録信号は周波数ｆ２にパ
イロット信号、周波数ｆ１にノッチを有する符号化デー
タＦ２である。また、第３の記録信号は周波数ｆ１，ｆ
２にノッチを有する符号化データＦ０である。これらを
トラック毎に切り換えて磁気テープに記録する。
【００１１】トラックパターンは、第１トラックにＦ
０、第２トラックにＦ１、第３トラックにＦ０、第４ト
ラックにＦ２となり、以下これの繰り返しである。トラ
ッキングサーボについては、例えば第３トラックのＦ０
を再生中に隣合う第２，第４トラックからのｆ１，ｆ２
のパイロット信号のクロストーク量が同じになるように
制御すればよく、これによって正確にトラッキングサー
ボをかけることができる。
０、第２トラックにＦ１、第３トラックにＦ０、第４ト
ラックにＦ２となり、以下これの繰り返しである。トラ
ッキングサーボについては、例えば第３トラックのＦ０
を再生中に隣合う第２，第４トラックからのｆ１，ｆ２
のパイロット信号のクロストーク量が同じになるように
制御すればよく、これによって正確にトラッキングサー
ボをかけることができる。
【００１２】再生時にパイロット信号を検出するには、
帯域通過フィルタ（ＢＰＦ）を用いるが、パイロット信
号を含むトラックの両側のトラックはパイロット周波数
にノッチがあるのでパイロット信号のＳ／Ｎ比が上が
り、さらにはＢＰＦのＱを小さくしてもトラッキング性
能に影響が出にくいという利点がある。
帯域通過フィルタ（ＢＰＦ）を用いるが、パイロット信
号を含むトラックの両側のトラックはパイロット周波数
にノッチがあるのでパイロット信号のＳ／Ｎ比が上が
り、さらにはＢＰＦのＱを小さくしてもトラッキング性
能に影響が出にくいという利点がある。
【００１３】図22に符号化装置の構成を示す。49は入力
される記録データを直列データに変換する並直列変換回
路であり、並直列変換回路49は変換後の直列データを０
付加回路50，１付加回路51へ出力する。０付加回路50は
記録データのＭＳＢに１ビットの“０”を付加してプリ
コーダ52へ出力する。１付加回路51は記録データのＭＳ
Ｂに１ビットの“１”を付加してプリコーダ53へ出力す
る。プリコーダ52，53は入力データをプリコードして，
周波数成分抽出回路54，55とランレングス検出回路56，
57と遅延回路59，60とへ出力する。周波数成分抽出回路
54，55は、パイロット周波数及びノッチ周波数の周波数
成分を抽出して出力判定回路58へ出力する。ランレング
ス検出回路56，57は、入力データのランレングスを検出
して出力判定回路58へ出力する。出力判定回路58は、周
波数成分抽出回路54，55及びランレングス検出回路56，
57からの出力に基づいて、スイッチ61に切り換え信号を
出力する。スイッチ61は、この切り換え信号に応じて、
遅延回路59または遅延回路60の何れか一方の出力を選択
して符号化データとして出力する。
される記録データを直列データに変換する並直列変換回
路であり、並直列変換回路49は変換後の直列データを０
付加回路50，１付加回路51へ出力する。０付加回路50は
記録データのＭＳＢに１ビットの“０”を付加してプリ
コーダ52へ出力する。１付加回路51は記録データのＭＳ
Ｂに１ビットの“１”を付加してプリコーダ53へ出力す
る。プリコーダ52，53は入力データをプリコードして，
周波数成分抽出回路54，55とランレングス検出回路56，
57と遅延回路59，60とへ出力する。周波数成分抽出回路
54，55は、パイロット周波数及びノッチ周波数の周波数
成分を抽出して出力判定回路58へ出力する。ランレング
ス検出回路56，57は、入力データのランレングスを検出
して出力判定回路58へ出力する。出力判定回路58は、周
波数成分抽出回路54，55及びランレングス検出回路56，
57からの出力に基づいて、スイッチ61に切り換え信号を
出力する。スイッチ61は、この切り換え信号に応じて、
遅延回路59または遅延回路60の何れか一方の出力を選択
して符号化データとして出力する。
【００１４】次に、動作を説明する。並直列変換回路49
は、８ビット単位の記録データを24ビット分ためて直列
データに変換して出力する。記録データのビット周波数
をｆｂとすれば、読み出し周波数ｆｂ’はｆｂ’＝（25
／24）×ｆｂである。１ビットの付加分は、０付加回路
50または１付加回路51によって記録データのＭＳＢに
“０”または“１”（以下、これを制御ビットという）
を付加したものである。制御ビットを付加されたデータ
はプリコーダ52, 53によってプリコードされる。ここ
で、プリコーダ52, 53はＩ−ＮＲＺＩ方式とし、プリコ
ーダ52, 53の出力の２ビット遅延データと入力データと
のＥＸＯＲをプリコーダ52, 53の出力とする。
は、８ビット単位の記録データを24ビット分ためて直列
データに変換して出力する。記録データのビット周波数
をｆｂとすれば、読み出し周波数ｆｂ’はｆｂ’＝（25
／24）×ｆｂである。１ビットの付加分は、０付加回路
50または１付加回路51によって記録データのＭＳＢに
“０”または“１”（以下、これを制御ビットという）
を付加したものである。制御ビットを付加されたデータ
はプリコーダ52, 53によってプリコードされる。ここ
で、プリコーダ52, 53はＩ−ＮＲＺＩ方式とし、プリコ
ーダ52, 53の出力の２ビット遅延データと入力データと
のＥＸＯＲをプリコーダ52, 53の出力とする。
【００１５】周波数成分抽出回路54, 55では、パイロッ
ト周波数及びノッチ周波数の周波数成分が抽出される。
例えば生成する符号化データがＦ１の場合、パイロット
周波数はｆ１であり、ノッチ周波数はｆ２である。ま
た、符号化データがＦ０の場合は、ｆ１，ｆ２共にノッ
チ周波数であり、パイロット周波数はない。ランレング
ス検出回路56, 57では、入力データのランレングスが検
出される。遅延回路59,60では、周波数成分抽出回路54,
55及びランレングス判定回路56, 57が動作している間
だけ、出力を遅延する。
ト周波数及びノッチ周波数の周波数成分が抽出される。
例えば生成する符号化データがＦ１の場合、パイロット
周波数はｆ１であり、ノッチ周波数はｆ２である。ま
た、符号化データがＦ０の場合は、ｆ１，ｆ２共にノッ
チ周波数であり、パイロット周波数はない。ランレング
ス検出回路56, 57では、入力データのランレングスが検
出される。遅延回路59,60では、周波数成分抽出回路54,
55及びランレングス判定回路56, 57が動作している間
だけ、出力を遅延する。
【００１６】出力判定回路58では、周波数成分抽出回路
54, 55で抽出された周波数成分に基づいて、パイロット
周波数成分がより大きく、ノッチ周波数成分がより小さ
くなる方の信号が出力されるようにスイッチ61を制御す
る。また、ランレングスが例えば10以上である場合は、
無条件にランレングスが短い方の信号が出力されるよう
にスイッチ61を制御する。この出力判定回路58によりス
イッチ61が切り換えられると共に遅延回路59, 60からデ
ータが出力され、符号化データとして符号化装置より出
力される。
54, 55で抽出された周波数成分に基づいて、パイロット
周波数成分がより大きく、ノッチ周波数成分がより小さ
くなる方の信号が出力されるようにスイッチ61を制御す
る。また、ランレングスが例えば10以上である場合は、
無条件にランレングスが短い方の信号が出力されるよう
にスイッチ61を制御する。この出力判定回路58によりス
イッチ61が切り換えられると共に遅延回路59, 60からデ
ータが出力され、符号化データとして符号化装置より出
力される。
【００１７】図23に、図22における従来の周波数成分抽
出回路54の構成を示す。なお、周波数成分抽出回路55の
構成及び動作は周波数成分抽出回路54と同様であるの
で、以下では、周波数成分抽出回路54について説明す
る。周波数成分抽出回路54は、加算器21，30，35，40，
45と、保持回路22，31，36，41，46と、減算器23，26
と、既知ＤＳＶ発生回路24と、２乗器25，32，37，42，
47と、既知データ発生回路27と、乗算器28，33，38，43
と、重み付け加算器48と、正弦波発生回路62, 64と、余
弦波発生回路63, 65とを有する。
出回路54の構成を示す。なお、周波数成分抽出回路55の
構成及び動作は周波数成分抽出回路54と同様であるの
で、以下では、周波数成分抽出回路54について説明す
る。周波数成分抽出回路54は、加算器21，30，35，40，
45と、保持回路22，31，36，41，46と、減算器23，26
と、既知ＤＳＶ発生回路24と、２乗器25，32，37，42，
47と、既知データ発生回路27と、乗算器28，33，38，43
と、重み付け加算器48と、正弦波発生回路62, 64と、余
弦波発生回路63, 65とを有する。
【００１８】プリコーダ52のデータは加算器21及び減算
器26に入力される。加算器21は、入力値と保持回路22の
保持値とを加算して保持回路22に保持させる。減算器23
は、保持回路22の出力である入力信号のＤＳＶと既知Ｄ
ＳＶ発生回路24が発生した既知ＤＳＶとの差を求めて２
乗器25へ出力する。２乗器25はこの差を２乗して重み付
け加算器48へ出力する。
器26に入力される。加算器21は、入力値と保持回路22の
保持値とを加算して保持回路22に保持させる。減算器23
は、保持回路22の出力である入力信号のＤＳＶと既知Ｄ
ＳＶ発生回路24が発生した既知ＤＳＶとの差を求めて２
乗器25へ出力する。２乗器25はこの差を２乗して重み付
け加算器48へ出力する。
【００１９】一方、減算器26は、入力データと既知デー
タ発生回路27が発生した既知データとの差を求めて乗算
器28，33，38，43へ出力する。乗算器28は、正弦波発生
回路62から出力される周波数ｆ１の正弦波と入力データ
とを乗算して加算器30へ出力する。加算器30は、入力値
と保持回路31の保持値とを加算して保持回路31に保持さ
せる。２乗器32は、保持回路31の保持結果を２乗して重
み付け加算器48へ出力する。同様に、乗算器33（38, 4
3）は、余弦波発生回路63（正弦波発生回路64,余弦波発
生回路65）から出力される周波数ｆ１の余弦波（周波数
ｆ２の正弦波，周波数ｆ２の余弦波）と入力データとを
乗算して加算器35（40, 45）へ出力する。加算器35（4
0, 45）は、入力値と保持回路36（41, 46）の保持値と
を加算して保持回路36（41, 46）に保持させる。２乗器
37（42, 47）は、保持回路36（41,46）の保持結果を２
乗して重み付け加算器48へ出力する。
タ発生回路27が発生した既知データとの差を求めて乗算
器28，33，38，43へ出力する。乗算器28は、正弦波発生
回路62から出力される周波数ｆ１の正弦波と入力データ
とを乗算して加算器30へ出力する。加算器30は、入力値
と保持回路31の保持値とを加算して保持回路31に保持さ
せる。２乗器32は、保持回路31の保持結果を２乗して重
み付け加算器48へ出力する。同様に、乗算器33（38, 4
3）は、余弦波発生回路63（正弦波発生回路64,余弦波発
生回路65）から出力される周波数ｆ１の余弦波（周波数
ｆ２の正弦波，周波数ｆ２の余弦波）と入力データとを
乗算して加算器35（40, 45）へ出力する。加算器35（4
0, 45）は、入力値と保持回路36（41, 46）の保持値と
を加算して保持回路36（41, 46）に保持させる。２乗器
37（42, 47）は、保持回路36（41,46）の保持結果を２
乗して重み付け加算器48へ出力する。
【００２０】次に、動作を説明する。周波数成分抽出回
路54にはプリコーダ52より“０”または“１”のディジ
タル信号が入力されるが、周波数成分を計算するにあた
り、以下の説明では、“０”については“−１”の波形
が入力されたものとして取り扱う。周波数成分抽出回路
54では直流成分の大きさ，パイロット成分の大きさ，ノ
ッチの大きさが抽出される。
路54にはプリコーダ52より“０”または“１”のディジ
タル信号が入力されるが、周波数成分を計算するにあた
り、以下の説明では、“０”については“−１”の波形
が入力されたものとして取り扱う。周波数成分抽出回路
54では直流成分の大きさ，パイロット成分の大きさ，ノ
ッチの大きさが抽出される。
【００２１】まず、直流成分及びパイロット成分の抽出
方法について説明する。加算器21では、入力された“−
１”または“１”の入力値と保持回路22の値とが加算さ
れ、その結果を保持回路22に保持することでＤＳＶを計
算する。これを０付近に収束させると直流成分はなくな
り、更にＤＳＶを周期的に変動させることでパイロット
成分を生成することができる。ここでは、一例として周
波数ｆ１のパイロット信号を生成する場合について述べ
る。
方法について説明する。加算器21では、入力された“−
１”または“１”の入力値と保持回路22の値とが加算さ
れ、その結果を保持回路22に保持することでＤＳＶを計
算する。これを０付近に収束させると直流成分はなくな
り、更にＤＳＶを周期的に変動させることでパイロット
成分を生成することができる。ここでは、一例として周
波数ｆ１のパイロット信号を生成する場合について述べ
る。
【００２２】既知ＤＳＶ発生回路24では周波数ｆ１の周
期をもつ方形波のＤＳＶ（既知ＤＳＶ）が発生し、減算
器23で入力信号のＤＳＶと既知ＤＳＶとの差をとり、こ
の差が小さくなる方の信号を出力とするように、図22中
のスイッチ61が切り換えられると、直流成分がなく、周
波数ｆ１のパイロット信号を含んだ信号を生成できる。
期をもつ方形波のＤＳＶ（既知ＤＳＶ）が発生し、減算
器23で入力信号のＤＳＶと既知ＤＳＶとの差をとり、こ
の差が小さくなる方の信号を出力とするように、図22中
のスイッチ61が切り換えられると、直流成分がなく、周
波数ｆ１のパイロット信号を含んだ信号を生成できる。
【００２３】次に、ノッチ成分の抽出方法について説明
する。ここでは周波数ｆ１及びｆ２のノッチ成分を抽出
するが、ノッチ周波数がパイロット信号を含む場合に
は、予め入力信号からパイロット成分を減じることによ
りパイロット信号の周辺にノッチを生成できる。例えば
周波数ｆ１のパイロット信号を含む信号のノッチ成分を
抽出する場合、既知データ発生回路27にて既知ＤＳＶと
同じ周期のＤＳＶを持つ“−１”または“１”のデータ
（既知データ）を発生させ、減算器26で入力信号と既知
データとの差をとる。
する。ここでは周波数ｆ１及びｆ２のノッチ成分を抽出
するが、ノッチ周波数がパイロット信号を含む場合に
は、予め入力信号からパイロット成分を減じることによ
りパイロット信号の周辺にノッチを生成できる。例えば
周波数ｆ１のパイロット信号を含む信号のノッチ成分を
抽出する場合、既知データ発生回路27にて既知ＤＳＶと
同じ周期のＤＳＶを持つ“−１”または“１”のデータ
（既知データ）を発生させ、減算器26で入力信号と既知
データとの差をとる。
【００２４】次に、乗算器28にて正弦波発生回路62から
出力される sinω1 ｔと入力データとを乗算し、加算器
30で保持回路31の値にこの乗算結果を加算した結果を保
持し、２乗器32で保持結果を２乗する。以下、 cosω1
t ， sinω2 ｔ， cosω2 ｔについても同様に行う。即
ち、乗算器33（38, 43）にて余弦波発生回路63（正弦波
発生回路64, 余弦波発生回路65）から出力される cosω
1 t (sinω2 ｔ， cosω2 ｔ）と入力データとを乗算
し、加算器35（40, 45）で保持回路36（41, 46）の値に
この乗算結果を加算した結果を保持し、２乗器37（42,
47）で保持結果を２乗する。これらの２乗結果の加算結
果を図22の出力判定回路58にて比較して加算結果が小さ
い方を出力とするようにスイッチ61を切り換えること
は、フーリエ変換にて周波数成分を抽出して出力を選択
したのと全く同じである。これによって符号化データの
周波数スペクトラムにはノッチとパイロット信号周辺の
ノッチとが生成される。
出力される sinω1 ｔと入力データとを乗算し、加算器
30で保持回路31の値にこの乗算結果を加算した結果を保
持し、２乗器32で保持結果を２乗する。以下、 cosω1
t ， sinω2 ｔ， cosω2 ｔについても同様に行う。即
ち、乗算器33（38, 43）にて余弦波発生回路63（正弦波
発生回路64, 余弦波発生回路65）から出力される cosω
1 t (sinω2 ｔ， cosω2 ｔ）と入力データとを乗算
し、加算器35（40, 45）で保持回路36（41, 46）の値に
この乗算結果を加算した結果を保持し、２乗器37（42,
47）で保持結果を２乗する。これらの２乗結果の加算結
果を図22の出力判定回路58にて比較して加算結果が小さ
い方を出力とするようにスイッチ61を切り換えること
は、フーリエ変換にて周波数成分を抽出して出力を選択
したのと全く同じである。これによって符号化データの
周波数スペクトラムにはノッチとパイロット信号周辺の
ノッチとが生成される。
【００２５】重み付け加算器48では、直流成分及びパイ
ロット成分の計算結果と、ノッチ成分の計算結果を互い
に重み付け加算することにより各成分の大きさの比率を
変化させることができる。例えばパイロット成分を大き
くするにはパイロット成分の計算結果の重み係数を増や
せば良い。
ロット成分の計算結果と、ノッチ成分の計算結果を互い
に重み付け加算することにより各成分の大きさの比率を
変化させることができる。例えばパイロット成分を大き
くするにはパイロット成分の計算結果の重み係数を増や
せば良い。
【００２６】
【発明が解決しようとする課題】従来の記録変調方式で
ある８−10変換は前述したように行われており、ディジ
タル磁気記録再生装置において高密度記録を達成するた
めの一つの指標である変換効率が80％と低い。そこで、
更なる高密度記録を達成するためには変換効率を上げる
ことが課題であった。
ある８−10変換は前述したように行われており、ディジ
タル磁気記録再生装置において高密度記録を達成するた
めの一つの指標である変換効率が80％と低い。そこで、
更なる高密度記録を達成するためには変換効率を上げる
ことが課題であった。
【００２７】また、上述したような従来の符号化装置を
用いれば、符号化データにノッチがあるためディジタル
パイロットトーンを用いたトラッキングサーボ方式のパ
イロット信号検出回路のＢＰＦのＱを小さくすることが
でき、トラッキングサーボの安定化及び再生回路の低価
格化を図れるという利点はあるが、ノッチの幅を広げる
ことによりこれらの利点を更に改善する余地がある。
用いれば、符号化データにノッチがあるためディジタル
パイロットトーンを用いたトラッキングサーボ方式のパ
イロット信号検出回路のＢＰＦのＱを小さくすることが
でき、トラッキングサーボの安定化及び再生回路の低価
格化を図れるという利点はあるが、ノッチの幅を広げる
ことによりこれらの利点を更に改善する余地がある。
【００２８】本発明は斯かる事情に鑑みてなされたもの
であり、高い符号化効率を維持しながら、トラッキング
制御に用いるパイロット信号を生成できる情報変換装置
を提供することを目的とする。
であり、高い符号化効率を維持しながら、トラッキング
制御に用いるパイロット信号を生成できる情報変換装置
を提供することを目的とする。
【００２９】本発明の他の目的は、高密度記録を達成す
るための手法である狭トラック化を行う際に必要となる
パイロット信号を付加できる情報変換装置を提供するこ
とにある。
るための手法である狭トラック化を行う際に必要となる
パイロット信号を付加できる情報変換装置を提供するこ
とにある。
【００３０】本発明の更に他の目的は、符号化データの
周波数スペクトラムのノッチの幅を広げることができ
て、トラッキングサーボの安定化及び再生回路の低価格
化を推進できる符号化装置を提供することにある。
周波数スペクトラムのノッチの幅を広げることができ
て、トラッキングサーボの安定化及び再生回路の低価格
化を推進できる符号化装置を提供することにある。
【００３１】
【課題を解決するための手段】第１発明の情報変換装置
は、ｍビットの情報をＣＤＳ値が異なる複数のｎビット
符号に変換してｐビット周期の周波数に強いスペクトラ
ムを得る情報変換装置であり、ｎとｐの最小公倍数
（ｑ）を１周期とする符号語内既知ＣＤＳ情報を生成す
る手段と、ｎとｐの最大公約数（ｒ）ビット毎の符号語
内電荷値と既知ＣＤＳ情報との差を検出する手段と、ｎ
ビット符号のｎ／ｒ個のこの差の絶対値和を検出する手
段と、ＣＤＳ値が異なる複数のｎビット符号のうち、こ
の絶対値和が最も小さい符号を選択する手段とを備えた
ものである。
は、ｍビットの情報をＣＤＳ値が異なる複数のｎビット
符号に変換してｐビット周期の周波数に強いスペクトラ
ムを得る情報変換装置であり、ｎとｐの最小公倍数
（ｑ）を１周期とする符号語内既知ＣＤＳ情報を生成す
る手段と、ｎとｐの最大公約数（ｒ）ビット毎の符号語
内電荷値と既知ＣＤＳ情報との差を検出する手段と、ｎ
ビット符号のｎ／ｒ個のこの差の絶対値和を検出する手
段と、ＣＤＳ値が異なる複数のｎビット符号のうち、こ
の絶対値和が最も小さい符号を選択する手段とを備えた
ものである。
【００３２】第２発明の情報変換装置は、ｍビットの情
報のＭＳＢに“０”または“１”を付加してＣＤＳ値が
異なる複数の（ｍ＋１）ビット符号に変換してｐビット
周期の周波数に強いスペクトラムを得る情報変換装置で
あり、符号化する情報を複数（ｓ）個蓄積する手段と、
ｍ＋１とｐの最小公倍数（ｑ）を１周期とする符号語内
既知ＣＤＳ情報を生成する手段と、ｍ＋１とｐの最大公
約数（ｒ）ビット毎の符号語内電荷値と既知ＣＤＳ情報
との差を検出する手段と、蓄積した複数の情報に付加す
るＭＳＢを選択的に切り換える手段と、蓄積した符号化
群の（ｎ／ｒ）×ｓ個におけるこの差の絶対値和が最も
小さくなる符号語の組合せを選択する手段とを備えたも
のである。
報のＭＳＢに“０”または“１”を付加してＣＤＳ値が
異なる複数の（ｍ＋１）ビット符号に変換してｐビット
周期の周波数に強いスペクトラムを得る情報変換装置で
あり、符号化する情報を複数（ｓ）個蓄積する手段と、
ｍ＋１とｐの最小公倍数（ｑ）を１周期とする符号語内
既知ＣＤＳ情報を生成する手段と、ｍ＋１とｐの最大公
約数（ｒ）ビット毎の符号語内電荷値と既知ＣＤＳ情報
との差を検出する手段と、蓄積した複数の情報に付加す
るＭＳＢを選択的に切り換える手段と、蓄積した符号化
群の（ｎ／ｒ）×ｓ個におけるこの差の絶対値和が最も
小さくなる符号語の組合せを選択する手段とを備えたも
のである。
【００３３】第３発明の情報変換装置は、ｍビットの情
報をＣＤＳ値が異なる複数のｎビット符号に変換してｐ
ビット周期の周波数に強いスペクトラムを得る情報変換
装置であり、直前までの符号のＤＳＶを蓄積する手段
と、ｎとｐの最小公倍数（ｑ）を１周期とする既知ＤＳ
Ｖ情報を生成する手段と、ｎとｐの最大公約数（ｒ）ビ
ット毎の符号語内電荷値を直前までの符号のＤＳＶに加
算する手段と、加算して求めたｒビット毎のＤＳＶと既
知ＤＳＶ情報との差を検出する手段と、ｎビット符号の
ｎ／ｒ個におけるこの差の絶対値和を検出する手段と、
ＣＤＳ値の異なる複数の符号の内、この絶対値和が最も
小さい符号を選択する手段とを備えたものである。
報をＣＤＳ値が異なる複数のｎビット符号に変換してｐ
ビット周期の周波数に強いスペクトラムを得る情報変換
装置であり、直前までの符号のＤＳＶを蓄積する手段
と、ｎとｐの最小公倍数（ｑ）を１周期とする既知ＤＳ
Ｖ情報を生成する手段と、ｎとｐの最大公約数（ｒ）ビ
ット毎の符号語内電荷値を直前までの符号のＤＳＶに加
算する手段と、加算して求めたｒビット毎のＤＳＶと既
知ＤＳＶ情報との差を検出する手段と、ｎビット符号の
ｎ／ｒ個におけるこの差の絶対値和を検出する手段と、
ＣＤＳ値の異なる複数の符号の内、この絶対値和が最も
小さい符号を選択する手段とを備えたものである。
【００３４】第４発明の情報変換装置は、ｍビットの情
報のＭＳＢに“０”または“１”を付加してＣＤＳ値が
異なる複数の（ｍ＋１）ビット符号に変換してｐビット
周期の周波数に強いスペクトラムを得る情報変換装置で
あり、直前までの符号のＤＳＶを蓄積する手段と、符号
化する情報を複数（ｓ）個蓄積する手段と、ｍ＋１とｐ
の最小公倍数（ｑ）を１周期とする既知ＣＤＳ情報を生
成する手段と、ｍ＋１とｐの最大公約数（ｒ）ビット毎
の符号語内電荷値を直前までの符号語のＤＳＶに加算す
る手段と、加算して求めたｒビット毎のＤＳＶと既知Ｄ
ＳＶ情報との差を検出する手段と、蓄積した複数の情報
に付加するＭＳＢを選択的に切り換える手段と、蓄積し
た符号化群の（ｎ／ｒ）×ｓ個におけるこの差の絶対値
和が最も小さくなる符号語の組合せを選択する手段とを
備えたものである。
報のＭＳＢに“０”または“１”を付加してＣＤＳ値が
異なる複数の（ｍ＋１）ビット符号に変換してｐビット
周期の周波数に強いスペクトラムを得る情報変換装置で
あり、直前までの符号のＤＳＶを蓄積する手段と、符号
化する情報を複数（ｓ）個蓄積する手段と、ｍ＋１とｐ
の最小公倍数（ｑ）を１周期とする既知ＣＤＳ情報を生
成する手段と、ｍ＋１とｐの最大公約数（ｒ）ビット毎
の符号語内電荷値を直前までの符号語のＤＳＶに加算す
る手段と、加算して求めたｒビット毎のＤＳＶと既知Ｄ
ＳＶ情報との差を検出する手段と、蓄積した複数の情報
に付加するＭＳＢを選択的に切り換える手段と、蓄積し
た符号化群の（ｎ／ｒ）×ｓ個におけるこの差の絶対値
和が最も小さくなる符号語の組合せを選択する手段とを
備えたものである。
【００３５】第５発明の符号化装置は、ｍビット毎に１
ビットの“０”または“１”を付加したｍ＋１ビットの
２種類のデータ列のそれぞれに対してＮ個の各周波数の
正弦成分と余弦成分とを抽出し、少なくともこの抽出成
分を用いて２種類のデータ列のうち周波数成分がより大
きく増減する方を選択して出力する符号化装置であり、
抽出された正弦成分または余弦成分の少なくとも一方に
重み係数をつける手段と、重み付けされた正弦成分と余
弦成分との結果を用いて２種類のデータ列のうちから周
波数成分がより増減する方を選択する手段と、選択され
たデータ列を出力する手段とを備えたものである。
ビットの“０”または“１”を付加したｍ＋１ビットの
２種類のデータ列のそれぞれに対してＮ個の各周波数の
正弦成分と余弦成分とを抽出し、少なくともこの抽出成
分を用いて２種類のデータ列のうち周波数成分がより大
きく増減する方を選択して出力する符号化装置であり、
抽出された正弦成分または余弦成分の少なくとも一方に
重み係数をつける手段と、重み付けされた正弦成分と余
弦成分との結果を用いて２種類のデータ列のうちから周
波数成分がより増減する方を選択する手段と、選択され
たデータ列を出力する手段とを備えたものである。
【００３６】第６発明の符号化装置は、第５発明におい
て、重み係数を決定する際、少なくとも一方に重み係数
を付けた正弦成分と余弦成分との和が、入力信号及びパ
イロット信号の位相差と出力との特性において、位相差
０°〜 180°の間で 180°の点よりも大きくならないよ
うに重み係数を決めるように構成したものである。
て、重み係数を決定する際、少なくとも一方に重み係数
を付けた正弦成分と余弦成分との和が、入力信号及びパ
イロット信号の位相差と出力との特性において、位相差
０°〜 180°の間で 180°の点よりも大きくならないよ
うに重み係数を決めるように構成したものである。
【００３７】
【作用】第１発明の情報変換装置にあっては、符号語が
有するＣＤＳをさらに細かく見た符号語内電荷値及び既
知ＣＤＳ情報により符号化する手段により、符号化周期
に近い高周波パイロット信号が得られる。また、一つの
情報に対して、符号化デ−タが次の符号化に伝播しない
複数の符号語を生成する手段により情報変換装置の符号
化拘束長が短くなる。
有するＣＤＳをさらに細かく見た符号語内電荷値及び既
知ＣＤＳ情報により符号化する手段により、符号化周期
に近い高周波パイロット信号が得られる。また、一つの
情報に対して、符号化デ−タが次の符号化に伝播しない
複数の符号語を生成する手段により情報変換装置の符号
化拘束長が短くなる。
【００３８】第２発明の情報変換装置にあっては、符号
化する情報を複数個蓄積する手段と、蓄積した複数の情
報に付加するＭＳＢを選択的に切り換える手段と、符号
語が有するＣＤＳをさらに細かく見た符号語内電荷値及
び既知ＣＤＳ情報により符号化する手段とにより、情報
に付加する冗長ビットが最小の１ビットで符号化周期に
近い高周波パイロット信号が得られる。
化する情報を複数個蓄積する手段と、蓄積した複数の情
報に付加するＭＳＢを選択的に切り換える手段と、符号
語が有するＣＤＳをさらに細かく見た符号語内電荷値及
び既知ＣＤＳ情報により符号化する手段とにより、情報
に付加する冗長ビットが最小の１ビットで符号化周期に
近い高周波パイロット信号が得られる。
【００３９】第３発明の情報変換装置にあっては、符号
語が有するＣＤＳをさらに細かく見た符号語内電荷値及
び既知ＤＳＶ情報により符号化する手段により、低域成
分を抑圧しつつ符号化周期に近い高周波パイロット信号
が得られる。また、一つの情報に対して符号化デ−タが
次の符号化に伝播しない複数の符号を有する手段によ
り、情報変換装置の符号化拘束長が短くなる。
語が有するＣＤＳをさらに細かく見た符号語内電荷値及
び既知ＤＳＶ情報により符号化する手段により、低域成
分を抑圧しつつ符号化周期に近い高周波パイロット信号
が得られる。また、一つの情報に対して符号化デ−タが
次の符号化に伝播しない複数の符号を有する手段によ
り、情報変換装置の符号化拘束長が短くなる。
【００４０】第４発明の情報変換装置にあっては、符号
化する情報を複数個蓄積する手段と、蓄積した複数の情
報に付加するＭＳＢを選択的に切り換える手段と、符号
語が有するＣＤＳをさらに細かく見た符号語内電荷値及
び既知ＤＳＶ情報により符号化する手段とにより、冗長
ビット：１ビットで低域成分を抑圧しつつ、符号化周期
に近い高周波パイロット信号が得られ、この結果、符号
化効率が向上する。
化する情報を複数個蓄積する手段と、蓄積した複数の情
報に付加するＭＳＢを選択的に切り換える手段と、符号
語が有するＣＤＳをさらに細かく見た符号語内電荷値及
び既知ＤＳＶ情報により符号化する手段とにより、冗長
ビット：１ビットで低域成分を抑圧しつつ、符号化周期
に近い高周波パイロット信号が得られ、この結果、符号
化効率が向上する。
【００４１】第５発明の符号化装置にあっては、抽出さ
れた正弦成分または余弦成分の少なくとも一方に重み係
数をつけた結果を用いて、ｍビット毎に１ビットの
“０”または“１”を付加した（ｍ＋１）ビットの２種
類のデータ列のうちから周波数成分がより増減する方を
選択して出力するので、符号化された信号のノッチの幅
を広げたり、パイロット信号のレベルを大きくすること
ができる。
れた正弦成分または余弦成分の少なくとも一方に重み係
数をつけた結果を用いて、ｍビット毎に１ビットの
“０”または“１”を付加した（ｍ＋１）ビットの２種
類のデータ列のうちから周波数成分がより増減する方を
選択して出力するので、符号化された信号のノッチの幅
を広げたり、パイロット信号のレベルを大きくすること
ができる。
【００４２】第６発明の符号化装置にあっては、符号化
装置の重み係数を決定する際、パイロット信号のレベル
変動を少なくすることができる。
装置の重み係数を決定する際、パイロット信号のレベル
変動を少なくすることができる。
【００４３】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
いて具体的に説明する。
【００４４】実施例１．以下、請求項１の発明に係る実
施例１について説明する。図１は実施例１の情報変換装
置のブロック回路図である。２はＣＤＳ値が異なる複数
の符号語を生成するための２ビット信号を出力するＣＤ
Ｓ制御信号生成回路、３は16ビット並列の入力デ−タと
２ビットのＣＤＳ制御信号とが並列入力されて18ビット
並列のＩ−ＮＲＺＩ変調を行うＩ−ＮＲＺＩ符号器であ
り、Ｉ−ＮＲＺＩ符号器３はこの18ビット並列のＩ−Ｎ
ＲＺＩ変調信号を６ビット単位毎に３分割して電荷検出
回路４へ出力する。電荷検出回路４は、この６ビット単
位の符号語内電荷値を検出してその検出値を誤差検出回
路６へ出力する。誤差検出回路６には、パイロット信号
を生成するに理想的なＤＳＶ変動を得るための符号語内
ＣＤＳ値が既知ＣＤＳ生成回路５から入力される。誤差
検出回路６は、既知ＣＤＳ生成回路５からの理想的な符
号語内ＣＤＳ値と電荷検出回路４で得た６ビット単位毎
の符号語内電荷値との差を求め、求めた差の絶対値和
（△ＣＤＳ）を最小値ホ−ルド回路７へ出力する。最小
値ホ−ルド回路７は、比較器とレジスタとにて構成され
ており、最も小さい絶対値和（△ＣＤＳ）が得られるＣ
ＤＳ制御信号条件を検出して、そのＣＤＳ制御信号条件
をＩ−ＮＲＺＩ符号器３へ出力する。このＣＤＳ制御信
号条件でＩ−ＮＲＺＩ符号器３から出力された18ビット
の並列Ｉ−ＮＲＺＩデ−タを、並直列変換回路８は直列
デ−タとして出力する。
施例１について説明する。図１は実施例１の情報変換装
置のブロック回路図である。２はＣＤＳ値が異なる複数
の符号語を生成するための２ビット信号を出力するＣＤ
Ｓ制御信号生成回路、３は16ビット並列の入力デ−タと
２ビットのＣＤＳ制御信号とが並列入力されて18ビット
並列のＩ−ＮＲＺＩ変調を行うＩ−ＮＲＺＩ符号器であ
り、Ｉ−ＮＲＺＩ符号器３はこの18ビット並列のＩ−Ｎ
ＲＺＩ変調信号を６ビット単位毎に３分割して電荷検出
回路４へ出力する。電荷検出回路４は、この６ビット単
位の符号語内電荷値を検出してその検出値を誤差検出回
路６へ出力する。誤差検出回路６には、パイロット信号
を生成するに理想的なＤＳＶ変動を得るための符号語内
ＣＤＳ値が既知ＣＤＳ生成回路５から入力される。誤差
検出回路６は、既知ＣＤＳ生成回路５からの理想的な符
号語内ＣＤＳ値と電荷検出回路４で得た６ビット単位毎
の符号語内電荷値との差を求め、求めた差の絶対値和
（△ＣＤＳ）を最小値ホ−ルド回路７へ出力する。最小
値ホ−ルド回路７は、比較器とレジスタとにて構成され
ており、最も小さい絶対値和（△ＣＤＳ）が得られるＣ
ＤＳ制御信号条件を検出して、そのＣＤＳ制御信号条件
をＩ−ＮＲＺＩ符号器３へ出力する。このＣＤＳ制御信
号条件でＩ−ＮＲＺＩ符号器３から出力された18ビット
の並列Ｉ−ＮＲＺＩデ−タを、並直列変換回路８は直列
デ−タとして出力する。
【００４５】図２〜図４は図１の動作を補足説明するた
めの図であり、図２はＩ−ＮＲＺＩ符号器３の内部構成
図、図３，図４は符号語とＤＳＶとの関係を説明する図
である。ここで、発明の内容をより明らかにするため
に、２値のディジタル信号列からパイロット信号が生成
できる情報変換方法について説明する。
めの図であり、図２はＩ−ＮＲＺＩ符号器３の内部構成
図、図３，図４は符号語とＤＳＶとの関係を説明する図
である。ここで、発明の内容をより明らかにするため
に、２値のディジタル信号列からパイロット信号が生成
できる情報変換方法について説明する。
【００４６】“０”または“１”の２値レベルにて表現
されるディジタルデ−タのパワ−スペクトラムは、状態
遷移の確率に影響される。つまり、一様にランダムなデ
−タのパワ−スペクトラムは、直流からデ−タ伝送周波
数の範囲でほぼ平坦となる。また、ディジタルデ−タの
“０”レベルを−１、“１”レベルを＋１とした場合の
伝送デ−タの総和値をＤＳＶと呼び、有限値とすること
により、直流成分を含まない低域抑圧パワ−スペクトラ
ムが得られる。更に、このＤＳＶが周期的に変動すれ
ば、変動周期に対応した周波数に強いスペクトラムが得
られ、パイロット信号として用いることが可能となる。
つまり、パイロット信号を生成するためには、符号語列
のＤＳＶを精度よく制御する手段が必須となる。
されるディジタルデ−タのパワ−スペクトラムは、状態
遷移の確率に影響される。つまり、一様にランダムなデ
−タのパワ−スペクトラムは、直流からデ−タ伝送周波
数の範囲でほぼ平坦となる。また、ディジタルデ−タの
“０”レベルを−１、“１”レベルを＋１とした場合の
伝送デ−タの総和値をＤＳＶと呼び、有限値とすること
により、直流成分を含まない低域抑圧パワ−スペクトラ
ムが得られる。更に、このＤＳＶが周期的に変動すれ
ば、変動周期に対応した周波数に強いスペクトラムが得
られ、パイロット信号として用いることが可能となる。
つまり、パイロット信号を生成するためには、符号語列
のＤＳＶを精度よく制御する手段が必須となる。
【００４７】２周波パイロットＡＴＦ方式では、複数の
パイロット周波数が必要となる。以下、実施例１におい
て、ｆCH／60（ｆCH：直列デ−タの転送周波数）のパイ
ロット信号周波数を生成する場合の各部の動作について
説明する。
パイロット周波数が必要となる。以下、実施例１におい
て、ｆCH／60（ｆCH：直列デ−タの転送周波数）のパイ
ロット信号周波数を生成する場合の各部の動作について
説明する。
【００４８】Ｉ−ＮＲＺＩ符号器３への入力デ−タはラ
ンダムな16ビットのディジタル化された映像信号または
音声信号であり、例えば“２９７Ｄｈ”とする。この入
力デ−タのＭＳＢ側にＣＤＳ制御信号生成回路２の出力
２ビットを付加して18ビット並列デ−タとする。Ｉ−Ｎ
ＲＺＩ符号器３では付加した２ビットパタ−ンにより、
図３に示すようなＣＤＳ値が異なる４種類のＩ−ＮＲＺ
Ｉ信号を生成する。その結果、符号化周波数はｆCH／18
となる。
ンダムな16ビットのディジタル化された映像信号または
音声信号であり、例えば“２９７Ｄｈ”とする。この入
力デ−タのＭＳＢ側にＣＤＳ制御信号生成回路２の出力
２ビットを付加して18ビット並列デ−タとする。Ｉ−Ｎ
ＲＺＩ符号器３では付加した２ビットパタ−ンにより、
図３に示すようなＣＤＳ値が異なる４種類のＩ−ＮＲＺ
Ｉ信号を生成する。その結果、符号化周波数はｆCH／18
となる。
【００４９】一方、生成したいパイロット信号の周波数
はｆCH／60であり、符号化周波数とは非整数倍である。
よって、符号語単位でＣＤＳを管理し、パイロット信号
周波数に対応したＤＳＶ変動を符号語列から得ることは
極めて困難であり、パイロット信号周期の整数倍の周期
に符号語を区分し、区分した符号語内の電荷値を管理す
る手段が必要となる。従って、実施例１では符号化ビッ
ト数：18とパイロット信号周期のビット数：60との最大
公約数である６ビット単位で符号語内の電荷を管理す
る。よって、18ビット並列のＩ−ＮＲＺＩ変調信号を６
ビット単位に３分割し、この６ビット単位の符号語内電
荷値（“０”レベルを−１、“１”レベルを＋１した
和）を電荷検出回路４にて検出する。なお、付加する４
種類の２ビット信号は符号化周期内に４ステップ分以上
のレ−トで与える必要があり、ＣＤＳ制御信号生成回路
２に入力しているCDS SET CLK で符号化周期内に６ステ
ップ分のレ−トで生成する。
はｆCH／60であり、符号化周波数とは非整数倍である。
よって、符号語単位でＣＤＳを管理し、パイロット信号
周波数に対応したＤＳＶ変動を符号語列から得ることは
極めて困難であり、パイロット信号周期の整数倍の周期
に符号語を区分し、区分した符号語内の電荷値を管理す
る手段が必要となる。従って、実施例１では符号化ビッ
ト数：18とパイロット信号周期のビット数：60との最大
公約数である６ビット単位で符号語内の電荷を管理す
る。よって、18ビット並列のＩ−ＮＲＺＩ変調信号を６
ビット単位に３分割し、この６ビット単位の符号語内電
荷値（“０”レベルを−１、“１”レベルを＋１した
和）を電荷検出回路４にて検出する。なお、付加する４
種類の２ビット信号は符号化周期内に４ステップ分以上
のレ−トで与える必要があり、ＣＤＳ制御信号生成回路
２に入力しているCDS SET CLK で符号化周期内に６ステ
ップ分のレ−トで生成する。
【００５０】既知ＣＤＳ生成回路５では、６ビット周期
のＣＤＳ値が＋２または−２であり、ｆCH／60周期で図
４に示すような三角波状ＤＳＶ変動が得られる符号語内
既知ＣＤＳ信号を生成する。この既知ＣＤＳ信号は、符
号語内電荷値の理想値からの誤差を求めるための信号で
あり、区分した符号語内電荷値と１対１で対応付ける。
よって、符号語の３区分の信号として３ビットを出力す
る（既知ＣＤＳ値は各ビットともLow で＋２、Highで−
２）。なお、符号化周波数（ｆCH／18）とパイロット信
号周波数（ｆCH／60）とが非整数倍のため、符号語内既
知ＣＤＳ信号と符号語内電荷値との対応付けは、サンプ
ル点位相を保証する必要性から、符号化周期とパイロッ
ト周期との最小公倍数である 180×（１／ｆCH）周期と
する。
のＣＤＳ値が＋２または−２であり、ｆCH／60周期で図
４に示すような三角波状ＤＳＶ変動が得られる符号語内
既知ＣＤＳ信号を生成する。この既知ＣＤＳ信号は、符
号語内電荷値の理想値からの誤差を求めるための信号で
あり、区分した符号語内電荷値と１対１で対応付ける。
よって、符号語の３区分の信号として３ビットを出力す
る（既知ＣＤＳ値は各ビットともLow で＋２、Highで−
２）。なお、符号化周波数（ｆCH／18）とパイロット信
号周波数（ｆCH／60）とが非整数倍のため、符号語内既
知ＣＤＳ信号と符号語内電荷値との対応付けは、サンプ
ル点位相を保証する必要性から、符号化周期とパイロッ
ト周期との最小公倍数である 180×（１／ｆCH）周期と
する。
【００５１】誤差検出回路６では６ビット毎の符号語内
既知ＣＤＳ信号と符号語内電荷値の差を検出し、３分割
した各符号語内電荷値の差の絶対値和（△ＣＤＳ）を最
小値ホ−ルド回路７に出力する。最小値ホ−ルド回路７
は、△ＣＤＳを比較するための比較器と△ＣＤＳ及びそ
のときのＩ−ＮＲＺＩ変調信号の先頭２ビット信号を蓄
えておくレジスタとで構成されており、CDS SET CLK に
より時分割で与える４種類のＣＤＳ値が異なる各々のＩ
−ＮＲＺＩ信号のうち最も小さい△ＣＤＳとそのときの
先頭２ビット信号とをレジスタに蓄えるべくラッチパル
スを生成し、ホ−ルドする。
既知ＣＤＳ信号と符号語内電荷値の差を検出し、３分割
した各符号語内電荷値の差の絶対値和（△ＣＤＳ）を最
小値ホ−ルド回路７に出力する。最小値ホ−ルド回路７
は、△ＣＤＳを比較するための比較器と△ＣＤＳ及びそ
のときのＩ−ＮＲＺＩ変調信号の先頭２ビット信号を蓄
えておくレジスタとで構成されており、CDS SET CLK に
より時分割で与える４種類のＣＤＳ値が異なる各々のＩ
−ＮＲＺＩ信号のうち最も小さい△ＣＤＳとそのときの
先頭２ビット信号とをレジスタに蓄えるべくラッチパル
スを生成し、ホ−ルドする。
【００５２】以上のようにして最小値ホ−ルド回路７内
のレジスタにラッチされている最も小さい△ＣＤＳが得
られるＣＤＳ制御用の先頭２ビット信号を、Ｉ−ＮＲＺ
Ｉ符号器３に戻し、Ｉ−ＮＲＺＩ符号器３内のスイッチ
を介してＣＤＳ制御信号生成回路２から入力している２
ビット信号と切り換え、Ｉ−ＮＲＺＩ符号器３の先頭２
ビット信号として入力し、Ｉ−ＮＲＺＩ変調する。変調
された18ビット並列信号は符号化周期パルスにて並直列
変換回路８にロ−ドされ、デ−タ伝送周波数ｆCHのクロ
ックにて直列信号に変換されて伝送路に出力される。
のレジスタにラッチされている最も小さい△ＣＤＳが得
られるＣＤＳ制御用の先頭２ビット信号を、Ｉ−ＮＲＺ
Ｉ符号器３に戻し、Ｉ−ＮＲＺＩ符号器３内のスイッチ
を介してＣＤＳ制御信号生成回路２から入力している２
ビット信号と切り換え、Ｉ−ＮＲＺＩ符号器３の先頭２
ビット信号として入力し、Ｉ−ＮＲＺＩ変調する。変調
された18ビット並列信号は符号化周期パルスにて並直列
変換回路８にロ−ドされ、デ−タ伝送周波数ｆCHのクロ
ックにて直列信号に変換されて伝送路に出力される。
【００５３】以後、符号化ごとに同様の操作を行い、△
ＣＤＳが最も小さい符号語を出力していくことにより、
既知ＣＤＳによるパイロット信号生成のための理想的Ｄ
ＳＶ変動に相似なＤＳＶ変動を有する符号語列が得られ
る。
ＣＤＳが最も小さい符号語を出力していくことにより、
既知ＣＤＳによるパイロット信号生成のための理想的Ｄ
ＳＶ変動に相似なＤＳＶ変動を有する符号語列が得られ
る。
【００５４】符号化の一例として、“２９７Ｄｈ”に続
いて“５０Ｂ７ｈ”，“９ＣＡＣｈ”，“Ｃ１Ｂ５”，
“Ｄ１９１ｈ”，“０２４Ｄｈ”なる情報が入力された
場合については、図４に理想的ＤＳＶ変動と符号化列の
ＤＳＶ変動とを対比させて示す。
いて“５０Ｂ７ｈ”，“９ＣＡＣｈ”，“Ｃ１Ｂ５”，
“Ｄ１９１ｈ”，“０２４Ｄｈ”なる情報が入力された
場合については、図４に理想的ＤＳＶ変動と符号化列の
ＤＳＶ変動とを対比させて示す。
【００５５】実施例２．次に、請求項２の発明に係る実
施例２について説明する。図５は実施例２の情報変換装
置のブロック回路図であり、図１と同じ部分については
同一符号を付して説明を省略する。９は24ビット単位の
入力デ−タを４ワ−ド分蓄えるレジスタ回路、10はレジ
スタ回路９からの４デ−タワ−ドの各々のＭＳＢに付加
する信号を生成するＭＳＢ信号生成回路、11はレジスタ
回路９からの 100ビットの並列データにＩ−ＮＲＺＩ変
調を行うＩ−ＮＲＺＩ符号器、12は４ワ−ド分の４個の
誤差検出回路６からの△ＣＤＳを加算する加算器、13は
レジスタ回路９からの４デ−タワ−ドの各々のＭＳＢに
付加する信号を選択するスイッチである。図６は図５に
おけるＩ−ＮＲＺＩ符号器11の構成を示すブロック回路
図、図７は実施例２の動作を説明するための図である。
施例２について説明する。図５は実施例２の情報変換装
置のブロック回路図であり、図１と同じ部分については
同一符号を付して説明を省略する。９は24ビット単位の
入力デ−タを４ワ−ド分蓄えるレジスタ回路、10はレジ
スタ回路９からの４デ−タワ−ドの各々のＭＳＢに付加
する信号を生成するＭＳＢ信号生成回路、11はレジスタ
回路９からの 100ビットの並列データにＩ−ＮＲＺＩ変
調を行うＩ−ＮＲＺＩ符号器、12は４ワ−ド分の４個の
誤差検出回路６からの△ＣＤＳを加算する加算器、13は
レジスタ回路９からの４デ−タワ−ドの各々のＭＳＢに
付加する信号を選択するスイッチである。図６は図５に
おけるＩ−ＮＲＺＩ符号器11の構成を示すブロック回路
図、図７は実施例２の動作を説明するための図である。
【００５６】ここで、実施例２の有効性を明らかにする
ためにＩ−ＮＲＺＩ変調について説明する。Ｉ−ＮＲＺ
Ｉ変調は符号化された信号を２ビット遅延し、情報ビッ
トと排他論理和をとることにより符号化を行う方式であ
る。よって、偶数ビットの情報語に１ビットの制御信号
を付加してＩ−ＮＲＺＩ変調を行う符号化では、付加し
た制御ビットの影響が次の符号化ワ−ドに伝播するた
め、複数ワ−ド単位で符号化を行う。従って、実施例１
よりも更に符号化効率が高い符号化として、24ビットの
情報語に１ビットのＣＳＤ制御信号を付加する符号化装
置では伝播の影響を考慮した装置が必要となる。
ためにＩ−ＮＲＺＩ変調について説明する。Ｉ−ＮＲＺ
Ｉ変調は符号化された信号を２ビット遅延し、情報ビッ
トと排他論理和をとることにより符号化を行う方式であ
る。よって、偶数ビットの情報語に１ビットの制御信号
を付加してＩ−ＮＲＺＩ変調を行う符号化では、付加し
た制御ビットの影響が次の符号化ワ−ドに伝播するた
め、複数ワ−ド単位で符号化を行う。従って、実施例１
よりも更に符号化効率が高い符号化として、24ビットの
情報語に１ビットのＣＳＤ制御信号を付加する符号化装
置では伝播の影響を考慮した装置が必要となる。
【００５７】以下、実施例２の動作について説明する。
24ビットの並列入力デ−タをレジスタ回路９にて４ワ−
ド96ビットの並列デ−タに変換する。また、ＭＳＢ信号
生成回路10では、符号語のＣＤＳを制御するために“０
０００”〜“１１１１”までの４ビット、16種の信号を
時分割で生成し、スイッチ13を介してこの４ワ−ド並列
デ−タの各ワ−ドのＭＳＢ側にＣＤＳ制御用ビットとし
て１ビットずつ付加する。なお、16種類の信号生成はCD
S SET CLK で行われ、レ−トはｆCH／100 に16ステップ
以上確保する必要があり、20ステップ分とする。Ｉ−Ｎ
ＲＺＩ符号器１１には、24ビットのデ−タに１ビットの
制御ビットを付加した25ビット×４ワ−ドのデ−タと直
前に符号化されたＩ−ＮＲＺＩ変調信号の終端ビット
（Ｙ信号）とが入力され、 100ビット並列のＩ−ＮＲＺ
Ｉ変調が行われる。その結果、Ｉ−ＮＲＺＩ符号器11の
出力には、ＭＳＢ信号生成回路10からの４ビット信号条
件とＹ信号との状態により、図６に示すような16条件
（32状態）の 100ビット並列のＩ−ＮＲＺＩ変調信号が
得られる。
24ビットの並列入力デ−タをレジスタ回路９にて４ワ−
ド96ビットの並列デ−タに変換する。また、ＭＳＢ信号
生成回路10では、符号語のＣＤＳを制御するために“０
０００”〜“１１１１”までの４ビット、16種の信号を
時分割で生成し、スイッチ13を介してこの４ワ−ド並列
デ−タの各ワ−ドのＭＳＢ側にＣＤＳ制御用ビットとし
て１ビットずつ付加する。なお、16種類の信号生成はCD
S SET CLK で行われ、レ−トはｆCH／100 に16ステップ
以上確保する必要があり、20ステップ分とする。Ｉ−Ｎ
ＲＺＩ符号器１１には、24ビットのデ−タに１ビットの
制御ビットを付加した25ビット×４ワ−ドのデ−タと直
前に符号化されたＩ−ＮＲＺＩ変調信号の終端ビット
（Ｙ信号）とが入力され、 100ビット並列のＩ−ＮＲＺ
Ｉ変調が行われる。その結果、Ｉ−ＮＲＺＩ符号器11の
出力には、ＭＳＢ信号生成回路10からの４ビット信号条
件とＹ信号との状態により、図６に示すような16条件
（32状態）の 100ビット並列のＩ−ＮＲＺＩ変調信号が
得られる。
【００５８】次に、この16条件からパイロット信号生成
に最も優位な条件を抽出する手段について述べる。生成
したいパイロット信号の周波数はｆCH／60であり、符号
化周波数（ｆCH／25）とは非整数倍である。よって、実
施例１と同様に符号語を区分し、区分した符号語内の電
荷値を管理する必要があり、符号化ビット数：25とパイ
ロット信号周期のビット数：60との最大公約数である５
ビット単位で符号語内の電荷を管理する。よって、電荷
検出回路４にて25ビット×４ワ−ド並列のＩ−ＮＲＺＩ
変調信号を５ビット単位に20分割し、この５ビット単位
の符号語内電荷値を検出する。
に最も優位な条件を抽出する手段について述べる。生成
したいパイロット信号の周波数はｆCH／60であり、符号
化周波数（ｆCH／25）とは非整数倍である。よって、実
施例１と同様に符号語を区分し、区分した符号語内の電
荷値を管理する必要があり、符号化ビット数：25とパイ
ロット信号周期のビット数：60との最大公約数である５
ビット単位で符号語内の電荷を管理する。よって、電荷
検出回路４にて25ビット×４ワ−ド並列のＩ−ＮＲＺＩ
変調信号を５ビット単位に20分割し、この５ビット単位
の符号語内電荷値を検出する。
【００５９】既知ＣＤＳ生成回路５では、５ビット周期
のＣＤＳ値が＋１または−１であり、ｆCH／60周期で三
角波状ＤＳＶ変動が得られる符号語内既知ＣＤＳ信号を
生成する。既知ＣＤＳ信号は符号語内電荷値の理想値か
らの誤差を求める信号であり、区分した符号語内電荷値
と１対１で対応付ける。よって、各符号語に対して５区
分の信号として５ビット出力する。なお、符号化周波数
（ｆCH／25）とパイロット信号周波数（ｆCH／60）とが
非整数倍のため、符号語内既知ＣＤＳ信号と符号語内電
荷値との対応付けはサンプル点位相を保証する必要性か
ら、符号化周期とパイロット周期との最小公倍数である
300×（１／ｆCH）周期とする。
のＣＤＳ値が＋１または−１であり、ｆCH／60周期で三
角波状ＤＳＶ変動が得られる符号語内既知ＣＤＳ信号を
生成する。既知ＣＤＳ信号は符号語内電荷値の理想値か
らの誤差を求める信号であり、区分した符号語内電荷値
と１対１で対応付ける。よって、各符号語に対して５区
分の信号として５ビット出力する。なお、符号化周波数
（ｆCH／25）とパイロット信号周波数（ｆCH／60）とが
非整数倍のため、符号語内既知ＣＤＳ信号と符号語内電
荷値との対応付けはサンプル点位相を保証する必要性か
ら、符号化周期とパイロット周期との最小公倍数である
300×（１／ｆCH）周期とする。
【００６０】４ワ−ド分並列に設けられた４個の各誤差
検出回路６では、５ビット毎の符号語内既知ＣＤＳ信号
と符号語内電荷値の差を検出し、５分割した各符号語内
電荷値の差の絶対値和（△ＣＤＳ）を加算器12へ出力す
る。加算器12では４ワ−ド分の△ＣＤＳが加算され、Σ
△ＣＤＳとして最小値ホ−ルド回路７に出力する。最小
値ホ−ルド回路７はΣ△ＣＤＳを比較するための比較器
とΣ△ＣＤＳ及びそのときのＭＳＢ制御信号４ビット信
号を蓄えておくレジスタとで構成されており、CDS SET
CLK により時分割で与える16種類のＣＤＳ値が異なるＩ
−ＮＲＺＩ信号のうち最も小さいΣ△ＣＤＳとそのとき
のＭＳＢ制御信号４ビット信号とをレジスタに蓄えるべ
くラッチパルスを生成し、ホ−ルドする。
検出回路６では、５ビット毎の符号語内既知ＣＤＳ信号
と符号語内電荷値の差を検出し、５分割した各符号語内
電荷値の差の絶対値和（△ＣＤＳ）を加算器12へ出力す
る。加算器12では４ワ−ド分の△ＣＤＳが加算され、Σ
△ＣＤＳとして最小値ホ−ルド回路７に出力する。最小
値ホ−ルド回路７はΣ△ＣＤＳを比較するための比較器
とΣ△ＣＤＳ及びそのときのＭＳＢ制御信号４ビット信
号を蓄えておくレジスタとで構成されており、CDS SET
CLK により時分割で与える16種類のＣＤＳ値が異なるＩ
−ＮＲＺＩ信号のうち最も小さいΣ△ＣＤＳとそのとき
のＭＳＢ制御信号４ビット信号とをレジスタに蓄えるべ
くラッチパルスを生成し、ホ−ルドする。
【００６１】以上のようにして最小値ホ−ルド回路７内
のレジスタにラッチされている最も小さいΣ△ＣＤＳが
得られるＣＤＳ制御用のＭＳＢ制御信号の４ビット信号
を、スイッチ13を介してＩ−ＮＲＺＩ符号器11に戻し、
ＭＳＢ制御信号と切り換え、24ビットデ−タのＭＳＢに
付加する信号として４ワ−ド分入力し、Ｉ−ＮＲＺＩ変
調する。変調された４ワ−ド(100ビット）並列信号は、
４符号化周期パルスにて並直列変換回路８にロ−ドさ
れ、デ−タ伝送周波数ｆCHのクロックにて直列信号に変
換されて伝送路に出力される。
のレジスタにラッチされている最も小さいΣ△ＣＤＳが
得られるＣＤＳ制御用のＭＳＢ制御信号の４ビット信号
を、スイッチ13を介してＩ−ＮＲＺＩ符号器11に戻し、
ＭＳＢ制御信号と切り換え、24ビットデ−タのＭＳＢに
付加する信号として４ワ−ド分入力し、Ｉ−ＮＲＺＩ変
調する。変調された４ワ−ド(100ビット）並列信号は、
４符号化周期パルスにて並直列変換回路８にロ−ドさ
れ、デ−タ伝送周波数ｆCHのクロックにて直列信号に変
換されて伝送路に出力される。
【００６２】実施例３．次に、請求項３の発明に係る実
施例３について説明する。図８は実施例３の情報変換装
置のブロック回路図であり、図１と同じ部分については
同一符号を付して説明を省略する。14は生成したＩ−Ｎ
ＲＺＩ符号語列のＤＳＶを蓄えておくＤＳＶ検出回路、
15は理想的なＤＳＶ変動値を出力する既知ＤＳＶ生成回
路、16は符号語によるＤＳＶ値と既知ＤＳＶ値との誤差
を求める誤差検出回路である。なお、実施例３は実施例
１の装置と同様のパイロット信号生成が可能な装置であ
り、且つ、ＤＳＶの発散を抑圧することでＤＣフリ−の
情報変換を行うので、Ｉ−ＮＲＺＩ変調手段，符号語内
電荷検出手段は実施例１と同一でよい。図９は実施例３
の動作を説明するための図である。
施例３について説明する。図８は実施例３の情報変換装
置のブロック回路図であり、図１と同じ部分については
同一符号を付して説明を省略する。14は生成したＩ−Ｎ
ＲＺＩ符号語列のＤＳＶを蓄えておくＤＳＶ検出回路、
15は理想的なＤＳＶ変動値を出力する既知ＤＳＶ生成回
路、16は符号語によるＤＳＶ値と既知ＤＳＶ値との誤差
を求める誤差検出回路である。なお、実施例３は実施例
１の装置と同様のパイロット信号生成が可能な装置であ
り、且つ、ＤＳＶの発散を抑圧することでＤＣフリ−の
情報変換を行うので、Ｉ−ＮＲＺＩ変調手段，符号語内
電荷検出手段は実施例１と同一でよい。図９は実施例３
の動作を説明するための図である。
【００６３】以下、動作について説明する。Ｉ−ＮＲＺ
Ｉ符号器３への入力デ−タは実施例１と同様に16ビット
の並列信号であり、例えば“２９７Ｄｈ”とする。符号
化ビット数及びパイロット信号生成周波数も実施例１と
同一である。よって、実施例１と同一手段により６ビッ
ト単位の符号語内電荷が電荷検出回路４から３ブロック
分出力される。ＤＳＶ検出回路14には直前までの符号語
列のＤＳＶ値がレジスタに蓄積されている。このＤＳＶ
値に電荷検出回路４から入力される符号語の先頭から６
ビット単位の各ブロック端までの電荷値を加算し、各ブ
ロック端までのＤＳＶ値としてＤＳＶ検出回路14から誤
差検出回路16へ３ブロック分出力する。
Ｉ符号器３への入力デ−タは実施例１と同様に16ビット
の並列信号であり、例えば“２９７Ｄｈ”とする。符号
化ビット数及びパイロット信号生成周波数も実施例１と
同一である。よって、実施例１と同一手段により６ビッ
ト単位の符号語内電荷が電荷検出回路４から３ブロック
分出力される。ＤＳＶ検出回路14には直前までの符号語
列のＤＳＶ値がレジスタに蓄積されている。このＤＳＶ
値に電荷検出回路４から入力される符号語の先頭から６
ビット単位の各ブロック端までの電荷値を加算し、各ブ
ロック端までのＤＳＶ値としてＤＳＶ検出回路14から誤
差検出回路16へ３ブロック分出力する。
【００６４】既知ＤＳＶ生成回路15では、６ビット周期
のＣＤＳ値が＋２または−２であり、ｆCH／60周期で図
９に示すような三角波状ＤＳＶ変動が得られる符号語内
既知ＤＳＶ信号を生成する。この既知ＤＳＶ信号は、符
号語内の各ブロック端ＤＳＶ値の理想値からの誤差を求
めるための信号であり、区分した符号語内の各ブロック
端ＤＳＶ値と１対１で対応付ける。よって、符号語の３
区分の信号として３ワ−ド分出力する。なお、符号化周
波数（ｆCH／18）とパイロット信号周波数（ｆCH／60）
とが非整数倍のため、符号語内既知ＤＳＶ信号と符号語
内の各ブロック端ＤＳＶ値との対応付けはサンプル点位
相を保証する必要性から、符号化周期とパイロット周期
との最小公倍数である 180×（１／ｆCH）周期とする。
のＣＤＳ値が＋２または−２であり、ｆCH／60周期で図
９に示すような三角波状ＤＳＶ変動が得られる符号語内
既知ＤＳＶ信号を生成する。この既知ＤＳＶ信号は、符
号語内の各ブロック端ＤＳＶ値の理想値からの誤差を求
めるための信号であり、区分した符号語内の各ブロック
端ＤＳＶ値と１対１で対応付ける。よって、符号語の３
区分の信号として３ワ−ド分出力する。なお、符号化周
波数（ｆCH／18）とパイロット信号周波数（ｆCH／60）
とが非整数倍のため、符号語内既知ＤＳＶ信号と符号語
内の各ブロック端ＤＳＶ値との対応付けはサンプル点位
相を保証する必要性から、符号化周期とパイロット周期
との最小公倍数である 180×（１／ｆCH）周期とする。
【００６５】誤差検出回路16では、符号語内既知ＤＳＶ
信号と符号語内の各ブロック端ＤＳＶ値との差を検出
し、３分割した各符号語内の各ブロック端でのＤＳＶ値
の差の絶対値和（△ＤＳＶ）を最小値ホ−ルド回路７に
出力する。最小値ホ−ルド回路７は△ＤＳＶを比較する
ための比較器と△ＤＳＶ及びそのときのＩ−ＮＲＺＩ変
調信号の先頭２ビット信号を蓄えておくレジスタとで構
成されており、CDS SETCLK により時分割で与える４種
類のＣＤＳ値が異なるＩ−ＮＲＺＩ信号の内、最も小さ
い△ＤＳＶとそのときの先頭２ビット信号をレジスタに
蓄えるべくラッチパルスを生成し、ホ−ルドする。
信号と符号語内の各ブロック端ＤＳＶ値との差を検出
し、３分割した各符号語内の各ブロック端でのＤＳＶ値
の差の絶対値和（△ＤＳＶ）を最小値ホ−ルド回路７に
出力する。最小値ホ−ルド回路７は△ＤＳＶを比較する
ための比較器と△ＤＳＶ及びそのときのＩ−ＮＲＺＩ変
調信号の先頭２ビット信号を蓄えておくレジスタとで構
成されており、CDS SETCLK により時分割で与える４種
類のＣＤＳ値が異なるＩ−ＮＲＺＩ信号の内、最も小さ
い△ＤＳＶとそのときの先頭２ビット信号をレジスタに
蓄えるべくラッチパルスを生成し、ホ−ルドする。
【００６６】以上のようにして最小値ホ−ルド回路７内
のレジスタにラッチされている最も小さい△ＤＳＶが得
られるＣＤＳ制御用の先頭２ビット信号を、Ｉ−ＮＲＺ
Ｉ符号器３に戻し、スイッチを介してＣＤＳ制御信号生
成回路２から入力している２ビット信号と切り換え、Ｉ
−ＮＲＺＩ符号器３の先頭２ビット信号として入力し、
Ｉ−ＮＲＺＩ変調する。変調された18ビット並列信号は
符号化周期パルスにて並直列変換回路８にロ−ドされ、
デ−タ伝送周波数ｆCHのクロックにて直列信号に変換さ
れて伝送路に出力される。
のレジスタにラッチされている最も小さい△ＤＳＶが得
られるＣＤＳ制御用の先頭２ビット信号を、Ｉ−ＮＲＺ
Ｉ符号器３に戻し、スイッチを介してＣＤＳ制御信号生
成回路２から入力している２ビット信号と切り換え、Ｉ
−ＮＲＺＩ符号器３の先頭２ビット信号として入力し、
Ｉ−ＮＲＺＩ変調する。変調された18ビット並列信号は
符号化周期パルスにて並直列変換回路８にロ−ドされ、
デ−タ伝送周波数ｆCHのクロックにて直列信号に変換さ
れて伝送路に出力される。
【００６７】実施例４．次に、請求項４の発明に係る実
施例４について説明する。図10は実施例４の情報変換装
置のブロック回路図であり、図１または図５と同一部分
については同一符号を付して説明を省略する。17a 〜17
d は生成したＩ−ＮＲＺＩ符号語列のＤＳＶを蓄えてお
くＤＳＶ検出回路、18は理想的なＤＳＶ変動値を出力す
る既知ＤＳＶ生成回路、19は符号語によるＤＳＶ値と既
知ＤＳＶ値との誤差を求める誤差検出回路である。な
お、実施例４は実施例２の装置と同様のパイロット信号
生成が可能な装置であり、且つ、ＤＳＶの発散を抑圧す
ることでＤＣフリ−の情報変換を行うので、Ｉ−ＮＲＺ
Ｉ変調手段, 符号語内電荷検出手段は実施例２と同一で
よい。
施例４について説明する。図10は実施例４の情報変換装
置のブロック回路図であり、図１または図５と同一部分
については同一符号を付して説明を省略する。17a 〜17
d は生成したＩ−ＮＲＺＩ符号語列のＤＳＶを蓄えてお
くＤＳＶ検出回路、18は理想的なＤＳＶ変動値を出力す
る既知ＤＳＶ生成回路、19は符号語によるＤＳＶ値と既
知ＤＳＶ値との誤差を求める誤差検出回路である。な
お、実施例４は実施例２の装置と同様のパイロット信号
生成が可能な装置であり、且つ、ＤＳＶの発散を抑圧す
ることでＤＣフリ−の情報変換を行うので、Ｉ−ＮＲＺ
Ｉ変調手段, 符号語内電荷検出手段は実施例２と同一で
よい。
【００６８】以下、動作について説明する。実施例２と
同様に24ビットの並列入力デ−タをレジスタ回路９にて
４ワ−ド96ビットの並列デ−タに変換する。また、ＭＳ
Ｂ信号生成回路10では符号語のＣＤＳを制御するために
“００００”〜“１１１１”までの４ビット、16種の信
号を時分割で生成し、スイッチ13を介してこの４ワ−ド
並列デ−タの各ワ−ドのＭＳＢ側にＣＤＳ制御用ビット
として１ビットずつ付加する。なお、16種類の信号生成
はCDS SET CLK で行われ、レ−トはｆCH／100に16ステ
ップ以上確保する必要があり、20ステップ分とする。Ｉ
−ＮＲＺＩ符号器11には、24ビットのデ−タに１ビット
の制御ビットを付加した25ビット×４ワ−ドのデ−タと
直前に符号化されたＩ−ＮＲＺＩ変調信号の終端ビット
（Ｙ信号）とが入力され、 100ビット並列のＩ−ＮＲＺ
Ｉ変調を行う。その結果、Ｉ−ＮＲＺＩ符号器11の出力
には、ＭＳＢ信号生成回路10からの４ビット信号条件と
Ｙ信号との状態により、図６に示すような16条件（32状
態）の 100ビット並列のＩ−ＮＲＺＩ変調信号が得られ
る。
同様に24ビットの並列入力デ−タをレジスタ回路９にて
４ワ−ド96ビットの並列デ−タに変換する。また、ＭＳ
Ｂ信号生成回路10では符号語のＣＤＳを制御するために
“００００”〜“１１１１”までの４ビット、16種の信
号を時分割で生成し、スイッチ13を介してこの４ワ−ド
並列デ−タの各ワ−ドのＭＳＢ側にＣＤＳ制御用ビット
として１ビットずつ付加する。なお、16種類の信号生成
はCDS SET CLK で行われ、レ−トはｆCH／100に16ステ
ップ以上確保する必要があり、20ステップ分とする。Ｉ
−ＮＲＺＩ符号器11には、24ビットのデ−タに１ビット
の制御ビットを付加した25ビット×４ワ−ドのデ−タと
直前に符号化されたＩ−ＮＲＺＩ変調信号の終端ビット
（Ｙ信号）とが入力され、 100ビット並列のＩ−ＮＲＺ
Ｉ変調を行う。その結果、Ｉ−ＮＲＺＩ符号器11の出力
には、ＭＳＢ信号生成回路10からの４ビット信号条件と
Ｙ信号との状態により、図６に示すような16条件（32状
態）の 100ビット並列のＩ−ＮＲＺＩ変調信号が得られ
る。
【００６９】次に、この16条件からパイロット信号生成
に最も優位な条件を抽出する手段について述べる。生成
したいパイロット信号の周波数はｆCH／60であり、符号
化周波数（ｆCH／25）とは非整数倍である。よって、実
施例２と同様に符号語を区分し、区分した符号語内の電
荷値を管理する必要があり、符号化ビット数：25とパイ
ロット信号周期のビット数：60との最大公約数である５
ビット単位で符号語内の電荷を管理する。よって、電荷
検出回路４にて25ビット×４ワ−ド並列のＩ−ＮＲＺＩ
変調信号を５ビット単位に20分割し、５ビット単位の符
号語内電荷値を検出する。
に最も優位な条件を抽出する手段について述べる。生成
したいパイロット信号の周波数はｆCH／60であり、符号
化周波数（ｆCH／25）とは非整数倍である。よって、実
施例２と同様に符号語を区分し、区分した符号語内の電
荷値を管理する必要があり、符号化ビット数：25とパイ
ロット信号周期のビット数：60との最大公約数である５
ビット単位で符号語内の電荷を管理する。よって、電荷
検出回路４にて25ビット×４ワ−ド並列のＩ−ＮＲＺＩ
変調信号を５ビット単位に20分割し、５ビット単位の符
号語内電荷値を検出する。
【００７０】ＤＳＶ検出回路17a には直前までのＩ−Ｎ
ＲＺＩ変調された符号語列のＤＳＶ値がレジスタに蓄積
されている。このＤＳＶ値に電荷検出回路４から入力さ
れる符号語の先頭から５ビット単位の各ブロック端まで
の電荷値を加算し、各ブロック端までのＤＳＶ値として
ＤＳＶ検出回路17a から５ブロック分出力する。更にＤ
ＳＶ検出回路17a のCO端子からは符号化しようとする第
１ワ−ド端までのＤＳＶ値をＤＳＶ検出回路17b に入力
し、このＤＳＶ値に第２ワ−ド目の電荷検出回路４から
入力される符号語の先頭から５ビット単位の各ブロック
端までの電荷値を加算し、各ブロック端までのＤＳＶ値
としてＤＳＶ検出回路17b から５ブロック分出力する。
以下同様に、上流側のCO端子から出力される直前までの
ＤＳＶ値に電荷検出回路４から入力される符号語の先頭
から５ビット単位の各ブロック端までの電荷値を加算し
た各ブロック端までのＤＳＶ値がＤＳＶ検出回路17c 及
び17d から各５ブロック分ずつ出力される。
ＲＺＩ変調された符号語列のＤＳＶ値がレジスタに蓄積
されている。このＤＳＶ値に電荷検出回路４から入力さ
れる符号語の先頭から５ビット単位の各ブロック端まで
の電荷値を加算し、各ブロック端までのＤＳＶ値として
ＤＳＶ検出回路17a から５ブロック分出力する。更にＤ
ＳＶ検出回路17a のCO端子からは符号化しようとする第
１ワ−ド端までのＤＳＶ値をＤＳＶ検出回路17b に入力
し、このＤＳＶ値に第２ワ−ド目の電荷検出回路４から
入力される符号語の先頭から５ビット単位の各ブロック
端までの電荷値を加算し、各ブロック端までのＤＳＶ値
としてＤＳＶ検出回路17b から５ブロック分出力する。
以下同様に、上流側のCO端子から出力される直前までの
ＤＳＶ値に電荷検出回路４から入力される符号語の先頭
から５ビット単位の各ブロック端までの電荷値を加算し
た各ブロック端までのＤＳＶ値がＤＳＶ検出回路17c 及
び17d から各５ブロック分ずつ出力される。
【００７１】既知ＤＳＶ生成回路18では、５ビット周期
のＣＤＳが＋１または−１であり、ｆCH／60周期で図９
に示すような三角波状ＤＳＶ変動が得られる符号語内既
知ＤＳＶ信号を生成する。この既知ＤＳＶ信号は、符号
語内で区分した各ブロック端ＤＳＶ値の理想値からの誤
差を求める信号であり、区分した符号語内各ブロック端
ＤＳＶ値と１対１で対応付ける。よって、各符号語に対
して５ブロック分の信号として５ワ−ド分出力する。更
に本例では４入力デ−タワ−ド単位で符号化を行うた
め、20ブロック分の既知ＤＳＶ信号を生成する。なお、
符号化周波数（ｆCH／25）とパイロット信号周波数（ｆ
CH／60）とが非整数倍のため、符号語内既知ＤＳＶ信号
と符号語内各ブロック端ＤＳＶ値との対応付けはサンプ
ル点位相を保証する必要性から、符号化周期とパイロッ
ト周期との最小公倍数である 300×（１／ｆCH）周期と
する。
のＣＤＳが＋１または−１であり、ｆCH／60周期で図９
に示すような三角波状ＤＳＶ変動が得られる符号語内既
知ＤＳＶ信号を生成する。この既知ＤＳＶ信号は、符号
語内で区分した各ブロック端ＤＳＶ値の理想値からの誤
差を求める信号であり、区分した符号語内各ブロック端
ＤＳＶ値と１対１で対応付ける。よって、各符号語に対
して５ブロック分の信号として５ワ−ド分出力する。更
に本例では４入力デ−タワ−ド単位で符号化を行うた
め、20ブロック分の既知ＤＳＶ信号を生成する。なお、
符号化周波数（ｆCH／25）とパイロット信号周波数（ｆ
CH／60）とが非整数倍のため、符号語内既知ＤＳＶ信号
と符号語内各ブロック端ＤＳＶ値との対応付けはサンプ
ル点位相を保証する必要性から、符号化周期とパイロッ
ト周期との最小公倍数である 300×（１／ｆCH）周期と
する。
【００７２】４ワ−ド分並列に備えた４個の各誤差検出
回路19では、５ビット毎の既知ＤＳＶ信号と符号語内各
ブロック端ＤＳＶ値との差を検出し、５分割した各符号
語内電荷値の差の絶対値和（△ＤＳＶ）を各々加算器12
へ出力する。加算器12では４ワ−ド分の△ＤＳＶが加算
され、Σ△ＤＳＶとして最小値ホ−ルド回路７に出力す
る。最小値ホ−ルド回路７はΣ△ＤＳＶを比較するため
の比較器とΣ△ＤＳＶ及びそのときのＭＳＢ制御信号４
ビット信号を蓄えておくレジスタとで構成されており、
CDS SET CLK により時分割で与える16種類のＣＤＳ値が
異なるＩ−ＮＲＺＩ信号の内、最も小さいΣ△ＤＳＶと
そのときのＭＳＢ制御信号４ビット信号とをレジスタに
蓄えるべくラッチパルスを生成し、ホ−ルドする。
回路19では、５ビット毎の既知ＤＳＶ信号と符号語内各
ブロック端ＤＳＶ値との差を検出し、５分割した各符号
語内電荷値の差の絶対値和（△ＤＳＶ）を各々加算器12
へ出力する。加算器12では４ワ−ド分の△ＤＳＶが加算
され、Σ△ＤＳＶとして最小値ホ−ルド回路７に出力す
る。最小値ホ−ルド回路７はΣ△ＤＳＶを比較するため
の比較器とΣ△ＤＳＶ及びそのときのＭＳＢ制御信号４
ビット信号を蓄えておくレジスタとで構成されており、
CDS SET CLK により時分割で与える16種類のＣＤＳ値が
異なるＩ−ＮＲＺＩ信号の内、最も小さいΣ△ＤＳＶと
そのときのＭＳＢ制御信号４ビット信号とをレジスタに
蓄えるべくラッチパルスを生成し、ホ−ルドする。
【００７３】以上のようにして最小値ホ−ルド回路７内
のレジスタにラッチされている最も小さいΣ△ＤＳＶが
得られるＣＤＳ制御用のＭＳＢ制御信号の４ビット信号
を、スイッチ13を介してＩ−ＮＲＺＩ符号器11に戻し、
ＭＳＢ制御信号と切り換え、24ビットデ−タのＭＳＢに
付加する信号として４ワ−ド分入力し、Ｉ−ＮＲＺＩ変
調する。この変調された４ワ−ド(100ビット）並列信号
は４符号化周期パルスにて並直列変換回路８にロ−ドさ
れ、デ−タ伝送周波数ｆCHのクロックにて直列信号に変
換されて伝送路に出力される。
のレジスタにラッチされている最も小さいΣ△ＤＳＶが
得られるＣＤＳ制御用のＭＳＢ制御信号の４ビット信号
を、スイッチ13を介してＩ−ＮＲＺＩ符号器11に戻し、
ＭＳＢ制御信号と切り換え、24ビットデ−タのＭＳＢに
付加する信号として４ワ−ド分入力し、Ｉ−ＮＲＺＩ変
調する。この変調された４ワ−ド(100ビット）並列信号
は４符号化周期パルスにて並直列変換回路８にロ−ドさ
れ、デ−タ伝送周波数ｆCHのクロックにて直列信号に変
換されて伝送路に出力される。
【００７４】実施例５．本発明による符号化装置の構成
は図22に示す従来例と同じである。図11は本発明の実施
例５による符号化装置の周波数成分抽出回路54の構成を
示す図である。周波数成分抽出回路55の構成及び動作は
周波数成分抽出回路54と同様であるので、以下では、周
波数成分抽出回路54について説明する。周波数成分抽出
回路54は、加算器21，30，35，40，45と、保持回路22，
31，36，41，46と、減算器23，26と、既知ＤＳＶ発生回
路24と、２乗器25，32，37，42，47と、既知データ発生
回路27と、乗算器28，33，38，43と、重み付け加算器48
と、重み係数つき正弦波発生回路29, 39と、重み係数つ
き余弦波発生回路34, 44とを有する。
は図22に示す従来例と同じである。図11は本発明の実施
例５による符号化装置の周波数成分抽出回路54の構成を
示す図である。周波数成分抽出回路55の構成及び動作は
周波数成分抽出回路54と同様であるので、以下では、周
波数成分抽出回路54について説明する。周波数成分抽出
回路54は、加算器21，30，35，40，45と、保持回路22，
31，36，41，46と、減算器23，26と、既知ＤＳＶ発生回
路24と、２乗器25，32，37，42，47と、既知データ発生
回路27と、乗算器28，33，38，43と、重み付け加算器48
と、重み係数つき正弦波発生回路29, 39と、重み係数つ
き余弦波発生回路34, 44とを有する。
【００７５】プリコーダ52のデータは加算器21及び減算
器26に入力される。加算器21は、入力値と保持回路22の
保持値とを加算して保持回路22に保持させる。減算器23
は、保持回路22の出力である入力信号のＤＳＶと既知Ｄ
ＳＶ発生回路24が発生した既知ＤＳＶとの差を求めて２
乗器25へ出力する。２乗器25はこの差を２乗して重み付
け加算器48へ出力する。
器26に入力される。加算器21は、入力値と保持回路22の
保持値とを加算して保持回路22に保持させる。減算器23
は、保持回路22の出力である入力信号のＤＳＶと既知Ｄ
ＳＶ発生回路24が発生した既知ＤＳＶとの差を求めて２
乗器25へ出力する。２乗器25はこの差を２乗して重み付
け加算器48へ出力する。
【００７６】一方、減算器26は、入力データと既知デー
タ発生回路27が発生した既知データとの差を求めて乗算
器28，33，38，43へ出力する。乗算器28は、重み係数つ
き正弦波発生回路29から出力される振幅Ｋ１，周波数ｆ
１の正弦波と入力データとを乗算して加算器30へ出力す
る。加算器30は、入力値と保持回路31の保持値とを加算
して保持回路31に保持させる。２乗器32は、保持回路31
の保持結果を２乗して重み付け加算器48へ出力する。同
様に、乗算器33（38, 43）は、重み係数つき余弦波発生
回路34（重み係数つき正弦波発生回路39, 重み係数つき
余弦波発生回路44）から出力される振幅Ｋ２，周波数ｆ
１の余弦波（振幅Ｋ３，周波数ｆ２の正弦波，振幅Ｋ
４，周波数ｆ２の余弦波）と入力データとを乗算して加
算器35（40, 45）へ出力する。加算器35（40, 45）は、
入力値と保持回路36（41, 46）の保持値とを加算して保
持回路36（41, 46）に保持させる。２乗器37（42, 47）
は、保持回路36（41, 46）の保持結果を２乗して重み付
け加算器48へ出力する。
タ発生回路27が発生した既知データとの差を求めて乗算
器28，33，38，43へ出力する。乗算器28は、重み係数つ
き正弦波発生回路29から出力される振幅Ｋ１，周波数ｆ
１の正弦波と入力データとを乗算して加算器30へ出力す
る。加算器30は、入力値と保持回路31の保持値とを加算
して保持回路31に保持させる。２乗器32は、保持回路31
の保持結果を２乗して重み付け加算器48へ出力する。同
様に、乗算器33（38, 43）は、重み係数つき余弦波発生
回路34（重み係数つき正弦波発生回路39, 重み係数つき
余弦波発生回路44）から出力される振幅Ｋ２，周波数ｆ
１の余弦波（振幅Ｋ３，周波数ｆ２の正弦波，振幅Ｋ
４，周波数ｆ２の余弦波）と入力データとを乗算して加
算器35（40, 45）へ出力する。加算器35（40, 45）は、
入力値と保持回路36（41, 46）の保持値とを加算して保
持回路36（41, 46）に保持させる。２乗器37（42, 47）
は、保持回路36（41, 46）の保持結果を２乗して重み付
け加算器48へ出力する。
【００７７】次に、動作を説明する。図12，図13及び図
14は、正弦波乗算結果の２乗出力（以下、正弦項とい
う），余弦波乗算結果の２乗出力（以下、余弦項とい
う）及びこの正弦項と余弦項との和の位相−出力特性の
一例を示す図である。図12は正弦項と余弦項との重み係
数の比が１：１の場合、図13は正弦項と余弦項との比が
１：1.5 の場合、図14は正弦項と余弦項との比が 1.5：
１の場合である。
14は、正弦波乗算結果の２乗出力（以下、正弦項とい
う），余弦波乗算結果の２乗出力（以下、余弦項とい
う）及びこの正弦項と余弦項との和の位相−出力特性の
一例を示す図である。図12は正弦項と余弦項との重み係
数の比が１：１の場合、図13は正弦項と余弦項との比が
１：1.5 の場合、図14は正弦項と余弦項との比が 1.5：
１の場合である。
【００７８】図15，図16及び図17は実施例５の符号化装
置で符号化された符号化データの周波数スペクトラムの
一例を示す図であり、図15は正弦項と余弦項との重み係
数の比が１：１の場合、図16は正弦項と余弦項との比が
１：1.5 の場合、図17は正弦項と余弦項との比が 1.5：
１の場合である。
置で符号化された符号化データの周波数スペクトラムの
一例を示す図であり、図15は正弦項と余弦項との重み係
数の比が１：１の場合、図16は正弦項と余弦項との比が
１：1.5 の場合、図17は正弦項と余弦項との比が 1.5：
１の場合である。
【００７９】図18及び図19は正弦項と余弦項との重み係
数を変化させた場合の正弦項と余弦項との和の位相−出
力特性を示す図であり、図18は余弦項の重みを大きくし
た場合、図19は余弦項の重みを小さくした場合である。
数を変化させた場合の正弦項と余弦項との和の位相−出
力特性を示す図であり、図18は余弦項の重みを大きくし
た場合、図19は余弦項の重みを小さくした場合である。
【００８０】本実施例５による直流成分及びパイロット
成分の抽出方法については、従来例と同じなので説明を
省略する。以下、説明を簡略化するために、符号化デー
タＦ１についてパイロット信号ｆ１とその周辺のノッチ
との生成方法について述べるが、Ｆ２についても同様で
ある。本実施例５ではノッチを生成するための正弦項と
余弦項とに重み付けを行い、記録信号の周波数スペクト
ラムの特性を変えることを目的としている。正弦項及び
余弦項の重み付けと記録信号の周波数スペクトラムの特
性の変化との関係を考察するにあたり、図12，図13及び
図14に位相−出力特性を示す。
成分の抽出方法については、従来例と同じなので説明を
省略する。以下、説明を簡略化するために、符号化デー
タＦ１についてパイロット信号ｆ１とその周辺のノッチ
との生成方法について述べるが、Ｆ２についても同様で
ある。本実施例５ではノッチを生成するための正弦項と
余弦項とに重み付けを行い、記録信号の周波数スペクト
ラムの特性を変えることを目的としている。正弦項及び
余弦項の重み付けと記録信号の周波数スペクトラムの特
性の変化との関係を考察するにあたり、図12，図13及び
図14に位相−出力特性を示す。
【００８１】図12は正弦項及び余弦項の両項に重みを付
けないときの特性図である。入力信号のＤＳＶと既知Ｄ
ＳＶとのパイロット周波数での位相差に対する両項の和
の出力は位相差が０°から 180°に向かって大きくな
る。位相差が０°の信号はパイロット信号そのものであ
り、符号化する際にはこの両項の和の出力が小さい方を
出力に選択すればよい。これによって符号化された信号
は既知ＤＳＶに対して常に位相差０°に近づこうとする
ため、パイロット信号とその周辺のノッチ信号とが生成
される。このときの符号化データの周波数スペクトラム
を図15に示す。
けないときの特性図である。入力信号のＤＳＶと既知Ｄ
ＳＶとのパイロット周波数での位相差に対する両項の和
の出力は位相差が０°から 180°に向かって大きくな
る。位相差が０°の信号はパイロット信号そのものであ
り、符号化する際にはこの両項の和の出力が小さい方を
出力に選択すればよい。これによって符号化された信号
は既知ＤＳＶに対して常に位相差０°に近づこうとする
ため、パイロット信号とその周辺のノッチ信号とが生成
される。このときの符号化データの周波数スペクトラム
を図15に示す。
【００８２】図13は余弦項の重みを1.5 と重くした例を
示している。このとき両項の和の出力は、位相が０°〜
90°の間で傾斜が急になり位相の引き込み特性が上が
り、90°〜 180°の間で傾斜が緩やかになり位相の引き
込み特性は悪くなる。パイロット信号のレベルを低くす
るものは位相が 180°ずれたものであり、すなわちこれ
は図12と比べてノッチの生成力が高く、パイロット信号
の生成力が低いことを示す。このときの符号化データの
周波数スペクトラムを図16に示す。図15と比べてノッチ
が広がり、パイロット信号が0.6 ｄＢ低くなっている。
示している。このとき両項の和の出力は、位相が０°〜
90°の間で傾斜が急になり位相の引き込み特性が上が
り、90°〜 180°の間で傾斜が緩やかになり位相の引き
込み特性は悪くなる。パイロット信号のレベルを低くす
るものは位相が 180°ずれたものであり、すなわちこれ
は図12と比べてノッチの生成力が高く、パイロット信号
の生成力が低いことを示す。このときの符号化データの
周波数スペクトラムを図16に示す。図15と比べてノッチ
が広がり、パイロット信号が0.6 ｄＢ低くなっている。
【００８３】図14は余弦項の重みを１／1.5 と軽くした
例を示している。このときの両項の和の出力は０°〜90
°の間で傾斜が緩やかになり、また90°〜 180°の間で
傾斜が急になる。前述と同様にこれは図12と比べてパイ
ロット信号の生成力が高く、ノッチの生成力が低いこと
を示す。このときの符号化データの周波数スペクトラム
を図17に示す。図15と比べてパイロット信号が0.7 ｄＢ
高くなり、ノッチについては深さ方向が浅くなってい
る。
例を示している。このときの両項の和の出力は０°〜90
°の間で傾斜が緩やかになり、また90°〜 180°の間で
傾斜が急になる。前述と同様にこれは図12と比べてパイ
ロット信号の生成力が高く、ノッチの生成力が低いこと
を示す。このときの符号化データの周波数スペクトラム
を図17に示す。図15と比べてパイロット信号が0.7 ｄＢ
高くなり、ノッチについては深さ方向が浅くなってい
る。
【００８４】これらの特性を更に詳細に調べるために重
み係数と両項の和との特性図を図18及び図19に示す。図
18は余弦項の重み係数を大きくしていった場合の両項の
和の特性の変化を示している。ここで注目すべきは図中
の重み係数が2.5 以上になったときであり、位相差が０
°から 180°の間で出力特性が山型になっている。この
とき例えば図中のＡ点と、Ａ点よりも位相差が大きいＢ
点の出力を比較した場合、Ｂ点の方が出力が小さくな
る。つまり符号化された信号に位相が大きくずれたもの
が選ばれ易くなるために結果的にパイロット信号レベル
が大きく下がる恐れがある。重み係数についてはこれに
注意して決定しなければならない。
み係数と両項の和との特性図を図18及び図19に示す。図
18は余弦項の重み係数を大きくしていった場合の両項の
和の特性の変化を示している。ここで注目すべきは図中
の重み係数が2.5 以上になったときであり、位相差が０
°から 180°の間で出力特性が山型になっている。この
とき例えば図中のＡ点と、Ａ点よりも位相差が大きいＢ
点の出力を比較した場合、Ｂ点の方が出力が小さくな
る。つまり符号化された信号に位相が大きくずれたもの
が選ばれ易くなるために結果的にパイロット信号レベル
が大きく下がる恐れがある。重み係数についてはこれに
注意して決定しなければならない。
【００８５】図19は余弦項の重み係数を小さくしていっ
た場合の両項の和の特性の変化を示している。余弦項の
重みを０としたときの特性は正弦項そのものであり、こ
れによって符号化を制御するということは入力信号を常
に既知ＤＳＶに近づける動作に他ならない。これはパイ
ロット信号と同相成分以外のパイロット周波数成分につ
いては制御力を持たず、これの符号化データの周波数ス
ペクトラムはＤＣフリーでパイロット信号を持っている
が、パイロット信号周辺のノッチの生成はできない。
た場合の両項の和の特性の変化を示している。余弦項の
重みを０としたときの特性は正弦項そのものであり、こ
れによって符号化を制御するということは入力信号を常
に既知ＤＳＶに近づける動作に他ならない。これはパイ
ロット信号と同相成分以外のパイロット周波数成分につ
いては制御力を持たず、これの符号化データの周波数ス
ペクトラムはＤＣフリーでパイロット信号を持っている
が、パイロット信号周辺のノッチの生成はできない。
【００８６】次に、実施例５のノッチ成分の具体的な抽
出動作を、図11の回路動作に併せて説明する。従来例と
同様に、減算器26の減算結果は乗算器28及び乗算器33に
入力される。重み係数つき正弦波発生回路29からは重み
係数Ｋ１，周波数ｆ１の正弦波が発生され、この減算結
果に乗じられる。また、重み係数つき余弦波発生回路34
からは重み係数Ｋ２，周波数ｆ１の余弦波が発生され、
この減算結果に乗じられる。以下、加算器30, 35以降の
動作は従来例と同じである。重み係数つき正弦波発生回
路39及び重み係数つき余弦波発生回路44はパイロット周
波数ｆ２にノッチをつくる働きをする一方、符号化デー
タＦ２を回路を共用して生成する場合には、符号化デー
タＦ１と同様に重み係数をつける必要がある。符号化デ
ータＦ１を生成する場合は重み係数は不要であり、係数
を可変するようにしてもよいが、係数をつけたままでも
ノッチは実用上十分得られるので回路の簡略化のためそ
のままにしておいてもよい。
出動作を、図11の回路動作に併せて説明する。従来例と
同様に、減算器26の減算結果は乗算器28及び乗算器33に
入力される。重み係数つき正弦波発生回路29からは重み
係数Ｋ１，周波数ｆ１の正弦波が発生され、この減算結
果に乗じられる。また、重み係数つき余弦波発生回路34
からは重み係数Ｋ２，周波数ｆ１の余弦波が発生され、
この減算結果に乗じられる。以下、加算器30, 35以降の
動作は従来例と同じである。重み係数つき正弦波発生回
路39及び重み係数つき余弦波発生回路44はパイロット周
波数ｆ２にノッチをつくる働きをする一方、符号化デー
タＦ２を回路を共用して生成する場合には、符号化デー
タＦ１と同様に重み係数をつける必要がある。符号化デ
ータＦ１を生成する場合は重み係数は不要であり、係数
を可変するようにしてもよいが、係数をつけたままでも
ノッチは実用上十分得られるので回路の簡略化のためそ
のままにしておいてもよい。
【００８７】
【発明の効果】第１発明の情報変換装置では、符号語が
有するＣＤＳをさらに細かく見た符号語内電荷値及び既
知ＣＤＳ情報に基づいて符号化を行うので、符号化周期
に近い高周波パイロット信号を得ることができる。ま
た、一つの情報に対して、符号化デ−タが次の符号化に
伝播しない複数の符号語を生成するので、情報変換装置
の符号化拘束長を短くできる。その結果、小さな回路規
模で符号化周期に近い高周波パイロット信号を生成でき
る情報変換装置を提供できる。
有するＣＤＳをさらに細かく見た符号語内電荷値及び既
知ＣＤＳ情報に基づいて符号化を行うので、符号化周期
に近い高周波パイロット信号を得ることができる。ま
た、一つの情報に対して、符号化デ−タが次の符号化に
伝播しない複数の符号語を生成するので、情報変換装置
の符号化拘束長を短くできる。その結果、小さな回路規
模で符号化周期に近い高周波パイロット信号を生成でき
る情報変換装置を提供できる。
【００８８】第２発明の情報変換装置では、符号化する
情報を複数個蓄積し、蓄積した複数の情報に付加するＭ
ＳＢを選択的に切り換え、符号語が有するＣＤＳをさら
に細かく見た符号語内電荷値及び既知ＣＤＳ情報に基づ
いて符号化を行うので、情報に付加する冗長ビットが最
小の１ビットで符号化周期に近い高周波パイロット信号
を得ることができる。その結果、高い符号化効率で符号
化周期に近い高周波パイロット信号を生成できる情報変
換装置を提供できる。
情報を複数個蓄積し、蓄積した複数の情報に付加するＭ
ＳＢを選択的に切り換え、符号語が有するＣＤＳをさら
に細かく見た符号語内電荷値及び既知ＣＤＳ情報に基づ
いて符号化を行うので、情報に付加する冗長ビットが最
小の１ビットで符号化周期に近い高周波パイロット信号
を得ることができる。その結果、高い符号化効率で符号
化周期に近い高周波パイロット信号を生成できる情報変
換装置を提供できる。
【００８９】第３発明の情報変換装置では、符号語が有
するＣＤＳをさらに細かく見た符号語内電荷値及び既知
ＤＳＶ情報に基づいて符号化を行うので、低域成分を抑
圧しつつ符号化周期に近い高周波パイロット信号を得る
ことができる。また、一つの情報に対して符号化デ−タ
が次の符号化に伝播しない複数の符号語を生成するの
で、情報変換装置の符号化拘束長を短くできる。その結
果、小さい回路規模ながら符号化周期に近い高周波パイ
ロット信号を生成しつつ、低域の位相歪による信号波形
歪が改善され、以て、符号誤りが改善された情報変換装
置を提供できる。
するＣＤＳをさらに細かく見た符号語内電荷値及び既知
ＤＳＶ情報に基づいて符号化を行うので、低域成分を抑
圧しつつ符号化周期に近い高周波パイロット信号を得る
ことができる。また、一つの情報に対して符号化デ−タ
が次の符号化に伝播しない複数の符号語を生成するの
で、情報変換装置の符号化拘束長を短くできる。その結
果、小さい回路規模ながら符号化周期に近い高周波パイ
ロット信号を生成しつつ、低域の位相歪による信号波形
歪が改善され、以て、符号誤りが改善された情報変換装
置を提供できる。
【００９０】第４発明の情報変換装置では、符号化する
情報を複数個蓄積し、蓄積した複数の情報に付加するＭ
ＳＢを選択的に切り換え、符号語が有するＣＤＳをさら
に細かく見た符号語内電荷値及び既知ＤＳＶ情報に基づ
いて符号化を行うので、冗長ビット：１ビットで低域成
分を抑圧しつつ、符号化周期に近い高周波パイロット信
号を得ることができ、もって、符号化効率を向上でき、
情報変換装置の符号化拘束長を短くできる。その結果、
高い符号化効率で符号化周期に近い高周波パイロット信
号を生成しつつ、低域の位相歪による信号波形歪が改善
され、以て、符号誤りが改善された情報変換装置を提供
できる。
情報を複数個蓄積し、蓄積した複数の情報に付加するＭ
ＳＢを選択的に切り換え、符号語が有するＣＤＳをさら
に細かく見た符号語内電荷値及び既知ＤＳＶ情報に基づ
いて符号化を行うので、冗長ビット：１ビットで低域成
分を抑圧しつつ、符号化周期に近い高周波パイロット信
号を得ることができ、もって、符号化効率を向上でき、
情報変換装置の符号化拘束長を短くできる。その結果、
高い符号化効率で符号化周期に近い高周波パイロット信
号を生成しつつ、低域の位相歪による信号波形歪が改善
され、以て、符号誤りが改善された情報変換装置を提供
できる。
【００９１】第５発明の符号化装置では、符号化された
信号のノッチの幅を広げたり、パイロット信号のレベル
を大きくできるので、再生時のパイロット信号検出回路
のＢＰＦのＱを低くでき、その分だけ回路を安価に構成
できる。
信号のノッチの幅を広げたり、パイロット信号のレベル
を大きくできるので、再生時のパイロット信号検出回路
のＢＰＦのＱを低くでき、その分だけ回路を安価に構成
できる。
【００９２】第６発明の符号化装置では、符号化装置の
重み係数を決定する際、パイロット信号のレベル変動を
少なくできるのでトラッキングサーボを安定にできる。
重み係数を決定する際、パイロット信号のレベル変動を
少なくできるのでトラッキングサーボを安定にできる。
【図１】 本発明の実施例１の情報変換装置の構成を示
すブロック図である。
すブロック図である。
【図２】 実施例１のＩ−ＮＲＺＩ符号器の回路図であ
る。
る。
【図３】 実施例１における符号語生成とＤＳＶ変動と
を示す図である。
を示す図である。
【図４】 実施例１における符号語列のＤＳＶ変動を既
知ＣＤＳによるＤＳＶ変動と比較して示した図である。
知ＣＤＳによるＤＳＶ変動と比較して示した図である。
【図５】 本発明の実施例２の情報変換装置の構成を示
すブロック図である。
すブロック図である。
【図６】 実施例２のＩ−ＮＲＺＩ符号器の回路図であ
る。
る。
【図７】 実施例２における符号語生成とＣＤＳとの関
係を示す図である。
係を示す図である。
【図８】 本発明の実施例３の情報変換装置の構成を示
すブロック図である。
すブロック図である。
【図９】 実施例３における符号語生成とＤＳＶ変動と
を示す図である。
を示す図である。
【図１０】 本発明の実施例４の情報変換装置の構成を
示すブロック図である。
示すブロック図である。
【図１１】 本発明の実施例５のる符号化装置における
周波数成分抽出回路の構成を示すブロック図である。
周波数成分抽出回路の構成を示すブロック図である。
【図１２】 正弦項と余弦項と正弦項及び余弦項の重み
係数の比が１：１の場合の正弦項及び余弦項の和との位
相−出力特性を示す図である。
係数の比が１：１の場合の正弦項及び余弦項の和との位
相−出力特性を示す図である。
【図１３】 正弦項と余弦項と正弦項及び余弦項の重み
係数の比が１：1.5の場合の正弦項及び余弦項の和との
位相−出力特性を示す図である。
係数の比が１：1.5の場合の正弦項及び余弦項の和との
位相−出力特性を示す図である。
【図１４】 正弦項と余弦項と正弦項及び余弦項の重み
係数の比が 1.5：１の場合の正弦項及び余弦項の和との
位相−出力特性を示す図である。
係数の比が 1.5：１の場合の正弦項及び余弦項の和との
位相−出力特性を示す図である。
【図１５】 符号化された符号化データの正弦項及び余
弦項の重み係数の比が１：１の場合の周波数スペクトラ
ムを示す図である。
弦項の重み係数の比が１：１の場合の周波数スペクトラ
ムを示す図である。
【図１６】 符号化された符号化データの正弦項及び余
弦項の重み係数の比が１：1.5 の場合の周波数スペクト
ラムを示す図である。
弦項の重み係数の比が１：1.5 の場合の周波数スペクト
ラムを示す図である。
【図１７】 符号化された符号化データの正弦項及び余
弦項の重み係数の比が 1.5：１の場合の周波数スペクト
ラムを示す図である。
弦項の重み係数の比が 1.5：１の場合の周波数スペクト
ラムを示す図である。
【図１８】 余弦項の重み係数を大きくした場合の正弦
項及び余弦項の和の位相−出力特性を示す図である。
項及び余弦項の和の位相−出力特性を示す図である。
【図１９】 余弦項の重み係数を小さくした場合の正弦
項及び余弦項の和の位相−出力特性を示す図である。
項及び余弦項の和の位相−出力特性を示す図である。
【図２０】 ＡＴＦサ−ボの説明図である。
【図２１】 従来の情報変換装置の符号構成の説明図で
ある。
ある。
【図２２】 符号化装置の構成を示すブロック回路図で
ある。
ある。
【図２３】 符号化装置における従来の周波数成分抽出
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
２ ＣＤＳ制御信号生成回路、３ Ｉ−ＮＲＺＩ符号
器、４ 電荷検出回路、５ 既知ＣＤＳ生成回路、６
誤差検出回路、７ 最小値ホ−ルド回路、８ 並直列変
換回路、９ レジスタ回路、10 ＭＳＢ信号生成回路、
11 Ｉ−ＮＲＺＩ符号器、12 加算器、13 スイッチ、
14 ＤＳＶ検出回路、15 既知ＤＳＶ生成回路、16 誤
差検出回路、17 ＤＳＶ検出回路、18 既知ＤＳＶ生成
回路、19 誤差検出回路、21，30，35，40，45 加算
器、22，31，36，41，46 保持回路、23，26 減算器、
24 既知ＤＳＶ発生回路、25，32，37，42，47 ２乗
器、27 既知データ発生回路、28，33，38，43 乗算
器、29，39 重み係数つき正弦波発生回路、34，44 重
み係数つき余弦波発生回路、48 重み付け加算器、49
並直列変換回路、50 ０付加回路、51 １付加回路、5
2，53 プリコーダ、54，55 周波数成分抽出回路、5
6，57 ランレングス検出回路、58 出力判定回路、5
9，60 遅延回路、61 スイッチ。
器、４ 電荷検出回路、５ 既知ＣＤＳ生成回路、６
誤差検出回路、７ 最小値ホ−ルド回路、８ 並直列変
換回路、９ レジスタ回路、10 ＭＳＢ信号生成回路、
11 Ｉ−ＮＲＺＩ符号器、12 加算器、13 スイッチ、
14 ＤＳＶ検出回路、15 既知ＤＳＶ生成回路、16 誤
差検出回路、17 ＤＳＶ検出回路、18 既知ＤＳＶ生成
回路、19 誤差検出回路、21，30，35，40，45 加算
器、22，31，36，41，46 保持回路、23，26 減算器、
24 既知ＤＳＶ発生回路、25，32，37，42，47 ２乗
器、27 既知データ発生回路、28，33，38，43 乗算
器、29，39 重み係数つき正弦波発生回路、34，44 重
み係数つき余弦波発生回路、48 重み付け加算器、49
並直列変換回路、50 ０付加回路、51 １付加回路、5
2，53 プリコーダ、54，55 周波数成分抽出回路、5
6，57 ランレングス検出回路、58 出力判定回路、5
9，60 遅延回路、61 スイッチ。
Claims (6)
- 【請求項１】 ｍビットの情報をＣＤＳ（CodeWord Dig
ital Sum）値が異なる複数のｎビット符号に変換してｐ
ビット周期の周波数に強いスペクトラムを得る情報変換
装置において、ｎとｐの最小公倍数（ｑ）を１周期とす
る符号語内既知ＣＤＳ情報を生成する手段と、ｎとｐの
最大公約数（ｒ）ビット毎の符号語内電荷値と前記既知
ＣＤＳ情報との差を検出する手段と、前記各ｎビット符
号のｎ／ｒ個のこの差の絶対値和を検出する手段と、Ｃ
ＤＳ値が異なる複数のｎビット符号のうち、この絶対値
和が最も小さい符号を選択する手段とを備えたことを特
徴とする情報変換装置。 - 【請求項２】 ｍビットの情報のＭＳＢに“０”または
“１”を付加してＣＤＳ値が異なる複数の（ｍ＋１）ビ
ット符号に変換してｐビット周期の周波数に強いスペク
トラムを得る情報変換装置において、前記符号化する情
報を複数（ｓ）個蓄積する手段と、ｍ＋１とｐの最小公
倍数（ｑ）を１周期とする符号語内既知ＣＤＳ情報を生
成する手段と、ｍ＋１とｐの最大公約数（ｒ）ビット毎
の符号語内電荷値と前記既知ＣＤＳ情報との差を検出す
る手段と、蓄積した複数の情報に付加するＭＳＢを選択
的に切り換える手段と、蓄積した符号化群の（ｎ／ｒ）
×ｓ個における前記差の絶対値和が最も小さくなる符号
語の組合せを選択する手段とを備えたことを特徴とする
情報変換装置。 - 【請求項３】 ｍビットの情報をＣＤＳ値が異なる複数
のｎビット符号に変換してｐビット周期の周波数に強い
スペクトラムを得る情報変換装置において、直前までの
符号のＤＳＶ（Digital Sum Variation)を蓄積する手段
と、ｎとｐの最小公倍数（ｑ）を１周期とする既知ＤＳ
Ｖ情報を生成する手段と、ｎとｐの最大公約数（ｒ）ビ
ット毎の符号語内電荷値を前記直前までの符号のＤＳＶ
に加算する手段と、加算して求めたｒビット毎のＤＳＶ
と前記既知ＤＳＶ情報の差を検出する手段と、前記各ｎ
ビット符号のｎ／ｒ個のこの差の絶対値和を検出する手
段と、ＣＤＳ値が異なる複数の符号のうち、この絶対値
和が最も小さい符号を選択する手段を備えたことを特徴
とする情報変換装置。 - 【請求項４】 ｍビットの情報のＭＳＢに“０”または
“１”を付加してＣＤＳ値が異なる複数の（ｍ＋１）ビ
ット符号に変換してｐビット周期の周波数に強いスペク
トラムを得る情報変換装置において、直前までの符号の
ＤＳＶを蓄積する手段と、前記符号化する情報を複数
（ｓ）個蓄積する手段と、ｍ＋１とｐの最小公倍数
（ｑ）を１周期とする既知ＤＳＶ情報を生成する手段
と、ｍ＋１とｐの最大公約数（ｒ）ビット毎の符号語内
電荷値を前記直前までの符号語のＤＳＶに加算する手段
と、加算して求めたｒビット毎のＤＳＶと前記既知ＤＳ
Ｖ情報との差を検出する手段と、蓄積した複数の情報に
付加するＭＳＢを選択的に切り換える手段と、蓄積した
符号化群の（ｎ／ｒ）×ｓ個における前記差の絶対値和
が最も小さくなる符号語の組合せを選択する手段とを備
えたことを特徴とする情報変換装置。 - 【請求項５】 ｍビット毎に１ビットの“０”または
“１”を付加した（ｍ＋１）ビットの２種類のデータ列
のそれぞれに対してＮ個の各周波数の正弦成分と余弦成
分とを抽出し、少なくともこの抽出成分を用いて前記２
種類のデータ列のうち周波数成分がより大きく増減する
方を選択して出力する符号化装置において、抽出された
正弦成分または余弦成分の少なくとも一方に重み係数を
つける手段と、重み付けされた正弦成分と余弦成分との
結果を用いて前記２種類のデータ列のうちから前記周波
数成分がより増減する方を選択する手段と、選択された
データ列を出力する手段とを備えたことを特徴とする符
号化装置。 - 【請求項６】 重み係数を決定する際、少なくとも一方
に重み係数を付けた正弦成分と余弦成分との和におい
て、入力信号及びパイロット信号の位相差と出力との特
性で位相差０°〜 180°の間で 180°の点よりも出力が
大きくならないように重み係数を決めるように構成した
ことを特徴とする請求項５記載の符号化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15901094A JP3613689B2 (ja) | 1993-10-27 | 1994-07-11 | 情報変換装置 |
| US08/328,919 US5602547A (en) | 1993-10-27 | 1994-10-25 | Data conversion apparatus and encoding apparatus |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26883093 | 1993-10-27 | ||
| JP5-268830 | 1994-03-22 | ||
| JP6-50537 | 1994-03-22 | ||
| JP5053794 | 1994-03-22 | ||
| JP15901094A JP3613689B2 (ja) | 1993-10-27 | 1994-07-11 | 情報変換装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004278561A Division JP2005025935A (ja) | 1993-10-27 | 2004-09-24 | 符号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07312034A true JPH07312034A (ja) | 1995-11-28 |
| JP3613689B2 JP3613689B2 (ja) | 2005-01-26 |
Family
ID=27293996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15901094A Expired - Fee Related JP3613689B2 (ja) | 1993-10-27 | 1994-07-11 | 情報変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5602547A (ja) |
| JP (1) | JP3613689B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3610089B2 (ja) * | 1994-06-29 | 2005-01-12 | キヤノン株式会社 | ディジタル変調回路及びディジタル記録装置 |
| KR0152049B1 (ko) * | 1995-08-03 | 1998-10-15 | 김광호 | 디지탈 변조시스템의 제어신호 부가장치 |
| US5999109A (en) | 1997-06-09 | 1999-12-07 | 3Com Corporation | Frame-based spectral shaping method and apparatus |
| US20080198923A1 (en) * | 2007-01-05 | 2008-08-21 | Gramelspacher Michael S | Content signal modulation and decoding |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8801076A (nl) * | 1988-04-26 | 1989-11-16 | Philips Nv | Inrichting voor het optekenen van een digitaal informatiesignaal. |
| JP2809832B2 (ja) * | 1990-07-13 | 1998-10-15 | 株式会社東芝 | 符号変調方法 |
| SG96155A1 (en) * | 1990-08-18 | 2003-05-23 | Mitsubishi Electric Corp | Data conversion method, pilot signal formation method using the same and rotary magnetic head device using the same |
| NL9002772A (nl) * | 1990-09-21 | 1992-04-16 | Philips Nv | Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager. |
| DE4319389C3 (de) * | 1992-06-09 | 1999-11-25 | Mitsubishi Electric Corp | Anordnung zum Einfügen einer Frequenzkomponente zu eingegebenen n-Bit-Daten |
-
1994
- 1994-07-11 JP JP15901094A patent/JP3613689B2/ja not_active Expired - Fee Related
- 1994-10-25 US US08/328,919 patent/US5602547A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3613689B2 (ja) | 2005-01-26 |
| US5602547A (en) | 1997-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3130345B2 (ja) | 記録担体上にデジタル情報信号を記録する装置及び方法 | |
| US6829306B2 (en) | Method and apparatus of converting a series of data words into a modulated signal | |
| US5432651A (en) | Data conversion device and recording/reproduction apparatus | |
| US6995698B2 (en) | Method and apparatus of converting a series of data words into modulated signals | |
| US6778105B2 (en) | Method of modulating series of data words into constrained sequence | |
| JP3613689B2 (ja) | 情報変換装置 | |
| US6531968B2 (en) | Digital data modulating method and apparatus and modulated data recording medium using the same | |
| JP4049635B2 (ja) | 一連のデータワードを変調信号に変換する方法及び装置 | |
| JPH04302224A (ja) | ディジタル変調方式およびディジタル変調装置 | |
| KR100724354B1 (ko) | 디지털 데이터 변조 방법 및 그 장치 | |
| JP3190687B2 (ja) | 磁気記録媒体を用いたビデオ装置用信号記録装置 | |
| KR100531781B1 (ko) | 디지털 데이터 변조 방법/장치 및 이를 이용하여 생성된변조된 데이터 기록매체 | |
| JP2962027B2 (ja) | 情報変換方法および情報記録装置 | |
| JP2713011B2 (ja) | 情報変換方法および情報記録装置・情報再生装置 | |
| KR100752880B1 (ko) | 정보를 코딩/디코딩하는 방법 및 장치 | |
| JPH03234146A (ja) | ディジタル変調方法 | |
| JPH0877713A (ja) | 信号処理装置 | |
| JP2005025935A (ja) | 符号化装置 | |
| JPS60167166A (ja) | Ｐｃｍ録音・再生用変調方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |