JPH0731130A - スイッチング制御電源装置 - Google Patents
スイッチング制御電源装置Info
- Publication number
- JPH0731130A JPH0731130A JP16875293A JP16875293A JPH0731130A JP H0731130 A JPH0731130 A JP H0731130A JP 16875293 A JP16875293 A JP 16875293A JP 16875293 A JP16875293 A JP 16875293A JP H0731130 A JPH0731130 A JP H0731130A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- signal
- transformer
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 スイッチング信号が停止した時に、トランジ
スタ等に過大電流が流れてそれを破損するのを防止す
る。 【構成】 スイッチング信号を監視するオ−バドライブ
検出回路を設け、信号のオン状態が所定時間以上継続す
る場合には異常とみなし、遮断回路を付勢して強制的に
通電を停止する。
スタ等に過大電流が流れてそれを破損するのを防止す
る。 【構成】 スイッチング信号を監視するオ−バドライブ
検出回路を設け、信号のオン状態が所定時間以上継続す
る場合には異常とみなし、遮断回路を付勢して強制的に
通電を停止する。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング制御電源
装置に関する。
装置に関する。
【０００２】
【従来の技術】スイッチング制御電源装置は、一般に、
パルストランス，パルス信号を出力する信号発生回路，
該回路が出力するパルス信号に従って前記パルストラン
スの一次側巻線の通電をスイッチングするスイッチング
素子，及び前記パルス信号のパルス幅等を制御する制御
回路によって構成されている。前記制御回路及び信号発
生回路は、マイクロコンピュ−タのようなデジタル回路
で構成されたり、演算増幅器のようなアナログ回路で構
成されたり、あるいはデジタル回路とアナログ回路との
複合回路で構成される。
パルストランス，パルス信号を出力する信号発生回路，
該回路が出力するパルス信号に従って前記パルストラン
スの一次側巻線の通電をスイッチングするスイッチング
素子，及び前記パルス信号のパルス幅等を制御する制御
回路によって構成されている。前記制御回路及び信号発
生回路は、マイクロコンピュ−タのようなデジタル回路
で構成されたり、演算増幅器のようなアナログ回路で構
成されたり、あるいはデジタル回路とアナログ回路との
複合回路で構成される。
【０００３】ところで、スイッチング素子に印加される
パルス信号は、通常、比較的短い一定の周期内にオン／
オフを繰り返すので、パルストランスに流れる電流は比
較的小さい値に抑えられる。ところが、制御回路や信号
発生回路に誤動作や故障が生じると、スイッチング素子
が長時間オン状態を継続する場合がある。その場合、パ
ルストランスに磁気飽和が生じるので、パルストランス
の１次巻線及びスイッチング素子に大電流が流れ、パル
ストランス及びスイッチング素子が破損する恐れがあ
る。
パルス信号は、通常、比較的短い一定の周期内にオン／
オフを繰り返すので、パルストランスに流れる電流は比
較的小さい値に抑えられる。ところが、制御回路や信号
発生回路に誤動作や故障が生じると、スイッチング素子
が長時間オン状態を継続する場合がある。その場合、パ
ルストランスに磁気飽和が生じるので、パルストランス
の１次巻線及びスイッチング素子に大電流が流れ、パル
ストランス及びスイッチング素子が破損する恐れがあ
る。
【０００４】従って、上記のようなパルストランス及び
スイッチング素子の破損を防止するには、制御回路や信
号発生回路に誤動作や故障が生じた時に、誤動作や故障
を検出して所定の安全対策を施さなければならない。
スイッチング素子の破損を防止するには、制御回路や信
号発生回路に誤動作や故障が生じた時に、誤動作や故障
を検出して所定の安全対策を施さなければならない。
【０００５】このため、例えばマイクロコンピュ−タを
用い、ソフトウェア処理によってスイッチング素子に与
えるパルス信号を生成している装置においては、従来よ
り、マイクロコンピュ−タのプログラムの暴走を検出す
るウオッチドッグタイマを設け、ウオッチドッグタイマ
がプログラムの暴走を検出した時には、マイクロコンピ
ュ−タをリセットして初期状態に戻し、スイッチング素
子の通電を遮断するように構成してある。
用い、ソフトウェア処理によってスイッチング素子に与
えるパルス信号を生成している装置においては、従来よ
り、マイクロコンピュ−タのプログラムの暴走を検出す
るウオッチドッグタイマを設け、ウオッチドッグタイマ
がプログラムの暴走を検出した時には、マイクロコンピ
ュ−タをリセットして初期状態に戻し、スイッチング素
子の通電を遮断するように構成してある。
【０００６】しかしながら、マイクロコンピュ−タとス
イッチング素子との間にドライブ回路などを介在してい
る場合、ドライブ回路自体の故障によって異常が生じて
も、その異常をウオッチドッグタイマで検出することは
できないので、従来の方法では過電流によるパルストラ
ンス及びスイッチング素子の破損を防止できない場合も
あった。
イッチング素子との間にドライブ回路などを介在してい
る場合、ドライブ回路自体の故障によって異常が生じて
も、その異常をウオッチドッグタイマで検出することは
できないので、従来の方法では過電流によるパルストラ
ンス及びスイッチング素子の破損を防止できない場合も
あった。
【０００７】
【発明が解決しようとする課題】従って本発明は、スイ
ッチング制御電源装置において、過電流の発生によるス
イッチング素子等の破損を確実に防止することを課題と
する。
ッチング制御電源装置において、過電流の発生によるス
イッチング素子等の破損を確実に防止することを課題と
する。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、第１番の発明のスイッチング制御電源装置は、トラ
ンス（１１），該トランスの１次側の通電のオン／オフ
を制御するスイッチング手段（１２），該スイッチング
手段の制御入力端子に印加されるパルス信号を生成する
ドライブ回路手段（１３），前記パルス信号が同一レベ
ルで所定時間以上継続する異常状態を検出するオ−バド
ライブ検出手段（１４），及び該オ−バドライブ検出手
段が前記異常状態を検出すると前記トランスの１次側の
通電を遮断する遮断手段（１５）、を備える。
め、第１番の発明のスイッチング制御電源装置は、トラ
ンス（１１），該トランスの１次側の通電のオン／オフ
を制御するスイッチング手段（１２），該スイッチング
手段の制御入力端子に印加されるパルス信号を生成する
ドライブ回路手段（１３），前記パルス信号が同一レベ
ルで所定時間以上継続する異常状態を検出するオ−バド
ライブ検出手段（１４），及び該オ−バドライブ検出手
段が前記異常状態を検出すると前記トランスの１次側の
通電を遮断する遮断手段（１５）、を備える。
【０００９】また第２番の発明では、複数のトランス
（２１，２２），該複数のトランスの各々の１次側の通
電をオン／オフする複数のスイッチング手段（２３，２
４），および該複数のスイッチング手段の制御入力端子
にそれぞれ個別に印加される複数のパルス信号をそれぞ
れ生成する複数のドライブ回路手段（２５，２６）を備
えるスイッチング制御電源装置において：前記複数のパ
ルス信号の繰り返し周期を同一に定めるとともに、前記
複数のパルス信号の論理和信号が同一レベルで所定時間
以上継続する異常状態を検出するオ−バドライブ検出手
段（２７），及び該オ−バドライブ検出手段が前記異常
状態を検出すると前記トランスの１次側の通電を遮断す
る遮断手段（２８）、を設ける。
（２１，２２），該複数のトランスの各々の１次側の通
電をオン／オフする複数のスイッチング手段（２３，２
４），および該複数のスイッチング手段の制御入力端子
にそれぞれ個別に印加される複数のパルス信号をそれぞ
れ生成する複数のドライブ回路手段（２５，２６）を備
えるスイッチング制御電源装置において：前記複数のパ
ルス信号の繰り返し周期を同一に定めるとともに、前記
複数のパルス信号の論理和信号が同一レベルで所定時間
以上継続する異常状態を検出するオ−バドライブ検出手
段（２７），及び該オ−バドライブ検出手段が前記異常
状態を検出すると前記トランスの１次側の通電を遮断す
る遮断手段（２８）、を設ける。
【００１０】また第３番の発明では、複数のトランス
（３１，３２），該複数のトランスの各々の１次側の通
電をオン／オフする複数のスイッチング手段（３３，３
４），および該複数のスイッチング手段の制御入力端子
にそれぞれ個別に印加される複数のパルス信号をそれぞ
れ生成する複数のドライブ回路手段（３５，３６）を備
えるスイッチング制御電源装置において：前記複数のパ
ルス信号の論理和信号が同一レベルで所定時間以上継続
する異常状態を検出するオ−バドライブ検出手段（３
７），及び該オ−バドライブ検出手段が前記異常状態を
検出すると前記スイッチング手段に印加するパルス信号
を遮断する遮断手段（３８，３９）、を設ける。
（３１，３２），該複数のトランスの各々の１次側の通
電をオン／オフする複数のスイッチング手段（３３，３
４），および該複数のスイッチング手段の制御入力端子
にそれぞれ個別に印加される複数のパルス信号をそれぞ
れ生成する複数のドライブ回路手段（３５，３６）を備
えるスイッチング制御電源装置において：前記複数のパ
ルス信号の論理和信号が同一レベルで所定時間以上継続
する異常状態を検出するオ−バドライブ検出手段（３
７），及び該オ−バドライブ検出手段が前記異常状態を
検出すると前記スイッチング手段に印加するパルス信号
を遮断する遮断手段（３８，３９）、を設ける。
【００１１】また第４番の発明では、トランス（５
１），該トランスの１次側の通電をオン／オフするスイ
ッチング手段（５２），該スイッチング手段の制御入力
端子に印加されるパルス信号を生成するドライブ回路手
段（５３），および前記パルス信号の各パルスのオン時
間又はオフ時間を調整する制御回路手段（５４）を備え
るスイッチング制御電源装置において：前記ドライブ回
路手段が出力するパルス信号（Ｓ１）と、前記制御回路
手段から周期的に出力される信号（Ｓ２）との論理和信
号が同一レベルで所定時間以上継続する異常状態を検出
するオ−バドライブ検出手段（５５，５６），及び該オ
−バドライブ検出手段が前記異常状態を検出すると前記
スイッチング手段をオフにする遮断手段（Ｖstop）、を
設ける。
１），該トランスの１次側の通電をオン／オフするスイ
ッチング手段（５２），該スイッチング手段の制御入力
端子に印加されるパルス信号を生成するドライブ回路手
段（５３），および前記パルス信号の各パルスのオン時
間又はオフ時間を調整する制御回路手段（５４）を備え
るスイッチング制御電源装置において：前記ドライブ回
路手段が出力するパルス信号（Ｓ１）と、前記制御回路
手段から周期的に出力される信号（Ｓ２）との論理和信
号が同一レベルで所定時間以上継続する異常状態を検出
するオ−バドライブ検出手段（５５，５６），及び該オ
−バドライブ検出手段が前記異常状態を検出すると前記
スイッチング手段をオフにする遮断手段（Ｖstop）、を
設ける。
【００１２】なお上記括弧内に示した記号は、後述する
実施例中の対応する要素の符号を参考までに示したもの
であるが、本発明の各構成要素は実施例中の具体的な要
素のみに限定されるものではない。
実施例中の対応する要素の符号を参考までに示したもの
であるが、本発明の各構成要素は実施例中の具体的な要
素のみに限定されるものではない。
【００１３】
【作用】第１番の発明によれば、ドライブ回路手段が出
力するパルス信号によりスイッチングされるスイッチン
グ手段により、トランスの１次側の通電が周期的にオン
／オフされるので、パルス信号のデュ−ティを調整する
ことにより、トランスの２次側の電圧を調整することが
できる。ドライブ回路手段の故障等により、パルス信号
のレベルが変化しなくなると、オ−バドライブ検出手段
が異常状態を検出し、それに応答して、遮断手段がトラ
ンスの１次側の通電を遮断する。従って、トランス及び
スイッチング手段に過大な電流が流れるのを防止しう
る。
力するパルス信号によりスイッチングされるスイッチン
グ手段により、トランスの１次側の通電が周期的にオン
／オフされるので、パルス信号のデュ−ティを調整する
ことにより、トランスの２次側の電圧を調整することが
できる。ドライブ回路手段の故障等により、パルス信号
のレベルが変化しなくなると、オ−バドライブ検出手段
が異常状態を検出し、それに応答して、遮断手段がトラ
ンスの１次側の通電を遮断する。従って、トランス及び
スイッチング手段に過大な電流が流れるのを防止しう
る。
【００１４】また第２番の発明によれば、複数のトラン
スは、それぞれ個別に印加される複数のパルス信号によ
って各々の１次側の通電が周期的にオン／オフされるの
で、それぞれのパルス信号のデュ−ティを調整すること
により、各トランスの２次側の電圧を調整することがで
きる。前記複数のパルス信号は、繰り返し周期が同一で
あるので、それらの論理和信号の繰り返し周期も、通常
は前記パルス信号と同一になる。しかし、ドライブ回路
手段の故障等により、いずれか１つのパルス信号のレベ
ルが変化しなくなると、前記論理和信号のレベルが変化
しなくなり、この異常状態をオ−バドライブ検出手段が
検出する。そして、該オ−バドライブ検出手段が前記異
常状態を検出すると、前記トランスの１次側の通電が遮
断されるので、トランス及びスイッチング手段に過大な
電流が流れるのが防止される。
スは、それぞれ個別に印加される複数のパルス信号によ
って各々の１次側の通電が周期的にオン／オフされるの
で、それぞれのパルス信号のデュ−ティを調整すること
により、各トランスの２次側の電圧を調整することがで
きる。前記複数のパルス信号は、繰り返し周期が同一で
あるので、それらの論理和信号の繰り返し周期も、通常
は前記パルス信号と同一になる。しかし、ドライブ回路
手段の故障等により、いずれか１つのパルス信号のレベ
ルが変化しなくなると、前記論理和信号のレベルが変化
しなくなり、この異常状態をオ−バドライブ検出手段が
検出する。そして、該オ−バドライブ検出手段が前記異
常状態を検出すると、前記トランスの１次側の通電が遮
断されるので、トランス及びスイッチング手段に過大な
電流が流れるのが防止される。
【００１５】また第３番の発明によれば、複数のトラン
スは、それぞれ個別に印加される複数のパルス信号によ
って各々の１次側の通電が周期的にオン／オフされるの
で、それぞれのパルス信号のデュ−ティを調整すること
により、各トランスの２次側の電圧を調整することがで
きる。前記複数のパルス信号の論理和信号は、通常は前
記パルス信号と同様の周期で繰り返し変化するが、いず
れか１つのパルス信号のレベルが変化しなくなると、前
記論理和信号のレベルが変化しなくなり、この異常状態
をオ−バドライブ検出手段が検出する。そして、該オ−
バドライブ検出手段が前記異常状態を検出すると、前記
スイッチング手段に印加するパルス信号を遮断されるの
で、前記トランスの１次側の通電が遮断され、トランス
及びスイッチング手段に過大な電流が流れるのが防止さ
れる。
スは、それぞれ個別に印加される複数のパルス信号によ
って各々の１次側の通電が周期的にオン／オフされるの
で、それぞれのパルス信号のデュ−ティを調整すること
により、各トランスの２次側の電圧を調整することがで
きる。前記複数のパルス信号の論理和信号は、通常は前
記パルス信号と同様の周期で繰り返し変化するが、いず
れか１つのパルス信号のレベルが変化しなくなると、前
記論理和信号のレベルが変化しなくなり、この異常状態
をオ−バドライブ検出手段が検出する。そして、該オ−
バドライブ検出手段が前記異常状態を検出すると、前記
スイッチング手段に印加するパルス信号を遮断されるの
で、前記トランスの１次側の通電が遮断され、トランス
及びスイッチング手段に過大な電流が流れるのが防止さ
れる。
【００１６】また第４番の発明によれば、ドライブ回路
手段が出力するパルス信号によりスイッチングされるス
イッチング手段により、トランスの１次側の通電が周期
的にオン／オフされるので、制御回路手段がパルス信号
のデュ−ティを調整することにより、トランスの２次側
の電圧を調整することができる。通常はパルス信号Ｓ１
及びＳ２は周期的に変化するが、ドライブ回路手段の異
常が生じると信号Ｓ１のレベル変化がなくなり、制御回
路手段においてマイクロコンピュ−タの暴走等が生じる
と信号Ｓ２のレベル変化がなくなる。いずれの異常状態
においても、信号Ｓ１と信号Ｓ２との論理和信号のレベ
ル変化がなくなるので、異常が生じると、それをオ−バ
ドライブ検出手段が検出し、遮断手段が前記スイッチン
グ手段をオフにする。従って、前記トランスの１次側の
通電が遮断され、トランス及びスイッチング手段に過大
な電流が流れるのが防止される。
手段が出力するパルス信号によりスイッチングされるス
イッチング手段により、トランスの１次側の通電が周期
的にオン／オフされるので、制御回路手段がパルス信号
のデュ−ティを調整することにより、トランスの２次側
の電圧を調整することができる。通常はパルス信号Ｓ１
及びＳ２は周期的に変化するが、ドライブ回路手段の異
常が生じると信号Ｓ１のレベル変化がなくなり、制御回
路手段においてマイクロコンピュ−タの暴走等が生じる
と信号Ｓ２のレベル変化がなくなる。いずれの異常状態
においても、信号Ｓ１と信号Ｓ２との論理和信号のレベ
ル変化がなくなるので、異常が生じると、それをオ−バ
ドライブ検出手段が検出し、遮断手段が前記スイッチン
グ手段をオフにする。従って、前記トランスの１次側の
通電が遮断され、トランス及びスイッチング手段に過大
な電流が流れるのが防止される。
【００１７】
【実施例】第１実施例の電源装置の構成を図１に示す。
簡単に言えば、この電源装置は入力に接続された直流電
源Ｖｐの電力をスイッチング制御によってＤＣ−ＤＣ変
換し、２種類の直流出力電圧ＨＶＴ１及びＨＶＴ２を生
成する。直流電源Ｖｐの正極側は、遮断回路１５を介し
て高圧トランス１１の１次巻線Ｎ１の一端に接続してあ
り、該１次巻線Ｎ１の他端はＦＥＴ １２のドレインに
接続してあり、ＦＥＴ １２のソ−スに直流電源Ｖｐの
負極が接続してある。ＦＥＴ １２のゲ−トには、ドラ
イブ回路１３が出力するパルス信号ＶGが印加され、こ
のパルス信号ＶGによってＦＥＴ １２はオン／オフ制御
される。オ−バドライブ検出回路１４は、ドライブ回路
１３が出力するパルス信号ＶGを参照して異常の有無を
識別し、遮断回路１５を制御する。高圧トランス１１の
２次巻線Ｎ２及びＮ３には、それぞれ整流平滑回路が接
続されており、該整流平滑回路の出力に直流出力電圧Ｈ
ＶＴ１及びＨＶＴ２が現われる。
簡単に言えば、この電源装置は入力に接続された直流電
源Ｖｐの電力をスイッチング制御によってＤＣ−ＤＣ変
換し、２種類の直流出力電圧ＨＶＴ１及びＨＶＴ２を生
成する。直流電源Ｖｐの正極側は、遮断回路１５を介し
て高圧トランス１１の１次巻線Ｎ１の一端に接続してあ
り、該１次巻線Ｎ１の他端はＦＥＴ １２のドレインに
接続してあり、ＦＥＴ １２のソ−スに直流電源Ｖｐの
負極が接続してある。ＦＥＴ １２のゲ−トには、ドラ
イブ回路１３が出力するパルス信号ＶGが印加され、こ
のパルス信号ＶGによってＦＥＴ １２はオン／オフ制御
される。オ−バドライブ検出回路１４は、ドライブ回路
１３が出力するパルス信号ＶGを参照して異常の有無を
識別し、遮断回路１５を制御する。高圧トランス１１の
２次巻線Ｎ２及びＮ３には、それぞれ整流平滑回路が接
続されており、該整流平滑回路の出力に直流出力電圧Ｈ
ＶＴ１及びＨＶＴ２が現われる。
【００１８】定常時には、パルス信号ＶGのレベル（Ｈ
／Ｌ）は約２５ＫＨｚの一定の繰り返し周波数で周期的
に変化を繰り返す。従って、ＦＥＴ １２は２５ＫＨｚ
の周波数でオン／オフのスイッチング動作を行ない、高
圧トランス１１の１次巻線Ｎ１には、２５ＫＨｚの周波
数でパルス状に（間欠的に）直流電源Ｖｐから電流が流
れる。このため、高圧トランス１１の２次巻線Ｎ２及び
Ｎ３には、それぞれ巻数比及び１次巻線の電流に応じた
交流電圧が誘起し、整流平滑回路の出力に直流出力電圧
ＨＶＴ１及びＨＶＴ２が現われる。
／Ｌ）は約２５ＫＨｚの一定の繰り返し周波数で周期的
に変化を繰り返す。従って、ＦＥＴ １２は２５ＫＨｚ
の周波数でオン／オフのスイッチング動作を行ない、高
圧トランス１１の１次巻線Ｎ１には、２５ＫＨｚの周波
数でパルス状に（間欠的に）直流電源Ｖｐから電流が流
れる。このため、高圧トランス１１の２次巻線Ｎ２及び
Ｎ３には、それぞれ巻数比及び１次巻線の電流に応じた
交流電圧が誘起し、整流平滑回路の出力に直流出力電圧
ＨＶＴ１及びＨＶＴ２が現われる。
【００１９】オ−バドライブ検出回路１４の構成を図７
に示す。図７を参照して説明する。ドライブ回路１３が
出力するパルス信号ＶGは、オアゲ−ト７１の一方の入
力端子に印加される。なおこの例では、オアゲ−ト７１
の他方の入力端子は接地される。オアゲ−ト７１の出力
にはトランジスタ７２が出力されており、トランジスタ
７２の出力には積分回路７３が接続されている。従っ
て、積分回路７３の出力に現われる信号Ｖovd は、パル
ス信号ＶGのレベルを平均化したレベルになる。アナロ
グ比較器７４は、信号Ｖovd のレベルを基準電圧Ｖｒと
比較した結果を２値信号Ｖstopとして出力する。
に示す。図７を参照して説明する。ドライブ回路１３が
出力するパルス信号ＶGは、オアゲ−ト７１の一方の入
力端子に印加される。なおこの例では、オアゲ−ト７１
の他方の入力端子は接地される。オアゲ−ト７１の出力
にはトランジスタ７２が出力されており、トランジスタ
７２の出力には積分回路７３が接続されている。従っ
て、積分回路７３の出力に現われる信号Ｖovd は、パル
ス信号ＶGのレベルを平均化したレベルになる。アナロ
グ比較器７４は、信号Ｖovd のレベルを基準電圧Ｖｒと
比較した結果を２値信号Ｖstopとして出力する。
【００２０】通常、パルス信号ＶGのレベル（Ｈ／Ｌ）
が周期的に変化するので、トランジスタ７２がオン／オ
フを繰り返し、積分回路７３の出力信号Ｖovd は、オン
／オフデュ−ティに応じたレベルを維持する。ところ
が、何らかの故障によって、パルス信号ＶGが高レベル
Ｈのまま変化しなくなると、トランジスタ７２がオン状
態を維持するので、積分回路７３のコンデンサに蓄積さ
れた電荷は徐々に放電し、信号Ｖovd のレベルは、時間
の経過に伴なって低下する。従って、パルス信号ＶGが
高レベルＨのまま変化しなくなってから、所定時間を経
過すると、Ｖｏｖｄ＜Ｖｒになり、信号ＶｓｔｏｐがＬ
からＨに変化する。信号Ｖstopは遮断回路１５の制御に
利用されており、遮断回路１５は信号ＶstopがＨになる
と直流電源Ｖｐとトランス１１の１次巻線Ｎ１との接続
を遮断する。
が周期的に変化するので、トランジスタ７２がオン／オ
フを繰り返し、積分回路７３の出力信号Ｖovd は、オン
／オフデュ−ティに応じたレベルを維持する。ところ
が、何らかの故障によって、パルス信号ＶGが高レベル
Ｈのまま変化しなくなると、トランジスタ７２がオン状
態を維持するので、積分回路７３のコンデンサに蓄積さ
れた電荷は徐々に放電し、信号Ｖovd のレベルは、時間
の経過に伴なって低下する。従って、パルス信号ＶGが
高レベルＨのまま変化しなくなってから、所定時間を経
過すると、Ｖｏｖｄ＜Ｖｒになり、信号ＶｓｔｏｐがＬ
からＨに変化する。信号Ｖstopは遮断回路１５の制御に
利用されており、遮断回路１５は信号ＶstopがＨになる
と直流電源Ｖｐとトランス１１の１次巻線Ｎ１との接続
を遮断する。
【００２１】パルス信号ＶGが高レベルＨのまま変化し
なくなると、ＦＥＴ １２がオン状態を維持するので、
トランス１１の１次巻線Ｎ１に継続的に電流が流れる。
これによって磁気飽和が生じ、過大な電流が巻線Ｎ１及
びＦＥＴ １２に流れる。このような状態を継続する
と、過電流によって巻線Ｎ１及びＦＥＴ １２を破損す
る可能性が高い。しかし上述のように、この実施例で
は、パルス信号ＶGが高レベルＨのまま変化しなくなる
と、遮断回路１５が直流電源Ｖｐとトランス１１の１次
巻線Ｎ１との接続を遮断するので、巻線Ｎ１及びＦＥＴ
１２の破損を未然に防止しうる。
なくなると、ＦＥＴ １２がオン状態を維持するので、
トランス１１の１次巻線Ｎ１に継続的に電流が流れる。
これによって磁気飽和が生じ、過大な電流が巻線Ｎ１及
びＦＥＴ １２に流れる。このような状態を継続する
と、過電流によって巻線Ｎ１及びＦＥＴ １２を破損す
る可能性が高い。しかし上述のように、この実施例で
は、パルス信号ＶGが高レベルＨのまま変化しなくなる
と、遮断回路１５が直流電源Ｖｐとトランス１１の１次
巻線Ｎ１との接続を遮断するので、巻線Ｎ１及びＦＥＴ
１２の破損を未然に防止しうる。
【００２２】第２実施例の電源装置の構成を図２に示
す。図２を参照すると、この実施例では、独立した２つ
のトランス２１及び２２が備わっている。トランス２１
の１次巻線は、ＦＥＴ ２３及び遮断回路２８を介して
直流電源Ｖｐと接続されており、トランス２２の１次巻
線は、ＦＥＴ ２４及び遮断回路２８を介して直流電源
Ｖｐと接続されている。ＦＥＴ ２３のゲ−トにはドラ
イブ回路２５からパルス信号ＶG1が印加されており、Ｆ
ＥＴ ２３はパルス信号ＶG1によってオン／オフ制御さ
れる。ＦＥＴ ２４のゲ−トにはドライブ回路２６から
パルス信号ＶG2が印加されており、ＦＥＴ ２４はパル
ス信号ＶG2によってオン／オフ制御される。ドライブ回
路２５とドライブ回路２６は独立しているが、パルス信
号ＶG1とパルス信号ＶG2の繰り返し周波数は同一に定め
てある。
す。図２を参照すると、この実施例では、独立した２つ
のトランス２１及び２２が備わっている。トランス２１
の１次巻線は、ＦＥＴ ２３及び遮断回路２８を介して
直流電源Ｖｐと接続されており、トランス２２の１次巻
線は、ＦＥＴ ２４及び遮断回路２８を介して直流電源
Ｖｐと接続されている。ＦＥＴ ２３のゲ−トにはドラ
イブ回路２５からパルス信号ＶG1が印加されており、Ｆ
ＥＴ ２３はパルス信号ＶG1によってオン／オフ制御さ
れる。ＦＥＴ ２４のゲ−トにはドライブ回路２６から
パルス信号ＶG2が印加されており、ＦＥＴ ２４はパル
ス信号ＶG2によってオン／オフ制御される。ドライブ回
路２５とドライブ回路２６は独立しているが、パルス信
号ＶG1とパルス信号ＶG2の繰り返し周波数は同一に定め
てある。
【００２３】オ−バドライブ検出回路２７は、図７に示
すものと同一の構成になっており、ドライブ回路２５が
出力するパルス信号ＶG1とドライブ回路２６が出力する
パルス信号ＶG2との論理和信号を参照して異常の有無を
識別し、遮断回路２８を制御する。即ちこの実施例で
は、パルス信号ＶG1及びＶG2がそれぞれオアゲ−ト７１
の各入力端子に印加され、出力信号Ｖstopが遮断回路２
８に印加される。
すものと同一の構成になっており、ドライブ回路２５が
出力するパルス信号ＶG1とドライブ回路２６が出力する
パルス信号ＶG2との論理和信号を参照して異常の有無を
識別し、遮断回路２８を制御する。即ちこの実施例で
は、パルス信号ＶG1及びＶG2がそれぞれオアゲ−ト７１
の各入力端子に印加され、出力信号Ｖstopが遮断回路２
８に印加される。
【００２４】パルス信号ＶG1とパルス信号ＶG2の繰り返
し周波数は同一であり、それらの論理和信号Ｖorは、図
３に示すように、通常は周期Ｔ０で周期的に変化する。
しかし、何らかの故障によって、パルス信号ＶG1及びＶ
G2の少なくとも一方が高レベルＨのまま変化しなくなる
と、トランジスタ７２がオン状態を維持するので、積分
回路７３のコンデンサに蓄積された電荷は徐々に放電
し、信号Ｖovd のレベルは、時間の経過に伴なって低下
する。従って、パルス信号ＶG1又はＶG2が高レベルＨの
まま変化しなくなってから、所定時間を経過すると、Ｖ
ovd ＜Ｖｒになり、信号ＶstopがＬからＨに変化する。
信号Ｖstopは遮断回路２８の制御に利用されており、遮
断回路２８は信号ＶstopがＨになると直流電源Ｖｐと、
トランス２１及び２２の各１次巻線との接続を遮断す
る。従って、トランス２１，２２及びＦＥＴ ２１，２
２の破損を未然に防止しうる。
し周波数は同一であり、それらの論理和信号Ｖorは、図
３に示すように、通常は周期Ｔ０で周期的に変化する。
しかし、何らかの故障によって、パルス信号ＶG1及びＶ
G2の少なくとも一方が高レベルＨのまま変化しなくなる
と、トランジスタ７２がオン状態を維持するので、積分
回路７３のコンデンサに蓄積された電荷は徐々に放電
し、信号Ｖovd のレベルは、時間の経過に伴なって低下
する。従って、パルス信号ＶG1又はＶG2が高レベルＨの
まま変化しなくなってから、所定時間を経過すると、Ｖ
ovd ＜Ｖｒになり、信号ＶstopがＬからＨに変化する。
信号Ｖstopは遮断回路２８の制御に利用されており、遮
断回路２８は信号ＶstopがＨになると直流電源Ｖｐと、
トランス２１及び２２の各１次巻線との接続を遮断す
る。従って、トランス２１，２２及びＦＥＴ ２１，２
２の破損を未然に防止しうる。
【００２５】第３実施例の電源装置の構成を図４に示
す。図４を参照すると、この実施例では、独立した２つ
のトランス３１及び３２が備わっている。トランス３１
の１次巻線は、ＦＥＴ ３３を介して直流電源Ｖｐと接
続されており、トランス３２の１次巻線は、ＦＥＴ ３
４を介して直流電源Ｖｐと接続されている。ＦＥＴ ３
３のゲ−トには、アンドゲ−トでなる遮断回路３８を介
して、ドライブ回路３５からパルス信号ＶG1が印加され
ており、ＦＥＴ ３３はパルス信号ＶG1によってオン／
オフ制御される。ＦＥＴ ３４のゲ−トには、アンドゲ
−トでなる遮断回路３９を介して、ドライブ回路３６か
らパルス信号ＶG2が印加されており、ＦＥＴ３４はパル
ス信号ＶG2によってオン／オフ制御される。
す。図４を参照すると、この実施例では、独立した２つ
のトランス３１及び３２が備わっている。トランス３１
の１次巻線は、ＦＥＴ ３３を介して直流電源Ｖｐと接
続されており、トランス３２の１次巻線は、ＦＥＴ ３
４を介して直流電源Ｖｐと接続されている。ＦＥＴ ３
３のゲ−トには、アンドゲ−トでなる遮断回路３８を介
して、ドライブ回路３５からパルス信号ＶG1が印加され
ており、ＦＥＴ ３３はパルス信号ＶG1によってオン／
オフ制御される。ＦＥＴ ３４のゲ−トには、アンドゲ
−トでなる遮断回路３９を介して、ドライブ回路３６か
らパルス信号ＶG2が印加されており、ＦＥＴ３４はパル
ス信号ＶG2によってオン／オフ制御される。
【００２６】オ−バドライブ検出回路３７は、図７に示
すものと同様の構成になっており、遮断回路３８が出力
するパルス信号ＶG1と遮断回路３９が出力するパルス信
号ＶG2との論理和信号を参照して異常の有無を識別し、
遮断回路３８及び３９を制御する。信号Ｖstopは通常は
Ｈであるが、何らかの故障によって、パルス信号ＶG1及
びＶG2の少なくとも一方が高レベルＨのまま変化しなく
なると、信号ＶstopがＬになる。その場合、ドライブ回
路３５の出力にかかわらず、ＦＥＴ ３３のゲ−トには
Ｌが印加され、ＦＥＴ ３３はオフ状態になる。また、
ドライブ回路３６の出力にかかわらず、ＦＥＴ ３４の
ゲ−トにはＬが印加され、ＦＥＴ ３４はオフ状態にな
る。従って、トランス３１，３２及びＦＥＴ ３３，３
４の通電を遮断することができる。
すものと同様の構成になっており、遮断回路３８が出力
するパルス信号ＶG1と遮断回路３９が出力するパルス信
号ＶG2との論理和信号を参照して異常の有無を識別し、
遮断回路３８及び３９を制御する。信号Ｖstopは通常は
Ｈであるが、何らかの故障によって、パルス信号ＶG1及
びＶG2の少なくとも一方が高レベルＨのまま変化しなく
なると、信号ＶstopがＬになる。その場合、ドライブ回
路３５の出力にかかわらず、ＦＥＴ ３３のゲ−トには
Ｌが印加され、ＦＥＴ ３３はオフ状態になる。また、
ドライブ回路３６の出力にかかわらず、ＦＥＴ ３４の
ゲ−トにはＬが印加され、ＦＥＴ ３４はオフ状態にな
る。従って、トランス３１，３２及びＦＥＴ ３３，３
４の通電を遮断することができる。
【００２７】遮断回路３８及び３９は、それぞれ単なる
アンドゲ−トであり、前記実施例の遮断回路１５，２８
に比べ、大電力のスイッチングを必要としないので回路
素子が安価であり、電力損失も少ない。
アンドゲ−トであり、前記実施例の遮断回路１５，２８
に比べ、大電力のスイッチングを必要としないので回路
素子が安価であり、電力損失も少ない。
【００２８】第４実施例の電源装置の構成を図５に示
す。この実施例では、遮断回路４６は信号を直接遮断す
るのではなく、オ−バドライブ検出回路４４でスイッチ
素子４２を駆動するオン／オフ信号ＶG の一周期でのオ
ン信号の時間が、所定値を連続的に越えた場合に、スイ
ッチ素子のオン／オフ信号の停止を要求する遮断信号を
制御回路４５に供給する。この実施例の動作のタイミン
グを図６に示す。図６に示すように、オン／オフ信号の
オン時間が所定値よりも長いｔ２がＴｓ間連続すると、
遮断回路４６が信号Ｖstopを発生し、制御回路はオン／
オフ信号ＶG を停止する処理を行なう。
す。この実施例では、遮断回路４６は信号を直接遮断す
るのではなく、オ−バドライブ検出回路４４でスイッチ
素子４２を駆動するオン／オフ信号ＶG の一周期でのオ
ン信号の時間が、所定値を連続的に越えた場合に、スイ
ッチ素子のオン／オフ信号の停止を要求する遮断信号を
制御回路４５に供給する。この実施例の動作のタイミン
グを図６に示す。図６に示すように、オン／オフ信号の
オン時間が所定値よりも長いｔ２がＴｓ間連続すると、
遮断回路４６が信号Ｖstopを発生し、制御回路はオン／
オフ信号ＶG を停止する処理を行なう。
【００２９】第５実施例の電源装置の構成を図８に示
す。図８を参照して説明する。トランス５１の１次側巻
線には、ＦＥＴ ５２を介して、直流電源が接続されて
いる。ＦＥＴ ５２のゲ−トには、ドライブ回路５３か
らパルス信号ＶG が印加され、このパルス信号ＶG によ
ってＦＥＴ ５２はオン／オフ制御される。ドライブ回
路５３が出力するパルス信号ＶG のオン／オフデュ−テ
ィは、マイクロコンピュ−タで構成される制御回路５４
によって調整される。制御回路５４は、トランス５１の
２次側の直流電圧をＡ／Ｄ変換して入力し、パルス信号
ＶG のオン／オフデュ−ティにフィ−ドバックする。ま
た制御回路５４は、ソフトウェア処理によって、パルス
状のモニタ信号ＶＦを周期的に出力する。
す。図８を参照して説明する。トランス５１の１次側巻
線には、ＦＥＴ ５２を介して、直流電源が接続されて
いる。ＦＥＴ ５２のゲ−トには、ドライブ回路５３か
らパルス信号ＶG が印加され、このパルス信号ＶG によ
ってＦＥＴ ５２はオン／オフ制御される。ドライブ回
路５３が出力するパルス信号ＶG のオン／オフデュ−テ
ィは、マイクロコンピュ−タで構成される制御回路５４
によって調整される。制御回路５４は、トランス５１の
２次側の直流電圧をＡ／Ｄ変換して入力し、パルス信号
ＶG のオン／オフデュ−ティにフィ−ドバックする。ま
た制御回路５４は、ソフトウェア処理によって、パルス
状のモニタ信号ＶＦを周期的に出力する。
【００３０】ドライブ回路５３が出力するパルス信号Ｖ
G と制御回路５４が出力するモニタ信号ＶＦがオアゲ−
ト５５に入力され、オアゲ−ト５５から出力される信号
ＶGとＶＦとの論理和信号が、オ−バドライブ検出回路
５６に入力される。オ−バドライブ検出回路５６が出力
する信号Ｖstopは、ドライブ回路５３のリセット端子と
制御回路５４のリセット端子に印加される。
G と制御回路５４が出力するモニタ信号ＶＦがオアゲ−
ト５５に入力され、オアゲ−ト５５から出力される信号
ＶGとＶＦとの論理和信号が、オ−バドライブ検出回路
５６に入力される。オ−バドライブ検出回路５６が出力
する信号Ｖstopは、ドライブ回路５３のリセット端子と
制御回路５４のリセット端子に印加される。
【００３１】通常は、パルス信号ＶG 及びモニタ信号Ｖ
Ｆのレベル（Ｈ／Ｌ）がそれぞれ周期的に変化するの
で、信号Ｖstopは出力されないが、例えばマイクロコン
ピュ−タのプログラムの暴走によってモニタ信号ＶＦが
現われなくなるか、又はパルス信号ＶG のレベル変化が
なくなると、オ−バドライブ検出回路５６が信号Ｖstop
を出力する。信号Ｖstopによって、ドライブ回路５３及
び制御回路５４はそれぞれリセットされ、初期状態に戻
る。
Ｆのレベル（Ｈ／Ｌ）がそれぞれ周期的に変化するの
で、信号Ｖstopは出力されないが、例えばマイクロコン
ピュ−タのプログラムの暴走によってモニタ信号ＶＦが
現われなくなるか、又はパルス信号ＶG のレベル変化が
なくなると、オ−バドライブ検出回路５６が信号Ｖstop
を出力する。信号Ｖstopによって、ドライブ回路５３及
び制御回路５４はそれぞれリセットされ、初期状態に戻
る。
【００３２】
【発明の効果】以上のとおり、本発明によれば、スイッ
チング制御電源装置において、過電流の発生によるスイ
ッチング素子等の破損を確実に防止しうる。
チング制御電源装置において、過電流の発生によるスイ
ッチング素子等の破損を確実に防止しうる。
【図１】 第１実施例の電源装置の構成を示すブロック
図である。
図である。
【図２】 第２実施例の電源装置の構成を示すブロック
図である。
図である。
【図３】 図２の回路の動作を示すタイムチャ−トであ
る。
る。
【図４】 第３実施例の電源装置の構成を示すブロック
図である。
図である。
【図５】 第４実施例の電源装置の構成を示すブロック
図である。
図である。
【図６】 図５の回路の動作を示すタイムチャ−トであ
る。
る。
【図７】 遮断回路１５，２８の構成を示すブロック図
である。
である。
【図８】 第５実施例の電源装置の構成を示すブロック
図である。
図である。
１１，２１，２２，３１，３２，４１，５１：トランス １２，２３，２４，３３，３４，４２，５２：ＦＥＴ １３，２５，２６，３５，３６，４３，５３：ドライブ
回路 １４，２７，３７，４４，５６：オ−バドライブ検出回
路 １５，２８，３８，３９，４６：遮断回路 ５４：制御回路
回路 １４，２７，３７，４４，５６：オ−バドライブ検出回
路 １５，２８，３８，３９，４６：遮断回路 ５４：制御回路
Claims (4)
- 【請求項１】 トランス，該トランスの１次側の通電の
オン／オフを制御するスイッチング手段，該スイッチン
グ手段の制御入力端子に印加されるパルス信号を生成す
るドライブ回路手段，前記パルス信号が同一レベルで所
定時間以上継続する異常状態を検出するオ−バドライブ
検出手段，及び該オ−バドライブ検出手段が前記異常状
態を検出すると前記トランスの１次側の通電を遮断する
遮断手段、を備えるスイッチング制御電源装置。 - 【請求項２】 複数のトランス，該複数のトランスの各
々の１次側の通電をオン／オフする複数のスイッチング
手段，および該複数のスイッチング手段の制御入力端子
にそれぞれ個別に印加される複数のパルス信号をそれぞ
れ生成する複数のドライブ回路手段を備えるスイッチン
グ制御電源装置において：前記複数のパルス信号の繰り
返し周期を同一に定めるとともに、前記複数のパルス信
号の論理和信号が同一レベルで所定時間以上継続する異
常状態を検出するオ−バドライブ検出手段，及び該オ−
バドライブ検出手段が前記異常状態を検出すると前記ト
ランスの１次側の通電を遮断する遮断手段、を設けたこ
とを特徴とするスイッチング制御電源装置。 - 【請求項３】 複数のトランス，該複数のトランスの各
々の１次側の通電をオン／オフする複数のスイッチング
手段，および該複数のスイッチング手段の制御入力端子
にそれぞれ個別に印加される複数のパルス信号をそれぞ
れ生成する複数のドライブ回路手段を備えるスイッチン
グ制御電源装置において：前記複数のパルス信号の論理
和信号が同一レベルで所定時間以上継続する異常状態を
検出するオ−バドライブ検出手段，及び該オ−バドライ
ブ検出手段が前記異常状態を検出すると前記スイッチン
グ手段に印加するパルス信号を遮断する遮断手段、を設
けたことを特徴とするスイッチング制御電源装置。 - 【請求項４】 トランス，該トランスの１次側の通電を
オン／オフするスイッチング手段，該スイッチング手段
の制御入力端子に印加されるパルス信号を生成するドラ
イブ回路手段，および前記パルス信号の各パルスのオン
時間又はオフ時間を調整する制御回路手段を備えるスイ
ッチング制御電源装置において：前記ドライブ回路手段
が出力するパルス信号と、前記制御回路手段から周期的
に出力される信号との論理和信号が同一レベルで所定時
間以上継続する異常状態を検出するオ−バドライブ検出
手段，及び該オ−バドライブ検出手段が前記異常状態を
検出すると前記スイッチング手段をオフにする遮断手
段、を設けたことを特徴とするスイッチング制御電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16875293A JPH0731130A (ja) | 1993-07-08 | 1993-07-08 | スイッチング制御電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16875293A JPH0731130A (ja) | 1993-07-08 | 1993-07-08 | スイッチング制御電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0731130A true JPH0731130A (ja) | 1995-01-31 |
Family
ID=15873778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16875293A Pending JPH0731130A (ja) | 1993-07-08 | 1993-07-08 | スイッチング制御電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0731130A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343983B1 (ko) * | 1999-06-29 | 2002-07-22 | 엘지산전 주식회사 | 고전압, 대전류 펄스 발생장치의 출력제어 및 보호회로 |
| JP2007124749A (ja) * | 2005-10-26 | 2007-05-17 | Tdk Corp | Ｄｃ−ｄｃコンバータとその制御方法 |
-
1993
- 1993-07-08 JP JP16875293A patent/JPH0731130A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100343983B1 (ko) * | 1999-06-29 | 2002-07-22 | 엘지산전 주식회사 | 고전압, 대전류 펄스 발생장치의 출력제어 및 보호회로 |
| JP2007124749A (ja) * | 2005-10-26 | 2007-05-17 | Tdk Corp | Ｄｃ−ｄｃコンバータとその制御方法 |
| JP4661524B2 (ja) * | 2005-10-26 | 2011-03-30 | Ｔｄｋ株式会社 | Ｄｃ−ｄｃコンバータとその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002281750A (ja) | スイッチング電源装置 | |
| US7701738B2 (en) | Supply unit for a driver circuit and method for operating same | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| US5497312A (en) | Drive signal controlled undervoltage lockout circuit | |
| JPH0731130A (ja) | スイッチング制御電源装置 | |
| JPH0956058A (ja) | 突入電流防止機能を有する回路装置 | |
| TW202011673A (zh) | 諧振電力轉換器及用於控制其之方法與積體電路控制器 | |
| KR100348624B1 (ko) | 피디피 티브이의 전원 공급 장치 | |
| JPH0286210A (ja) | トランジスタの異常検出回路 | |
| JP2004032966A (ja) | 半導体スイッチ装置 | |
| WO2023007557A1 (ja) | 電力供給装置 | |
| JPH0984342A (ja) | 電源装置 | |
| KR100344784B1 (ko) | 스위칭 전원장치 | |
| JPS639234Y2 (ja) | ||
| KR100187503B1 (ko) | 시간 순서 제어 회로 | |
| JPH10210739A (ja) | スイッチング電源装置 | |
| JP2003052166A (ja) | スイッチング電源回路 | |
| JPH11178343A (ja) | 電源装置及び電源装置における出力電圧安定化方法 | |
| JP3480554B2 (ja) | スイッチング電源 | |
| JPS63268432A (ja) | 短絡保護回路 | |
| JPH072010B2 (ja) | 電源回路 | |
| JPH0424787Y2 (ja) | ||
| JPH07147731A (ja) | バッテリ充電器 | |
| JPH09191647A (ja) | 高圧電源装置 | |
| JPS6013471A (ja) | 過電流保護回路 |