JPH0730862A - Muse−ntscダウンコンバータ - Google Patents
Muse−ntscダウンコンバータInfo
- Publication number
- JPH0730862A JPH0730862A JP5171402A JP17140293A JPH0730862A JP H0730862 A JPH0730862 A JP H0730862A JP 5171402 A JP5171402 A JP 5171402A JP 17140293 A JP17140293 A JP 17140293A JP H0730862 A JPH0730862 A JP H0730862A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- conversion
- circuit
- line
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 MUSE方式のハイビジョン信号をNTSC
方式に変換することを目的とする。 【構成】 入力処理した信号を垂直走査線変換回路でラ
イン毎に係数を変えて直線内挿して走査線を変換し時間
軸変換処理回路で時間軸を変換し画像処理回路で画像処
理を行なうよう構成される。
方式に変換することを目的とする。 【構成】 入力処理した信号を垂直走査線変換回路でラ
イン毎に係数を変えて直線内挿して走査線を変換し時間
軸変換処理回路で時間軸を変換し画像処理回路で画像処
理を行なうよう構成される。
Description
【0001】
【産業上の利用分野】この発明は、MUSE方式により
伝送されるハイビジョン信号を、NTSCモニターで再
生できる信号に変換するMUSE−NTSC方式変換器
に関するものである。
伝送されるハイビジョン信号を、NTSCモニターで再
生できる信号に変換するMUSE−NTSC方式変換器
に関するものである。
【0002】
【従来の技術】図36は従来のMUSE−NTSCダウ
ンコンバータを示すブロック図である。(参考文献:テ
レビジョン学会誌、1991 Vol.45 No.1
1 5−2−3 MUSE−NTSCダウンコンバータ
水谷芳樹著 社団法人テレビジョン学会編)図におい
て、1はMUSE信号を入力処理する入力信号処理回
路、2はMUSE系からNTSC系に時間軸を変換する
時間軸変換処理回路、3はY信号と色差信号を分離する
信号分離回路、4はY信号を1125本の走査線から5
25本の走査線に変換するYの走査線変換回路、5は信
号分離回路3で分離された4倍に時間軸圧縮されて伝送
されている色差信号を元にもどすために4倍の時間に伸
長する時間伸長回路、6は色差信号を変換されたYの走
査線にあわせる色差の垂直フィルタ、7は変換した走査
線の本数をさらに2/3に圧縮する垂直圧縮回路、8は
2つの信号から1つの信号を選択する2−1セレクタ
ー、9は変換された信号にいろいろな信号処理をほどこ
す画像処理回路、10は画像処理されたデジタル信号を
アナログ信号に変換するD/A変換器、12はMUSE
系のクロックの16.2MHZの発振器、13は16:
9のモニターで真円率が保てる変換モード(以後フルモ
ードとする)と4:3のモニターで水平方向をほぼ全部
変換し垂直方向変換をフルモードの2/3にして真円率
を保つ変換モード(以後ワイドとする)のシステムロッ
クである14.742MHZの発振器、14は4:3の
モニターで水平方向を切り捨てて真円率を保つ変換モー
ド(以後ズームモードとする)のシステムクロックであ
る10.08MHZの発振器である。
ンコンバータを示すブロック図である。(参考文献:テ
レビジョン学会誌、1991 Vol.45 No.1
1 5−2−3 MUSE−NTSCダウンコンバータ
水谷芳樹著 社団法人テレビジョン学会編)図におい
て、1はMUSE信号を入力処理する入力信号処理回
路、2はMUSE系からNTSC系に時間軸を変換する
時間軸変換処理回路、3はY信号と色差信号を分離する
信号分離回路、4はY信号を1125本の走査線から5
25本の走査線に変換するYの走査線変換回路、5は信
号分離回路3で分離された4倍に時間軸圧縮されて伝送
されている色差信号を元にもどすために4倍の時間に伸
長する時間伸長回路、6は色差信号を変換されたYの走
査線にあわせる色差の垂直フィルタ、7は変換した走査
線の本数をさらに2/3に圧縮する垂直圧縮回路、8は
2つの信号から1つの信号を選択する2−1セレクタ
ー、9は変換された信号にいろいろな信号処理をほどこ
す画像処理回路、10は画像処理されたデジタル信号を
アナログ信号に変換するD/A変換器、12はMUSE
系のクロックの16.2MHZの発振器、13は16:
9のモニターで真円率が保てる変換モード(以後フルモ
ードとする)と4:3のモニターで水平方向をほぼ全部
変換し垂直方向変換をフルモードの2/3にして真円率
を保つ変換モード(以後ワイドとする)のシステムロッ
クである14.742MHZの発振器、14は4:3の
モニターで水平方向を切り捨てて真円率を保つ変換モー
ド(以後ズームモードとする)のシステムクロックであ
る10.08MHZの発振器である。
【0003】図37は図36で示す時間軸変換処理回路
2のブロック図である。図において16はMUSE信号
からラインを検出して奇偶数のラインの判定信号を出力
するライン判定回路、17はMUSE信号からNTSC
信号に時間軸変換するための時間軸変換メモリである。
2のブロック図である。図において16はMUSE信号
からラインを検出して奇偶数のラインの判定信号を出力
するライン判定回路、17はMUSE信号からNTSC
信号に時間軸変換するための時間軸変換メモリである。
【0004】図38は図36で示すYの走査線変換回路
4の具体的な一例のブロック図である。18は走査線を
変換するための垂直フィルタの係数を掛ける固定係数
器、19は加算器、図39はYの走査変換をサンプル点
のモデルで解説したものである。
4の具体的な一例のブロック図である。18は走査線を
変換するための垂直フィルタの係数を掛ける固定係数
器、19は加算器、図39はYの走査変換をサンプル点
のモデルで解説したものである。
【0005】図40は図36で示す垂直圧縮回路7の具
体的な一例のブロック図である。図において、20は入
力信号を1ライン遅延させるラインメモリ、21は垂直
圧縮用のメモリである。図41は垂直圧縮をサンプル点
のモデルで説明したものである。
体的な一例のブロック図である。図において、20は入
力信号を1ライン遅延させるラインメモリ、21は垂直
圧縮用のメモリである。図41は垂直圧縮をサンプル点
のモデルで説明したものである。
【0006】次に動作について説明する。入力したMU
SE信号は入力信号処理回路1でディエンファシス、コ
ントロール信号検出、PLL等の処理が施される。この
入力処理された信号を時間軸変換処理回路2で時間軸処
理する。図37で示すように入力処理された信号を奇数
ラインと偶数ラインに分け、別々に時間軸変換メモリ1
7に入力し16.2MHZの信号を例えばフルモードと
ワイドモードの時は2−1セレクター8で14.742
MHZの発振器を選択しシステムクロック14.742
MHZに変換する。またズームモードの場合はシステム
クロックを変更し、10.08MHZに変換する。時間
軸変換された信号はY信号と色差信号に信号分離回路3
で分離し、それぞれY信号の走査線変換回路4、色差信
号の時間伸長回路5に入力される。
SE信号は入力信号処理回路1でディエンファシス、コ
ントロール信号検出、PLL等の処理が施される。この
入力処理された信号を時間軸変換処理回路2で時間軸処
理する。図37で示すように入力処理された信号を奇数
ラインと偶数ラインに分け、別々に時間軸変換メモリ1
7に入力し16.2MHZの信号を例えばフルモードと
ワイドモードの時は2−1セレクター8で14.742
MHZの発振器を選択しシステムクロック14.742
MHZに変換する。またズームモードの場合はシステム
クロックを変更し、10.08MHZに変換する。時間
軸変換された信号はY信号と色差信号に信号分離回路3
で分離し、それぞれY信号の走査線変換回路4、色差信
号の時間伸長回路5に入力される。
【0007】Y信号に関して、まずY信号の走査線変換
回路4はMUSEの有効走査線1032本を、516本
に変換する。すなわち2本のMUSE走査線から1本の
走査線を作り出している。図38はその具体的な一例の
ブロック図であり、時間軸変換処理回路2において奇数
ラインと偶数ラインで時間軸を変換された信号を、信号
分離回路3により色差信号を分離しY信号成分のみを含
む奇数ラインと偶数ラインの信号を各々固定係数回路1
8に入力して所定の固定係数を掛け加算器19で足し合
わされる。その様子を図39のサンプリングモデルで示
す。このように2本の走査線から1本の走査線を作り出
す。図38、図39の例では固定係数は1/2である。
ここでは最も単純な例を説明したが、1032本から5
16本を作り出すための垂直フィルタは、多くの走査線
を用いて変換した方が折返し歪の少ない変換が可能であ
るので場合によっては、この垂直フィルタと2次元内挿
回路を兼用することもある。
回路4はMUSEの有効走査線1032本を、516本
に変換する。すなわち2本のMUSE走査線から1本の
走査線を作り出している。図38はその具体的な一例の
ブロック図であり、時間軸変換処理回路2において奇数
ラインと偶数ラインで時間軸を変換された信号を、信号
分離回路3により色差信号を分離しY信号成分のみを含
む奇数ラインと偶数ラインの信号を各々固定係数回路1
8に入力して所定の固定係数を掛け加算器19で足し合
わされる。その様子を図39のサンプリングモデルで示
す。このように2本の走査線から1本の走査線を作り出
す。図38、図39の例では固定係数は1/2である。
ここでは最も単純な例を説明したが、1032本から5
16本を作り出すための垂直フィルタは、多くの走査線
を用いて変換した方が折返し歪の少ない変換が可能であ
るので場合によっては、この垂直フィルタと2次元内挿
回路を兼用することもある。
【0008】色差信号はMUSE信号において1/4に
時間軸圧縮されているので、時間伸長回路5で4倍に時
間伸長される。このブロック図の場合時間伸長回路は奇
数ライン色信号と偶数ライン色信号とに分かれて処理さ
れているので、2回路必要である。時間軸伸長された色
差信号は色差信号の垂直フィルタでY信号の走査線と垂
直位置を合わせるフィルタを掛ける。色差信号は各51
6本ライン交代で送信されてくるので走査線を変換する
のではなく、Y信号と色差信号両方の垂直位置をあうよ
うに色差別々のフィルタをかける。走査変換されたY信
号と垂直位相の合った色差信号は2−1セレクター8で
選択され、フルモード、ズームモード時は画像処理回路
9を通してD/A変換器10に接続される。
時間軸圧縮されているので、時間伸長回路5で4倍に時
間伸長される。このブロック図の場合時間伸長回路は奇
数ライン色信号と偶数ライン色信号とに分かれて処理さ
れているので、2回路必要である。時間軸伸長された色
差信号は色差信号の垂直フィルタでY信号の走査線と垂
直位置を合わせるフィルタを掛ける。色差信号は各51
6本ライン交代で送信されてくるので走査線を変換する
のではなく、Y信号と色差信号両方の垂直位置をあうよ
うに色差別々のフィルタをかける。走査変換されたY信
号と垂直位相の合った色差信号は2−1セレクター8で
選択され、フルモード、ズームモード時は画像処理回路
9を通してD/A変換器10に接続される。
【0009】ワイドモード時は垂直圧縮回路7で有効垂
直走査線を2/3に変換する。図40でブロック図でし
めすようにラインメモリ20で遅延し、図41のサンプ
ル点のモデルで示すように3本のラインを用いるフィル
タと2本のラインを用いるフィルタを図40の切り替え
スイッチにより切り替えることで3本の走査線から2本
の走査線を作り出している。3ラインを用いるフィルタ
も2ラインを用いるフィルタも固定係数器18の固定係
数をかけるが、それぞれの固定係数器は同じ係数のもの
と異なる係数のものがあり、例えば下側の係数は1/2
であるが上側は1/4、1/2、1/4である。有効走
査線を2/3にするには同一時間では処理できないの
で、一度垂直圧縮メモリ21に演算結果を記憶し順次出
力することで垂直方向に2/3の有効走査線を変換する
ことができる。この図36のブロックでは図40で示す
回路がY信号、色差信号のそれぞれに必要である。
直走査線を2/3に変換する。図40でブロック図でし
めすようにラインメモリ20で遅延し、図41のサンプ
ル点のモデルで示すように3本のラインを用いるフィル
タと2本のラインを用いるフィルタを図40の切り替え
スイッチにより切り替えることで3本の走査線から2本
の走査線を作り出している。3ラインを用いるフィルタ
も2ラインを用いるフィルタも固定係数器18の固定係
数をかけるが、それぞれの固定係数器は同じ係数のもの
と異なる係数のものがあり、例えば下側の係数は1/2
であるが上側は1/4、1/2、1/4である。有効走
査線を2/3にするには同一時間では処理できないの
で、一度垂直圧縮メモリ21に演算結果を記憶し順次出
力することで垂直方向に2/3の有効走査線を変換する
ことができる。この図36のブロックでは図40で示す
回路がY信号、色差信号のそれぞれに必要である。
【0010】これらフルモード、ズームモード、ワイド
モードで変換された信号は、画像処理回路9で例えば輪
郭補正等の画像処理をされた上D/A変換器10でアナ
ログ信号に変換される。
モードで変換された信号は、画像処理回路9で例えば輪
郭補正等の画像処理をされた上D/A変換器10でアナ
ログ信号に変換される。
【0011】
【発明が解決しようとする課題】従来のMUSE−NT
SCコンバータは以上のように構成されているので、フ
ルモードとズームモードでは、MUSE信号の有効走査
線1032本を516本に変換するため、NTSC変換
した後の信号を受像するモニターは、有効走査線が51
6本より少ない483本であるため483本しか表示し
えず、画面上下の情報が消えてしまい、ワイドモードで
は別の走査線変換回路が必要であり、さらにY信号用と
色差信号用の走査線変換回路、垂直フィルタが各々必要
であり回路規模が大きいという問題点があった。
SCコンバータは以上のように構成されているので、フ
ルモードとズームモードでは、MUSE信号の有効走査
線1032本を516本に変換するため、NTSC変換
した後の信号を受像するモニターは、有効走査線が51
6本より少ない483本であるため483本しか表示し
えず、画面上下の情報が消えてしまい、ワイドモードで
は別の走査線変換回路が必要であり、さらにY信号用と
色差信号用の走査線変換回路、垂直フィルタが各々必要
であり回路規模が大きいという問題点があった。
【0012】また時間軸変換と垂直圧縮に3個のメモリ
が必要であり、フルモード、ワイドモードとズームモー
ドで2つのシステムクロックの発振器が必要なため回路
規模にともなうコスト高という問題点のみならず、複数
のシステムクロック周波数の高調波信号やビート信号が
テレビチューナ回路等に影響を与えるという問題点もあ
った。
が必要であり、フルモード、ワイドモードとズームモー
ドで2つのシステムクロックの発振器が必要なため回路
規模にともなうコスト高という問題点のみならず、複数
のシステムクロック周波数の高調波信号やビート信号が
テレビチューナ回路等に影響を与えるという問題点もあ
った。
【0013】この発明は上記のような問題点を解消する
ためになされたもので、フルモードとズームモードで
は、MUSE信号の有効走査線1032本を従来の51
6本に代えてNTSCの有効走査線483本に合致させ
る走査線数に変換し、さらに複数の走査変換をひとつの
走査線変換回路で行い、回路規模の縮小とまたシステム
クロックをひとつにして上記従来の課題を解決すること
を目的とする。
ためになされたもので、フルモードとズームモードで
は、MUSE信号の有効走査線1032本を従来の51
6本に代えてNTSCの有効走査線483本に合致させ
る走査線数に変換し、さらに複数の走査変換をひとつの
走査線変換回路で行い、回路規模の縮小とまたシステム
クロックをひとつにして上記従来の課題を解決すること
を目的とする。
【0014】
【課題を解決するための手段】この発明に係るMUSE
−NTSCコンバータは、垂直走査線を変換する際、複
数ラインの直線内挿の係数を一定ライン周期で変化させ
るようにしたものであり、この係数を2のべき乗の分数
に設定しライン周期を変換後の走査線数の2倍より多い
奇数とし、この係数とライン周期を変換モードや水平方
向やフィールド間で切り替るようにしたものである。
−NTSCコンバータは、垂直走査線を変換する際、複
数ラインの直線内挿の係数を一定ライン周期で変化させ
るようにしたものであり、この係数を2のべき乗の分数
に設定しライン周期を変換後の走査線数の2倍より多い
奇数とし、この係数とライン周期を変換モードや水平方
向やフィールド間で切り替るようにしたものである。
【0015】また垂直走査線変換後にY信号と色差信号
をメモリを用いて時間軸上で時系列に多重し、時間軸変
換メモリをひとつにしたものである。
をメモリを用いて時間軸上で時系列に多重し、時間軸変
換メモリをひとつにしたものである。
【0016】さらに時間軸変換後のシステムクロックを
14.31818MHZ(4fsc)として、1水平期
間のサンプルポイントの数を909ポイントとして、フ
ィールド周波数を60HZに近似するとともにズームモ
ードでは水平方向に直線内挿することでシステムクロッ
クをひとつにしたものである。
14.31818MHZ(4fsc)として、1水平期
間のサンプルポイントの数を909ポイントとして、フ
ィールド周波数を60HZに近似するとともにズームモ
ードでは水平方向に直線内挿することでシステムクロッ
クをひとつにしたものである。
【0017】
【作用】この発明における垂直走査線変換回路は複数ラ
インの直線内挿の係数を、一定ライン周期で変化させる
ようにしたので、MUSE信号の有効走査線1032本
をNTSCの有効走査線483本内にすべて変換でき、
モニターの画面で上下が切れることなく変換できる。
インの直線内挿の係数を、一定ライン周期で変化させる
ようにしたので、MUSE信号の有効走査線1032本
をNTSCの有効走査線483本内にすべて変換でき、
モニターの画面で上下が切れることなく変換できる。
【0018】また時間軸変換のメモリをひとつに集約し
えるとともに、システムクロックを14.31818M
HZ単一にて信号処理可能となる。
えるとともに、システムクロックを14.31818M
HZ単一にて信号処理可能となる。
【0019】
【実施例】実施例1.以下、この発明の一実施例(請求
項1)を図について説明する。図1は本実施例のシステ
ムブロック図であり、図1において31は入力したMU
SE信号をディエンファシスやコントロール信号検出、
リサンブリングのためのPLL同期処理、及びリサンプ
リングしたデータの2次元内挿等の処理を施す入力信号
処理回路、32は本実施例の垂直走査線変換回路、33
は本実施例の示す係数発生回路、34は本実施例の示す
ライン周期作成回路、35はMUSE信号からNTSC
信号への時間軸変換処理回路、36は輪郭補正やブラン
キング信号の付加等の画像処理回路、10はデジタル信
号をアナログ信号に変換するD/A変換器である。
項1)を図について説明する。図1は本実施例のシステ
ムブロック図であり、図1において31は入力したMU
SE信号をディエンファシスやコントロール信号検出、
リサンブリングのためのPLL同期処理、及びリサンプ
リングしたデータの2次元内挿等の処理を施す入力信号
処理回路、32は本実施例の垂直走査線変換回路、33
は本実施例の示す係数発生回路、34は本実施例の示す
ライン周期作成回路、35はMUSE信号からNTSC
信号への時間軸変換処理回路、36は輪郭補正やブラン
キング信号の付加等の画像処理回路、10はデジタル信
号をアナログ信号に変換するD/A変換器である。
【0020】図2、3は本実施例の垂直走査変換処理回
路周辺の具体的な一例であり、図において37はMUS
E信号のY信号または色差信号を1ライン遅延させるラ
インメモリ、38は係数発生回路33からの係数に応じ
て信号に可変係数を掛ける可変係数器、39は、係数発
生回路33の内部でライン周期作成回路34の信号から
ラインに応じて係数を発生する2つの係数発生ROM、
40はMUSE信号から同期信号等のタイミング信号を
発生するとともにライン周期作成回路34を制御する信
号を発生するタイミング信号発生回路である。図4は図
2、図5は図3の各々の構成による垂直走査変換回路に
よるサンプル点の変換の様子を、モデル的に説明したも
のである。
路周辺の具体的な一例であり、図において37はMUS
E信号のY信号または色差信号を1ライン遅延させるラ
インメモリ、38は係数発生回路33からの係数に応じ
て信号に可変係数を掛ける可変係数器、39は、係数発
生回路33の内部でライン周期作成回路34の信号から
ラインに応じて係数を発生する2つの係数発生ROM、
40はMUSE信号から同期信号等のタイミング信号を
発生するとともにライン周期作成回路34を制御する信
号を発生するタイミング信号発生回路である。図4は図
2、図5は図3の各々の構成による垂直走査変換回路に
よるサンプル点の変換の様子を、モデル的に説明したも
のである。
【0021】次に動作について説明する。MUSE信号
の有効走査線は1032本であるがハイビジョン信号の
1035本から送信の都合上3本少なくしているので、
MUSE信号も有効走査線を1035本と考えると、N
TSCの有効走査線は483本であり、どちらの有効走
査線率も92%になり、有効走査線の比は15:7にな
る。すなわちMUSE信号の有効走査線を7/15に変
換すれば、具体的にはMUSE信号15本から7本を作
成すれば483本になりNTSCのモニターで垂直方向
を全部再現できる。
の有効走査線は1032本であるがハイビジョン信号の
1035本から送信の都合上3本少なくしているので、
MUSE信号も有効走査線を1035本と考えると、N
TSCの有効走査線は483本であり、どちらの有効走
査線率も92%になり、有効走査線の比は15:7にな
る。すなわちMUSE信号の有効走査線を7/15に変
換すれば、具体的にはMUSE信号15本から7本を作
成すれば483本になりNTSCのモニターで垂直方向
を全部再現できる。
【0022】図1において、入力信号処理回路31でデ
ィエンファシスや2次元内挿の信号処理を施された10
35本対応の信号を垂直走査変換回路32に入力する。
最も簡単に上記7/15の変換を行なう垂直走査変換回
路を図2で示す。タイミング信号発生回路40で変換す
るラインの始まり、すなわち映像データの始まりの信号
をライン周期作成回路34に入力する。ライン周期作成
回路34では、この信号から15ライン周期で1から1
5までの信号を繰り返し係数発生回路33に出力する。
係数発生回路33は、図2で示す係数ROMか図3で示
す係数ROMと演算回路によって構成され、図4で示す
ように1/7から1(0を含む)までの係数を可変係数
器38に出力し可変係数器38ではこの係数を入力処理
した信号とこれを1ライン遅延した信号に掛ける。この
例の場合2つの可変係数器38は同じ物であるが、掛け
る係数は図4の通り異なり、2つの係数の和は1になる
ように設計されている。このようにして垂直走査変換回
路32では15本の走査線から7本の走査線に変換して
いる。図3は垂直走査変換回路32の別の例を示す。こ
こではラインメモリ37を2本使用し15本から7本を
作成するとき3本の直線内挿を用いてフィルタ特性を改
善しているだけで、図4で示すように係数が1/28か
ら13/28に変化しているが、基本的には15本周期
で係数が変化し同じである。このようにして走査線変換
された信号を時間軸変換処理回路35で時間軸を変換し
画像処理回路36で画像処理を施しD/A変換器でアナ
ログ信号にすればNTSCモニターで垂直方向を欠ける
ことなく全部変換して再生することが可能である。
ィエンファシスや2次元内挿の信号処理を施された10
35本対応の信号を垂直走査変換回路32に入力する。
最も簡単に上記7/15の変換を行なう垂直走査変換回
路を図2で示す。タイミング信号発生回路40で変換す
るラインの始まり、すなわち映像データの始まりの信号
をライン周期作成回路34に入力する。ライン周期作成
回路34では、この信号から15ライン周期で1から1
5までの信号を繰り返し係数発生回路33に出力する。
係数発生回路33は、図2で示す係数ROMか図3で示
す係数ROMと演算回路によって構成され、図4で示す
ように1/7から1(0を含む)までの係数を可変係数
器38に出力し可変係数器38ではこの係数を入力処理
した信号とこれを1ライン遅延した信号に掛ける。この
例の場合2つの可変係数器38は同じ物であるが、掛け
る係数は図4の通り異なり、2つの係数の和は1になる
ように設計されている。このようにして垂直走査変換回
路32では15本の走査線から7本の走査線に変換して
いる。図3は垂直走査変換回路32の別の例を示す。こ
こではラインメモリ37を2本使用し15本から7本を
作成するとき3本の直線内挿を用いてフィルタ特性を改
善しているだけで、図4で示すように係数が1/28か
ら13/28に変化しているが、基本的には15本周期
で係数が変化し同じである。このようにして走査線変換
された信号を時間軸変換処理回路35で時間軸を変換し
画像処理回路36で画像処理を施しD/A変換器でアナ
ログ信号にすればNTSCモニターで垂直方向を欠ける
ことなく全部変換して再生することが可能である。
【0023】上記説明は走査線を483本に変換するモ
ードすなわちフルモードとズームモードであるが、ワイ
ドモードでも走査線を変換することができる。ワイドモ
ードは真円率を保つためにフル、ズームモードの3/4
の走査線に変換するので7/15に3/4を乗算して7
/20の変換をするか7/15変換をしたのち3/4の
変換をすればよい。すなわち20本の走査線から7本の
走査線をつくるため、ライン周期作成回路34は20本
周期で1から20の信号を出力しこれを係数発生回路で
1/7から1まで(0を含む)の係数を発生しコントロ
ールすればワイドモードに変換することができるし、ま
た上記説明の走査線変換で15本を7本に変換した後、
4本の走査線から3本の走査線を作成しても実現でき
る。
ードすなわちフルモードとズームモードであるが、ワイ
ドモードでも走査線を変換することができる。ワイドモ
ードは真円率を保つためにフル、ズームモードの3/4
の走査線に変換するので7/15に3/4を乗算して7
/20の変換をするか7/15変換をしたのち3/4の
変換をすればよい。すなわち20本の走査線から7本の
走査線をつくるため、ライン周期作成回路34は20本
周期で1から20の信号を出力しこれを係数発生回路で
1/7から1まで(0を含む)の係数を発生しコントロ
ールすればワイドモードに変換することができるし、ま
た上記説明の走査線変換で15本を7本に変換した後、
4本の走査線から3本の走査線を作成しても実現でき
る。
【0024】この例に於ける可変係数器は乗算器やRO
Mと演算回路を用いても実現できる。例えばROMは1
/15、2/15、3/15を用意しておけばあとは加
減算で簡単に係数を掛けることが可能である。またこの
例では極めて簡単な垂直走査線変換回路を示したがより
多くの複数のライン間の直線内挿を用いれば、走査線変
換による折返し歪を低減することができる。またこの例
では入力信号処理回路31で2次元内挿したとして説明
したが、垂直走査線変換回路32で2次元内挿を兼用す
ることも可能で兼用すればラインメモリを削減すること
ができる。
Mと演算回路を用いても実現できる。例えばROMは1
/15、2/15、3/15を用意しておけばあとは加
減算で簡単に係数を掛けることが可能である。またこの
例では極めて簡単な垂直走査線変換回路を示したがより
多くの複数のライン間の直線内挿を用いれば、走査線変
換による折返し歪を低減することができる。またこの例
では入力信号処理回路31で2次元内挿したとして説明
したが、垂直走査線変換回路32で2次元内挿を兼用す
ることも可能で兼用すればラインメモリを削減すること
ができる。
【0025】実施例2.以下、この発明の一実施例(請
求項2)について説明する。システムブロックは実施例
1(請求項1)の図1と同様なのでここでは省略し、Y
の垂直走査変換部分についてのみ説明を行なう。図6上
段は本発明の最も簡単なYの垂直走査変換部分のブロッ
ク図で図において、41はMUSE信号のY成分を1ラ
イン遅延させるYのラインメモリ、42は2のべき乗の
分数の可変係数器、43は変換後の2倍より多い奇数の
ライン周期作成回路である。図7はサンプル点のモデル
を用いてこの変換の様子を説明した図であり、図6下段
は本実施例の別の例を示す。
求項2)について説明する。システムブロックは実施例
1(請求項1)の図1と同様なのでここでは省略し、Y
の垂直走査変換部分についてのみ説明を行なう。図6上
段は本発明の最も簡単なYの垂直走査変換部分のブロッ
ク図で図において、41はMUSE信号のY成分を1ラ
イン遅延させるYのラインメモリ、42は2のべき乗の
分数の可変係数器、43は変換後の2倍より多い奇数の
ライン周期作成回路である。図7はサンプル点のモデル
を用いてこの変換の様子を説明した図であり、図6下段
は本実施例の別の例を示す。
【0026】次に動作について説明する。実施例1(請
求項1)で説明したように、フル、ズームモードの垂直
走査線変換はMUSE信号の有効走査線を7/15すれ
ばNTSCの有効走査線に全ての走査線が変換できる
が、そのため各ライン間の直線内挿の係数が複雑で回路
構成上、乗算器やROMが複数必要になる。この垂直走
査線変換の関係を示す比7/15、の分子の値を2のべ
き乗の形で表現しえるように近似すれば、回路は2のべ
き乗の分数の可変係数器42でよくなる。例えば7/1
5を4/9で近似すればライン間の直線内挿の係数は
0、1/4、1/2、3/4、1の五種類でよくこの係
数はビットシフトと加算器と簡単なゲート回路で実現で
き、回路規模を大幅に削減することが可能である。この
4/9の係数では変換後の垂直走査線は460(=10
35×4/9)本になりNTSCの有効走査線内ではあ
るが誤差が23本もあり大きいので、実際には8/17
や32/69を用いれば誤差は4本程度となり、8/1
7、32/69とも分子が2のべき乗になるように選ん
であるのでライン間の係数はビットシフトと加算器と簡
単なゲート回路で実現できる。以上の用にフル、ズーム
モードの垂直走査線変換では分子を2のべき乗とし分母
を分子の2倍より大きい奇数とすることで近似すること
が可能である。
求項1)で説明したように、フル、ズームモードの垂直
走査線変換はMUSE信号の有効走査線を7/15すれ
ばNTSCの有効走査線に全ての走査線が変換できる
が、そのため各ライン間の直線内挿の係数が複雑で回路
構成上、乗算器やROMが複数必要になる。この垂直走
査線変換の関係を示す比7/15、の分子の値を2のべ
き乗の形で表現しえるように近似すれば、回路は2のべ
き乗の分数の可変係数器42でよくなる。例えば7/1
5を4/9で近似すればライン間の直線内挿の係数は
0、1/4、1/2、3/4、1の五種類でよくこの係
数はビットシフトと加算器と簡単なゲート回路で実現で
き、回路規模を大幅に削減することが可能である。この
4/9の係数では変換後の垂直走査線は460(=10
35×4/9)本になりNTSCの有効走査線内ではあ
るが誤差が23本もあり大きいので、実際には8/17
や32/69を用いれば誤差は4本程度となり、8/1
7、32/69とも分子が2のべき乗になるように選ん
であるのでライン間の係数はビットシフトと加算器と簡
単なゲート回路で実現できる。以上の用にフル、ズーム
モードの垂直走査線変換では分子を2のべき乗とし分母
を分子の2倍より大きい奇数とすることで近似すること
が可能である。
【0027】またワイドモードにおいても、実施例1
(請求項1)で上述したように、7/20に垂直走査線
を変換するのであるが,フル、ズームモードと同様にこ
のままではライン間の直線内挿の係数が複数であるの
で、7/20を分子が2のべき乗で分母が分子の2倍よ
り大きい奇数で近似すると上述と同様に回路は極めて簡
単になる。例えば7/20を4/11、8/23等の比
で近似すれば、ライン間の直線内挿の係数はビットシフ
トと加算器と簡単なゲート回路で実現できる。
(請求項1)で上述したように、7/20に垂直走査線
を変換するのであるが,フル、ズームモードと同様にこ
のままではライン間の直線内挿の係数が複数であるの
で、7/20を分子が2のべき乗で分母が分子の2倍よ
り大きい奇数で近似すると上述と同様に回路は極めて簡
単になる。例えば7/20を4/11、8/23等の比
で近似すれば、ライン間の直線内挿の係数はビットシフ
トと加算器と簡単なゲート回路で実現できる。
【0028】上記説明を図6及図7を用いて説明する。
説明を簡単にするためフル、ズームモードで垂直走査線
変換を最も簡単な4/9にした時、変換ラインの2倍よ
り多い奇数のライン周期作成回路43は9ライン周期で
1から9までの信号を発生する。これを係数発生回路3
3で0、1/4、1/2、3/4、1の五種類の係数を
発生させ、2のべき乗の分数の可変係数器42でライン
に係数を掛け、ライン間で直線内挿する。このもようを
サンプル点のモデルで説明したものが図7である。図7
を見ればわかるように2ライン間の直線内挿は9ライン
周期でしかも上述した様に極めて簡単な係数なので2の
べき乗の分数の可変係数器42は極めて簡単に構成でき
る。またフル、ズームモードの8/17やワイドモード
の8/23はそれぞれ17ライン周期、23ライン周期
でライン間の直線内挿の係数は、1/8から1(0を含
む)でこの例の可変係数器より演算回路とビットシフト
が1回増えるだけで実現できる。
説明を簡単にするためフル、ズームモードで垂直走査線
変換を最も簡単な4/9にした時、変換ラインの2倍よ
り多い奇数のライン周期作成回路43は9ライン周期で
1から9までの信号を発生する。これを係数発生回路3
3で0、1/4、1/2、3/4、1の五種類の係数を
発生させ、2のべき乗の分数の可変係数器42でライン
に係数を掛け、ライン間で直線内挿する。このもようを
サンプル点のモデルで説明したものが図7である。図7
を見ればわかるように2ライン間の直線内挿は9ライン
周期でしかも上述した様に極めて簡単な係数なので2の
べき乗の分数の可変係数器42は極めて簡単に構成でき
る。またフル、ズームモードの8/17やワイドモード
の8/23はそれぞれ17ライン周期、23ライン周期
でライン間の直線内挿の係数は、1/8から1(0を含
む)でこの例の可変係数器より演算回路とビットシフト
が1回増えるだけで実現できる。
【0029】図6下段は本実施例の別の例を示す。ここ
では垂直走査線変換の比は同じでライン間の直線内挿を
3ラインにしフィルタ特性を改善している。回路動作は
図6と同じで例えば4/9に垂直走査変換するならば9
ライン周期で4本の出力をえるが3ラインの直線内挿に
すれば係数は少し複雑になる。この例のようにより多く
のラインの直線内挿を用いれば係数は複雑になるがフィ
ルタ特性は改善でき、垂直走査変換による折り返し歪を
削減できる。またこの例は垂直走査線変換を説明したが
ライン間で直線内挿する際にY信号のサブサンプル位相
で水平方向の演算を加えることで2次元内挿の演算を兼
用できラインメモリを削減することができる。
では垂直走査線変換の比は同じでライン間の直線内挿を
3ラインにしフィルタ特性を改善している。回路動作は
図6と同じで例えば4/9に垂直走査変換するならば9
ライン周期で4本の出力をえるが3ラインの直線内挿に
すれば係数は少し複雑になる。この例のようにより多く
のラインの直線内挿を用いれば係数は複雑になるがフィ
ルタ特性は改善でき、垂直走査変換による折り返し歪を
削減できる。またこの例は垂直走査線変換を説明したが
ライン間で直線内挿する際にY信号のサブサンプル位相
で水平方向の演算を加えることで2次元内挿の演算を兼
用できラインメモリを削減することができる。
【0030】実施例3.以下、この発明の一実施例(請
求項3)について説明する。図8は本実施例の色差信号
の垂直走査線変換を示すブロック図で図において、44
は色差信号を1ライン遅延させる色差信号のラインメモ
リ、45はシステムで定めたYの走査線変換の1/2の
分数の可変係数器、46はシステムで定めたYの2倍の
ライン周期のライン周期作成回路である。図9は図8の
ブロックの動作をサンプル点のモデルで説明したもので
ある。
求項3)について説明する。図8は本実施例の色差信号
の垂直走査線変換を示すブロック図で図において、44
は色差信号を1ライン遅延させる色差信号のラインメモ
リ、45はシステムで定めたYの走査線変換の1/2の
分数の可変係数器、46はシステムで定めたYの2倍の
ライン周期のライン周期作成回路である。図9は図8の
ブロックの動作をサンプル点のモデルで説明したもので
ある。
【0031】従来の色差信号はフル、ズームモードで
は、Y信号の走査線を516本すなわち2本の走査線か
ら1本の走査線を作成した点に垂直位相を合わせたフィ
ルタを掛けただけで元の色差信号の走査線が516本で
あることから垂直走査線変換は無く、垂直フィルタだけ
であった。またワイドモードでは516本の走査線を2
/3に色差信号もY信号も垂直走査変換していた。しか
し実施例1、2(請求項1、2)で示すようにフル、ズ
ームモードでY信号の有効走査線を1032本から48
3本に変換する場合は色差も516本から483本に変
換しなければならず、ワイド時には1032本からダイ
レクトに7/20すなわち約360本に色差も変換しな
ければならない。MUSE信号では色差信号はライン交
代でY信号の走査線の半分で送信されてくるのでY信号
と同一ライン周期で変換することは実施例1、2(請求
項1、2)で示す例えば7/15や4/9等の係数では
ライン周期が奇数のため難しい。そこでY信号の2倍の
ライン周期で2倍の走査線に変換すればよく、例えばY
信号が7/15ならば色差信号は28/30、Y信号が
4/9や8/17なら色差信号は16/18、32/3
4に変換すればよい。ここで分母の数字はMUSE信号
の走査線をしめし両色差信号を含んでいて、分子は両方
の色差信号の変換後の走査線の和である。従って片方の
色差で見れば分母、分子が半分になり上記変換は14/
15、8/9、16/17となりライン間の直線内挿の
係数はY信号の係数の1/2となる。例えば1/7が1
/14になり1/4が1/8となる。ワイドモードでも
同様でY信号が7/20なら片方の色差信号は14/2
0、両色差信号では28/40に変換すればよい。
は、Y信号の走査線を516本すなわち2本の走査線か
ら1本の走査線を作成した点に垂直位相を合わせたフィ
ルタを掛けただけで元の色差信号の走査線が516本で
あることから垂直走査線変換は無く、垂直フィルタだけ
であった。またワイドモードでは516本の走査線を2
/3に色差信号もY信号も垂直走査変換していた。しか
し実施例1、2(請求項1、2)で示すようにフル、ズ
ームモードでY信号の有効走査線を1032本から48
3本に変換する場合は色差も516本から483本に変
換しなければならず、ワイド時には1032本からダイ
レクトに7/20すなわち約360本に色差も変換しな
ければならない。MUSE信号では色差信号はライン交
代でY信号の走査線の半分で送信されてくるのでY信号
と同一ライン周期で変換することは実施例1、2(請求
項1、2)で示す例えば7/15や4/9等の係数では
ライン周期が奇数のため難しい。そこでY信号の2倍の
ライン周期で2倍の走査線に変換すればよく、例えばY
信号が7/15ならば色差信号は28/30、Y信号が
4/9や8/17なら色差信号は16/18、32/3
4に変換すればよい。ここで分母の数字はMUSE信号
の走査線をしめし両色差信号を含んでいて、分子は両方
の色差信号の変換後の走査線の和である。従って片方の
色差で見れば分母、分子が半分になり上記変換は14/
15、8/9、16/17となりライン間の直線内挿の
係数はY信号の係数の1/2となる。例えば1/7が1
/14になり1/4が1/8となる。ワイドモードでも
同様でY信号が7/20なら片方の色差信号は14/2
0、両色差信号では28/40に変換すればよい。
【0032】上記説明を具体的なブロック図で説明する
と、例えばフル、ズームモードで実施例2(請求項2)
で説明したY信号の変換を4/9とするとこのとき色差
信号の垂直走査変換はY信号の2倍のライン周期作成回
路46で18本のライン周期を発生し、係数発生回路3
3で係数を発生し、Y信号の1/2の分数の可変係数器
45で係数を掛け、2ライン離れたライン間で直線内挿
する。この様子をサンプル点のモデルで説明したものが
図9である。図9において黒丸がR−Y信号、斜線の丸
がB−Y信号である。この色差信号の変換後の垂直位置
はY信号の垂直位置にあわせて設計してある。図からわ
かるようにY信号のライン間の直線内挿の係数の半分の
係数すなわち1/8から1(0を含む)の係数である。
さらに従来の色差信号の垂直フィルタは固定係数のフィ
ルタであるため両色差信号とY信号の垂直位置を合わせ
るために色差信号に別々のフィルタが必要であったがこ
の垂直走査変換回路の場合は時系列に両色差信号を処理
するためひとつの回路でよい。
と、例えばフル、ズームモードで実施例2(請求項2)
で説明したY信号の変換を4/9とするとこのとき色差
信号の垂直走査変換はY信号の2倍のライン周期作成回
路46で18本のライン周期を発生し、係数発生回路3
3で係数を発生し、Y信号の1/2の分数の可変係数器
45で係数を掛け、2ライン離れたライン間で直線内挿
する。この様子をサンプル点のモデルで説明したものが
図9である。図9において黒丸がR−Y信号、斜線の丸
がB−Y信号である。この色差信号の変換後の垂直位置
はY信号の垂直位置にあわせて設計してある。図からわ
かるようにY信号のライン間の直線内挿の係数の半分の
係数すなわち1/8から1(0を含む)の係数である。
さらに従来の色差信号の垂直フィルタは固定係数のフィ
ルタであるため両色差信号とY信号の垂直位置を合わせ
るために色差信号に別々のフィルタが必要であったがこ
の垂直走査変換回路の場合は時系列に両色差信号を処理
するためひとつの回路でよい。
【0033】また図8は最も簡単な本実施例の具体的な
ブロック図であり、さらに多くの色差のラインメモリを
使用すれば垂直走査線変換による折り返し歪を削減でき
る。また垂直走査線変換回路の直線内挿時に色差信号の
サブサンプル位相に合わせて水平方向の演算も同時に行
なえば色差信号の2次元内挿回路と兼用でき回路規模と
ラインメモリを削減することができる。
ブロック図であり、さらに多くの色差のラインメモリを
使用すれば垂直走査線変換による折り返し歪を削減でき
る。また垂直走査線変換回路の直線内挿時に色差信号の
サブサンプル位相に合わせて水平方向の演算も同時に行
なえば色差信号の2次元内挿回路と兼用でき回路規模と
ラインメモリを削減することができる。
【0034】実施例4.以下、この発明の一実施例(請
求項4)について説明する。図10は本実施例の垂直走
査線変換回路のブロック図である。図において37はラ
インメモリ、38は可変係数器、40はタイミング信号
発生回路、47は第一の係数発生回路、48は第一のラ
イン周期作成回路、49は第二の係数発生回路、50は
第二のライン周期作成回路、51は垂直走査線変換モー
ド切り換えスイッチである。図11は図10のブロック
の動作をサンプル点のモデルで説明したものである。
求項4)について説明する。図10は本実施例の垂直走
査線変換回路のブロック図である。図において37はラ
インメモリ、38は可変係数器、40はタイミング信号
発生回路、47は第一の係数発生回路、48は第一のラ
イン周期作成回路、49は第二の係数発生回路、50は
第二のライン周期作成回路、51は垂直走査線変換モー
ド切り換えスイッチである。図11は図10のブロック
の動作をサンプル点のモデルで説明したものである。
【0035】次に動作について説明する。従来のM−N
コンバータではフル、ズームモードとワイドモードで別
々の垂直走査線変換回路が必要であった。このためライ
ンメモリや演算回路が複数必要で回路規模が大きかっ
た。本実施例はこの問題を解決しかつ変換後MUSEの
有効走査線がNTSCの有効走査線内にすべて変換でき
る方式である。実施例1(請求項1)で上述したよう
に、フル、ズームモードではMUSE信号の垂直走査線
を7/15に変換すればNTSCの有効走査線483本
内に変換できることをのべた。また同様にワイドモード
においても真円率を保つ上でMUSE信号の垂直走査線
を7/20に変換すればよい。ここでフル、ズームの7
/15の垂直走査線変換の係数とワイドの7/20の垂
直走査線変換の係数は、例えば2ライン間の直線内挿で
垂直走査線変換を行なう場合、1/7から1(0をふく
む)であり、ライン周期を15本周期と20本周期に変
え、ライン毎の係数発生を変えれば垂直走査線変換回路
をほとんど兼用することができる。
コンバータではフル、ズームモードとワイドモードで別
々の垂直走査線変換回路が必要であった。このためライ
ンメモリや演算回路が複数必要で回路規模が大きかっ
た。本実施例はこの問題を解決しかつ変換後MUSEの
有効走査線がNTSCの有効走査線内にすべて変換でき
る方式である。実施例1(請求項1)で上述したよう
に、フル、ズームモードではMUSE信号の垂直走査線
を7/15に変換すればNTSCの有効走査線483本
内に変換できることをのべた。また同様にワイドモード
においても真円率を保つ上でMUSE信号の垂直走査線
を7/20に変換すればよい。ここでフル、ズームの7
/15の垂直走査線変換の係数とワイドの7/20の垂
直走査線変換の係数は、例えば2ライン間の直線内挿で
垂直走査線変換を行なう場合、1/7から1(0をふく
む)であり、ライン周期を15本周期と20本周期に変
え、ライン毎の係数発生を変えれば垂直走査線変換回路
をほとんど兼用することができる。
【0036】図10はその具体的な最も簡単な例であ
る。タイミング信号発生回路40でMUSE信号の変換
の開始の信号を出力しこの信号を受け、第一のライン周
期作成回路では例えば15本周期で1から15を第一の
係数発生回路47に出力する。同様に第二のライン周期
発生回路50では例えば20本周期で1から20を第二
の係数発生回路49に出力する。第一、第二の係数発生
回路では図12で示すような係数を発生する。例えば第
一の係数発生回路47ではライン周期の4本目に5/
7、1ライン遅延信号に2/7を出力するが、第二の係
数発生回路49では5本目に3/7、1ライン遅延出力
に4/7を出力する。このように係数は1/7から1ま
での分数であるが、ライン周期と係数発生の順が変化し
ているのでモード切り換えスイッチ51で2−1セレク
ター8を制御し、モードの変化に対応している。上記か
らわかるようにラインメモリ37と可変係数器38と加
算器は兼用できるため、回路規模とラインメモリを削減
することができる。
る。タイミング信号発生回路40でMUSE信号の変換
の開始の信号を出力しこの信号を受け、第一のライン周
期作成回路では例えば15本周期で1から15を第一の
係数発生回路47に出力する。同様に第二のライン周期
発生回路50では例えば20本周期で1から20を第二
の係数発生回路49に出力する。第一、第二の係数発生
回路では図12で示すような係数を発生する。例えば第
一の係数発生回路47ではライン周期の4本目に5/
7、1ライン遅延信号に2/7を出力するが、第二の係
数発生回路49では5本目に3/7、1ライン遅延出力
に4/7を出力する。このように係数は1/7から1ま
での分数であるが、ライン周期と係数発生の順が変化し
ているのでモード切り換えスイッチ51で2−1セレク
ター8を制御し、モードの変化に対応している。上記か
らわかるようにラインメモリ37と可変係数器38と加
算器は兼用できるため、回路規模とラインメモリを削減
することができる。
【0037】上述の説明ではフル、ズームとワイドモー
ドの切り換えについて説明したが、別の真円率を保つ垂
直走査線変換の必要なモードにおいてもライン周期と係
数発生回路を変えて対応することができる。この場合、
係数によっては可変係数器がまったく同一ではないかも
知れないが兼用はできる。また本実施例では2線間の直
線内挿で説明したがさらに多くのラインメモリを使用す
れば垂直走査線変換による折り返し歪を削減できる。ま
た垂直走査線変換回路の直線内挿時にサブサンプル位相
に合わせて水平方向の演算も同時に行なえば2次元内挿
回路と兼用でき回路規模とラインメモリを削減すること
ができる。
ドの切り換えについて説明したが、別の真円率を保つ垂
直走査線変換の必要なモードにおいてもライン周期と係
数発生回路を変えて対応することができる。この場合、
係数によっては可変係数器がまったく同一ではないかも
知れないが兼用はできる。また本実施例では2線間の直
線内挿で説明したがさらに多くのラインメモリを使用す
れば垂直走査線変換による折り返し歪を削減できる。ま
た垂直走査線変換回路の直線内挿時にサブサンプル位相
に合わせて水平方向の演算も同時に行なえば2次元内挿
回路と兼用でき回路規模とラインメモリを削減すること
ができる。
【0038】実施例5.以下この発明の一実施例(請求
項5)について説明する。図12は本実施例の最も簡単
な垂直走査線変換回路のブロック図であり、図において
55はMUSE信号を1ライン遅延できるラインメモ
リ、38は可変係数器、52はYの係数発生回路、53
は色差の係数発生回路、54は色差のライン周期作成回
路、40はタイミング信号発生回路である。図13は図
12のブロック図の動作を示すサンプル点のモデルであ
る。
項5)について説明する。図12は本実施例の最も簡単
な垂直走査線変換回路のブロック図であり、図において
55はMUSE信号を1ライン遅延できるラインメモ
リ、38は可変係数器、52はYの係数発生回路、53
は色差の係数発生回路、54は色差のライン周期作成回
路、40はタイミング信号発生回路である。図13は図
12のブロック図の動作を示すサンプル点のモデルであ
る。
【0039】次に動作について説明する。従来色差信号
は垂直走査線変換を行なわず、走査変換されたY信号の
垂直位置に合わせたフィルタをかけていたのでY信号の
走査線変換回路とは別であった。またワイドモード時は
色差信号も垂直走査線変換を行なっていたが色差信号を
時間伸長した後なのでY信号と色差信号は別々の回路で
変換されていたので回路規模が大きかった。そこで実施
例3(請求項3)で示したYの2倍のライン周期で1/
2の係数を用いかつMUSE信号は水平方向にY信号と
色差を時間軸上に時系列で多重していることを利用し水
平方向で信号のライン遅延とライン間の直線内挿の係数
を可変することで1つの垂直走査線変換回路を、Y信号
と色差信号用の走査線変換回に兼用することができ、ラ
インメモリと全体の回路規模を従来の構成に比して削減
することができる。
は垂直走査線変換を行なわず、走査変換されたY信号の
垂直位置に合わせたフィルタをかけていたのでY信号の
走査線変換回路とは別であった。またワイドモード時は
色差信号も垂直走査線変換を行なっていたが色差信号を
時間伸長した後なのでY信号と色差信号は別々の回路で
変換されていたので回路規模が大きかった。そこで実施
例3(請求項3)で示したYの2倍のライン周期で1/
2の係数を用いかつMUSE信号は水平方向にY信号と
色差を時間軸上に時系列で多重していることを利用し水
平方向で信号のライン遅延とライン間の直線内挿の係数
を可変することで1つの垂直走査線変換回路を、Y信号
と色差信号用の走査線変換回に兼用することができ、ラ
インメモリと全体の回路規模を従来の構成に比して削減
することができる。
【0040】図12においてタイミング信号発生回路4
0からY信号と色差信号の切り換え信号が出力される。
この信号でライン遅延がY信号の時は1ライン遅延、色
差信号の時は2ライン遅延になる。またライン間の直線
内挿の係数も図13で示すように切り換える。ここでは
実施例3(請求項3)で上述した様に色差ライン周期を
Y信号の2倍とし、色差信号のライン間の直線内挿の係
数をY信号の1/2とすれば、色差の係数に対応できる
可変係数回路38であればY信号の係数にも対応でき可
変係数回路を兼用できる。例えば図13で示すようにフ
ル、ズームモードでY信号を4/9の垂直走査線変換と
すると色差信号は両方で16/18となり18ライン周
期で走査線変換を行なえばY信号も色差信号も各々8ラ
インの変換となり、直線内挿の係数も色差信号の1/8
が最小でありY信号の1/4を兼用できることから可変
係数器38を兼用することができる。
0からY信号と色差信号の切り換え信号が出力される。
この信号でライン遅延がY信号の時は1ライン遅延、色
差信号の時は2ライン遅延になる。またライン間の直線
内挿の係数も図13で示すように切り換える。ここでは
実施例3(請求項3)で上述した様に色差ライン周期を
Y信号の2倍とし、色差信号のライン間の直線内挿の係
数をY信号の1/2とすれば、色差の係数に対応できる
可変係数回路38であればY信号の係数にも対応でき可
変係数回路を兼用できる。例えば図13で示すようにフ
ル、ズームモードでY信号を4/9の垂直走査線変換と
すると色差信号は両方で16/18となり18ライン周
期で走査線変換を行なえばY信号も色差信号も各々8ラ
インの変換となり、直線内挿の係数も色差信号の1/8
が最小でありY信号の1/4を兼用できることから可変
係数器38を兼用することができる。
【0041】また本実施例では2線間の直線内挿で説明
したがさらに多くのラインメモリを使用すれば垂直走査
線変換による折り返し歪を削減できる。また垂直走査線
変換回路の直線内挿時にサブサンプル位相に合わせて水
平方向の演算も同時に行なえば2次元内挿回路と兼用で
き回路規模とラインメモリを削減することができる。
したがさらに多くのラインメモリを使用すれば垂直走査
線変換による折り返し歪を削減できる。また垂直走査線
変換回路の直線内挿時にサブサンプル位相に合わせて水
平方向の演算も同時に行なえば2次元内挿回路と兼用で
き回路規模とラインメモリを削減することができる。
【0042】実施例6.以下、この発明の一実施例(請
求項6)について説明する。図14は本実施例の最も簡
単な垂直走査線変換回路のブロック図であり、図におい
て55はMUSE信号を1ライン遅延できるラインメモ
リ、44は色差のラインメモリ、56は第一のライン周
期作成回路と係数発生回路、57は第二のライン周期作
成回路と係数発生回路、42は2のべき乗の分数の可変
係数器、52はYの係数発生回路、53は色差の係数発
生回路、54は色差のライン周期作成回路、40はタイ
ミング信号発生回路、51はモード切り換えスイッチで
ある。
求項6)について説明する。図14は本実施例の最も簡
単な垂直走査線変換回路のブロック図であり、図におい
て55はMUSE信号を1ライン遅延できるラインメモ
リ、44は色差のラインメモリ、56は第一のライン周
期作成回路と係数発生回路、57は第二のライン周期作
成回路と係数発生回路、42は2のべき乗の分数の可変
係数器、52はYの係数発生回路、53は色差の係数発
生回路、54は色差のライン周期作成回路、40はタイ
ミング信号発生回路、51はモード切り換えスイッチで
ある。
【0043】次に動作について説明する。実施例4、5
(請求項4、5)で上述したように垂直走査線変換のモ
ードが複数存在しモードによりライン周期と係数発生回
路を切り換えてかつ水平方向でY信号と色差信号の垂直
走査線変換を係数を切り換えることで垂直走査線変換回
路を兼用する場合、全ての変換の係数を2のべき乗の分
数にすることで係数器をビットシフトと簡単なゲート回
路と加算器で構成することができ回路規模を極めて小さ
くすることができる。図14は本実施例の最も簡単なブ
ロック図について説明すると、例えばフル、ズームモー
ドではY信号を8/17、色差信号を32/34とし図
14の第一のライン周期作成回路と係数発生回路56で
動作するとするとライン周期は34本周期で係数は最小
が1/16となる。また第二のライン周期作成回路と係
数発生回路57でワイドモードの変換を行なうとし、Y
信号を8/23、色差信号を32/46とすれば係数の
最小は1/16となる。すなわちフル、ズームモードと
ワイドモードのY信号と色差信号は1/16から1まで
の可変係数器で全て兼用できる。1/16から1までの
可変係数器は最大4ビットシフトと簡単なゲート回路と
加算器で実現できROMや乗算器が必要でなく回路規模
は大幅に削減できる。
(請求項4、5)で上述したように垂直走査線変換のモ
ードが複数存在しモードによりライン周期と係数発生回
路を切り換えてかつ水平方向でY信号と色差信号の垂直
走査線変換を係数を切り換えることで垂直走査線変換回
路を兼用する場合、全ての変換の係数を2のべき乗の分
数にすることで係数器をビットシフトと簡単なゲート回
路と加算器で構成することができ回路規模を極めて小さ
くすることができる。図14は本実施例の最も簡単なブ
ロック図について説明すると、例えばフル、ズームモー
ドではY信号を8/17、色差信号を32/34とし図
14の第一のライン周期作成回路と係数発生回路56で
動作するとするとライン周期は34本周期で係数は最小
が1/16となる。また第二のライン周期作成回路と係
数発生回路57でワイドモードの変換を行なうとし、Y
信号を8/23、色差信号を32/46とすれば係数の
最小は1/16となる。すなわちフル、ズームモードと
ワイドモードのY信号と色差信号は1/16から1まで
の可変係数器で全て兼用できる。1/16から1までの
可変係数器は最大4ビットシフトと簡単なゲート回路と
加算器で実現できROMや乗算器が必要でなく回路規模
は大幅に削減できる。
【0044】また本実施例では2線間の直線内挿で説明
したがさらに多くのラインメモリを使用すれば垂直走査
線変換による折り返し歪を削減できる。また垂直走査線
変換回路の直線内挿時にサブサンプル位相に合わせて水
平方向の演算も同時に行なえば2次元内挿回路と兼用で
き回路規模とラインメモリを削減することができる。
したがさらに多くのラインメモリを使用すれば垂直走査
線変換による折り返し歪を削減できる。また垂直走査線
変換回路の直線内挿時にサブサンプル位相に合わせて水
平方向の演算も同時に行なえば2次元内挿回路と兼用で
き回路規模とラインメモリを削減することができる。
【0045】実施例7.以下、この発明の一実施例(請
求項7)について説明する。図15は本実施例の最も簡
単な垂直走査線変換回路のブロック図であり、図におい
て55はMUSE信号を1ライン遅延できるラインメモ
リ、58は第一フィールドの係数発生回路、59は第二
フィールドの係数発生回路、38は可変係数器、60は
ライン周期作成回路、40はタイミング信号発生回路で
ある。図16はサンプル点のモデルで説明したものであ
る。
求項7)について説明する。図15は本実施例の最も簡
単な垂直走査線変換回路のブロック図であり、図におい
て55はMUSE信号を1ライン遅延できるラインメモ
リ、58は第一フィールドの係数発生回路、59は第二
フィールドの係数発生回路、38は可変係数器、60は
ライン周期作成回路、40はタイミング信号発生回路で
ある。図16はサンプル点のモデルで説明したものであ
る。
【0046】つぎに動作について説明する。従来のM−
Nコンバータでは厳密にフィールド間でインターレース
を合わせるため、べつの垂直走査線変換回路を用いた
り、若干の誤差を許容していた。本実施例では上述の実
施例の垂直走査線変換回路をもちいて簡単にフィールド
間のインターレースを確保することである。そのために
図15で示すようにタイミング信号発生回路40の出力
のフィールド判定信号をもちいて第一フィールドの係数
発生回路58と第二フィールドの係数発生回路59の出
力を切り換えて可変係数器38で係数を掛け直線内挿す
る。このとき本来変換の係数の1/2の係数を用い第一
フィールドの係数発生回路58で発生する係数の分子を
偶数とし第二フィールド係数発生回路59の係数をの分
子を奇数とすれば簡単にインターレースが保てる。例え
ば図16で示すようにフル、ズームモードで4/9の垂
直走査線変換をするとき最小1/4の係数で良いところ
を1/8の係数をもちい第一フィールドでは分子が偶数
すなわち1/4倍数の係数を用い、第2フィールドでは
1/8の係数を用いることでインターレースを保つこと
ができる。
Nコンバータでは厳密にフィールド間でインターレース
を合わせるため、べつの垂直走査線変換回路を用いた
り、若干の誤差を許容していた。本実施例では上述の実
施例の垂直走査線変換回路をもちいて簡単にフィールド
間のインターレースを確保することである。そのために
図15で示すようにタイミング信号発生回路40の出力
のフィールド判定信号をもちいて第一フィールドの係数
発生回路58と第二フィールドの係数発生回路59の出
力を切り換えて可変係数器38で係数を掛け直線内挿す
る。このとき本来変換の係数の1/2の係数を用い第一
フィールドの係数発生回路58で発生する係数の分子を
偶数とし第二フィールド係数発生回路59の係数をの分
子を奇数とすれば簡単にインターレースが保てる。例え
ば図16で示すようにフル、ズームモードで4/9の垂
直走査線変換をするとき最小1/4の係数で良いところ
を1/8の係数をもちい第一フィールドでは分子が偶数
すなわち1/4倍数の係数を用い、第2フィールドでは
1/8の係数を用いることでインターレースを保つこと
ができる。
【0047】実施例8.以下、この発明の一実施例(請
求項8)について説明する。図17は本実施例のM−N
コンバータの時間軸変換前のブロック図であり、図にお
いて31はMUSE信号に入力処理を施す入力信号処理
回路、62は実施例1から7(請求項1から7)で示す
垂直走査線変換回路、63は時間軸変換メモリ、44は
色差のラインメモリ、64は垂直走査線回路内のライン
周期作成回路の出力から色差信号の遅延をコントロール
する制御信号作成回路、65は3信号から1信号を選択
する3−1セレクターである。図18はこのタイミング
チャートである。
求項8)について説明する。図17は本実施例のM−N
コンバータの時間軸変換前のブロック図であり、図にお
いて31はMUSE信号に入力処理を施す入力信号処理
回路、62は実施例1から7(請求項1から7)で示す
垂直走査線変換回路、63は時間軸変換メモリ、44は
色差のラインメモリ、64は垂直走査線回路内のライン
周期作成回路の出力から色差信号の遅延をコントロール
する制御信号作成回路、65は3信号から1信号を選択
する3−1セレクターである。図18はこのタイミング
チャートである。
【0048】次に動作について説明する。従来のM−N
コンバータでは、図36で示すよう時間軸変換処理用に
奇数ライン用と偶数ライン用の二つのメモリ17とさら
にワイドモードの垂直圧縮用の3個の変換メモリが必要
であった。本実施例はかかる問題点を解決するためにな
されたもので実施例1から7(請求項1から7)で上述
した垂直走査線変換回路の出力の色差信号を最大2ライ
ン遅延させてY信号と色差信号を順序よく並び変えて時
間軸変換メモリと垂直圧縮メモリを一つにしたので、回
路規模が小さくなり、LSI化に適したシステムにな
る。図17のブロック図に示すように実施例1から7
(請求項1から7)で示す垂直走査線変換回路62の色
差出力を色差のラインメモリ44で2ライン遅延させそ
の遅延前後の3信号を3−1セレクター65に接続す
る。垂直走査線変換回路62の出力は例えば図18の最
上段で示すようにY信号と色差信号は順序よく並んでは
いない。これは変換の過程で例えば7/15や7/20
の変換率で直線内挿をもちい変換しているので全てのラ
インで変換処理が行なわれないためである。そのため最
大で色差信号が2ライン先行しかつ色差信号の出力順が
かわる。このため色差信号をラインメモリ44で遅延さ
せ垂直走査線変換回路62のライン周期作成回路の出力
を制御信号作成回路64で2つの色差信号それぞれの遅
延を3−1セレクター65で制御することで図18の中
段のタイミングチャートで示すように並び変え、順序よ
く時間軸変換メモリに書き込むことができる。ここでタ
イミングチャートの斜線部分は無効データなので書き込
まない。このように順序よくY信号と色差信号を時間軸
変換メモリ63に書き込むことでメモリを効率的に使
え、ワイドモードの時間圧縮メモリと兼用でき、時間軸
変換メモリ63の読み込み側では、順に読み出せば良い
ので回路を小さくすることができる。
コンバータでは、図36で示すよう時間軸変換処理用に
奇数ライン用と偶数ライン用の二つのメモリ17とさら
にワイドモードの垂直圧縮用の3個の変換メモリが必要
であった。本実施例はかかる問題点を解決するためにな
されたもので実施例1から7(請求項1から7)で上述
した垂直走査線変換回路の出力の色差信号を最大2ライ
ン遅延させてY信号と色差信号を順序よく並び変えて時
間軸変換メモリと垂直圧縮メモリを一つにしたので、回
路規模が小さくなり、LSI化に適したシステムにな
る。図17のブロック図に示すように実施例1から7
(請求項1から7)で示す垂直走査線変換回路62の色
差出力を色差のラインメモリ44で2ライン遅延させそ
の遅延前後の3信号を3−1セレクター65に接続す
る。垂直走査線変換回路62の出力は例えば図18の最
上段で示すようにY信号と色差信号は順序よく並んでは
いない。これは変換の過程で例えば7/15や7/20
の変換率で直線内挿をもちい変換しているので全てのラ
インで変換処理が行なわれないためである。そのため最
大で色差信号が2ライン先行しかつ色差信号の出力順が
かわる。このため色差信号をラインメモリ44で遅延さ
せ垂直走査線変換回路62のライン周期作成回路の出力
を制御信号作成回路64で2つの色差信号それぞれの遅
延を3−1セレクター65で制御することで図18の中
段のタイミングチャートで示すように並び変え、順序よ
く時間軸変換メモリに書き込むことができる。ここでタ
イミングチャートの斜線部分は無効データなので書き込
まない。このように順序よくY信号と色差信号を時間軸
変換メモリ63に書き込むことでメモリを効率的に使
え、ワイドモードの時間圧縮メモリと兼用でき、時間軸
変換メモリ63の読み込み側では、順に読み出せば良い
ので回路を小さくすることができる。
【0049】ここでは色差信号の遅延が最大2ラインと
して説明したが、これはMUSE信号の色差信号の4ラ
イン先行の遅延との兼ね合いで変わるが最小でも2ライ
ン遅延が必要である。また図18の最下段に示すような
タイミングチャートで時間軸変換メモリ63に書き込む
ことも可能で、この形式を用いると時間軸変換後の回路
構成が簡単になる。
して説明したが、これはMUSE信号の色差信号の4ラ
イン先行の遅延との兼ね合いで変わるが最小でも2ライ
ン遅延が必要である。また図18の最下段に示すような
タイミングチャートで時間軸変換メモリ63に書き込む
ことも可能で、この形式を用いると時間軸変換後の回路
構成が簡単になる。
【0050】実施例9.以下、この発明の一実施例(請
求項9)について説明する。図19は本実施例のM−N
コンバータの時間軸変換前のブロック図であり、図にお
いて31はMUSE信号に入力処理を施す入力信号処理
回路、62は実施例1から7(請求項1から7)で示す
垂直走査線変換回路、63は時間軸変換メモリ、44は
色差信号のラインメモリ、64は垂直走査線変換回路内
のライン周期作成回路の出力から色差信号の遅延をコン
トロールする制御信号作成回路、65は3信号から1信
号を選択する3−1セレクター、66は色信号の、時間
軸を伸長する色差伸長回路、67は水平タイミング制御
回路、68はY信号の多重用のメモリ、69は色差信号
の多重用のメモリである。図19はこのタイミングチャ
ートである。
求項9)について説明する。図19は本実施例のM−N
コンバータの時間軸変換前のブロック図であり、図にお
いて31はMUSE信号に入力処理を施す入力信号処理
回路、62は実施例1から7(請求項1から7)で示す
垂直走査線変換回路、63は時間軸変換メモリ、44は
色差信号のラインメモリ、64は垂直走査線変換回路内
のライン周期作成回路の出力から色差信号の遅延をコン
トロールする制御信号作成回路、65は3信号から1信
号を選択する3−1セレクター、66は色信号の、時間
軸を伸長する色差伸長回路、67は水平タイミング制御
回路、68はY信号の多重用のメモリ、69は色差信号
の多重用のメモリである。図19はこのタイミングチャ
ートである。
【0051】次に動作について説明する。MUSE信号
の色差信号は時間軸上で多重されていて、具体的にはY
信号の前に1/4に圧縮されて送信されてくるため、M
−Nコンバータでは受信後色差信号を4倍に伸長しなく
てはならない。従来のM−Nコンバータでは色差信号を
4倍に伸長するのに各色差毎に伸長していたので2つの
伸長用のメモリが必要であった。また実施例8(請求項
8)で上述したように従来のM−Nコンバータでは2つ
の時間軸変換メモリと時間圧縮用のメモリが必要であっ
た。本実施例は係る問題点を解決するため、実施例1か
ら7(請求項1から7)で示す垂直走査線変換回路62
の出力からの色差信号を直接に伸長することで色差伸長
回路に必要なメモリを一つにし、色差信号のラインメモ
リ44を2個用いY信号と色差信号のラインを合わせた
後、Yと色差を各々の多重用メモリ68及び69で3/
2倍に伸長し、Y信号を2個、色差信号を1個の順に2
−1セレクタにより時分割多重した後、その多重化され
た信号が時間軸変換メモリ63にとりこまれる。したが
いこの実施例の時分割多重化処理はいいかえると時間圧
縮用のメモリ機能を1部果すために後続の時間軸変換後
の回路を簡素化しえるものである。
の色差信号は時間軸上で多重されていて、具体的にはY
信号の前に1/4に圧縮されて送信されてくるため、M
−Nコンバータでは受信後色差信号を4倍に伸長しなく
てはならない。従来のM−Nコンバータでは色差信号を
4倍に伸長するのに各色差毎に伸長していたので2つの
伸長用のメモリが必要であった。また実施例8(請求項
8)で上述したように従来のM−Nコンバータでは2つ
の時間軸変換メモリと時間圧縮用のメモリが必要であっ
た。本実施例は係る問題点を解決するため、実施例1か
ら7(請求項1から7)で示す垂直走査線変換回路62
の出力からの色差信号を直接に伸長することで色差伸長
回路に必要なメモリを一つにし、色差信号のラインメモ
リ44を2個用いY信号と色差信号のラインを合わせた
後、Yと色差を各々の多重用メモリ68及び69で3/
2倍に伸長し、Y信号を2個、色差信号を1個の順に2
−1セレクタにより時分割多重した後、その多重化され
た信号が時間軸変換メモリ63にとりこまれる。したが
いこの実施例の時分割多重化処理はいいかえると時間圧
縮用のメモリ機能を1部果すために後続の時間軸変換後
の回路を簡素化しえるものである。
【0052】まず実施例1から7(請求項1から7)で
示した垂直走査線変換回路の出力は図20のいちばん上
のタイミングチャートで示すように色差信号とY信号の
ラインがあってないがこれをまず色差信号だけを伸長用
のメモリに書き込み伸長する。伸長された色差信号を色
差のラインメモリ44で2ライン遅延させる。この遅延
前後の信号を3−1セレクター65で制御信号作成回路
64の出力で切り替え色差を同一タイミングにした後水
平タイミング制御回路67の出力で両色差信号を時分割
多重する。この多重した色差信号とY信号はタイミング
を図20の中段に示す様に、Yが32.4MHZ色差が
その半分の16.2MHZの周期に対応する時間間隔で
B−Y、R−Yが交互に並んでいる。このY信号と色差
信号を多重用メモリ68、69で3/2倍に伸長し伸長
した信号を2−1セレクター8で切り換えてYと色差信
号を時分割多重すると図20の最下段のタイミングチャ
ートとなり2組のY信号に1つの色差信号、別の2組の
Y信号に別の色差信号という組合せの連続で多重され
る。1サイクルは図からわかるようにY信号4個各色差
信号1個となり色差信号は4倍に伸長されてYと位置が
合っていることから、時間軸変換した後きわめて簡単な
回路すなわちタイミングを合わせて抜き取るだけで多重
した信号をデコードでき、このとき色差の伸長も済んで
いるので時間軸変換後の回路は簡単になる。
示した垂直走査線変換回路の出力は図20のいちばん上
のタイミングチャートで示すように色差信号とY信号の
ラインがあってないがこれをまず色差信号だけを伸長用
のメモリに書き込み伸長する。伸長された色差信号を色
差のラインメモリ44で2ライン遅延させる。この遅延
前後の信号を3−1セレクター65で制御信号作成回路
64の出力で切り替え色差を同一タイミングにした後水
平タイミング制御回路67の出力で両色差信号を時分割
多重する。この多重した色差信号とY信号はタイミング
を図20の中段に示す様に、Yが32.4MHZ色差が
その半分の16.2MHZの周期に対応する時間間隔で
B−Y、R−Yが交互に並んでいる。このY信号と色差
信号を多重用メモリ68、69で3/2倍に伸長し伸長
した信号を2−1セレクター8で切り換えてYと色差信
号を時分割多重すると図20の最下段のタイミングチャ
ートとなり2組のY信号に1つの色差信号、別の2組の
Y信号に別の色差信号という組合せの連続で多重され
る。1サイクルは図からわかるようにY信号4個各色差
信号1個となり色差信号は4倍に伸長されてYと位置が
合っていることから、時間軸変換した後きわめて簡単な
回路すなわちタイミングを合わせて抜き取るだけで多重
した信号をデコードでき、このとき色差の伸長も済んで
いるので時間軸変換後の回路は簡単になる。
【0053】実施例10.以下、この発明の一実施例
(請求項10)について説明する。図21は本実施例の
ブロック図であり、図において31はMUSE信号に入
力処理を施す入力信号処理回路、62は実施例1から7
(請求項1から7)で示す垂直走査線変換回路、63は
時間軸変換メモリ、70は実施例8、9(請求項8、
9)で示す信号多重回路、71は画像処理回路を含む時
間軸変換後の処理回路、72は時間軸変換後のシステム
クロックである14.31818MHZ(4fsc)で
ある。図22はMUSE信号の1フレームと変換後のN
TSC1フレームを比較したものである。図23は時間
軸変換メモリ62を説明したものであり図24は時間軸
変換メモリのリード側で1水平期間とデータを比較した
ものである。
(請求項10)について説明する。図21は本実施例の
ブロック図であり、図において31はMUSE信号に入
力処理を施す入力信号処理回路、62は実施例1から7
(請求項1から7)で示す垂直走査線変換回路、63は
時間軸変換メモリ、70は実施例8、9(請求項8、
9)で示す信号多重回路、71は画像処理回路を含む時
間軸変換後の処理回路、72は時間軸変換後のシステム
クロックである14.31818MHZ(4fsc)で
ある。図22はMUSE信号の1フレームと変換後のN
TSC1フレームを比較したものである。図23は時間
軸変換メモリ62を説明したものであり図24は時間軸
変換メモリのリード側で1水平期間とデータを比較した
ものである。
【0054】実施例1から6(請求項1から7)で示す
垂直走査線変換回路62によりフルモードにおいてはM
USE信号の前有効走査線が変換後のNTSCの有効走
査線内に変換され、またワイドモードにおいてもフルモ
ードで変換されることを前提に垂直方向を圧縮したので
時間軸の変換(水平方向)もMUSEの12/11を含
めて真円になるように変換されなければならない。フ
ル、ワイドモードではNTSCの有効画面率になるよう
に水平方向を計算すると有効水平データ748ポイント
に対し1水平のポイント数は910になる。しかし91
0ポイント、525本で水平のシステム周波数をNTS
Cクロマのサブキャリアの4倍にすると垂直周波数は5
9.94HZとなりMUSE信号の垂直周波数60HZ
とはあわないためインターレースが保てなかったり垂直
の上部がゆがんだりする問題がある。そこで1水平のポ
イント数を909とした上でシステムクロック周波数を
NTSCのクロマのサブキャリアの4倍にすることで、
垂直周波数は限りなく60HZに近似でき、インターレ
ースがとれ垂直上部曲がりは無くなる。このもようを図
22に示す。左側は、MUSEの1フレームを示し、右
側は変換後の1フレームを示す。1フレームでの変換誤
差は0.01%となり充分に実用の範囲にはいる。変換
後のシステムクロックをNTSCクロマのサブキャリア
の4倍に選んだことでNTSCモニターのデジタル処理
のシステムクロックと同じかサブキャリアの倍数の関係
にあるのでシステムの連結がよく、クロックの高周波信
号やビート信号による妨害の発生を抑圧することができ
る。
垂直走査線変換回路62によりフルモードにおいてはM
USE信号の前有効走査線が変換後のNTSCの有効走
査線内に変換され、またワイドモードにおいてもフルモ
ードで変換されることを前提に垂直方向を圧縮したので
時間軸の変換(水平方向)もMUSEの12/11を含
めて真円になるように変換されなければならない。フ
ル、ワイドモードではNTSCの有効画面率になるよう
に水平方向を計算すると有効水平データ748ポイント
に対し1水平のポイント数は910になる。しかし91
0ポイント、525本で水平のシステム周波数をNTS
Cクロマのサブキャリアの4倍にすると垂直周波数は5
9.94HZとなりMUSE信号の垂直周波数60HZ
とはあわないためインターレースが保てなかったり垂直
の上部がゆがんだりする問題がある。そこで1水平のポ
イント数を909とした上でシステムクロック周波数を
NTSCのクロマのサブキャリアの4倍にすることで、
垂直周波数は限りなく60HZに近似でき、インターレ
ースがとれ垂直上部曲がりは無くなる。このもようを図
22に示す。左側は、MUSEの1フレームを示し、右
側は変換後の1フレームを示す。1フレームでの変換誤
差は0.01%となり充分に実用の範囲にはいる。変換
後のシステムクロックをNTSCクロマのサブキャリア
の4倍に選んだことでNTSCモニターのデジタル処理
のシステムクロックと同じかサブキャリアの倍数の関係
にあるのでシステムの連結がよく、クロックの高周波信
号やビート信号による妨害の発生を抑圧することができ
る。
【0055】またシステムクロックをNTSCのクロマ
のサブキャリア(以降fscとする)の4倍に選んだこ
とから実施例8、9(請求項8、9)で示す信号多重回
路70で32.4MHZで時間軸変換メモリに書き込ま
れたデータを読みだすのには、図23で示すように4倍
のfscすなわち14.31818MHZの倍の周波数
の28.63636MHZ(8fsc)のクロックで読
みだす必要がある。書き込まれた1水平分のデータは図
24の上段に示す様に1124ポイントあり、1水平9
09ポイントでは読み出すことができないので、クロッ
クを例えば倍にし、1水平を1818にして読みだし、
読みだしたデータをシステムクロックに変換することで
時間軸変換を行なうことができる。
のサブキャリア(以降fscとする)の4倍に選んだこ
とから実施例8、9(請求項8、9)で示す信号多重回
路70で32.4MHZで時間軸変換メモリに書き込ま
れたデータを読みだすのには、図23で示すように4倍
のfscすなわち14.31818MHZの倍の周波数
の28.63636MHZ(8fsc)のクロックで読
みだす必要がある。書き込まれた1水平分のデータは図
24の上段に示す様に1124ポイントあり、1水平9
09ポイントでは読み出すことができないので、クロッ
クを例えば倍にし、1水平を1818にして読みだし、
読みだしたデータをシステムクロックに変換することで
時間軸変換を行なうことができる。
【0056】実施例11.以下、この発明の一実施例
(請求項11)について説明する。図25は本実施例の
ブロック図であり、図において31はMUSE信号に入
力処理を施す入力信号処理回路、62は実施例1から7
(請求項1から7)で示す垂直走査線変換回路、63は
時間軸変換メモリ、70は実施例8、9(請求項8、
9)で示す信号多重回路、71は画像処理回路を含む時
間軸変換後の処理回路、73は時間軸変換後のシステム
クロックである10.738635MHZ(3fsc)
である。図26はズームモード時の1水平の総ポイント
数と有効ポイント数の図であり、図27はズームモード
時の時間軸変換メモリ62を説明したものである。
(請求項11)について説明する。図25は本実施例の
ブロック図であり、図において31はMUSE信号に入
力処理を施す入力信号処理回路、62は実施例1から7
(請求項1から7)で示す垂直走査線変換回路、63は
時間軸変換メモリ、70は実施例8、9(請求項8、
9)で示す信号多重回路、71は画像処理回路を含む時
間軸変換後の処理回路、73は時間軸変換後のシステム
クロックである10.738635MHZ(3fsc)
である。図26はズームモード時の1水平の総ポイント
数と有効ポイント数の図であり、図27はズームモード
時の時間軸変換メモリ62を説明したものである。
【0057】次に動作について説明する。ズームモード
はMUSE信号を実施例1から7(請求項1から7)で
示す垂直走査線変換回路62で全有効走査線をNTSC
の有効走査線483に変換したことから4:3のNTS
Cのモニターで真円率を保つためには水平方向を4/3
倍にしなければならない。そこで実施例10(請求項1
0)で示すようにフル、ワイドモードを1水平の総ポイ
ント数を909、システム周波数を14.31818M
HZに選択した場合、ズームモードにおいては真円率を
保つためにシステムクロックを3/4倍すなわちNTS
Cのクロマのサブキャリアの3倍の10.738635
NHZにすればよい。このとき図26で示すように1水
平の総ポイントは682ポイントとなり、有効な水平の
データは561となる。これはフル、ワイドモードの水
平のポイントの3/4になる。ズームモードでは有効な
データが561ポイントとなりフル、ズームに比べて少
なくなるので、時間軸変換メモリ63の書き込み側でデ
ータを水平方向の両側か片側を欠落しても良いが、書き
込みはフル、ワイドモードと同様に全データを書き込み
読み出し時に範囲を指定し読み出せば良く、このように
すれば例えばメモリの書き込みを止め画面を静止したと
きでも全データをユーザーが選択することができる。ま
た時間軸変換メモリ63の読みだしのクロックは実施例
8、9(請求項8、9)で示す多重回路70で多重して
書き込まれているのでY信号のデータと両色差信号のデ
ータを1水平期間中に読み出すにはシステムクロックの
倍のクロックが必要で図27で示すようにNTSCのク
ロマのサブキャリアの6倍クロック21.47727N
HZか必要となる。このようにシステムクロックを実施
例10(請求項10)と同じようにNTSCのクロマの
サブキャリアの倍数に選んだことからM−Nコンバータ
後のシステムとの連結が良く、クロックの高調波信号や
ビート信号による妨害の発生を抑圧することができる。
はMUSE信号を実施例1から7(請求項1から7)で
示す垂直走査線変換回路62で全有効走査線をNTSC
の有効走査線483に変換したことから4:3のNTS
Cのモニターで真円率を保つためには水平方向を4/3
倍にしなければならない。そこで実施例10(請求項1
0)で示すようにフル、ワイドモードを1水平の総ポイ
ント数を909、システム周波数を14.31818M
HZに選択した場合、ズームモードにおいては真円率を
保つためにシステムクロックを3/4倍すなわちNTS
Cのクロマのサブキャリアの3倍の10.738635
NHZにすればよい。このとき図26で示すように1水
平の総ポイントは682ポイントとなり、有効な水平の
データは561となる。これはフル、ワイドモードの水
平のポイントの3/4になる。ズームモードでは有効な
データが561ポイントとなりフル、ズームに比べて少
なくなるので、時間軸変換メモリ63の書き込み側でデ
ータを水平方向の両側か片側を欠落しても良いが、書き
込みはフル、ワイドモードと同様に全データを書き込み
読み出し時に範囲を指定し読み出せば良く、このように
すれば例えばメモリの書き込みを止め画面を静止したと
きでも全データをユーザーが選択することができる。ま
た時間軸変換メモリ63の読みだしのクロックは実施例
8、9(請求項8、9)で示す多重回路70で多重して
書き込まれているのでY信号のデータと両色差信号のデ
ータを1水平期間中に読み出すにはシステムクロックの
倍のクロックが必要で図27で示すようにNTSCのク
ロマのサブキャリアの6倍クロック21.47727N
HZか必要となる。このようにシステムクロックを実施
例10(請求項10)と同じようにNTSCのクロマの
サブキャリアの倍数に選んだことからM−Nコンバータ
後のシステムとの連結が良く、クロックの高調波信号や
ビート信号による妨害の発生を抑圧することができる。
【0058】実施例12.以下、この発明の一実施例
(請求項12)について説明する。図28は本実施例の
ブロック図であり、図において31はMUSE信号に入
力処理を施す入力信号処理回路、62は実施例1から7
(請求項1から7)で示す垂直走査線変換回路、63は
時間軸変換メモリ、70は実施例8、9(請求項8、
9)で示す信号多重回路、71は画像処理回路を含む時
間軸変換後の処理回路、72は時間軸変換後のシステム
クロックである14.31818MHZ(4fsc)、
73は時間軸変換後のシステムクロックである10.7
38635MHZ(3fsc)、74は時間軸変換後の
クロックの発生器である85.90908MHZ(24
fsc)発振器である。図29は本実施例の別の例を示
すブロック図であり、図28より多重回路70を除去
し、Y信号の時間軸変換メモリ75と色差用信号時間軸
変換メモリ76を用い、時間軸変換後のクロックの発生
器を42.95454MHZ発振器77をもちいたもの
である。
(請求項12)について説明する。図28は本実施例の
ブロック図であり、図において31はMUSE信号に入
力処理を施す入力信号処理回路、62は実施例1から7
(請求項1から7)で示す垂直走査線変換回路、63は
時間軸変換メモリ、70は実施例8、9(請求項8、
9)で示す信号多重回路、71は画像処理回路を含む時
間軸変換後の処理回路、72は時間軸変換後のシステム
クロックである14.31818MHZ(4fsc)、
73は時間軸変換後のシステムクロックである10.7
38635MHZ(3fsc)、74は時間軸変換後の
クロックの発生器である85.90908MHZ(24
fsc)発振器である。図29は本実施例の別の例を示
すブロック図であり、図28より多重回路70を除去
し、Y信号の時間軸変換メモリ75と色差用信号時間軸
変換メモリ76を用い、時間軸変換後のクロックの発生
器を42.95454MHZ発振器77をもちいたもの
である。
【0059】次に動作について説明する。フル、ワイド
モードとズームモードでは真円率を保つため実施例1
0、11(請求項10、11)で上述したように別々の
クロックが必要である。そのため従来のM−Nコンバー
タでは二つのシステムクロックを発振器で発生しこれを
切り換えて対応していた。本実施例では実施例10、1
1(請求項10、11)で示すフル、ワイドモードのシ
ステムクロックである14.31818MHZ(4fs
c)とズームモードのシステムクロックである10.7
38635MHZ(3fsc)の公倍数のクロックを発
振器で発振しこれを分周しシステムクロックとする。図
28のブロックの場合は実施例8、9(請求項8、9)
で示す信号多重回路70を用いているので時間軸変換メ
モリの読み出しクロックにフル、ワイドモードでは2
8.63636MHZ(8fsc)とズームモードでは
21.47727MHZ(6fsc)が必要であるから
両者の最小公倍数である24fscすなわち85.90
908MHZを発振し分周しシステムクロックにしてモ
ードにより切り換えるかモードにより分周比を切り換え
てシステムクロックにする。また図29のブロックでは
Y信号の時間軸変換メモリ75と色差信号の時間軸変換
メモリ76を用いているので時間軸変換メモリの読み出
しクロックはシステムクロックと同じなので両システム
クロックの最小公倍数である42.95454MHZ
(12fsc)の発振器で発振しこれを分周し切り換え
るかまたは分周比を切り換えてシステムクロックるす
る。このように構成したので発振器は一つで良くMUS
E信号のクロックである32.4MHZとPLLをかけ
るときのVCXOは一つで良くなる。
モードとズームモードでは真円率を保つため実施例1
0、11(請求項10、11)で上述したように別々の
クロックが必要である。そのため従来のM−Nコンバー
タでは二つのシステムクロックを発振器で発生しこれを
切り換えて対応していた。本実施例では実施例10、1
1(請求項10、11)で示すフル、ワイドモードのシ
ステムクロックである14.31818MHZ(4fs
c)とズームモードのシステムクロックである10.7
38635MHZ(3fsc)の公倍数のクロックを発
振器で発振しこれを分周しシステムクロックとする。図
28のブロックの場合は実施例8、9(請求項8、9)
で示す信号多重回路70を用いているので時間軸変換メ
モリの読み出しクロックにフル、ワイドモードでは2
8.63636MHZ(8fsc)とズームモードでは
21.47727MHZ(6fsc)が必要であるから
両者の最小公倍数である24fscすなわち85.90
908MHZを発振し分周しシステムクロックにしてモ
ードにより切り換えるかモードにより分周比を切り換え
てシステムクロックにする。また図29のブロックでは
Y信号の時間軸変換メモリ75と色差信号の時間軸変換
メモリ76を用いているので時間軸変換メモリの読み出
しクロックはシステムクロックと同じなので両システム
クロックの最小公倍数である42.95454MHZ
(12fsc)の発振器で発振しこれを分周し切り換え
るかまたは分周比を切り換えてシステムクロックるす
る。このように構成したので発振器は一つで良くMUS
E信号のクロックである32.4MHZとPLLをかけ
るときのVCXOは一つで良くなる。
【0060】実施例13.以下、この発明の一実施例
(請求項13)について説明する。図30は本実施例の
ブロック図であり、図において31はMUSE信号に入
力処理を施す入力信号処理回路、62は実施例1から7
(請求項1から7)で示す垂直走査線変換回路、63は
時間軸変換メモリ、70は実施例8、9(請求項8、
9)で示す信号多重回路、78は多重回路70で多重し
た信号をY信号と色差信号に分離する信号分離回路、7
9は多重した信号を分離するとともにY信号、色差信号
ともに3つのデータから4つのデータを作成する信号分
離と3−4データ変換回路、36は画像処理回路、51
はモード切り替えスイッチ、72は時間軸変換後のシス
テムクロックである14.31818MHZ(4fs
c)である。図31は3−4データ変換回路の動作を示
すサンプル点のモデルである。
(請求項13)について説明する。図30は本実施例の
ブロック図であり、図において31はMUSE信号に入
力処理を施す入力信号処理回路、62は実施例1から7
(請求項1から7)で示す垂直走査線変換回路、63は
時間軸変換メモリ、70は実施例8、9(請求項8、
9)で示す信号多重回路、78は多重回路70で多重し
た信号をY信号と色差信号に分離する信号分離回路、7
9は多重した信号を分離するとともにY信号、色差信号
ともに3つのデータから4つのデータを作成する信号分
離と3−4データ変換回路、36は画像処理回路、51
はモード切り替えスイッチ、72は時間軸変換後のシス
テムクロックである14.31818MHZ(4fs
c)である。図31は3−4データ変換回路の動作を示
すサンプル点のモデルである。
【0061】次に動作について説明する。従来のM−N
コンバータではフル、ワイドモードとズームモードを切
り換えて使用する際、時間軸変換後のシステムクロック
を切り換えて実現していた。本実施例はかかる問題点を
解決するためになされたものでフル、ワイドモードとズ
ームモードで信号処理を変え、特にズームモードでは3
個のデータを隣接する数点の直線内挿で4個のデータを
作成することでズームモードでの水平方向の拡大を行い
システムクロックを一つにしている。図30は本実施例
のブロック図であるが、入力信号処理回路31で入力処
理され垂直走査線変換回路62で走査線をモードに合わ
せて変換し時間軸変換メモリ63に書き込まれる。ここ
でフル、ワイドモードはシステムクロック14.318
18MHZ(4fsc)72で動作する信号多重分離回
路78でY信号と色差信号に分離される。ズームモード
はこれとは別の信号経路をたどり信号分離と3−4デー
タ変換回路79で処理される。この3−4データ変換処
理回路79は図31で示すように例えばYなら時間軸変
換メモリ63から読み出されるズームモードのデータ5
61ポイントから748ポイントのデータを直線内挿に
よって作り出す。ズームモードは実施例11(請求項1
1)で上述した様に真円率を保つため水平方向に4/3
倍しなくてはならずこのため従来の方式ではシステムク
ロックを3/4倍して水平方向に拡大していたが本実施
例では3個のデータを隣接する数点の直接内挿で4個の
データにし水平方向を4/3倍し真円率を保っている。
3−4データ変換回路79の出力と信号分離回路78の
出力をモードに応じて切り換えることでモード切り替え
ができ単一のクロックでシステムを動作させることがで
きる。このように構成することでシステムクロックは単
一の14.31818MHZ(4fsc)になり、発振
器も一つで良くまたシステムクロックが単一でかつクロ
マのサブキャリアの4倍であることからM−Nコンバー
タ次段に接続されるNTSCの信号処理とのシステムの
整合が良くデジタル結合も簡単に行なうことができ、妨
害の発生も抑圧することができる。
コンバータではフル、ワイドモードとズームモードを切
り換えて使用する際、時間軸変換後のシステムクロック
を切り換えて実現していた。本実施例はかかる問題点を
解決するためになされたものでフル、ワイドモードとズ
ームモードで信号処理を変え、特にズームモードでは3
個のデータを隣接する数点の直線内挿で4個のデータを
作成することでズームモードでの水平方向の拡大を行い
システムクロックを一つにしている。図30は本実施例
のブロック図であるが、入力信号処理回路31で入力処
理され垂直走査線変換回路62で走査線をモードに合わ
せて変換し時間軸変換メモリ63に書き込まれる。ここ
でフル、ワイドモードはシステムクロック14.318
18MHZ(4fsc)72で動作する信号多重分離回
路78でY信号と色差信号に分離される。ズームモード
はこれとは別の信号経路をたどり信号分離と3−4デー
タ変換回路79で処理される。この3−4データ変換処
理回路79は図31で示すように例えばYなら時間軸変
換メモリ63から読み出されるズームモードのデータ5
61ポイントから748ポイントのデータを直線内挿に
よって作り出す。ズームモードは実施例11(請求項1
1)で上述した様に真円率を保つため水平方向に4/3
倍しなくてはならずこのため従来の方式ではシステムク
ロックを3/4倍して水平方向に拡大していたが本実施
例では3個のデータを隣接する数点の直接内挿で4個の
データにし水平方向を4/3倍し真円率を保っている。
3−4データ変換回路79の出力と信号分離回路78の
出力をモードに応じて切り換えることでモード切り替え
ができ単一のクロックでシステムを動作させることがで
きる。このように構成することでシステムクロックは単
一の14.31818MHZ(4fsc)になり、発振
器も一つで良くまたシステムクロックが単一でかつクロ
マのサブキャリアの4倍であることからM−Nコンバー
タ次段に接続されるNTSCの信号処理とのシステムの
整合が良くデジタル結合も簡単に行なうことができ、妨
害の発生も抑圧することができる。
【0062】また図31は最も簡単な2点間の直接内挿
で3ポイントのデータから4ポイントのデータをつくり
だしているがより多くの点を用い複雑な係数を用いる直
線内挿を行なえば直線内挿による周波数特性の劣化を防
ぐことができる。本実施例ではフル、ワイド、ズームの
3モードを単一のシステムクロックで動作させるためズ
ームモード時の3−4データ変換について説明したが例
えば水平方向を8/7程度に拡大する方式においても直
線内挿で7個のデータから8個のデータを作成すること
で直線内挿の回路を変更することで単一のシステムクロ
ックで水平の拡大を実現できる。
で3ポイントのデータから4ポイントのデータをつくり
だしているがより多くの点を用い複雑な係数を用いる直
線内挿を行なえば直線内挿による周波数特性の劣化を防
ぐことができる。本実施例ではフル、ワイド、ズームの
3モードを単一のシステムクロックで動作させるためズ
ームモード時の3−4データ変換について説明したが例
えば水平方向を8/7程度に拡大する方式においても直
線内挿で7個のデータから8個のデータを作成すること
で直線内挿の回路を変更することで単一のシステムクロ
ックで水平の拡大を実現できる。
【0063】実施例14.以下、この発明の一実施例
(請求項14)について説明する。図32は本実施例の
ブロック図であり、実施例13(請求項13)の図30
のブロック図の信号分離と3−4データ変換回路79と
直列に水平高域成分補償回路80を追加したものであ
る。
(請求項14)について説明する。図32は本実施例の
ブロック図であり、実施例13(請求項13)の図30
のブロック図の信号分離と3−4データ変換回路79と
直列に水平高域成分補償回路80を追加したものであ
る。
【0064】次に動作について説明する。実施例13
(請求項13)で上述したズームモードでは、信号分離
と3−4データ変換回路で3個のデータから直線内挿し
4個のデータに変換して水平方向を拡大し真円率を保ち
システムクロックを単一とする方式では3個のデータを
直線内挿する際水平周波数特性が劣化する。これを補償
するため多点で複雑な係数を用いる直線内挿を行なう方
式があるが回路規模が大きくなる。そこできわめて間多
な直線内挿例えば実施例13(請求項13)の図31で
示すような2点間の直線内挿で3−4データ変換をおこ
ない、直列に水平高域成分補償回路80を挿入する。こ
の様に構成することで複雑な直線内挿で高域成分を補償
していたのを簡単な直線内挿と簡単な高域成分補償回路
で置き換えることができ回路規模の増大を抑制すること
ができる。また本実施例のブロック図では水平高域成分
補償回路として別にもうけたがこの後に接続される画像
処理回路36の輪郭補正回路と水平高域成分補償回路を
兼用することもできる。この場合他のモード(フル、ワ
イド)とは輪郭補正のゲインを可変することでズームモ
ードでの高域成分の補償に対応できる。
(請求項13)で上述したズームモードでは、信号分離
と3−4データ変換回路で3個のデータから直線内挿し
4個のデータに変換して水平方向を拡大し真円率を保ち
システムクロックを単一とする方式では3個のデータを
直線内挿する際水平周波数特性が劣化する。これを補償
するため多点で複雑な係数を用いる直線内挿を行なう方
式があるが回路規模が大きくなる。そこできわめて間多
な直線内挿例えば実施例13(請求項13)の図31で
示すような2点間の直線内挿で3−4データ変換をおこ
ない、直列に水平高域成分補償回路80を挿入する。こ
の様に構成することで複雑な直線内挿で高域成分を補償
していたのを簡単な直線内挿と簡単な高域成分補償回路
で置き換えることができ回路規模の増大を抑制すること
ができる。また本実施例のブロック図では水平高域成分
補償回路として別にもうけたがこの後に接続される画像
処理回路36の輪郭補正回路と水平高域成分補償回路を
兼用することもできる。この場合他のモード(フル、ワ
イド)とは輪郭補正のゲインを可変することでズームモ
ードでの高域成分の補償に対応できる。
【0065】実施例15.以下、この発明の一実施例
(請求項15)について説明する。図33は本実施例の
ブロック図であり、実施例14(請求項14)の図32
のブロック図の信号多重回路が実施例9(請求項9)で
示す信号多重回路に変更したものである。また図34は
本実施例のタイミングチャートである。
(請求項15)について説明する。図33は本実施例の
ブロック図であり、実施例14(請求項14)の図32
のブロック図の信号多重回路が実施例9(請求項9)で
示す信号多重回路に変更したものである。また図34は
本実施例のタイミングチャートである。
【0066】ズームモードにおいて実施例13(請求項
13)で示す3−4データ変換回路79を用いて時間軸
変換後のシステムクロックを単一にする場合、時間軸変
換メモリ63で1水平で有効データが681である必要
がありこれを最も簡単に実現するには時間軸変換メモリ
63の入力で1水平の有効データ748ポイントのうち
681ポイントのみを書き込み時間軸変換メモリ63か
ら読み出すとき3個のデータを読みだし1個読みだしを
休むことで実現できる。この例は時間軸変換メモリ63
を実施例8(請求項8)で示す多重回路で多重して書き
込むときこの方法で実現できる。しかしこの方式では画
面を書き込みを停止し静止状態にした時、ズームモード
の位置をかえることができない。本実施例ではかかる問
題点を解決するため、時間軸変換メモリの書き込みを実
施例9(請求項9)で示す多重回路で水平方向の全デー
タを書き込み、読み出し時図34のタイミングチャート
で示す様に16サイクルで9個のデータを681ポイン
ト読み出し、余分なデータをブランキング期間にまとめ
て読み出すことで静止状態でも読み出し位置を水平方向
で可変することでズームモードの出力範囲を可変するこ
とができる。ここで16サイクルで9個のデータを読み
出すには図34のタイミングチャートで示すように時間
軸変換メモリ63のリードイネーブルをコントロールす
ることで簡単に実現することができる。
13)で示す3−4データ変換回路79を用いて時間軸
変換後のシステムクロックを単一にする場合、時間軸変
換メモリ63で1水平で有効データが681である必要
がありこれを最も簡単に実現するには時間軸変換メモリ
63の入力で1水平の有効データ748ポイントのうち
681ポイントのみを書き込み時間軸変換メモリ63か
ら読み出すとき3個のデータを読みだし1個読みだしを
休むことで実現できる。この例は時間軸変換メモリ63
を実施例8(請求項8)で示す多重回路で多重して書き
込むときこの方法で実現できる。しかしこの方式では画
面を書き込みを停止し静止状態にした時、ズームモード
の位置をかえることができない。本実施例ではかかる問
題点を解決するため、時間軸変換メモリの書き込みを実
施例9(請求項9)で示す多重回路で水平方向の全デー
タを書き込み、読み出し時図34のタイミングチャート
で示す様に16サイクルで9個のデータを681ポイン
ト読み出し、余分なデータをブランキング期間にまとめ
て読み出すことで静止状態でも読み出し位置を水平方向
で可変することでズームモードの出力範囲を可変するこ
とができる。ここで16サイクルで9個のデータを読み
出すには図34のタイミングチャートで示すように時間
軸変換メモリ63のリードイネーブルをコントロールす
ることで簡単に実現することができる。
【0067】実施例16.以下、この発明の一実施例
(請求項16)について説明する。図35は本実施例の
ブロック図であり、図において31はMUSE信号に入
力処理を施す入力信号処理回路、62は実施例1から7
(請求項1から7)で示す垂直走査線変換回路、63は
時間軸変換メモリ、70は実施例8、9(請求項8、
9)で示す信号多重回路、82は実施例10から15
(請求項10から15)で示す時間軸変換にともなう信
号処理回路、36は画像処理回路、83は画像処理回路
36内のYの直線性を改善する非直線補正ROM、84
は画像処理回路36内の輪郭補正やブランキング処理を
行なうYの画像処理回路、85は画像処理回路36内の
色差の伝送逆ガンマ補正ROM、86は画像処理回路3
6内の輪郭補正やブランキング処理を行なう色差の画像
処理回路、51はモード切り替えスイッチ、72は時間
軸変換後のシステムクロックである14.31818M
HZ(4fsc)である。
(請求項16)について説明する。図35は本実施例の
ブロック図であり、図において31はMUSE信号に入
力処理を施す入力信号処理回路、62は実施例1から7
(請求項1から7)で示す垂直走査線変換回路、63は
時間軸変換メモリ、70は実施例8、9(請求項8、
9)で示す信号多重回路、82は実施例10から15
(請求項10から15)で示す時間軸変換にともなう信
号処理回路、36は画像処理回路、83は画像処理回路
36内のYの直線性を改善する非直線補正ROM、84
は画像処理回路36内の輪郭補正やブランキング処理を
行なうYの画像処理回路、85は画像処理回路36内の
色差の伝送逆ガンマ補正ROM、86は画像処理回路3
6内の輪郭補正やブランキング処理を行なう色差の画像
処理回路、51はモード切り替えスイッチ、72は時間
軸変換後のシステムクロックである14.31818M
HZ(4fsc)である。
【0068】次に動作について説明する。従来のM−N
コンバータではMUSE信号がカメラの逆ガンマと伝送
ガンマの特性を近似させほぼリニアな特性であるため伝
送逆ガンマやディスプレイガンマは回路規模縮小のため
採用していなかった。またC信号の伝送逆ガンマに関し
ては理論的に簡単に入りかつ効果があるのでこれをRO
Mや演算回路で実現することもあった。(参考文献:M
USE−ハイビジョン伝送方式、電子情報通信学会編)
しかしY信号については伝送逆ガンマをかけた後R、
G、Bにもどしディスプレイガンマをかけねばならず
R、G、B信号を再びY信号や色差信号にすることは回
路規模が増大するために行なわれず、送信側の逆ガン
マ、伝送ガンマの差の分だけYの階調特性は損なわれて
いた。本実施例はかかる問題点を解決するため、Y信号
の伝送逆ガンマとディスプレイガンマを併せて近似した
特性をROMまたは演算回路で用意しY信号にかけるこ
とでY信号の階調特性を改善するものである。図35で
示すように時間軸変換に伴う信号処理回路82のY出力
に予め計算したY伝送逆ガンマとディスプレイガンマを
併せて近似したYの非直線補正ROMを挿入することに
よりY信号の階調特性を改善している。このROMは理
論的に正確なものはできないので、例えばYの直線性を
意識的に可変し画面上で見た目の効果を与えるような非
直線な特性を用意し切り換えて用いることもできる。以
上のように構成したので回路規模を少し増やすだけでY
信号の階調特性を改善することができる。
コンバータではMUSE信号がカメラの逆ガンマと伝送
ガンマの特性を近似させほぼリニアな特性であるため伝
送逆ガンマやディスプレイガンマは回路規模縮小のため
採用していなかった。またC信号の伝送逆ガンマに関し
ては理論的に簡単に入りかつ効果があるのでこれをRO
Mや演算回路で実現することもあった。(参考文献:M
USE−ハイビジョン伝送方式、電子情報通信学会編)
しかしY信号については伝送逆ガンマをかけた後R、
G、Bにもどしディスプレイガンマをかけねばならず
R、G、B信号を再びY信号や色差信号にすることは回
路規模が増大するために行なわれず、送信側の逆ガン
マ、伝送ガンマの差の分だけYの階調特性は損なわれて
いた。本実施例はかかる問題点を解決するため、Y信号
の伝送逆ガンマとディスプレイガンマを併せて近似した
特性をROMまたは演算回路で用意しY信号にかけるこ
とでY信号の階調特性を改善するものである。図35で
示すように時間軸変換に伴う信号処理回路82のY出力
に予め計算したY伝送逆ガンマとディスプレイガンマを
併せて近似したYの非直線補正ROMを挿入することに
よりY信号の階調特性を改善している。このROMは理
論的に正確なものはできないので、例えばYの直線性を
意識的に可変し画面上で見た目の効果を与えるような非
直線な特性を用意し切り換えて用いることもできる。以
上のように構成したので回路規模を少し増やすだけでY
信号の階調特性を改善することができる。
【0069】
【発明の効果】以上のように、この発明によれば一定ラ
イン周期で直線内挿の係数を可変するように構成したの
で垂直走査線変換に際してはMUSEの有効走査線をN
TSCの有効走査線内に変換できるとともにYと色差信
号を時間軸多重化して時間軸変換する構成を用いたの
で、時間軸変換に必要なメモリ容量を従来に比して、特
性を劣化させることなく削減かのうとなり又1水平走査
期間1Hの間を909ポイントで分割するコンセプトの
もとに14.31818MHZのシステムクロック一つ
で動作するように構成したので回路規模の削減がともに
可能となり、かつクロック信号が発生する妨害波を抑圧
しやすくなり、結果としてシステムも安価になり、色々
な客先仕様に応じたM−Nコンバータを柔軟に構成でき
るという効果がある。
イン周期で直線内挿の係数を可変するように構成したの
で垂直走査線変換に際してはMUSEの有効走査線をN
TSCの有効走査線内に変換できるとともにYと色差信
号を時間軸多重化して時間軸変換する構成を用いたの
で、時間軸変換に必要なメモリ容量を従来に比して、特
性を劣化させることなく削減かのうとなり又1水平走査
期間1Hの間を909ポイントで分割するコンセプトの
もとに14.31818MHZのシステムクロック一つ
で動作するように構成したので回路規模の削減がともに
可能となり、かつクロック信号が発生する妨害波を抑圧
しやすくなり、結果としてシステムも安価になり、色々
な客先仕様に応じたM−Nコンバータを柔軟に構成でき
るという効果がある。
【図1】この発明の一実施例によるM−Nコンバータの
ブロック図である。
ブロック図である。
【図2】この発明の一実施例による垂直走査線変換の周
辺ブロック図である。
辺ブロック図である。
【図3】この発明の一実施例による垂直走査線変換のブ
ロック図である。
ロック図である。
【図4】この発明のこの実施例(図2)のサンプル点の
モデルである。
モデルである。
【図5】この発明のこの実施例(図3)のサンプル点の
モデルである。
モデルである。
【図6】この発明の一実施例による垂直走査線変換のブ
ロック図である。
ロック図である。
【図7】この発明のこの実施例のサンプル点のモデルで
ある。
ある。
【図8】この発明の一実施例による垂直走査線変換のブ
ロック図である。
ロック図である。
【図9】この発明のこの実施例のサンプル点のモデルで
ある。
ある。
【図10】この発明の一実施例による垂直走査線変換の
ブロック図である。
ブロック図である。
【図11】この発明のこの実施例のサンプル点のモデル
である。
である。
【図12】この発明の一実施例による垂直走査線変換の
ブロック図である。
ブロック図である。
【図13】この発明のこの実施例のサンプル点のモデル
である。
である。
【図14】この発明の一実施例による垂直走査線変換の
ブロック図である。
ブロック図である。
【図15】この発明の一実施例による垂直走査線変換の
ブロック図である。
ブロック図である。
【図16】この発明のこの実施例のサンプル点のモデル
である。
である。
【図17】この発明の一実施例による信号多重回路のブ
ロック図である。
ロック図である。
【図18】この発明のこの実施例のタイミングチャート
である。
である。
【図19】この発明の一実施例による信号多重回路のブ
ロック図である。
ロック図である。
【図20】この発明のこの実施例のタイミングチャート
である。
である。
【図21】この発明の一実施例によるM−Nコンバータ
のブロック図である。
のブロック図である。
【図22】この発明のこの実施例MUSE信号の1フレ
ームと変換後のNTSC信号の1フレームとを比較した
ものである。
ームと変換後のNTSC信号の1フレームとを比較した
ものである。
【図23】この発明のこの実施例による時間軸変換メモ
リのブロック図である。
リのブロック図である。
【図24】この発明のこの実施例の時間軸変換のタイミ
ングチャートである。
ングチャートである。
【図25】この発明の一実施例によるM−Nコンバータ
のブロック図である。
のブロック図である。
【図26】この発明のこの実施例のタイミングチャート
である。
である。
【図27】この発明のこの実施例による時間軸変換メモ
リのブロック図である。
リのブロック図である。
【図28】この発明の一実施例によるM−Nコンバータ
のブロック図である。
のブロック図である。
【図29】この発明の一実施例によるM−Nコンバータ
のブロック図である。
のブロック図である。
【図30】この発明の一実施例によるM−Nコンバータ
のブロック図である。
のブロック図である。
【図31】この発明のこの実施例の3−4データ変換の
サンプル点のモデルである。
サンプル点のモデルである。
【図32】この発明の一実施例によるM−Nコンバータ
のブロック図である。
のブロック図である。
【図33】この発明の一実施例によるM−Nコンバータ
のブロック図である。
のブロック図である。
【図34】この発明のこの実施例のタイミングチャート
である。
である。
【図35】この発明の一実施例によるM−Nコンバータ
のブロック図である。
のブロック図である。
【図36】従来例によるM−Nコンバータのブロック図
である。
である。
【図37】従来例による時間軸変換のブロック図であ
る。
る。
【図38】従来例による走査線変換のブロック図であ
る。
る。
【図39】従来例による走査線変換のサンプル点のモデ
ルである。
ルである。
【図40】従来例によるワイドモードの走査線変換のブ
ロック図である。
ロック図である。
【図41】従来例によるワイドモードの走査線変換のサ
ンプル点のモデルである。
ンプル点のモデルである。
1 入力信号処理回路 2 時間軸変換処理回路 3 信号分離回路 4 Yの垂直走査線変換回路 5 時間伸長回路 6 色差の垂直フィルタ 7 垂直圧縮回路 8 2−1セレクター 9 画像処理回路 10 D/A変換器 12 16.2MHZ発振器 13 14.742MHZ発振器 14 10.08MHZ発振器 16 ライン判定回路 17 時間軸変換メモリ 18 固定係数器 19 加算器 20 ラインメモリ 21 垂直圧縮メモリ 31 入力信号処理回路 32 垂直走査線変換回路 33 係数発生回路 34 ライン周期作成回路 35 時間軸変換処理回路 36 画像処理回路 37 ラインメモリ 38 可変係数器 39 係数発生ROM 40 タイミング信号発生回路 41 Yのラインメモリ 42 2のべき乗の分数の可変係数器 43 変換ラインの2倍より多い奇数のライン周期作成
回路 44 色差のラインメモリ 45 Yの1/2の分数の可変係数器 46 Yの2倍のライン周期作成回路 47 第一係数発生回路 48 第一ライン周期作成回路 49 第二係数発生回路 50 第二ライン周期作成回路 51 モード切り換えスイッチ 52 Yの係数発生回路 53 色差の係数発生回路 54 色差のライン周期作成回路 55 ラインメモリ 56 第一のライン周期作成回路と係数発生回路 57 第二のライン周期作成回路と係数発生回路 58 第一フィールド係数発生回路 59 第二フィールド係数発生回路 60 ライン周期作成回路 62 垂直走査線変換回路 63 時間軸変換メモリ 64 制御信号作成回路 65 3−1セレクター 66 色差伸長回路 67 水平タイミング制御回路 68 Yの多重用メモリ 69 色差の多重用メモリ 70 信号多重回路 71 時間軸変換後の処理回路 72 システムクロック14.31818MHZ 73 システムクロック10.738635MHZ 74 85.90908MHZ発振器 75 Y用時間軸変換メモリ 76 色差用時間軸変換メモリ 77 42.95454MHZ発振器 78 信号分離回路 79 信号分離と3−4データ変換回路 80 水平高域成分補償回路 81 信号多重回路 82 時間軸変換に伴う信号処理回路 83 Yの非直線補正ROM 84 Yの画像処理回路 85 色差の伝送逆ガンマROM 86 色差の画像処理回路
回路 44 色差のラインメモリ 45 Yの1/2の分数の可変係数器 46 Yの2倍のライン周期作成回路 47 第一係数発生回路 48 第一ライン周期作成回路 49 第二係数発生回路 50 第二ライン周期作成回路 51 モード切り換えスイッチ 52 Yの係数発生回路 53 色差の係数発生回路 54 色差のライン周期作成回路 55 ラインメモリ 56 第一のライン周期作成回路と係数発生回路 57 第二のライン周期作成回路と係数発生回路 58 第一フィールド係数発生回路 59 第二フィールド係数発生回路 60 ライン周期作成回路 62 垂直走査線変換回路 63 時間軸変換メモリ 64 制御信号作成回路 65 3−1セレクター 66 色差伸長回路 67 水平タイミング制御回路 68 Yの多重用メモリ 69 色差の多重用メモリ 70 信号多重回路 71 時間軸変換後の処理回路 72 システムクロック14.31818MHZ 73 システムクロック10.738635MHZ 74 85.90908MHZ発振器 75 Y用時間軸変換メモリ 76 色差用時間軸変換メモリ 77 42.95454MHZ発振器 78 信号分離回路 79 信号分離と3−4データ変換回路 80 水平高域成分補償回路 81 信号多重回路 82 時間軸変換に伴う信号処理回路 83 Yの非直線補正ROM 84 Yの画像処理回路 85 色差の伝送逆ガンマROM 86 色差の画像処理回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成6年3月30日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0028
【補正方法】変更
【補正内容】
【0028】上記説明を図6及図7を用いて説明する。
説明を簡単にするためフル、ズームモードで垂直走査線
変換を最も簡単を4/9にした時、変換ラインの2倍よ
り多い奇数のライン周期作成回路43は9ライン周期で
1から9までの信号を発生する。これを係数発生回路3
3で0、1/4、1/2、3/4、1の五種類の係数を
発生させ、2のべき乗の分数の可変係数器42でライン
に係数を掛け、ライン間で直線内挿する。このもようを
サンプル点のモデルで説明したものが図7である。図7
を見ればわかるように2ライン間の直線内挿は9ライン
周期でしかも上述した様に極めて簡単な係数なので2の
べき乗の分数の可変係数器42は極めて簡単に構成でき
る。またフル、ズームモードの8/17やワイドモード
の8/23はそれぞれ17ライン周期、23ライン周期
でライン間の直線内挿の係数は、1/8から1(0を含
む)でこの例の可変係数器より演算回路とビットシフト
が1回路増えるだけで実現できる。
説明を簡単にするためフル、ズームモードで垂直走査線
変換を最も簡単を4/9にした時、変換ラインの2倍よ
り多い奇数のライン周期作成回路43は9ライン周期で
1から9までの信号を発生する。これを係数発生回路3
3で0、1/4、1/2、3/4、1の五種類の係数を
発生させ、2のべき乗の分数の可変係数器42でライン
に係数を掛け、ライン間で直線内挿する。このもようを
サンプル点のモデルで説明したものが図7である。図7
を見ればわかるように2ライン間の直線内挿は9ライン
周期でしかも上述した様に極めて簡単な係数なので2の
べき乗の分数の可変係数器42は極めて簡単に構成でき
る。またフル、ズームモードの8/17やワイドモード
の8/23はそれぞれ17ライン周期、23ライン周期
でライン間の直線内挿の係数は、1/8から1(0を含
む)でこの例の可変係数器より演算回路とビットシフト
が1回路増えるだけで実現できる。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0039
【補正方法】変更
【補正内容】
【0039】次に動作について説明する。従来色差信号
は垂直走査線変換を行なわず、走査変換されたY信号の
垂直位置に合わせたフィルタをかけていたのでY信号の
走査線変換回路とは別であった。またワイドモード時は
色差信号も垂直走査線変換を行なっていたが色差信号を
時間伸長した後なのでY信号と色差信号は別々の回路で
変換されていたので回路規模が大きかった。そこで実施
例3(請求項3)で示したYの2倍のライン周期で1/
2の係数を用いかつMUSE信号は水平方向にY信号と
色差を時間軸上に時系列で多重していることを利用し水
平方向で信号のライン遅延とライン間の直線内挿の係数
を可変することで1つの垂直走査線変換回路を、Y信号
と色差信号用の走査線変換回路に兼用することができ、
ラインメモリと全体の回路規模を従来の構成に比して削
減することができる。
は垂直走査線変換を行なわず、走査変換されたY信号の
垂直位置に合わせたフィルタをかけていたのでY信号の
走査線変換回路とは別であった。またワイドモード時は
色差信号も垂直走査線変換を行なっていたが色差信号を
時間伸長した後なのでY信号と色差信号は別々の回路で
変換されていたので回路規模が大きかった。そこで実施
例3(請求項3)で示したYの2倍のライン周期で1/
2の係数を用いかつMUSE信号は水平方向にY信号と
色差を時間軸上に時系列で多重していることを利用し水
平方向で信号のライン遅延とライン間の直線内挿の係数
を可変することで1つの垂直走査線変換回路を、Y信号
と色差信号用の走査線変換回路に兼用することができ、
ラインメモリと全体の回路規模を従来の構成に比して削
減することができる。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0064
【補正方法】変更
【補正内容】
【0064】次に動作について説明する。実施例13
(請求項13)で上述したズームモードでは、信号分離
と3−4データ変換回路で3個のデータから直線内挿し
4個のデータに変換して水平方向を拡大し真円率を保ち
システムクロックを単一とする方式では3個のデータを
直線内挿する際水平周波数特性が劣化する。これを補償
するため多点で複雑な係数を用いる直線内挿を行なう方
式があるが回路規模が大きくなる。そこできわめて簡単
な直線内挿例えば実施例13(請求項13)の図31で
示すような2点間の直線内挿で3−4データ変換をおこ
ない、直列に水平高域成分補償回路80を挿入する。こ
の様に構成することで複雑な直線内挿で高域成分を補償
していたのを簡単な直線内挿と簡単な高域成分補償回路
で置き換えることができ回路規模の増大を抑制すること
ができる。また本実施例のブロック図では水平高域成分
補償回路として別にもうけたがこの後に接続される画像
処理回路36の輪郭補正回路と水平高域成分補償回路を
兼用することもできる。この場合他のモード(フル、ワ
イド)とは輪郭補正のゲインを可変することでズームモ
ードでの高域成分の補償に対応できる。
(請求項13)で上述したズームモードでは、信号分離
と3−4データ変換回路で3個のデータから直線内挿し
4個のデータに変換して水平方向を拡大し真円率を保ち
システムクロックを単一とする方式では3個のデータを
直線内挿する際水平周波数特性が劣化する。これを補償
するため多点で複雑な係数を用いる直線内挿を行なう方
式があるが回路規模が大きくなる。そこできわめて簡単
な直線内挿例えば実施例13(請求項13)の図31で
示すような2点間の直線内挿で3−4データ変換をおこ
ない、直列に水平高域成分補償回路80を挿入する。こ
の様に構成することで複雑な直線内挿で高域成分を補償
していたのを簡単な直線内挿と簡単な高域成分補償回路
で置き換えることができ回路規模の増大を抑制すること
ができる。また本実施例のブロック図では水平高域成分
補償回路として別にもうけたがこの後に接続される画像
処理回路36の輪郭補正回路と水平高域成分補償回路を
兼用することもできる。この場合他のモード(フル、ワ
イド)とは輪郭補正のゲインを可変することでズームモ
ードでの高域成分の補償に対応できる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0069
【補正方法】変更
【補正内容】
【0069】
【発明の効果】以上のように、この発明によれば一定ラ
イン周期で直線内挿の係数を可変するように構成したの
で垂直走査線変換に際してはMUSEの有効走査線をN
TSCの有効走査線内に変換できるとともにYと色差信
号を時間軸多重化して時間軸変換する構成を用いたの
で、時間軸変換に必要なメモリ容量を従来に比して、特
性を劣化させることなく削減可能となり又1水平走査期
間1Hの間を909ポイントで分割するコンセプトのも
とに14.31818MHZのシステムクロック一つで
動作するように構成したので回路規模の削減がともに可
能となり、かつクロック信号が発生する妨害波を抑圧し
やすくなり、結果としてシステムも安価になり、色々な
客先仕様に応じたM−Nコンバータを柔軟に構成できる
という効果がある。
イン周期で直線内挿の係数を可変するように構成したの
で垂直走査線変換に際してはMUSEの有効走査線をN
TSCの有効走査線内に変換できるとともにYと色差信
号を時間軸多重化して時間軸変換する構成を用いたの
で、時間軸変換に必要なメモリ容量を従来に比して、特
性を劣化させることなく削減可能となり又1水平走査期
間1Hの間を909ポイントで分割するコンセプトのも
とに14.31818MHZのシステムクロック一つで
動作するように構成したので回路規模の削減がともに可
能となり、かつクロック信号が発生する妨害波を抑圧し
やすくなり、結果としてシステムも安価になり、色々な
客先仕様に応じたM−Nコンバータを柔軟に構成できる
という効果がある。
【手続補正5】
【補正対象書類名】図面
【補正対象項目名】図6
【補正方法】変更
【補正内容】
【図6】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 玉木 茂弘 伊丹市瑞原4丁目1番地 三菱電機株式会 社北伊丹製作所内
Claims (16)
- 【請求項1】 MUSE方式のハイビジョン信号を受信
しNTSC信号の方式に方式変換する装置において、垂
直走査線数を変換する際、複数ラインの直線内挿で垂直
走査線数を変換し、変換の係数をラインごとに一定ライ
ン周期で変化させることを特徴とするMUSE−NTS
Cダウンコンバータ。 - 【請求項2】 請求項1において、Yの垂直走査線変換
回路を一定ライン周期ごとに変換された変換後のライン
数を、2のべき乗とし、変換前のライン周期を変換後の
ライン数の2倍より多い奇数としたことで直線内挿の係
数を2のべき乗の分数になることを特徴とするMUSE
−NTSCダウンコンバータ。 - 【請求項3】 請求項1において、色差信号を変換する
際、Yの垂直走査変換の2倍の周期で、かつ1/2の係
数を用い、2倍の走査線数に色差信号を変換することで
両色差の垂直走査線変換回路を一つにし、色差の垂直内
挿と兼用することを特徴とするMUSE−NTSCダウ
ンコンバータ。 - 【請求項4】 請求項1において、垂直走査変換が複数
存在する場合、一定ライン周期と係数とを切り換えて垂
直走査線変換回路を共用することを特徴とするMUSE
−NTSCダウンコンバータ。 - 【請求項5】 請求項1において、請求項2、3で示す
垂直走査変換で、Y信号と色差信号の走査変換を行なう
場合、ライン周期と係数とを水平方向の時間軸上におけ
る色差信号とY信号の境目のタイミングで切り換えて、
垂直走査変換回路を共用することを特徴とするMUSE
−NTSCダウンコンバータ。 - 【請求項6】 請求項4、5において、垂直走査変換が
複数存在しライン周期と係数とを切りかえて、かつライ
ン周期と係数とを水平方向の色差信号とY信号の境目の
タイミングで切り換えて、垂直走査線変換回路ひとつに
する場合、すべての変換後のライン数を2のべき乗と
し、2のべき乗の分数の係数回路を用いることを特徴と
するMUSE−NTSCダウンコンバータ。 - 【請求項7】 請求項1において、垂直走査変換の係数
をラインごとに一定ライン周期で変化させる場合、必要
とする係数の最少の係数値の半分の値の奇数倍もしくは
偶数倍の組合せをフィールドごとに切り替えることを特
徴とするMUSE−NTSCダウンコンバータ。 - 【請求項8】 MUSE方式のハイビジョン信号を受信
しNTSCに方式変換する装置において、請求項1から
7で示す垂直走査変換回路の後に、色差信号用のライン
メモリを2個備え、Y信号の演算結果と同一ラインの前
後に、色差信号のデータを所定の順に一つの時間軸変換
用メモリに書きこむ構成を用いることを特徴とするMU
SE−NTSCダウンコンバータ。 - 【請求項9】 MUSE方式のハイビジョン信号を受信
しNTSCに方式変換する装置において、請求項1から
7で示す垂直走査変換回路後に、色差信号の時間軸伸長
回路と、複数個の色差信号ラインメモリとにより色差信
号をY信号と同一時間軸にした後、複数の色差信号を交
互に並び変えた上、Y信号と色差信号を各々の時分割多
重用メモリを介してY信号を二つに対して色差信号を一
つの組合わせで所定の順に並び変えることで、時間軸変
換用メモリと色差信号の伸長用のメモリを一つにし、か
つ時間軸変換後の回路を簡素化したことを特徴とするM
USE−NTSCダウンコンバータ。 - 【請求項10】 MUSE方式のハイビジョン信号を受
信しNTSCに方式変換する装置において、アスペクト
比16:9と4:3のモニタで真円率が保てるように走
査線を変換する2方式において、変換後の水平周波数を
14.31818MHZ(4fsc)、1水平走査期間
1Hを909ポイントにしてフィールド周波数を60H
Zに近似したことを特徴とするMUSE−NTSCダウ
ンコンバータ。 - 【請求項11】 MUSE方式のハイビジョン信号を受
信しNTSCに方式変換する装置において、MUSE信
号の垂直方向全体を変換し水平方向を4:3のモニター
で真円率が保てるよう切り捨てる方式において、変換後
の水平周波数を10.738635MHZ(3fs
c)、1水平走査期間、1Hを682ポイントにしてフ
ィールド周波数を60HZに近似したことを特徴するM
USE−NTSCダウンコンバータ。 - 【請求項12】 MUSE方式のハイビジョン信号を受
信しNTSCに方式変換する装置において、請求項1
0、11で示す方式を一つシステムで実現するシステム
において両方式のシステムクロック又は時間軸変換メモ
リの読み出しクロックの周波数の最小公倍数の発振器か
ら分周してシステムクロックを切り替えることを特徴と
するMUSE−NTSCダウンコンバータ。 - 【請求項13】 MUSE方式のハイビジョン信号を受
信しNTSCに方式変換する装置において、MUSE信
号の垂直方向全体を変換し水平方向を4:3のモニター
で真円率が保てるよう切り捨てる方式において、変換後
の水平周波数を4fsc、1水平走査期間、1Hを90
9ポイント、水平有効ポイント748にしてフィールド
周波数を60HZに近似するため、Y信号、色差信号と
もに3ポイントのデータを隣接する数点の直線内挿で4
ポイントにすることを特徴とするMUSE−NTSCダ
ウンコンバータ。 - 【請求項14】 請求項13において、3ポイントのデ
ータから直線内挿で4ポイントのデータに変換後、直線
内挿で劣化した水平高域成分を補償する水平高域成分補
償回路を備えたことを特徴とするMUSE−NTSCダ
ウンコンバータ。 - 【請求項15】 時間軸変換メモリの書き込みが請求項
9で示すデータ配列で書き込まれている場合、9個のデ
ータを16サイクルで読み出すように時間軸変換メモリ
のリードイネーブルを制御したことを特徴とするMUS
E−NTSCダウンコンバータ。 - 【請求項16】 MUSE方式のハイビジョン信号を受
信しNTSCに方式変換する装置において、Y信号の伝
送逆ガンマとRGBのディスプレイガンマを使用しない
場合にY信号の伝送逆ガンマとディスプレイガンマの差
の非直線カーブをY信号にかけ、Yの階調特性を改善し
たことを特徴とするMUSE−NTSCダウンコンバー
タ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17140293A JP3353396B2 (ja) | 1993-07-12 | 1993-07-12 | Muse−ntscダウンコンバータ |
US08/272,323 US5583575A (en) | 1993-07-08 | 1994-07-08 | Image reproduction apparatus performing interfield or interframe interpolation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17140293A JP3353396B2 (ja) | 1993-07-12 | 1993-07-12 | Muse−ntscダウンコンバータ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001135937A Division JP3546857B2 (ja) | 2001-05-07 | 2001-05-07 | 走査線変換装置および走査線変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0730862A true JPH0730862A (ja) | 1995-01-31 |
JP3353396B2 JP3353396B2 (ja) | 2002-12-03 |
Family
ID=15922493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17140293A Expired - Fee Related JP3353396B2 (ja) | 1993-07-08 | 1993-07-12 | Muse−ntscダウンコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3353396B2 (ja) |
-
1993
- 1993-07-12 JP JP17140293A patent/JP3353396B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3353396B2 (ja) | 2002-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5134479A (en) | NTSC high resolution television converting apparatus for converting television signals of an NTSC system into high resolution television signals | |
KR100195361B1 (ko) | 와이드 스크린 텔레비젼 | |
US5442406A (en) | Wide screen television | |
EP1164568B1 (en) | Video signal conversion device and video signal conversion method | |
KR980013377A (ko) | 영상신호 변환장치와 델레비젼신호처리장치 | |
JPH04293384A (ja) | 画像表示装置 | |
US6285717B1 (en) | Digital video encoder for digital video system | |
CA1230669A (en) | Progressive scan television display system | |
US5444495A (en) | Muse-NTSC converter having two oscillators | |
KR100204432B1 (ko) | 시간축 변환 장치 | |
JP3310117B2 (ja) | テレビジョン信号処理装置 | |
JPH0730862A (ja) | Muse−ntscダウンコンバータ | |
JP2944284B2 (ja) | 多画面表示装置 | |
JP3546857B2 (ja) | 走査線変換装置および走査線変換方法 | |
JP2642464B2 (ja) | テレビジョン信号変換装置 | |
JP3271443B2 (ja) | 撮像装置 | |
JP2809738B2 (ja) | 映像信号変換装置 | |
JP2872269B2 (ja) | 標準/高品位テレビジョン受信装置 | |
JP3204684B2 (ja) | 信号レート制御装置 | |
JP2598980B2 (ja) | 動きベクトル補正方法および装置 | |
JP3106759B2 (ja) | 撮像装置 | |
JP2619192B2 (ja) | Muse/ntsc方式の信号変換装置 | |
JPH06233324A (ja) | ダウンコンバータ装置 | |
JPH06276493A (ja) | テレビジョン信号受信変換装置 | |
JPH06197274A (ja) | 画像拡大処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |