JPH07306903A - 和差回路 - Google Patents
和差回路Info
- Publication number
- JPH07306903A JPH07306903A JP6123236A JP12323694A JPH07306903A JP H07306903 A JPH07306903 A JP H07306903A JP 6123236 A JP6123236 A JP 6123236A JP 12323694 A JP12323694 A JP 12323694A JP H07306903 A JPH07306903 A JP H07306903A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- output
- input
- sum
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 ＳＡＷコンボルバを用いたＤＰＳＫ復調回路
等に好適な和差回路として、構成簡単で、小型かつ低コ
ストの回路を提案することである。 【構成】 入力巻線１１，１２、出力巻線１３を１組、
入力巻線１４，１５、出力巻線１６を他の１組として夫
々トリファイラー巻線５，６に形成し、メガネコア１７
の磁気ループ１７ａに巻き付け、第１の結合部９を構成
する。またトリファイラー巻線６は磁気ループ１７ｂに
巻き付け第２の結合部１０を構成する。トリファイラー
巻線５のうちの入力巻線１１はトリファイラー巻線６の
入力巻線１４に巻線極性が同じになるように接続する。
もう１つの入力巻線１２は他方の入力巻線１５に巻線極
性が逆になるように接続する。出力巻線１３には和出
力、出力巻線１６には差出力が得られる。
等に好適な和差回路として、構成簡単で、小型かつ低コ
ストの回路を提案することである。 【構成】 入力巻線１１，１２、出力巻線１３を１組、
入力巻線１４，１５、出力巻線１６を他の１組として夫
々トリファイラー巻線５，６に形成し、メガネコア１７
の磁気ループ１７ａに巻き付け、第１の結合部９を構成
する。またトリファイラー巻線６は磁気ループ１７ｂに
巻き付け第２の結合部１０を構成する。トリファイラー
巻線５のうちの入力巻線１１はトリファイラー巻線６の
入力巻線１４に巻線極性が同じになるように接続する。
もう１つの入力巻線１２は他方の入力巻線１５に巻線極
性が逆になるように接続する。出力巻線１３には和出
力、出力巻線１６には差出力が得られる。
Description
【０００１】
【産業上の利用分野】本発明は和差回路に係り、特に弾
性表面波（ＳＡＷ）コンボルバを用いたＤＰＳＫ復調回
路等に好適な和差回路の改良に関する。
性表面波（ＳＡＷ）コンボルバを用いたＤＰＳＫ復調回
路等に好適な和差回路の改良に関する。
【０００２】
【従来の技術】ＳＡＷコンボルバを用いたスペクトラム
拡散（ＳＳ）通信においてＳＡＷコンボルバのゲート電
極を２分割して、夫々の出力を合成することにより、Ｄ
ＰＳＫ（Differential Phase Shift Keying）復調が可
能であることが知られている（Ｚｎ／Ｓｉ ＳＡＷコン
ボルバを用いたスペクトラム拡散受信機 昭和５７、電
子通信学会通信 全大 参照）。図１１はそのＤＰＳＫ
復調の具体的な回路ブロックを示すものである。同図に
おいて、４１は入力信号、４２はローパスフィルタ（Ｌ
ＰＦ）、４３は増幅器、４４は入力整合回路、４５はＳ
ＡＷコンボルバ、４５Ａ，４５Ｂは入力トランスデュー
サ、４６は参照信号、４７，４８は第１及び第２のゲー
ト電極、４９，５０はコンボルバ出力ゲート整合回路、
５１，５２は分波器、５３は和トランス、５４は差トラ
ンス、５５，５６は増幅器、５７，５８はＡ／Ｄ変換
器、５９は差データ、６０は和データである。
拡散（ＳＳ）通信においてＳＡＷコンボルバのゲート電
極を２分割して、夫々の出力を合成することにより、Ｄ
ＰＳＫ（Differential Phase Shift Keying）復調が可
能であることが知られている（Ｚｎ／Ｓｉ ＳＡＷコン
ボルバを用いたスペクトラム拡散受信機 昭和５７、電
子通信学会通信 全大 参照）。図１１はそのＤＰＳＫ
復調の具体的な回路ブロックを示すものである。同図に
おいて、４１は入力信号、４２はローパスフィルタ（Ｌ
ＰＦ）、４３は増幅器、４４は入力整合回路、４５はＳ
ＡＷコンボルバ、４５Ａ，４５Ｂは入力トランスデュー
サ、４６は参照信号、４７，４８は第１及び第２のゲー
ト電極、４９，５０はコンボルバ出力ゲート整合回路、
５１，５２は分波器、５３は和トランス、５４は差トラ
ンス、５５，５６は増幅器、５７，５８はＡ／Ｄ変換
器、５９は差データ、６０は和データである。
【０００３】入力信号４１と参照信号４６とが入力トラ
ンスデューサ４５Ａ，４５Ｂに入力されると、ゲート電
極４７，４８にはコンボリューション出力のデータが出
力され、整合回路４９，５０を介して分波器５１，５２
に与えられて、これにより２つの信号路の入力データは
４つの信号路の出力データに分割され、その１組の出力
データは和トランス５３へ、他の組の出力データは差ト
ランス５４へ夫々入力される。和トランス５３では、２
つの入力データが加算され、和出力が増幅器５６、Ａ／
Ｄ変換器５８を介して和データ５９として出力される。
また差トランス５４では２つの出力データが減算され差
出力が増幅器５５、Ａ／Ｄ変換器５７を介して差データ
６０として出力される。
ンスデューサ４５Ａ，４５Ｂに入力されると、ゲート電
極４７，４８にはコンボリューション出力のデータが出
力され、整合回路４９，５０を介して分波器５１，５２
に与えられて、これにより２つの信号路の入力データは
４つの信号路の出力データに分割され、その１組の出力
データは和トランス５３へ、他の組の出力データは差ト
ランス５４へ夫々入力される。和トランス５３では、２
つの入力データが加算され、和出力が増幅器５６、Ａ／
Ｄ変換器５８を介して和データ５９として出力される。
また差トランス５４では２つの出力データが減算され差
出力が増幅器５５、Ａ／Ｄ変換器５７を介して差データ
６０として出力される。
【０００４】従って上記入力データが同相であれば、減
算によりキャンセルされ差出力のレベルはノイズフロア
以下となり、また反転していて互いに逆相であれば、加
算によりキャンセルされるが、減算によっては加算され
た出力が得られる。従って入力データが完全に同相の場
合、和と差の出力レベルの差（separation）が最大とな
る。一方、前記入力データが完全に反転（互いに逆相）
している場合、和出力のレベルはノイズフロア以下とな
り、かつ差出力としては上述のように実質的に加算レベ
ルが出力されるので、separationが最大となる。
算によりキャンセルされ差出力のレベルはノイズフロア
以下となり、また反転していて互いに逆相であれば、加
算によりキャンセルされるが、減算によっては加算され
た出力が得られる。従って入力データが完全に同相の場
合、和と差の出力レベルの差（separation）が最大とな
る。一方、前記入力データが完全に反転（互いに逆相）
している場合、和出力のレベルはノイズフロア以下とな
り、かつ差出力としては上述のように実質的に加算レベ
ルが出力されるので、separationが最大となる。
【０００５】
【発明が解決しようとする課題】さて上述した和差回路
を含むＤＰＳＫ復調回路において、上述した事項はゲー
ト電極７，８の両出力レベル及び位相が正確に揃ってい
る場合でかつ、夫々ゲート電極７，８の整合回路９，１
０の特性が正確に揃っている場合で、しかも図１１の和
差回路ブロック２１内の和トランス１３、差トランス１
４の夫々入力端子までの信号伝送路が同じであることが
条件である。現実的に、２つのゲート電極７，８の出力
整合回路９，１０を完全に揃えることは実装上非常に困
難である。また、可能であったにせよ、分波器１１，１
２となるトランスのオフセットが現実的に内在し、前述
のseparationが十数ｄＢとなってしまう。またこのよう
なオフセットをできる限り抑圧すべく分波器１１，１
２、和トランス１３、差トランス１４の配置を適切に配
置すると、どうしても回路基板上でのDeadspaceが発生
し、回路ブロックの小型化に寄与することが困難とな
る。さらに配置を工夫して分波器１１，１２、和トラン
ス１３、差トランス１４を近接配置できたとしても、差
トランス１４、和トランス１３或いは分波器１１，１２
相互に不要な結合が生じてしまい、結果的にＤＰＳＫ復
調方式で要となる和差回路のseparationが劣化してしま
うことになる。しいてはピット誤り率ＢＥＲ（BIT ERRO
R RATE）の劣化をきたしてしまう。
を含むＤＰＳＫ復調回路において、上述した事項はゲー
ト電極７，８の両出力レベル及び位相が正確に揃ってい
る場合でかつ、夫々ゲート電極７，８の整合回路９，１
０の特性が正確に揃っている場合で、しかも図１１の和
差回路ブロック２１内の和トランス１３、差トランス１
４の夫々入力端子までの信号伝送路が同じであることが
条件である。現実的に、２つのゲート電極７，８の出力
整合回路９，１０を完全に揃えることは実装上非常に困
難である。また、可能であったにせよ、分波器１１，１
２となるトランスのオフセットが現実的に内在し、前述
のseparationが十数ｄＢとなってしまう。またこのよう
なオフセットをできる限り抑圧すべく分波器１１，１
２、和トランス１３、差トランス１４の配置を適切に配
置すると、どうしても回路基板上でのDeadspaceが発生
し、回路ブロックの小型化に寄与することが困難とな
る。さらに配置を工夫して分波器１１，１２、和トラン
ス１３、差トランス１４を近接配置できたとしても、差
トランス１４、和トランス１３或いは分波器１１，１２
相互に不要な結合が生じてしまい、結果的にＤＰＳＫ復
調方式で要となる和差回路のseparationが劣化してしま
うことになる。しいてはピット誤り率ＢＥＲ（BIT ERRO
R RATE）の劣化をきたしてしまう。
【０００６】本発明の目的は前述したＤＰＳＫ復調回路
等に好適で、しかも小型化、低コスト化に寄与できる構
成の和差回路を提供することにある。
等に好適で、しかも小型化、低コスト化に寄与できる構
成の和差回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明の和差回路は、少なくとも２つの入力ポ
ート及び１つの出力ポートを有するトリファイラー巻の
第１の入力巻線及び出力巻線が巻回される第１の結合部
と、少なくとも他の１つの出力ポートを有するトリファ
イラー巻の第２の入力巻線及び出力巻線が巻回される第
２の結合部と、を備え、第１の入力巻線と第２の入力巻
線とが、前記１つの出力ポートからは和出力が、他の１
つの出力ポートからは差出力が得られるような極性で接
続されていることを特徴とする。
め、第１の発明の和差回路は、少なくとも２つの入力ポ
ート及び１つの出力ポートを有するトリファイラー巻の
第１の入力巻線及び出力巻線が巻回される第１の結合部
と、少なくとも他の１つの出力ポートを有するトリファ
イラー巻の第２の入力巻線及び出力巻線が巻回される第
２の結合部と、を備え、第１の入力巻線と第２の入力巻
線とが、前記１つの出力ポートからは和出力が、他の１
つの出力ポートからは差出力が得られるような極性で接
続されていることを特徴とする。
【０００８】第２の発明の和差回路は、第１の発明にお
いて、更にメガネコアを有し、該メガネコアの夫々の磁
気ループに前記第１及び第２の結合部が形成されている
ことを特徴とする。
いて、更にメガネコアを有し、該メガネコアの夫々の磁
気ループに前記第１及び第２の結合部が形成されている
ことを特徴とする。
【０００９】第３の発明の和差回路は、第１又は第２の
発明において、前記入力ポート及び出力ポートに夫々並
列容量が接続されていることを特徴とする。
発明において、前記入力ポート及び出力ポートに夫々並
列容量が接続されていることを特徴とする。
【００１０】第４の発明の和差回路は、少なくとも１つ
の入力ポートを有するバイファイラー巻の第１の入力巻
線及び出力巻線が巻回される第１の結合部と、少なくと
も１つの入力ポートと１つの出力ポートを有するバイフ
ァイラー巻の第２の入力巻線及び出力巻線が巻回される
第２の結合部と、少なくとも他の１つの出力ポートを有
する第３の出力巻線が巻回される共通の結合部と、を備
え、第１の入力巻線及び出力巻線と第２の入力巻線及び
出力巻線とが直列に接続されたことを特徴とする。
の入力ポートを有するバイファイラー巻の第１の入力巻
線及び出力巻線が巻回される第１の結合部と、少なくと
も１つの入力ポートと１つの出力ポートを有するバイフ
ァイラー巻の第２の入力巻線及び出力巻線が巻回される
第２の結合部と、少なくとも他の１つの出力ポートを有
する第３の出力巻線が巻回される共通の結合部と、を備
え、第１の入力巻線及び出力巻線と第２の入力巻線及び
出力巻線とが直列に接続されたことを特徴とする。
【００１１】第５の発明の和差回路は、第４の発明にお
いて、メガネコアを有し、該メガネコアの夫々の磁気ル
ープに前記第１及び第２の結合部が形成され、かつ上記
メガネコアの共通コア部に前記共通の結合部が形成され
ていることを特徴とする。
いて、メガネコアを有し、該メガネコアの夫々の磁気ル
ープに前記第１及び第２の結合部が形成され、かつ上記
メガネコアの共通コア部に前記共通の結合部が形成され
ていることを特徴とする。
【００１２】第６の発明の和差回路は、第４又は第５の
発明において、前記入力ポート及び出力ポートに夫々並
列容量が接続されていることを特徴とする。
発明において、前記入力ポート及び出力ポートに夫々並
列容量が接続されていることを特徴とする。
【００１３】第７の発明の和差回路は、弾性表面波コン
ボルバを用いたＤＰＳＫ復調回路における和差回路にお
いて、該和差回路は上記コンボルバの２つの出力の和及
び差をとる回路であって、少なくとも２つの入力ポート
及び１つの出力ポートを有するトリファイラー巻の第１
の入力巻線及び出力巻線が巻回される第１の結合部と、
少なくとも他の１つの出力ポートを有する第２の入力巻
線及び出力巻線が巻回される第２の結合部と、を備え、
第１の入力巻線と第２の入力巻線とが、前記１つの出力
ポートからは和出力が、他の１つの出力ポートからは差
出力が得られるような極性で接続されていることを特徴
とする。
ボルバを用いたＤＰＳＫ復調回路における和差回路にお
いて、該和差回路は上記コンボルバの２つの出力の和及
び差をとる回路であって、少なくとも２つの入力ポート
及び１つの出力ポートを有するトリファイラー巻の第１
の入力巻線及び出力巻線が巻回される第１の結合部と、
少なくとも他の１つの出力ポートを有する第２の入力巻
線及び出力巻線が巻回される第２の結合部と、を備え、
第１の入力巻線と第２の入力巻線とが、前記１つの出力
ポートからは和出力が、他の１つの出力ポートからは差
出力が得られるような極性で接続されていることを特徴
とする。
【００１４】第８の発明の和差回路は、弾性表面波コン
ボルバを用いたＤＰＳＫ復調回路における和差回路にお
いて、該和差回路は上記コンボルバの２つの出力の和及
び差をとる回路であって、少なくとも１つの入力ポート
を有するバイファイラー巻の第１の入力巻線及び出力巻
線が巻回される第１の結合部と、少なくとも１つの入力
ポートと１つの出力ポートを有するバイファイラー巻の
第２の入力巻線及び出力巻線が巻回される第２の結合部
と、少なくとも他の１つの出力ポートを有する第３の出
力巻線が巻回される共通の結合部と、を備え、第１の入
力巻線及び出力巻線と第２の入力巻線及び出力巻線とが
直列に接続されていることを特徴とする。
ボルバを用いたＤＰＳＫ復調回路における和差回路にお
いて、該和差回路は上記コンボルバの２つの出力の和及
び差をとる回路であって、少なくとも１つの入力ポート
を有するバイファイラー巻の第１の入力巻線及び出力巻
線が巻回される第１の結合部と、少なくとも１つの入力
ポートと１つの出力ポートを有するバイファイラー巻の
第２の入力巻線及び出力巻線が巻回される第２の結合部
と、少なくとも他の１つの出力ポートを有する第３の出
力巻線が巻回される共通の結合部と、を備え、第１の入
力巻線及び出力巻線と第２の入力巻線及び出力巻線とが
直列に接続されていることを特徴とする。
【００１５】
【作用】第１乃至第３の発明の和差回路では、２つの結
合部を、例えば、１つのメガネコイル上に構成し、第１
の結合部は２つの入力巻線において、第１の入力巻線の
片方を同じ極性で第２の結合部へ接続させる。第２の入
力巻線は巻線極性を逆相になるよう、第２の結合部へ接
続させる。出力巻線（ピックアップ）は、第１、第２の
結合部共に、第１の入力巻線と同じ極性となるよう、結
合させる。メガネコアの片方の磁気ループに対してトリ
ファイラー巻することで１つの結合部を形成する。ここ
で２つの結合部間に対して結合、干渉はないとする。
合部を、例えば、１つのメガネコイル上に構成し、第１
の結合部は２つの入力巻線において、第１の入力巻線の
片方を同じ極性で第２の結合部へ接続させる。第２の入
力巻線は巻線極性を逆相になるよう、第２の結合部へ接
続させる。出力巻線（ピックアップ）は、第１、第２の
結合部共に、第１の入力巻線と同じ極性となるよう、結
合させる。メガネコアの片方の磁気ループに対してトリ
ファイラー巻することで１つの結合部を形成する。ここ
で２つの結合部間に対して結合、干渉はないとする。
【００１６】このことは２つのコアに発生する磁気ルー
プの方向は同じ方向とする。こうすることによって、第
１の結合部に２つの入力信号が出力巻線に加算され出力
される機能、第２の結合部に２つの入力巻線の極性が逆
相で接続されるので磁束がキャンセルされ入力信号の差
成分が誘起され出力巻線に、差信号が生じる機能が得ら
れることになる。こうすることでメガネコア１個で和差
回路が実現されオフセットが発生し難く、従来４個のト
ランスで構成していた和差回路が部品１個で形成され、
一挙に和差回路の性能改善と小型化が実現されることに
なる。
プの方向は同じ方向とする。こうすることによって、第
１の結合部に２つの入力信号が出力巻線に加算され出力
される機能、第２の結合部に２つの入力巻線の極性が逆
相で接続されるので磁束がキャンセルされ入力信号の差
成分が誘起され出力巻線に、差信号が生じる機能が得ら
れることになる。こうすることでメガネコア１個で和差
回路が実現されオフセットが発生し難く、従来４個のト
ランスで構成していた和差回路が部品１個で形成され、
一挙に和差回路の性能改善と小型化が実現されることに
なる。
【００１７】トリファイラー巻により２つの結合部を形
成し、２つの入力巻線の極性を片方の結合部に対して逆
極性となるよう形成する。２つの出力巻線は２つの結合
部に対して、１つは３本の巻線を全て同相になるように
結線する。他方の結合部は入力コイルの正相と同じ極性
となるよう結線し、この部分は３本のコイルの極性は２
本のみ同じ極性となる。従って第１の結合部の出力巻線
には非常に高結合の和出力が現れ、第２の結合部には差
出力が誘導され、実際には小さな不要波のみ現れる。
成し、２つの入力巻線の極性を片方の結合部に対して逆
極性となるよう形成する。２つの出力巻線は２つの結合
部に対して、１つは３本の巻線を全て同相になるように
結線する。他方の結合部は入力コイルの正相と同じ極性
となるよう結線し、この部分は３本のコイルの極性は２
本のみ同じ極性となる。従って第１の結合部の出力巻線
には非常に高結合の和出力が現れ、第２の結合部には差
出力が誘導され、実際には小さな不要波のみ現れる。
【００１８】第４乃至第６の発明の和差回路では、前記
発明のように入力巻線と出力巻線とがトリファイラー巻
によって同一空間で結合が行われるのではなく、入出巻
線が分離された形で行われる。
発明のように入力巻線と出力巻線とがトリファイラー巻
によって同一空間で結合が行われるのではなく、入出巻
線が分離された形で行われる。
【００１９】第７及び第８の発明はＳＡＷコンボルバを
用いたＤＰＳＫ復調回路の和差回路として夫々第１又は
第４の発明の和差回路を用いている。
用いたＤＰＳＫ復調回路の和差回路として夫々第１又は
第４の発明の和差回路を用いている。
【００２０】
【実施例】以下図面に示す本発明の各実施例を説明す
る。図１及び図２は第１乃至第３の発明の和差回路に対
応する実施例で、１及び２は入力ポート、３は和の出力
ポート、４は差の出力ポート、５及び６はトリファイラ
ー巻線、７は巻線極性を示す符号、８は入力用グラン
ド、８’は出力用グランド、９は第１の結合部、１０は
第２の結合部、１１及び１２は入力巻線、１３は和の出
力巻線、１４及び１５は入力巻線、１６は差の出力巻
線、１７はメガネコア、１８，１９は接線部である。
る。図１及び図２は第１乃至第３の発明の和差回路に対
応する実施例で、１及び２は入力ポート、３は和の出力
ポート、４は差の出力ポート、５及び６はトリファイラ
ー巻線、７は巻線極性を示す符号、８は入力用グラン
ド、８’は出力用グランド、９は第１の結合部、１０は
第２の結合部、１１及び１２は入力巻線、１３は和の出
力巻線、１４及び１５は入力巻線、１６は差の出力巻
線、１７はメガネコア、１８，１９は接線部である。
【００２１】入力巻線１１，１２、出力巻線１３を１
組、入力巻線１４，１５、出力巻線１６を他の１組とし
て夫々トリファイラー巻線５，６に形成し、トリファイ
ラー巻線５はメガネコア１７の上側の磁気ループ１７ａ
に巻き付け第１の結合部９を構成する。またトリファイ
ラー巻線６はメガネコア１７の下側の磁気ループ１７ｂ
に巻き付け第２の結合部１０を構成する。トリファイラ
ー巻線５の２本の入力巻線の内の、１本の入力巻線１１
は他方のトリファイラー巻線６の１本の入力巻線１４に
巻線極性が同じになるように接続する。一方、もう１つ
の入力巻線１２は他方の入力巻線１５に巻線極性が逆に
なるように接続する。このように結線すると、第１の結
合部９となる磁気ループ１７ａでは２本の入力巻線１
１，１２の電流が同相で流れ込んだ場合、同一トリファ
イラー巻線５の出力巻線１３に２本の入力電力の合計電
力が誘導される。
組、入力巻線１４，１５、出力巻線１６を他の１組とし
て夫々トリファイラー巻線５，６に形成し、トリファイ
ラー巻線５はメガネコア１７の上側の磁気ループ１７ａ
に巻き付け第１の結合部９を構成する。またトリファイ
ラー巻線６はメガネコア１７の下側の磁気ループ１７ｂ
に巻き付け第２の結合部１０を構成する。トリファイラ
ー巻線５の２本の入力巻線の内の、１本の入力巻線１１
は他方のトリファイラー巻線６の１本の入力巻線１４に
巻線極性が同じになるように接続する。一方、もう１つ
の入力巻線１２は他方の入力巻線１５に巻線極性が逆に
なるように接続する。このように結線すると、第１の結
合部９となる磁気ループ１７ａでは２本の入力巻線１
１，１２の電流が同相で流れ込んだ場合、同一トリファ
イラー巻線５の出力巻線１３に２本の入力電力の合計電
力が誘導される。
【００２２】これに対し第２の結合部１０となる他方の
磁気ループ１７ｂでは、２本の入力巻線１４，１５にそ
の結線に従って逆相で大きさの等しい電流が流れ込むこ
とになるので、磁束は発生せず、出力巻線１６には２本
の入力巻線１４，１５の差電力（この場合は零）が誘導
される。
磁気ループ１７ｂでは、２本の入力巻線１４，１５にそ
の結線に従って逆相で大きさの等しい電流が流れ込むこ
とになるので、磁束は発生せず、出力巻線１６には２本
の入力巻線１４，１５の差電力（この場合は零）が誘導
される。
【００２３】トリファイラー巻線の残りの１本は出力巻
線であり、他の２本の入力巻線同士が同相で巻かれてい
れば（第１の結合部）、その出力巻線の出力は和出力と
なる。一方他の磁気ループ（第２の結合部）では２本の
入力巻線は逆相に接続されているのでここでの出力は、
入力信号が夫々Ａ・ＳＩＮ（ωｔ−θ）、Ｂ・ＳＩＮ
（ωｔ−（θ−△θ））とすると、Ａ、Ｂの振幅差及び
△θに応じた差レベルが誘導される。Ａ＝Ｂ、△θ＝０
の場合、差出力は零となる。このように結線を施された
メガネコアの磁気ループ（第１の結合部）内では密に巻
かれたトリファイラー巻線の漏れ磁束が小さいので、結
合係数は非常に大きく０．９以上と考えられる。
線であり、他の２本の入力巻線同士が同相で巻かれてい
れば（第１の結合部）、その出力巻線の出力は和出力と
なる。一方他の磁気ループ（第２の結合部）では２本の
入力巻線は逆相に接続されているのでここでの出力は、
入力信号が夫々Ａ・ＳＩＮ（ωｔ−θ）、Ｂ・ＳＩＮ
（ωｔ−（θ−△θ））とすると、Ａ、Ｂの振幅差及び
△θに応じた差レベルが誘導される。Ａ＝Ｂ、△θ＝０
の場合、差出力は零となる。このように結線を施された
メガネコアの磁気ループ（第１の結合部）内では密に巻
かれたトリファイラー巻線の漏れ磁束が小さいので、結
合係数は非常に大きく０．９以上と考えられる。
【００２４】この第１の結合部９で形成される磁束と第
２の結合部１０で形成される磁束の関係は、２入力の信
号線に対して１つは順方向になり、他方の入力信号線は
磁束が反発するような関係になる。この順方向の結合部
に巻かれた出力巻線は２つの入力信号が振幅、位相共に
等しい場合、和出力となる。第２の結合部１０の出力巻
線１６には「零」なる差出力が現れるが、実際的には小
さな不要波が現れる。図４、図５に各入力偏差量におけ
る、レベル差（Separation）のシミュレーションを示
す。また実際には試作して得られた特性を示す。２つの
入力が同振幅、同位相の場合の２出力間のSeparationを
図７に示す。２００ＭＨｚから４００ＭＨｚにわたっ
て、２０ｄＢ以上得られていることがわかる。図７では
和差トランスをそのままにして、入力位相を反転させた
場合で、３００ＭＨｚから５００ＭＨｚにわたって３０
ｄＢ以上得られている。一方、図８、図９により、入力
間のアイソレーションが１５ｄＢ〜２０ｄＢ、出力間の
アイソレーションが３０ｄＢと良好な特性が得られた。
２の結合部１０で形成される磁束の関係は、２入力の信
号線に対して１つは順方向になり、他方の入力信号線は
磁束が反発するような関係になる。この順方向の結合部
に巻かれた出力巻線は２つの入力信号が振幅、位相共に
等しい場合、和出力となる。第２の結合部１０の出力巻
線１６には「零」なる差出力が現れるが、実際的には小
さな不要波が現れる。図４、図５に各入力偏差量におけ
る、レベル差（Separation）のシミュレーションを示
す。また実際には試作して得られた特性を示す。２つの
入力が同振幅、同位相の場合の２出力間のSeparationを
図７に示す。２００ＭＨｚから４００ＭＨｚにわたっ
て、２０ｄＢ以上得られていることがわかる。図７では
和差トランスをそのままにして、入力位相を反転させた
場合で、３００ＭＨｚから５００ＭＨｚにわたって３０
ｄＢ以上得られている。一方、図８、図９により、入力
間のアイソレーションが１５ｄＢ〜２０ｄＢ、出力間の
アイソレーションが３０ｄＢと良好な特性が得られた。
【００２５】上記和差回路（トランス）は２入力端子２
出力端子で構成され、２つの結合部を持ち、結合部がカ
スケードに接続されている伝送線路トランスとして取り
扱うことができる。従って伝送線路の特徴である広帯域
な特性を持ち合わせている。実際には入出力端子ともに
動作帯域で５０Ωに整合しておかなければならないので
各ボードには並列容量が必要となる。図３は動作帯域３
００ＭＨｚ〜４００ＭＨｚとした場合の、並列容量（Ｃ
p1，Ｃp4）の一例を示す。
出力端子で構成され、２つの結合部を持ち、結合部がカ
スケードに接続されている伝送線路トランスとして取り
扱うことができる。従って伝送線路の特徴である広帯域
な特性を持ち合わせている。実際には入出力端子ともに
動作帯域で５０Ωに整合しておかなければならないので
各ボードには並列容量が必要となる。図３は動作帯域３
００ＭＨｚ〜４００ＭＨｚとした場合の、並列容量（Ｃ
p1，Ｃp4）の一例を示す。
【００２６】図１０は第４乃至第６の発明の和差回路に
対応する実施例で、２７及び２５は和の出力巻線、２２
及び２６は入力巻線、２３は出力巻線グランド、２４は
入力巻線グランド、２８は入力巻線グランド、２９は差
の出力巻線、３０は出力巻線グランド、３１はメガネコ
ア、２７ａは入力巻線接続点、２５ａは和の出力ポー
ト、２２ａ及び２６ａは入力ポート、２９ａは差の出力
ポート、３２は第１の結合部、３３は第２の結合部、３
４は共通の結合部である。
対応する実施例で、２７及び２５は和の出力巻線、２２
及び２６は入力巻線、２３は出力巻線グランド、２４は
入力巻線グランド、２８は入力巻線グランド、２９は差
の出力巻線、３０は出力巻線グランド、３１はメガネコ
ア、２７ａは入力巻線接続点、２５ａは和の出力ポー
ト、２２ａ及び２６ａは入力ポート、２９ａは差の出力
ポート、３２は第１の結合部、３３は第２の結合部、３
４は共通の結合部である。
【００２７】第１及び第２の結合部３２，３３となるメ
ガネコア３１の各磁気ループ３２，３３に夫々入力巻線
２２，２６を巻回し、共通の結合部３４となる中央の共
通コア部３４に差の出力巻線２９を巻回する。すると、
この出力巻線２９には２つの入力巻線２２，２６によっ
て発生する磁束が逆行し、差出力が出力ポート２９ａに
現れる。
ガネコア３１の各磁気ループ３２，３３に夫々入力巻線
２２，２６を巻回し、共通の結合部３４となる中央の共
通コア部３４に差の出力巻線２９を巻回する。すると、
この出力巻線２９には２つの入力巻線２２，２６によっ
て発生する磁束が逆行し、差出力が出力ポート２９ａに
現れる。
【００２８】差の出力巻線２７は２つの入力巻線２２，
２６とバイファイラー巻により同一メガネコア３１の２
つの磁気ループ３２，３３に対し分離して巻回し、その
巻線極性が直列接続となるように接続する。こうするこ
とによって入力ポート２２ａ，２６ａに印加される入力
信号が同一の場合、同相の誘導電圧が直列に加算され和
出力が出力ポート２５に得られる。勿論、入力信号が逆
相の場合、キャンセルされ、差出力が得られる。
２６とバイファイラー巻により同一メガネコア３１の２
つの磁気ループ３２，３３に対し分離して巻回し、その
巻線極性が直列接続となるように接続する。こうするこ
とによって入力ポート２２ａ，２６ａに印加される入力
信号が同一の場合、同相の誘導電圧が直列に加算され和
出力が出力ポート２５に得られる。勿論、入力信号が逆
相の場合、キャンセルされ、差出力が得られる。
【００２９】図１２は夫々図１又は図１０の和差回路
を、図１に示すようなＤＰＳＫ復調回路に用いた例を示
しており、図１，図１０，図１１と同一符号は同一又は
類似回路を示す。同図から明らかなように、従来の分波
器は不要で、また和トランス、差トランスを別個に設け
る必要もない。
を、図１に示すようなＤＰＳＫ復調回路に用いた例を示
しており、図１，図１０，図１１と同一符号は同一又は
類似回路を示す。同図から明らかなように、従来の分波
器は不要で、また和トランス、差トランスを別個に設け
る必要もない。
【００３０】
【発明の効果】以上説明したように本発明によれば、構
成簡単で小型化、低コスト化でき、特にＤＰＳＫ復調回
路等に好適な和差回路を得ることができる。
成簡単で小型化、低コスト化でき、特にＤＰＳＫ復調回
路等に好適な和差回路を得ることができる。
【図１】本発明の一実施例の結線図である。
【図２】メガネコアを用いた場合の上記実施例に対応す
る和差トランスを示す図である。
る和差トランスを示す図である。
【図３】上記和差トランスを４ポート伝送回路と見な
し、２００ＭＨｚ〜４００ＭＨｚを動作帯域とした場合
の各ポートに接続すべき並列容量を示す図である。
し、２００ＭＨｚ〜４００ＭＨｚを動作帯域とした場合
の各ポートに接続すべき並列容量を示す図である。
【図４】前記実施例で、入力信号の位相偏差に対するセ
パレーションを示す特性図である。
パレーションを示す特性図である。
【図５】前記実施例で、入力信号の振幅差に対するセパ
レーションを示す特性図である。
レーションを示す特性図である。
【図６】実際に試作した本発明による和差トランスのセ
パレーションを示す特性図である。
パレーションを示す特性図である。
【図７】上記和差トランスの状態をそのままにして入力
位相を反転した場合のセパレーションを示す特性図であ
る。
位相を反転した場合のセパレーションを示す特性図であ
る。
【図８】前記和差トランスの出力ポートを全て５０Ωで
終端して入力間のアイソレーションを測定した場合の特
性図である。
終端して入力間のアイソレーションを測定した場合の特
性図である。
【図９】前記和差トランスの入力ポートを５０Ωで終端
し、出力間のアイソレーションを測定した場合の特性図
である。
し、出力間のアイソレーションを測定した場合の特性図
である。
【図１０】本発明の他の実施例を示す結線図である。
【図１１】従来のＤＰＳＫ復調回路を示すブロック図で
ある。
ある。
【図１２】本発明の更に他の実施例を示すブロック図で
ある。
ある。
１，２ 入力ポート ３，４ 出力ポート ５，６ トリファイラー巻線 ９ 第１の結合部 １０ 第２の結合部 １１，１２，１４，１５ 入力巻線 １３，１６ 出力巻線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 27/22
Claims (8)
- 【請求項１】 少なくとも２つの入力ポート及び１つの
出力ポートを有するトリファイラー巻の第１の入力巻線
及び出力巻線が巻回される第１の結合部と、少なくとも
他の１つの出力ポートを有するトリファイラー巻の第２
の入力巻線及び出力巻線が巻回される第２の結合部と、
を備え、第１の入力巻線と第２の入力巻線とが、前記１
つの出力ポートからは和出力が、他の１つの出力ポート
からは差出力が得られるような極性で接続されているこ
とを特徴とする和差回路。 - 【請求項２】 メガネコアを有し、該メガネコアの夫々
の磁気ループに前記第１及び第２の結合部が形成されて
いることを特徴とする請求項１に記載の和差回路。 - 【請求項３】 前記入力ポート及び出力ポートに夫々並
列容量が接続されていることを特徴とする請求項１又は
２に記載の和差回路。 - 【請求項４】 少なくとも１つの入力ポートを有するバ
イファイラー巻の第１の入力巻線及び出力巻線が巻回さ
れる第１の結合部と、少なくとも１つの入力ポートと１
つの出力ポートを有するバイファイラー巻の第２の入力
巻線及び出力巻線が巻回される第２の結合部と、少なく
とも他の１つの出力ポートを有する第３の出力巻線が巻
回される共通の結合部と、を備え、第１の入力巻線及び
出力巻線と第２の入力巻線及び出力巻線とが直列に接続
されたことを特徴とする和差回路。 - 【請求項５】 メガネコアを有し、該メガネコアの夫々
の磁気ループに前記第１及び第２の結合部が形成され、
かつ上記メガネコアの共通コア部に前記共通の結合部が
形成されていることを特徴とする請求項４に記載の和差
回路。 - 【請求項６】 前記入力ポート及び出力ポートに夫々並
列容量が接続されていることを特徴とする請求項４又は
５に記載の和差回路。 - 【請求項７】 弾性表面波コンボルバを用いたＤＰＳＫ
復調回路における和差回路において、該和差回路は上記
コンボルバの２つの出力の和及び差をとる回路であっ
て、少なくとも２つの入力ポート及び１つの出力ポート
を有するトリファイラー巻の第１の入力巻線及び出力巻
線が巻回される第１の結合部と、少なくとも他の１つの
出力ポートを有する第２の入力巻線及び出力巻線が巻回
される第２の結合部と、を備え、第１の入力巻線と第２
の入力巻線とが、前記１つの出力ポートからは和出力
が、他の１つの出力ポートからは差出力が得られるよう
な極性で接続されていることを特徴とする和差回路。 - 【請求項８】 弾性表面波コンボルバを用いたＤＰＳＫ
復調回路における和差回路において、該和差回路は上記
コンボルバの２つの出力の和及び差をとる回路であっ
て、少なくとも１つの入力ポートを有するバイファイラ
ー巻の第１の入力巻線及び出力巻線が巻回される第１の
結合部と、少なくとも１つの入力ポートと１つの出力ポ
ートを有するバイファイラー巻の第２の入力巻線及び出
力巻線が巻回される第２の結合部と、少なくとも他の１
つの出力ポートを有する第３の出力巻線が巻回される共
通の結合部と、を備え、第１の入力巻線及び出力巻線と
第２の入力巻線及び出力巻線とが直列に接続されている
ことを特徴とする和差回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6123236A JPH07306903A (ja) | 1994-05-13 | 1994-05-13 | 和差回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6123236A JPH07306903A (ja) | 1994-05-13 | 1994-05-13 | 和差回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07306903A true JPH07306903A (ja) | 1995-11-21 |
Family
ID=14855576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6123236A Pending JPH07306903A (ja) | 1994-05-13 | 1994-05-13 | 和差回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07306903A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011090050A1 (ja) * | 2010-01-19 | 2011-07-28 | 株式会社村田製作所 | アンテナ装置 |
| WO2011090082A1 (ja) * | 2010-01-19 | 2011-07-28 | 株式会社村田製作所 | 高結合度トランス、電子回路および電子機器 |
-
1994
- 1994-05-13 JP JP6123236A patent/JPH07306903A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011090050A1 (ja) * | 2010-01-19 | 2011-07-28 | 株式会社村田製作所 | アンテナ装置 |
| WO2011090082A1 (ja) * | 2010-01-19 | 2011-07-28 | 株式会社村田製作所 | 高結合度トランス、電子回路および電子機器 |
| US8754738B2 (en) | 2010-01-19 | 2014-06-17 | Murata Manufacturing Co., Ltd. | Transformer having high degree of coupling, electronic circuit, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100777394B1 (ko) | 진폭 불균형을 개선하기 위한 온칩 트랜스포머 밸룬 | |
| US7199684B2 (en) | Filter circuit with a filter stage and balun on a single substrate | |
| JP3948533B2 (ja) | 多相フィルタからなる受信機及びフィルタ配置 | |
| US20190214700A1 (en) | Wilkinson combiner with coupled inductors | |
| US20060103484A1 (en) | Balun with localized components | |
| JP2003338723A (ja) | 集積フィルタバラン | |
| US6639490B2 (en) | Ninety degree coupler for radio frequency degraded circuits | |
| US7123897B2 (en) | Directional receiver coupling arrangement with frequency selectivity and gain control for DSL | |
| JP3109461B2 (ja) | ローパスフィルタ | |
| JP2859584B2 (ja) | 集中パラメータバラン | |
| JPH07306903A (ja) | 和差回路 | |
| US10998876B2 (en) | Balun | |
| JP2005532000A (ja) | チューニング装置 | |
| JPH0159767B2 (ja) | ||
| JP3021337B2 (ja) | 方向性結合器 | |
| JP4800026B2 (ja) | 複素係数トランスバーサルフィルタおよび周波数変換器 | |
| US8217657B2 (en) | Diplex filter and method to filter signals | |
| US6271778B1 (en) | High pass filtering with automatic phase equalization | |
| JPH0575384A (ja) | Ｓａｔ移相回路 | |
| US20230027154A1 (en) | Balun | |
| US20230036397A1 (en) | Balun | |
| CN217590768U (zh) | 平衡非平衡转换器 | |
| JP3921303B2 (ja) | 分布定数フィルタ | |
| EP1111865A2 (en) | Directional receiver coupling arrangement with frequency selectivity and gain control for DSL | |
| US9923541B2 (en) | Converting a symmetrical input signal of a magnetic resonance arrangement into an asymmetrical output signal |