JPH07306661A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 フレームメモリを設けることなく、複数の画
面を一つの液晶パネルに同時に表示する。 【構成】 画面表示の場合、ビデオ切換回路は１４は、
第１のビデオ回路１２からの三原色信号ｃ１Ｒ，ｃ１
Ｇ，ｃ１Ｂと第２のビデオ回路４２からの三原色信号ｆ
１Ｒ，ｆ１Ｇ，ｆ１Ｂとを時分割で合成し、アドレス切
換回路４４は、ビデオ切換回路は１４と同じタイミング
で第１のアドレス発生回路１５からの水平及び垂直のア
ドレス信号ｊ１Ｈ，ｊ１Ｖと第２のアドレス発生回路４
５からの水平及び垂直のアドレス信号ｋ１Ｈ，ｋ１Ｖと
を時分割で合成し、液晶パネル５０はこのようにして合
成された信号に基づいて駆動させるので、フレームメモ
リを設けることなく、複数の画面を一つの液晶パネルに
同時に表示することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数の画面を一つの
液晶パネルに同時に表示することができる液晶表示装置
に係り、特に回路の簡素化が可能な液晶表示装置に関す
る。

【０００２】

【従来の技術】近年、テレビジョン受像機においては、
親画面の中に子画面を表示して同時に二つの番組を見る
こができるようにしたピクチャーインピクチャー方式の
ものが普及してきている。この一方では、ユーザーのテ
レビジョン受像機の薄型化及び軽量化の要求に対応して
ピクチャーインピクチャー方式の液晶表示装置が普及し
てきている。

【０００３】また、液晶パネルの画素に映像信号に書き
込むドライバ関係では、シフトレジスタで構成されてい
るものが主流であるが、入力されるアドレス信号をデコ
ードすることにより液晶パネルの画素電極に信号電圧を
書き込むタイプが出てきた。このタイプはシフトレジス
タで構成したものに比べ、回路構成が簡単で、画素欠陥
（線欠陥）に対する冗長性がある等の利点から今後は増
えていくものと思われる。

【０００４】図３はこのような従来の液晶表示装置を示
す回路図である。

【０００５】図３において、符号６１は親画面表示用の
第１のチューナからの第１の番組のＮＴＳＣ方式の複合
映像信号ａ３が導かれる入力端子であり、この入力端子
６１に導かれた複合映像信号ａ３は、ビデオ回路６２に
供給される。ビデオ回路６２は、供給される複合映像信
号ａ３から水平及び垂直同期信号ｂ３Ｈ，ｂ３Ｖを分離
しコントロール回路６３の第１の入力端子群に導くとと
もに、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三原色信号を復
調し、液晶の劣化を防ぐためにフィールド毎に極性の反
転を行って三原色信号ｃ３Ｒ，ｃ３Ｇ，ｃ３Ｂとしてビ
デオ切換回路６４の第１の入力端子群に導く。

【０００６】入力端子群６５は、子画面表示用の第２の
チューナからの第２の番組のＮＴＳＣ方式の複合映像信
号ｄ３が導かれる入力端子であり、この入力端子６５に
導かれた複合映像信号ｄ３は、ビデオ回路９０のアナロ
グ・デジタル変換回路（以下Ａ／Ｄ変換回路と呼ぶ）９
１に供給する。

【０００７】以下、ビデオ回路９０について詳細に説明
する。

【０００８】ビデオ回路９０のＡ／Ｄ変換回路９１は、
供給される複合映像信号ｄ３に対して８ビットのＡ／Ｄ
変換を行い、デジタル複合映像信号ｅ３に変換してデジ
タル信号処理回路９２に供給する。デジタル信号処理回
路９２は、供給されるデジタル複合映像信号ａ３からデ
ジタルのＲ、Ｇ、Ｂの三原色信号に変換し、デジタルの
Ｒ、Ｇ、Ｂの三原色信号を１フレーム分、フレームメモ
リに一端記憶して上下の画素の圧縮を行い液晶の劣化を
防ぐためにフィールド毎に極性の反転を行うことにより
子画面表示用のデジタルのＲ、Ｇ、Ｂの三原色信号ｆ１
を作成してデジタル・アナログ変換回路（以下Ｄ／Ａ変
換回路と呼ぶ）９３に供給する。Ｄ／Ａ変換回路９１
は、供給されるデジタルのＲ、Ｇ、Ｂの三原色信号ｆ１
に対してＤ／Ａ変換を行い、アナログのＲ、Ｇ、Ｂの三
原色信号ｇ３Ｒ，ｇ３Ｇ，ｇ３Ｂに変換してビデオ切換
回路６４の第２の入力端子群に導く。

【０００９】コントロール回路６３は、ビデオ切換回路
６４からの水平及び垂直同期信号ｂ３Ｈ，ｂ３Ｖに同期
した水平及び垂直のタイミング信号ｈ３Ｈ，ｈ３Ｖを作
成して走査電極駆動回路７１のアドレス変換回路７２に
供給するとともに、水平のタイミング信号ｈ３Ｈを信号
電極駆動回路６９に供給する。

【００１０】また、コントロール回路６３は、子画面表
示を行う場合、ビデオ切換回路６４からの水平及び垂直
同期信号ｂ３Ｈ，ｂ３Ｖより子画面表示領域となるタイ
ミングを示すコントロール信号ｉ３を作成してビデオ切
換回路６４の制御信号入力端子に供給する。

【００１１】ビデオ切換回路６４は、コントロール信号
ｉ３が親画面表示領域を示す場合に、ビデオ回路６２か
らの三原色信号ｃ３Ｒ，ｃ３Ｇ，ｃ３Ｂを信号電極駆動
回路６９に導き、コントロール信号ｉ３が親画面表示領
域を示す場合に、Ｄ／Ａ変換回路９３からの三原色信号
ｇ３Ｒ，ｇ３Ｇ，ｇ３ＢをＲ、Ｇ、Ｂの三原色信号ｊ３
Ｒ，ｊ３Ｇ，ｊ３Ｂとして信号電極駆動回路６９に導
く。

【００１２】信号電極駆動回路６９は、ドライブ回路６
８からのＲ、Ｇ、Ｂの三原色信号ｊ３Ｒ，ｊ３Ｇ，ｊ３
Ｂをサンブリングしてホールドし、ホールドした画素電
位ｋ３１，ｋ３２，ｋ３３…ｋ３ｊを液晶パネル８０の
信号電極群８１１，８１２，８１３…８１ｊに供給す
る。

【００１３】以下、走査電極駆動回路７１について説明
する。

【００１４】走査電極駆動回路７１のアドレス変換回路
７２は、２ⁿ 進カウンタとなっており、コントロール回
路６３からの垂直のタイミング信号ｈ３Ｖによる垂直周
期のパルスによりリセットされ、水平のタイミング信号
ｈ３Ｈによる１水平周期毎のパルスをカウントし、この
カウント結果をアドレスデータとして出力端子群から出
力するようになっている。この場合のアドレス変換回路
７２の出力端子群の出力は、カウント結果が十進法で０
の場合、最上位の桁ビット（ＭＳＢ）から最下位の桁ビ
ット（ＬＳＢ）まで順に“０００…０００”となり、カ
ウント結果が十進法で１の場合“０００…００１”とな
り、カウント結果が十進法で２の場合“０００…０１
０”となり、カウント結果が十進法で３の場合“０００
…０１１”となる。

【００１５】アドレス変換回路７２の出力端子群には多
入力アンド回路７３１，７３２，７３３…の入力端子に
接続されている。多入力アンド回路７３１，７３２，７
３３…の個数は、ＮＴＳＣ方式のテレビジョン放送の１
垂直走査期間における走査線数に一致させている。

【００１６】多入力アンド回路７３１，７３２，７３３
…は、アドレス変換回路７２からのカウント結果の出力
を入力し、それぞれ入力したカウント結果が十進法に直
して０，１，２，３…の場合にハイレベルの出力“１”
を行い、これ以外の場合に出力をローレベル“０”にす
る。具体的に示すと、上から１列目の多入力アンド回路
７３１は、カウント結果が“０００…０００”の場合に
ハイレベルの出力“１”を行い、これ以外の場合に出力
をローレベル“０”にする。上から２列目の多入力アン
ド回路７３２は、カウント結果が“０００…００１”の
場合にハイレベルの出力“１”を行い、これ以外の場合
に出力をローレベル“０”にする。上から３列目の多入
力アンド回路７３３は、カウント結果が“０００…０１
０”の場合にハイレベルの出力“１”を行い、これ以外
の場合に出力をローレベル“０”にする。上から４列目
の多入力アンド回路７３４は、カウント結果が“０００
…０１１”の場合にハイレベルの出力“１”を行い、こ
れ以外の場合に出力をローレベル“０”にする。

【００１７】これにより、多入力アンド回路７３１，７
３２，７３３…は、上から順に出力が水平周期ハイレベ
ルに切換わる。多入力アンド回路７３１，７３２，７３
３…の出力端子は、液晶パネル８０の走査電極群８２
１，８２２，８２３…に接続されている。

【００１８】液晶パネル８０は、信号電極群８１１，８
１２，８１３…８１ｊと走査電極群８２１，８２２，８
２３…とがマトリクス状に配設されており、液晶パネル
８０の信号電極群８１１，８１２，８１３…８１ｊと走
査電極群８２１，８２２，８２３…と交点には図示しな
い画素電極と薄膜トランジスタとが設けられている。こ
れにより、液晶パネル８０の走査電極群８２１，８２
２，８２３…は、水平周期で上側から順次オンされ、オ
ンされた走査電極（走査線）の画素電極には、信号電極
群８１１，８１２，８１３…８１ｊからの画素電位ｋ３
１，ｋ３２，ｋ３３…ｋ３ｊが書き込まれ、薄膜トラン
ジスタにより保持される。

【００１９】このような従来の液晶表示装置を用いて子
画面を表示する場合について説明する。

【００２０】この場合には、コントロール回路６３は、
ビデオ切換回路６４からの水平及び垂直同期信号ｂ３
Ｈ，ｂ３Ｖより子画面表示領域となるタイミングを示す
コンこのため、ビデオ切換回路６４から出力される三原
色信号ｊ３Ｒ，ｊ３Ｇ，ｊ３Ｂは、親画面の映像を示す
ビデオ回路６２からの三原色信号ｃ３Ｒ，ｃ３Ｇ，ｃ３
Ｂの子画面に相当する位置がＤ／Ａ変換回路９３からの
三原色信号ｇ３Ｒ，ｇ３Ｇ，ｇ３Ｂに置き換えられた状
態となる。

【００２１】信号電極駆動回路６９は、このＲ、Ｇ、Ｂ
の三原色信号ｊ３Ｒ，ｊ３Ｇ，ｊ３Ｂをサンブリングし
てホールドし、ホールドした画素電位ｋ３１，ｋ３２，
ｋ３３…ｋ３ｊを液晶パネル８０の信号電極群８１１，
８１２，８１３…８１ｊに供給する。一方、コントロー
ル回路６３は、ビデオ回路６２からのＮＴＳＣ方式のテ
レビジョン放送の垂直及び水平同期信号ｂ３Ｈ，ｂ３Ｖ
に同期した水平及び垂直のタイミング信号ｈ３Ｈ，ｈ３
Ｖを作成して走査電極駆動回路７１のアドレス変換回路
７２に供給する。これにより、アドレス変換回路７２
は、垂直のタイミング信号ｈ３Ｖによる垂直周期のパル
スによりリセットされ、出力端子群からの出力を“００
０…０００”し、この後、水平のタイミング信号ｈ３Ｈ
による１水平周期毎のパルス毎にカウントアップし、次
の垂直のタイミング信号ｈ３Ｖによる垂直周期のパルス
を入力するまでカウントアップを続ける。これにより、
多入力アンド回路７３１，７３２，７３３…は、水平周
期で上から順に最も下のものまで出力が１水平期間ハイ
レベルに切換わり、この後、垂直周期のパルスにより最
も上のものが、ハイレベルに切換わり、以下同様の動作
を行う。これにより、液晶パネル８０の走査電極群８２
１，８２２，８２３…は、水平周期で上から順に最も下
のものまで出力が１水平期間だけ書き込み可能状態とな
って、信号電極駆動回路６９からの画素電位ｋ３１，ｋ
３２，ｋ３３…ｋ３ｊが書き込まれ、この後、垂直周期
のパルスにより最も上のものが書き込み可能状態とな
り、以下、同様に動作を行う。これにより、液晶パネル
８０には、親画面の中に第２の番組の映像の上下を圧縮
した子画面を同時に表示できる。

【００２２】次に、親画面のみ表示する場合について説
明する。

【００２３】コントロール回路６３は、ビデオ切換回路
６４に供給するコントロール信号ｉ３を常に親画面表示
を示すようにする。このため、ビデオ切換回路６４から
出力される三原色信号ｊ３Ｒ，ｊ３Ｇ，ｊ３Ｂは、親画
面の映像を示すビデオ回路６２からの三原色信号ｃ３
Ｒ，ｃ３Ｇ，ｃ３Ｂのみとなる。

【００２４】これにより、液晶パネル８０には、親画面
のみを表示できる。

【００２５】このような従来の液晶表示装置によれば、
液晶パネルにより親画面の中に子画面を表示することが
できるが、子画面に上下の画素を圧縮した映像を表示す
るため、デジタル信号処理回路に高価なフレームメモリ
を設けなければならない。このため液晶表示装置の製造
コストを大幅に上昇させてしまう。

【００２６】

【発明が解決しようとする課題】上述した従来の液晶表
示装置においては、子画面に上下の画素を圧縮した映像
を表示するため、デジタル信号処理回路に高価なフレー
ムメモリを設けなければならず、このため液晶表示装置
の製造コストを大幅に上昇させてしまう。

【００２７】そこで本発明は前記の問題点を除去し、フ
レームメモリを設けることなく、複数の画面を一つの液
晶パネルに同時に表示できる液晶表示装置の提供を目的
とする。

【００２８】

【課題を解決するための手段】請求項１記載の発明によ
る液晶表示装置は、縦方向の信号電極群と横方向の走査
電極群とをマトリクス状に設け、該信号電極群と走査電
極群との交点となる位置に画素電極を設けた液晶パネル
と、複数の入力複合映像信号からそれぞれ複数の映像信
号とそれぞれ複数の水平及び垂直の同期信号を作成する
複数のビデオ回路と、これら複数のビデオ回路からの複
数の水平及び垂直の同期信号からそれぞれ個別の画面の
表示領域を示す複数のアドレス信号を作成する複数のア
ドレス発生回路と、前記複数のビデオ回路からの複数の
映像信号を時分割で切換えて合成して時分割合成映像信
号を出力するビデオ切換回路と、前記複数のアドレス発
生回路からの複数のアドレス信号を前記ビデオ切換回路
に同期したタイミングで時分割で切換えて合成して時分
割合成アドレス信号を出力するするアドレス切換回路
と、このアドレス切換回路からの時分割合成アドレス信
号をデコードし、このデコード結果に基づいて前記信号
電極群と走査電極群を選択し、選択した信号電極群と走
査電極群の交点となる前記画素電極に前記ビデオ切換回
路からの時分割合成映像信号の画素電位を書込む駆動回
路とを具備したことを特徴とする。

【００２９】請求項２記載の発明による液晶表示装置
は、縦方向の信号電極群と横方向の走査電極群とをマト
リクス状に設け、該信号電極群と走査電極群との交点と
なる位置に画素電極を設けた液晶パネルと、第１の入力
複合映像信号から親画面表示用の映像信号と親画面表示
用の水平及び垂直の同期信号を作成する第１のビデオ回
路と、第２の入力複合映像信号から子画面表示用の映像
信号と子画面表示用の水平及び垂直の同期信号を作成す
る第２のビデオ回路と、前記第１のビデオ回路からの水
平及び垂直の同期信号から親画面表示用の表示領域を示
す第１のアドレス信号を作成する第１のアドレス発生回
路と、前記第２のビデオ回路からの水平及び垂直の同期
信号から子画面表示用の表示領域を示す第２のアドレス
信号を作成する第２のアドレス発生回路と、前記第１及
び第２のビデオ回路からの親画面表示用の映像信号と子
画面表示用の映像信号とを時分割で切換えて合成して時
分割合成映像信号を出力するビデオ切換回路と、前記第
１及び第２のアドレス発生回路からの第１及び第２のア
ドレス信号を前記ビデオ切換回路に同期したタイミング
で時分割で切換えて合成して時分割合成アドレス信号を
出力するするアドレス切換回路と、このアドレス切換回
路からの時分割合成アドレス信号をデコードし、このデ
コード結果に基づいて前記信号電極群と走査電極群を選
択して、選択した信号電極群と走査電極群の交点となる
前記画素電極に前記ビデオ切換回路からの時分割合成映
像信号の画素電位を書込む駆動回路とを具備したことを
特徴とする。

【００３０】

【作用】請求項１記載の構成によれば、ビデオ切換回路
が、複数のビデオ回路からの複数の映像信号を時分割で
切換えて合成し、アドレス切換回路が、複数のアドレス
発生回路からの複数のアドレス信号を前記ビデオ切換回
路に同期したタイミングで時分割で切換えて合成し、駆
動回路が、前記アドレス切換回路からの時分割合成アド
レス信号をデコードして前記信号電極群と走査電極群を
選択して画素電極に前記ビデオ切換回路からの時分割合
成映像信号の画素電位を書込むので、フレームメモリを
設けることなく、複数の画面を一つの液晶パネルに同時
に表示できる。

【００３１】請求項２記載の構成によれば、ビデオ切換
回路が、第１及び第２のビデオ回路からの親画面表示用
の映像信号と子画面表示用の映像信号とを時分割で切換
えて合成し、アドレス切換回路が、第１及び第２のアド
レス発生回路からの第１及び第２のアドレス信号を前記
ビデオ切換回路に同期したタイミングで時分割で切換え
て合成し、駆動回路が、前記アドレス切換回路からの時
分割合成アドレス信号をデコードし、このデコード結果
に基づいて前記信号電極群と走査電極群を選択して、選
択した信号電極群と走査電極群の交点となる前記画素電
極に前記ビデオ切換回路からの時分割合成映像信号の画
素電位を書込むので、フレームメモリを設けることな
く、複数の画面を一つの液晶パネルに同時に表示でき
る。

【００３２】

【実施例】以下、この発明を図示の実施例に基づいて説
明する。

【００３３】図１はこの発明に係る液晶表示装置の一実
施例を示すブロック図である。

【００３４】図１において、符号１１は親画面表示用の
第１のチューナからの第１の番組のＮＴＳＣ方式の複合
映像信号ａ１が導かれる入力端子であり、この入力端子
１１に導かれた複合映像信号ａ１は、第１のビデオ回路
１２に供給される。第１のビデオ回路１２は、供給され
る複合映像信号ａ１から水平及び垂直同期信号ｂ１Ｈ，
ｂ１Ｖを分離しコントロール回路１３の第１の入力端子
群に導くとともに、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三
原色信号を復調し、液晶の劣化を防ぐためにフィールド
毎に極性の反転を行って三原色信号ｃ１Ｒ，ｃ１Ｇ，ｃ
１Ｂとしてビデオ切換回路１４の第１の入力端子群に導
く。

【００３５】符号４１は子画面表示用の第２のチューナ
からの第２の番組のＮＴＳＣ方式の複合映像信号ｄ１が
導かれる入力端子であり、この入力端子４１に導かれた
複合映像信号ｄ１は、第２のビデオ回路４２に供給され
る。第２のビデオ回路４２は、供給される複合映像信号
ｄ１から水平及び垂直同期信号ｅ１Ｈ，ｅ１Ｖを分離し
コントロール回路１３の第２の入力端子群に導くととも
に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三原色信号を復調
し、液晶の劣化を防ぐためにフィールド毎に極性の反転
を行って三原色信号ｆ１Ｒ，ｆ１Ｇ，ｆ１Ｂとしてビデ
オ切換回路４４の第２の入力端子群に導く。

【００３６】コントロール回路１３は、第１のビデオ回
路１２からの水平及び垂直同期信号ｂ１Ｈ，ｂ１Ｖに同
期した水平及び垂直のタイミング信号ｇ１Ｈ，ｇ１Ｖを
作成して第１のアドレス発生回路１５に供給するととも
に、第２のビデオ回路４２からの水平及び垂直同期信号
ｅ１Ｈ，ｅ１Ｖに同期した水平及び垂直のタイミング信
号ｈ１Ｈ，ｈ１Ｖを作成して第２のアドレス発生回路４
５に供給する。また、コントロール回路１３は、子画面
表示を行う場合、ビデオ回路１２からの水平及び垂直同
期信号ｂ１Ｈ，ｂ１Ｖ及び第２のビデオ回路４２からの
水平及び垂直同期信号ｅ１Ｈ，ｅ１Ｖより親画面を画素
を液晶パネルに書込むタイミングと子画面の画素の映像
信号を書込むタイミングを示す切換信号ｉ１を作成して
ビデオ切換回路１４及びアドレス切換回路４４に供給す
る。

【００３７】第１のアドレス発生回路１５は、コントロ
ール回路１３からの水平及び垂直のタイミング信号ｇ１
Ｈ，ｇ１Ｖにより親画面を表示するための水平及び垂直
のアドレス信号ｊ１Ｈ，ｊ１Ｖを作成してアドレス切換
回路４４に供給する。

【００３８】第２のアドレス発生回路４５は、コントロ
ール回路１３からの水平及び垂直のタイミング信号ｈ１
Ｈ，ｈ１Ｖにより子画面を表示するための水平及び垂直
のアドレス信号ｋ１Ｈ，ｋ１Ｖを作成してアドレス切換
回路４４に供給する。

【００３９】ビデオ切換回路は１４は、コントロール回
路１３からの切換信号ｉ１により入力される第１のビデ
オ回路１２からの三原色信号ｃ１Ｒ，ｃ１Ｇ，ｃ１Ｂと
第２のビデオ回路４２からの三原色信号ｆ１Ｒ，ｆ１
Ｇ，ｆ１Ｂとの内一方を選択し、三原色信号ｍ１Ｒ，ｍ
１Ｇ，ｍ１Ｂとして信号電極駆動回路３１の信号電極駆
動部３２に導く。ここで、親画面の中に子画面を表示す
る場合、ビデオ切換回路は１４は、第１のビデオ回路１
２からの三原色信号ｃ１Ｒ，ｃ１Ｇ，ｃ１Ｂと第２のビ
デオ回路４２からの三原色信号ｆ１Ｒ，ｆ１Ｇ，ｆ１Ｂ
とを時分割で合成するので、三原色信号ｍ１Ｒ，ｍ１
Ｇ，ｍ１Ｂは時分割合成映像信号となる。

【００４０】アドレス切換回路４４は、コントロール回
路１３からの切換信号ｉ１により入力される第１のアド
レス発生回路１５からの水平及び垂直のアドレス信号ｊ
１Ｈ，ｊ１Ｖと第２のアドレス発生回路４５からの水平
及び垂直のアドレス信号ｋ１Ｈ，ｋ１Ｖとを切換選択
し、選択した垂直のアドレス信号を垂直のアドレス信号
ｎ１として走査電極駆動回路２１のアドレス変換回路２
２に供給するとともに、選択した水平のアドレス信号を
水平のアドレス信号ｐ１として信号電極駆動回路３１の
信号電極アドレス変換部３３のアドレス変換回路３４に
供給する。ここで、親画面の中に子画面を表示する場
合、アドレス切換回路４４は、ビデオ切換回路は１４と
同じタイミングで第１のアドレス発生回路１５からの水
平及び垂直のアドレス信号ｊ１Ｈ，ｊ１Ｖと第２のアド
レス発生回路４５からの水平及び垂直のアドレス信号ｋ
１Ｈ，ｋ１Ｖとを時分割で合成するので、水平及び垂直
のアドレス信号ｎ１，ｐ１は、時分割合成アドレス信号
となる。

【００４１】次に、走査電極駆動回路２１について説明
する。

【００４２】走査電極駆動回路２１のアドレス変換回路
２２は、アドレス切換回路４４からの垂直のアドレス信
号ｎ１が示す数字から上側のオーバースキャン分を減算
し、この減算結果が０の場合、出力端子群の出力が最上
位の桁ビット（ＭＳＢ）から最下位の桁ビット（ＬＳ
Ｂ）まで順に“０００…０００”の出力を行い、減算結
果が十進法で１の場合“０００…００１”のとなり、減
算結果が十進法で２の場合“０００…０１０”となり、
減算結果が十進法で３の場合“０００…０１１”とな
る。

【００４３】アドレス変換回路２２の出力端子群には多
入力アンド回路２３１，２３２，２３３…の入力端子に
接続されている。多入力アンド回路２３１，２３２，２
３３…の個数は、ＮＴＳＣ方式のテレビジョン放送の１
垂直走査期間における走査線数から上下のオーバースキ
ャン分を減算した数になっている。

【００４４】多入力アンド回路２３１，２３２，２３３
…は、アドレス変換回路２２からの減算結果の出力を入
力し、それぞれ入力した減算結果が十進法に直して０，
１，２，３…の場合にハイレベルの出力“１”を行い、
これ以外の場合に出力をローレベル“０”にする。具体
的に示すと、上から１列目の多入力アンド回路２３１
は、減算結果が“０００…０００”の場合にハイレベル
の出力“１”を行い、これ以外の場合に出力をローレベ
ル“０”にする。上から２列目の多入力アンド回路２３
２は、減算結果が“０００…００１”の場合にハイレベ
ルの出力“１”を行い、これ以外の場合に出力をローレ
ベル“０”にする。上から３列目の多入力アンド回路２
３３は、減算結果が“０００…０１０”の場合にハイレ
ベルの出力“１”を行い、これ以外の場合に出力をロー
レベル“０”にする。上から４列目の多入力アンド回路
２３４は、減算結果が“０００…０１１”の場合にハイ
レベルの出力“１”を行い、これ以外の場合に出力をロ
ーレベル“０”にする。

【００４５】これにより、多入力アンド回路２３１，２
３２，２３３…は、アドレス信号ｎ１が示す位置のもの
がハイレベルに切換わる。

【００４６】多入力アンド回路２３１，２３２，２３３
…の出力端子は、液晶パネル５０の走査電極群５２１，
５２２，５２３…に接続されている。

【００４７】以下、信号電極駆動回路３１について説明
する。

【００４８】走査電極駆動回路３１のアドレス変換回路
３４は、アドレス切換回路４４からの水平のアドレス信
号ｐ１が示す数字から左側のオーバースキャン分を減算
し、この減算結果が０の場合、出力端子群の出力が最上
位の桁ビット（ＭＳＢ）から最下位の桁ビット（ＬＳ
Ｂ）まで順に“０００…０００”の出力を行い、減算結
果が十進法で１の場合“０００…００１”のとなり、減
算結果が十進法で２の場合“０００…０１０”となり、
減算結果が十進法で３の場合“０００…０１１”とな
る。

【００４９】アドレス変換回路３４の出力端子群は多入
力アンド回路３５１，３５２，３５３…の入力端子に接
続されている。多入力アンド回路３５１，３５２，３５
３…の個数は、ＮＴＳＣ方式のテレビジョン放送の１垂
直走査期間における走査線数から左右のオーバースキャ
ン分を減算した数になっている。

【００５０】多入力アンド回路３５１，３５２，３５３
…は、アドレス変換回路３４からの減算結果の出力を入
力し、それぞれ入力した減算結果が十進法に直して０，
１，２，３…の場合にハイレベルの出力“１”を行い、
これ以外の場合に出力をローレベル“０”にする。具体
的に示すと、左から１番目の多入力アンド回路３５１
は、減算結果が“０００…０００”の場合にハイレベル
の出力“１”を行い、これ以外の場合に出力をローレベ
ル“０”にする。左から２番目の多入力アンド回路３５
２は、減算結果が“０００…００１”の場合にハイレベ
ルの出力“１”を行い、これ以外の場合に出力をローレ
ベル“０”にする。左から３番目の多入力アンド回路３
５３は、減算結果が“０００…０１０”の場合にハイレ
ベルの出力“１”を行い、これ以外の場合に出力をロー
レベル“０”にする。左から４番目の多入力アンド回路
３５４は、減算結果が“０００…０１１”の場合にハイ
レベルの出力“１”を行い、これ以外の場合に出力をロ
ーレベル“０”にする。

【００５１】これにより、多入力アンド回路３５１，３
５２，３５３…は、アドレス信号ｐ１が示す位置のもの
がハイレベルに切換わる。

【００５２】多入力アンド回路３５１，３５２，３５３
…の出力端子は、信号電極駆動部３２の信号電極選択信
号入力端子群に接続されている。

【００５３】信号電極駆動部３２は、入力される三原色
信号ｍ１Ｒ，ｍ１Ｇ，ｍ１Ｂを所定の周期（第１のアド
レス発生回路１５の水平のタイミング信号ｇ１Ｈの切替
わり時間の１／２）でサンプリングしてホールドし、ホ
ールドした画素電位を出力端子群の内、ハイレベルとな
った信号電極選択信号入力端子群に対応する出力端子か
ら出力する。信号電極駆動部３２の出力端子群は、液晶
パネル５０の走査電極群５１１，５１２，５１３…に接
続されている。このような接続により、液晶パネル５０
の走査電極群５１１，５１２，５１３は、それぞれ多入
力アンド回路３５１，３５２，３５３…の出力端子がハ
イレベルになった場合に、信号電極駆動部３２がホール
ドした画素電位が導かれる。

【００５４】液晶パネル８０は、信号電極群５１１，５
１２，５１３…と走査電極群５２１，５２２，５２３…
とがマトリクス状に配設されており、液晶パネル５０の
信号電極群５１１，５１２，５１３…と走査電極群５２
１，５２２，５２３…と交点には図示しない画素電極と
薄膜トランジスタとが設けられている。これにより、液
晶パネル５０の走査電極群５２１，５２２，５２３…
は、多入力アンド回路２３１，２３２，２３３…の出力
端子がハイレベルとなった場合にオンされ、オンされた
走査電極（走査線）の信号電極群５１１，５１２，５１
３…５１ｊと交点となる画素電極には、それぞれ多入力
アンド回路３５１，３５２，３５３…の出力端子がハイ
レベルとなった場合に信号電極駆動部３２がホールドし
た画素電位が書き込まれ、薄膜トランジスタにより保持
される。

【００５５】このような実施例の液晶表示装置を用いて
親画面の中に副画面を表示する場合について説明する。

【００５６】この場合には、第１のアドレス発生回路１
５からの水平及び垂直のアドレス信号ｊ１Ｈ，ｊ１Ｖ
は、第１のビデオ回路１２からの三原色信号ｃ１Ｒ，ｃ
１Ｇ，ｃ１Ｂのオーバースキャン領域を含む上下左右が
圧縮されない画面上での表示位置を示し、第２のアドレ
ス発生回路４５からの水平及び垂直のアドレス信号ｋ１
Ｈ，ｋ１Ｖは、第１のビデオ回路１２からの三原色信号
ｆ１Ｒ，ｆ１Ｇ，ｆ１Ｂのオーバースキャン領域を含む
上下左右を２分の１に圧縮した副画面上での表示位置を
示す。

【００５７】図２は図１の実施例の親画面の中に副画面
を表示する場合の動作を説明する説明図である。

【００５８】液晶パネル５０にはオーバースキャン領域
を除く親画面５３の中に副画面５４が表示された状態と
なる。

【００５９】コントロール回路１３は、親画面表示用の
複合映像信号ａ１がサンプル点Ａ１のタイミングに来る
と、親画面の画素電位を液晶パネル５０に書込むことを
示す切換信号ｉ１をビデオ切換回路１４及びアドレス切
換回路４４に供給するこれにより、サンプル点Ａ１に相
当する三原色信号の画素電位が信号電極駆動部３２によ
り液晶パネル５０の親画面の画素５３１に書込まれる。
次に、コントロール回路１３は、副画面表示用の複合映
像信号ｂ１がサンプル点Ｂ１のタイミングに来ると、副
画面の画素電位を液晶パネル５０に書込むことを示す切
換信号ｉ１をビデオ切換回路１４及びアドレス切換回路
４４に供給する。これにより、サンプル点Ｂ１に相当す
る三原色信号の画素電位が信号電極駆動部３２により液
晶パネル５０の副画面の画素５４１に書込まれる。この
後、複合映像信号ａ１がサンプル点Ｃ１，Ｄ１のタイミ
ングに来ると、サンプル点Ｃ１，Ｄ１の画素電位が信号
電極駆動部３２により液晶パネル５０の親画面の画素に
書込まれる。複合映像信号ｂ１がサンプル点Ｅ１のタイ
ミングに来ると、サンプル点Ｅ１の画素電位が信号電極
駆動部３２により液晶パネル５０の副画面５４の画素５
４２に書込まれ、複合映像信号ａ１がサンプル点Ｆ１，
Ｇ１のタイミングに来ると、サンプル点Ｆ１，Ｇ１の画
素電位が液晶パネル５０の親画面の画素５３４，５３５
に書込まれる。複合映像信号ｂ１がサンプル点Ｉ１のタ
イミングに来ると、サンプル点Ｉ１の画素電位が副画面
５４の画素５４３に書込まれ、この後、同様にして副画
面を除く親画面に複合映像信号ａ１のサンプル点の画素
電位を表示し、副画面に親画面の水平及び垂直方向が半
分に間引かれた複合映像信号ｂ１のサンプル点の画素電
位を表示する。この副画面表示場合には、水平及び垂直
方向を半分に間引くために、複合映像信号ｂ１のサンプ
ル点の水平方向の間隔を２倍にし、奇数番目の走査線の
みまたは偶数番目の走査線のみにおいてサンプリングを
行うようにしている。また、コントロール回路１３は、
複合映像信号ａ１が副画面の位置に来た場合には、副画
面の画素を液晶パネルに書込むことを示す切換信号ｉ１
のみをビデオ切換回路１４及びアドレス切換回路４４に
供給する。これにより、副画面に親画面の映像が二重に
表示されるのを防止できる。

【００６０】次に親画面のみを表示する場合を説明す
る。

【００６１】この場合、コントロール回路１３は、親画
面の画素電位を液晶パネルに書込むことを示す切換信号
ｉ１のみをビデオ切換回路１４及びアドレス切換回路４
４に供給する。これにより、親画面のみの映像が表示さ
れる。

【００６２】このような実施例によればフレームメモリ
を設けることなく親画面の中に副画面の表示が行えるの
で、液晶表示装置の製造コストを低減することができ
る。また、信号分極アドレス変換部に多入力アンド回路
を用いたので、回路構成が簡単で、水平方向の画素欠陥
に対する冗長性を得られる。

【００６３】また、図１の実施例では、副画面の映像の
上下左右を圧縮するために回路構成の簡素な副画面の画
素の間引きを行うものを用いたが、画素の平均値を取る
ように構成してもよい。また、図１の実施例では、親画
面の中に副画面の映像の表示するものに適用したが、別
の表示方法で１つの液晶パネルに複数の映像信号を表示
するもの、例えば液晶パネルの画面を上下左右で４分割
し、４つの画面を表示するようにしたものに適用しても
よい。しかしながら、１つの液晶パネルに複数の映像信
号を表示するものとしては、ビデオ回路が二つで映像に
アスペクト比の変化がない図１の実施例に示したものが
最も実用的である。

【００６４】

【発明の効果】この発明によれば、フレームメモリを設
けることなく、複数の画面を一つの液晶パネルに同時に
表示できるので、このような機能を持った液晶パネルの
製造コストを低減できる。

【図面の簡単な説明】

【図１】この発明に係る液晶表示装置の一実施例を示す
ブロック図。

【図２】図１の実施例の動作を示す説明図。

【図３】従来の液晶表示装置を示すブロック図。

【符号の説明】

１２，４２ 第１及び第２のビデオ回路 １３ コントロール回路 １４ ビデオ切換回路 １５，４５ 第１及び第２のアドレス発生回路 ２１ 走査電極駆動回路 ２２，３４ アドレス変換回路 ３１ 走査電極駆動回路 ３２ 信号電極駆動部 ３３ 信号電極アドレス変換部 ４４ アドレス切換回路 ５０ 液晶パネル

Claims (4)

【特許請求の範囲】
1. 【請求項１】 縦方向の信号電極群と横方向の走査電極
   群とをマトリクス状に設け、該信号電極群と走査電極群
   との交点となる位置に画素電極を設けた液晶パネルと、 複数の入力複合映像信号からそれぞれ複数の映像信号と
   それぞれ複数の水平及び垂直の同期信号を作成する複数
   のビデオ回路と、 これら複数のビデオ回路からの複数の水平及び垂直の同
   期信号からそれぞれ個別の画面の表示領域を示す複数の
   アドレス信号を作成する複数のアドレス発生回路と、 前記複数のビデオ回路からの複数の映像信号を時分割で
   切換えて合成して時分割合成映像信号を出力するビデオ
   切換回路と、 前記複数のアドレス発生回路からの複数のアドレス信号
   を前記ビデオ切換回路に同期したタイミングで時分割で
   切換えて合成して時分割合成アドレス信号を出力するす
   るアドレス切換回路と、 このアドレス切換回路からの時分割合成アドレス信号を
   デコードし、このデコード結果に基づいて前記信号電極
   群と走査電極群を選択し、選択した信号電極群と走査電
   極群の交点となる前記画素電極に前記ビデオ切換回路か
   らの時分割合成映像信号の画素電位を書込む駆動回路と
   を具備したことを特徴とする液晶表示装置。
2. 【請求項２】 縦方向の信号電極群と横方向の走査電極
   群とをマトリクス状に設け、該信号電極群と走査電極群
   との交点となる位置に画素電極を設けた液晶パネルと、 第１の入力複合映像信号から親画面表示用の映像信号と
   親画面表示用の水平及び垂直の同期信号を作成する第１
   のビデオ回路と、 第２の入力複合映像信号から子画面表示用の映像信号と
   子画面表示用の水平及び垂直の同期信号を作成する第２
   のビデオ回路と、 前記第１のビデオ回路からの水平及び垂直の同期信号か
   ら親画面表示用の表示領域を示す第１のアドレス信号を
   作成する第１のアドレス発生回路と、 前記第２のビデオ回路からの水平及び垂直の同期信号か
   ら子画面表示用の表示領域を示す第２のアドレス信号を
   作成する第２のアドレス発生回路と、 前記第１及び第２のビデオ回路からの親画面表示用の映
   像信号と子画面表示用の映像信号とを時分割で切換えて
   合成して時分割合成映像信号を出力するビデオ切換回路
   と、 前記第１及び第２のアドレス発生回路からの第１及び第
   ２のアドレス信号を前記ビデオ切換回路に同期したタイ
   ミングで時分割で切換えて合成して時分割合成アドレス
   信号を出力するするアドレス切換回路と、 このアドレス切換回路からの時分割合成アドレス信号を
   デコードし、このデコード結果に基づいて前記信号電極
   群と走査電極群を選択して、選択した信号電極群と走査
   電極群の交点となる前記画素電極に前記ビデオ切換回路
   からの時分割合成映像信号の画素電位を書込む駆動回路
   とを具備したことを特徴とする液晶表示装置。
3. 【請求項３】 前記駆動回路は、アドレス変換回路で時
   分割合成アドレス信号をデコードし、このデコード結果
   を複数の多入力アンド回路に供給し、これら複数の多入
   力アンド回路が前記信号電極群と走査電極群を選択する
   ことを特徴とする請求項２記載の液晶表示装置。
4. 【請求項４】 アドレス切換回路は、駆動回路が子画面
   表示用の映像信号に対して画素の間引きを行って前記画
   素電極に書込むように、それぞれ第１及び第２のアドレ
   ス信号を合成して時分割合成アドレス信号を出力するこ
   とを特徴とする請求項２記載の液晶表示装置。