JPH0730339A - Monolithic power amplifying integrated circuit - Google Patents

Monolithic power amplifying integrated circuit

Info

Publication number
JPH0730339A
JPH0730339A JP16788893A JP16788893A JPH0730339A JP H0730339 A JPH0730339 A JP H0730339A JP 16788893 A JP16788893 A JP 16788893A JP 16788893 A JP16788893 A JP 16788893A JP H0730339 A JPH0730339 A JP H0730339A
Authority
JP
Japan
Prior art keywords
circuit
transistor
stage
mirror
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16788893A
Other languages
Japanese (ja)
Other versions
JP2910512B2 (en
Inventor
Noboru Nagase
昇 長瀬
Yasuo Ito
康生 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP5167888A priority Critical patent/JP2910512B2/en
Publication of JPH0730339A publication Critical patent/JPH0730339A/en
Application granted granted Critical
Publication of JP2910512B2 publication Critical patent/JP2910512B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To provide a monothilic power amplifying integrated circuit in which a power supply voltage ad useless current consumption can be saved. CONSTITUTION:When an input signal voltage is turned to a high level, and an emitter grounded npn transistor 21 of a mirror reference stage 20 is turned on, currents flow from a reference current part 22 of a mirror circuit constituted of a lateral emitter grounded pnp transistor through a corrector resistance 23. Then, the precise constant currents are supplied to a lateral emitter grounded pnp transistor 32 constituting the mirror current part of the mirror circuit and the load elements of a complementary circuit stage 30 in a non-saturating mode. Thus, although the lateral emitter grounded pnp transistor 32 is used, the load elements of the complementary circuit stage 30 are constituted of the mirror current part of the mirror circuit, so that current consumption reduction and a low power supply voltage operation can be realized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、モノリシック電力増幅
集積回路に関し、特にモノリシックバイポーラ相補トラ
ンジスタ回路形式の電力増幅回路に関する。
FIELD OF THE INVENTION This invention relates to monolithic power amplifier integrated circuits, and more particularly to power amplifier circuits of the monolithic bipolar complementary transistor circuit type.

【0002】[0002]

【従来の技術】特開昭58−38371号公報は、pn
pトランジスタからなるpnpミラー回路を用いたモノ
リシックバイポーラ相補集積回路を開示する。すなわ
ち、その第1図は、npnトランジスタからなる定電流
源の負荷素子として、pnpミラー回路の基準電流段を
用いることにより、そのミラー電流段を高位側定電流源
とすることを開示している。ミラー回路のこの種の応用
は周知である。
2. Description of the Related Art JP-A-58-38371 discloses a pn
A monolithic bipolar complementary integrated circuit using a pnp mirror circuit composed of p transistors is disclosed. That is, FIG. 1 discloses that the reference current stage of the pnp mirror circuit is used as the load element of the constant current source composed of the npn transistor, so that the mirror current stage serves as the high side constant current source. . This kind of application of mirror circuits is well known.

【0003】図4に、従来のモノリシック電力増幅集積
回路の一例を示す。この回路は、内燃機関の点火装置駆
動用の大電力バイポーラトランジスタ電力増幅回路であ
って、100はエミッタ接地npnトランジスタとコレ
クタ抵抗(本明細書では、コレクタ側に接続される負荷
抵抗を意味する)とからなる初段反転回路段である。2
00は初段反転回路段100の出力電圧を反転するエミ
ッタ接地npnトランジスタとコレクタ抵抗とからなる
次段反転回路段である。300は初段反転回路段100
の出力電圧を反転するエミッタ接地npnトランジスタ
からなるドライバ素子301と、次段反転回路段200
の出力端からベース電流を給電されるnpnエミッタホ
ロワトランジスタからなる負荷素子302とを有する相
補回路段である。400は初段反転回路段100の出力
電圧を反転するエミッタ接地npnトランジスタからな
るドライバ素子401と、相補回路段300の出力端か
らベース電流を給電されるnpnエミッタホロワトラン
ジスタからなる負荷素子402とを有する相補回路段で
ある。500はダーリントン接続エミッタ接地npnト
ランジスタ501をドライバ素子とし、点火コイル50
2を負荷素子とする電力増幅回路段である。
FIG. 4 shows an example of a conventional monolithic power amplifier integrated circuit. This circuit is a high-power bipolar transistor power amplifier circuit for driving an ignition device of an internal combustion engine, in which 100 is a grounded-emitter npn transistor and a collector resistor (in this specification, it means a load resistor connected to the collector side). It is a first-stage inverting circuit stage consisting of and. Two
Reference numeral 00 denotes a next-stage inverting circuit stage which is composed of a grounded-emitter npn transistor for inverting the output voltage of the first-stage inverting circuit stage 100 and a collector resistor. 300 is the first inverting circuit stage 100
Driver element 301 composed of a grounded-emitter npn transistor for inverting the output voltage of
And a load element 302 including an npn emitter follower transistor supplied with a base current from the output terminal of the. Reference numeral 400 denotes a driver element 401 formed of a grounded-emitter npn transistor that inverts the output voltage of the first stage inversion circuit stage 100, and a load element 402 formed of an npn emitter follower transistor supplied with a base current from the output terminal of the complementary circuit stage 300. It is a complementary circuit stage having. Reference numeral 500 designates a Darlington connection grounded emitter npn transistor 501 as a driver element and an ignition coil 50.
2 is a power amplification circuit stage using 2 as a load element.

【0004】相補回路段300、400のエミッタホロ
ワトランジスタ302、402の入力信号電圧とエミッ
タ接地トランジスタ301、401のそれとは互いに反
対位相となるので、消費電力の低減、動作の高速化、発
熱低減を図ることができる。図5に、従来のモノリシッ
ク電力増幅集積回路の他例を示す。この回路は、図4の
回路300のエミッタホロワトランジスタをエミッタ接
地pnpトランジスタ303に置換し、それとともに次
段反転回路段200の入力を初段反転回路段100と同
じとしたものである。このトランジスタ303を飽和動
作させれば、トランジスタ302のオン電圧VF だけ電
源電圧をドロップすることができる。
Since the input signal voltages of the emitter follower transistors 302 and 402 of the complementary circuit stages 300 and 400 and those of the grounded-emitter transistors 301 and 401 have opposite phases to each other, power consumption is reduced, operation speed is increased, and heat generation is reduced. Can be achieved. FIG. 5 shows another example of a conventional monolithic power amplifier integrated circuit. This circuit replaces the emitter follower transistor of the circuit 300 of FIG. 4 with a grounded-emitter pnp transistor 303, and at the same time, makes the input of the next inverting circuit stage 200 the same as the first inverting circuit stage 100. When the transistor 303 is saturated, the power supply voltage can be dropped by the ON voltage V F of the transistor 302.

【0005】[0005]

【発明が解決しようとする課題】ところが、図4に示す
ような大電力のスイッチング回路では、電流増幅のため
に多段のエミッタホロワ回路300、400、500が
必要となり、その結果、各段のエミッタ・ベース間オン
電圧VF の累積により電源電圧を高電圧化する必要があ
る。
However, in a high power switching circuit as shown in FIG. 4, multistage emitter follower circuits 300, 400 and 500 are required for current amplification, and as a result, the emitter / follower circuits of each stage are It is necessary to increase the power supply voltage by accumulating the on-voltage V F between the bases.

【0006】また、回路300のトランジスタ302の
オン電流を低減して消費電力を節約するためには、コレ
クタ抵抗R11を設ける必要があり、その結果、コレク
タ抵抗R11の電圧降下分だけ電源電圧+Vが増大して
しまう。同様に、回路200のトランジスタ201のオ
ン電流を低減して消費電力を節約するためには、コレク
タ抵抗R10を大きくする必要があり、その結果、トラ
ンジスタ302のオン時のベース電流によるコレクタ抵
抗R10の電圧降下分だけ電源電圧+Vが増大してしま
う。
Further, in order to reduce the on-current of the transistor 302 of the circuit 300 and save the power consumption, it is necessary to provide the collector resistor R11, and as a result, the power supply voltage + V is increased by the voltage drop of the collector resistor R11. It will increase. Similarly, in order to reduce the on-current of the transistor 201 of the circuit 200 and save power consumption, it is necessary to increase the collector resistance R10. As a result, the collector resistance R10 of the base current when the transistor 302 is on is increased. The power supply voltage + V increases by the amount of the voltage drop.

【0007】一方、図5に示すようなエミッタ接地pn
pトランジスタ303をモノリシックnpnトランジス
タ電力増幅集積回路に集積するには、それをラテラルト
ランジスタ構造とする必要がある。ここで、回路10
0、200からローレベルを出力して、トランジスタ3
01をオフし、トランジスタ303をオンし、トランジ
スタ303からエミッタホロワトランジスタ402のベ
ース電流を給電する場合を考える。トランジスタ301
はオフしており、トランジスタ303のコレクタ電流は
エミッタホロワトランジスタ402のベース電流の給電
を行うだけであり、ラテラルpnpトランジスタ303
の電流増幅率は、ばらつきが生じるので、かなりのコレ
クタ電流マージンを見込んで回路設計を行う。この為ト
ランジスタ303は電流供給力に余裕が出来、飽和動作
となる。
On the other hand, the grounded emitter pn as shown in FIG.
Integrating the p-transistor 303 into a monolithic npn-transistor power amplifier integrated circuit requires it to have a lateral transistor structure. Here, the circuit 10
The low level is output from 0 and 200, and the transistor 3
Consider the case where 01 is turned off, the transistor 303 is turned on, and the base current of the emitter follower transistor 402 is supplied from the transistor 303. Transistor 301
Is off, the collector current of the transistor 303 only supplies the base current of the emitter follower transistor 402, and the lateral pnp transistor 303
Since the current amplification factor of 1 varies, the circuit is designed with a considerable collector current margin. For this reason, the transistor 303 has a sufficient current supply capacity and is in a saturated operation.

【0008】しかしながら、上述したようにこのpnp
トランジスタ303はラテラル構造であるので、エミッ
タ領域の側面を囲むコレクタ領域の電位が上記飽和動作
によりほぼエミッタ電位とほぼ同じとなると、コレクタ
空乏層が縮小し、エミッタ領域からベース領域に注入さ
れ、増幅された正孔がコレクタ領域に吸収されず、p型
基板に吸収される基板吸収電流が増大してしまう。特
に、このラテラルpnpトランジスタ/バーチカルnp
nトランジスタ集積回路構造では、p型基板に逆バイア
スのために最低電位を与える必要があり、その結果とし
てpnpトランジスタ303のベース領域とp型基板と
の間の接合に形成される空乏層がベース領域内へ大きく
張出し、結局、基板吸収電流の分だけトランジスタ30
3のコレクタ電流増幅率が低下する。
However, as described above, this pnp
Since the transistor 303 has a lateral structure, when the potential of the collector region that surrounds the side surface of the emitter region becomes almost the same as the emitter potential due to the saturation operation, the collector depletion layer shrinks and is injected from the emitter region to the base region to amplify. The generated holes are not absorbed by the collector region, and the substrate absorption current absorbed by the p-type substrate increases. In particular, this lateral pnp transistor / vertical np
In the n-transistor integrated circuit structure, it is necessary to give a minimum potential to the p-type substrate for reverse bias, and as a result, the depletion layer formed at the junction between the base region of the pnp transistor 303 and the p-type substrate is the base. The transistor 30 is largely projected into the region, and the transistor 30 is eventually absorbed by the substrate absorption current.
The collector current amplification factor of No. 3 decreases.

【0009】つまり、飽和動作によりエミッタ領域をほ
ぼ同電位となったラテラルエミッタ接地pnpトランジ
スタのコレクタ領域は上記P型基板をコレクタ領域とす
る寄生トランジスタを構成し、その結果としてコレクタ
領域からベース領域を通じてp型基板に正孔が注入さ
れ、この作用によっても上記基板吸収電流が増大してし
まう。
That is, the collector region of the lateral emitter grounded pnp transistor whose emitter region has almost the same potential due to the saturation operation constitutes a parasitic transistor having the P-type substrate as the collector region, and as a result, the collector region through the base region. Holes are injected into the p-type substrate, and this action also increases the substrate absorption current.

【0010】したがって、これら基板吸収電流の分だけ
エミッタ抵抗Reの電圧降下が一層増大し、その分だけ
電源電圧+Vが増大してしまう。図3に図5の回路構成
における電源電圧+Vと基板吸収電流( 以下、リーク電
流ともいう) Il との関係を示す実験結果を記載する。
結局、図4のエミッタホロワ型の回路300を構造が複
雑な図7のラテラルpnpトランジスタ型の回路300
に置換しても、電源電圧降下効果は期待することができ
ない。
Therefore, the voltage drop of the emitter resistance Re is further increased by the amount of the substrate absorption current, and the power supply voltage + V is increased accordingly. FIG. 3 shows experimental results showing the relationship between the power supply voltage + V and the substrate absorption current (hereinafter, also referred to as leak current) Il in the circuit configuration of FIG.
After all, the emitter follower type circuit 300 of FIG. 4 is replaced with the lateral pnp transistor type circuit 300 of FIG. 7 having a complicated structure.
Even if it is replaced with, the power supply voltage drop effect cannot be expected.

【0011】本発明は上記問題点に鑑みなされたもので
あり、低電源電圧動作及び無駄な電流消費の節減が可能
なモノリシック電力増幅集積回路を提供することを、そ
の目的としている。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a monolithic power amplifier integrated circuit capable of operating at a low power supply voltage and reducing unnecessary current consumption.

【0012】[0012]

【課題を解決するための手段】本発明のモノリシック電
力増幅集積回路は、ラテラルトランジスタ構造を有する
エミッタ接地pnpトランジスタからなるミラー回路の
基準電流部及び前記トランジスタのコレクタ抵抗からな
る負荷素子と、入力信号電圧を反転するエミッタ接地n
pnトランジスタからなるドライバ素子とを有するミラ
ー基準段と、入力信号電圧を反転する反転回路段と、前
記反転回路段の出力端からベース電流が給電されるエミ
ッタ接地npnトランジスタからなるドライバ素子と、
前記ミラー回路のミラー電流部からなる負荷素子とを有
する相補回路段と、前記相補回路段の出力端電位により
駆動制御されるエミッタ接地npnトランジスタ又はエ
ミッタホロワnpnトランジスタを有する電力増幅回路
段と、を備えることを特徴としている。
SUMMARY OF THE INVENTION A monolithic power amplifier integrated circuit according to the present invention includes a reference current portion of a mirror circuit including a grounded emitter pnp transistor having a lateral transistor structure, a load element including a collector resistance of the transistor, and an input signal. Grounded emitter for inverting voltage n
a mirror reference stage having a driver element composed of a pn transistor, an inverting circuit stage inverting an input signal voltage, a driver element composed of a grounded-emitter npn transistor to which a base current is supplied from an output terminal of the inverting circuit stage,
A complementary circuit stage having a load element composed of a mirror current part of the mirror circuit; and a power amplifier circuit stage having a grounded-emitter npn transistor or an emitter follower npn transistor driven and controlled by the output potential of the complementary circuit stage. It is characterized by that.

【0013】[0013]

【作用及び発明の効果】入力信号電圧がハイレベルとな
ってミラー基準段のエミッタ接地npnトランジスタが
オンすると、ラテラルエミッタ接地pnpトランジスタ
からなるミラー回路の基準電流部からコレクタ抵抗を通
じて上記エミッタ接地npnトランジスタに電流が吸収
される。
When the input signal voltage becomes high level and the grounded-emitter npn transistor of the mirror reference stage is turned on, the grounded-emitter npn transistor is connected from the reference current portion of the mirror circuit composed of the lateral emitter-grounded pnp transistor through the collector resistor. The current is absorbed by.

【0014】その結果、コレクタ抵抗の電圧降下により
上記ラテラルエミッタ接地pnpトランジスタ(基準電
流部)のベース電位が低下する。電源電圧(ラテラルエ
ミッタ接地pnpトランジスタのエミッタ電位)を+V
とし、上記コレクタ抵抗をRcとし、ラテラルエミッタ
接地pnpトランジスタのオン電圧をVF とすれば、コ
レクタ電流icはほぼ(+V−VF )/Rcとなり、精
密に決定でき、更にミラー回路のミラー電流部のトラン
ジスタを非飽和モードで駆動することができる。
As a result, the base potential of the lateral emitter grounded pnp transistor (reference current portion) is lowered due to the voltage drop of the collector resistance. Power supply voltage (emitter potential of lateral emitter grounded pnp transistor) + V
If the collector resistance is Rc and the on-voltage of the lateral emitter grounded pnp transistor is V F , the collector current ic is approximately (+ V−V F ) / Rc, which can be determined precisely, and the mirror current of the mirror circuit can be further determined. Some transistors can be driven in a non-saturated mode.

【0015】したがって、上記ミラー回路のミラー電流
部で相補回路段の負荷素子を構成し、この相補回路段の
ドライバ素子を構成するエミッタ接地npnトランジス
タに反転回路段により反転された反転入力信号電圧を印
加すれば、以下の作動が可能となる。まず最初に入力信
号電圧がハイレベルの場合を説明する。
Therefore, the mirror current portion of the mirror circuit constitutes a load element of the complementary circuit stage, and the inverted input signal voltage inverted by the inversion circuit stage is applied to the grounded-emitter npn transistor which constitutes the driver element of the complementary circuit stage. When applied, the following operations are possible. First, the case where the input signal voltage is at a high level will be described.

【0016】この場合には、この相補回路段のドライバ
素子がオフし、ミラー回路のミラー電流部のコレクタ電
流値はエミッタ側にエミッタ電流を制限するための抵抗
を設置しなくても所定値に精密に保持される。この為、
ミラー回路のミラー電流は電力増幅回路段に必要な電流
に設定可能となり、非飽和モードで駆動される。よっ
て、ラテラルエミッタ接地pnpトランジスタのエミッ
タ領域の側面に隣接するコレクタ領域の電位は低電位と
なるので、コレクタ領域とベース領域との境界のpn接
合の空乏層がベース領域側に張出し、エミッタ領域から
ベース領域に注入され増幅された正孔を良好に吸収す
る。
In this case, the driver element of the complementary circuit stage is turned off, and the collector current value of the mirror current part of the mirror circuit becomes a predetermined value without installing a resistor for limiting the emitter current on the emitter side. Precisely retained. Therefore,
The mirror current of the mirror circuit can be set to a current required for the power amplification circuit stage, and the mirror circuit is driven in the non-saturation mode. Therefore, the potential of the collector region adjacent to the side surface of the emitter region of the lateral emitter grounded pnp transistor becomes low, so that the depletion layer of the pn junction at the boundary between the collector region and the base region extends to the base region side and extends from the emitter region. The holes injected and amplified in the base region are well absorbed.

【0017】これらの結果として、ラテラルエミッタ接
地pnpトランジスタを用いるにもかかわらず、相補回
路段の負荷素子をミラー回路のミラー電流部で構成して
いるので、無駄な電流消費を防ぐことができる。更に、
相補回路段の負荷素子(ミラー電流部)のエミッタ抵抗
(エミッタ側に接続される抵抗)を省略できるので、こ
のエミッタ抵抗がミラー電流部のコレクタ電流及び基板
吸収電流により発生する電圧降下を省略することができ
る。
As a result of these, although the lateral emitter grounded pnp transistor is used, the load element of the complementary circuit stage is constituted by the mirror current portion of the mirror circuit, so that wasteful current consumption can be prevented. Furthermore,
Since the emitter resistance (the resistance connected to the emitter side) of the load element (mirror current section) of the complementary circuit stage can be omitted, the voltage drop caused by the collector current and the substrate absorption current of the mirror current section by this emitter resistance is omitted. be able to.

【0018】次に、入力信号電圧がローレベルの場合を
説明する。この場合には、入力信号電圧を印加されるミ
ラー基準段のエミッタ接地npnトランジスタがオフし
て、ミラー基準段の基準電流部を構成するラテラルエミ
ッタ接地pnpトランジスタがオフし、そのためにミラ
ー回路のミラー電流部を構成するラテラルエミッタ接地
pnpトランジスタすなわち相補回路段の負荷素子がオ
フする。一方、相補回路段のエミッタ接地npnトラン
ジスタ(ドライバ素子)は反転回路段からのハイレベル
電圧の入力によりオンし、相補回路段のドライバ素子及
び負荷素子は相補動作を行い、直流電力が消費されるの
を良好に防止することができる。
Next, the case where the input signal voltage is low level will be described. In this case, the grounded-emitter npn transistor of the mirror reference stage to which the input signal voltage is applied is turned off, the lateral emitter-grounded pnp transistor forming the reference current portion of the mirror reference stage is turned off, and therefore the mirror of the mirror circuit is mirrored. The lateral emitter grounded pnp transistor forming the current portion, that is, the load element in the complementary circuit stage is turned off. On the other hand, the grounded-emitter npn transistor (driver element) of the complementary circuit stage is turned on by the input of the high level voltage from the inverting circuit stage, the driver element and the load element of the complementary circuit stage perform complementary operation, and DC power is consumed. Can be effectively prevented.

【0019】以上の結果、本発明の回路によれば、電力
消費を節減し、回路動作を高速化できるとともに、電源
電圧の低減が実現できる。
As a result, according to the circuit of the present invention, the power consumption can be reduced, the circuit operation can be speeded up, and the power supply voltage can be reduced.

【0020】[0020]

【実施例】(実施例1)本発明のモノリシック電力増幅
集積回路の一実施例を図1を参照して説明する。この回
路は、内燃機関の点火装置用イグナイタの駆動回路であ
って、反転回路段10、ミラー基準段20、相補回路段
30、前置増幅段40、出力増幅段50からなり、前置
増幅段40及び出力増幅段50は本発明でいう電力増幅
回路段を構成している。
(Embodiment 1) An embodiment of a monolithic power amplifier integrated circuit of the present invention will be described with reference to FIG. This circuit is a drive circuit for an igniter for an internal combustion engine ignition device, and includes an inverting circuit stage 10, a mirror reference stage 20, a complementary circuit stage 30, a preamplification stage 40, and an output amplification stage 50. 40 and the output amplification stage 50 constitute the power amplification circuit stage referred to in the present invention.

【0021】反転回路段10は、入力信号電圧Viがベ
ース電流制限抵抗13を通じて給電されるエミッタ接地
npnトランジスタ11をドライバ素子とし、そのコレ
クタ抵抗12を負荷素子とする。ミラー基準段20は、
ベース電流制限抵抗23を通じて給電されるエミッタ接
地npnトランジスタ21をドライバ素子とし、ミラー
回路の基準電流部からなるラテラルエミッタ接地pnp
トランジスタ22及びそのそのコレクタ抵抗23を負荷
素子とする。
The inverting circuit stage 10 uses the grounded-emitter npn transistor 11 to which the input signal voltage Vi is fed through the base current limiting resistor 13 as a driver element, and its collector resistor 12 as a load element. The mirror reference stage 20 is
A grounded emitter npn transistor 21 fed through a base current limiting resistor 23 is used as a driver element, and a lateral emitter grounded pnp composed of a reference current portion of a mirror circuit.
The transistor 22 and its collector resistance 23 are used as load elements.

【0022】相補回路段30は、反転回路段10の出力
電圧がベース電流制限抵抗33を通じてベースに印加さ
れるエミッタ接地npnトランジスタ31をドライバ素
子とし、ミラー回路のミラー電流部を構成するラテラル
エミッタ接地pnpトランジスタ32を負荷素子とす
る。前置増幅段40は、反転回路段10の出力電圧がベ
ース電流制限抵抗43を通じてベースに印加されるエミ
ッタ接地npnトランジスタ41をドライバ素子とし、
相補回路段30の出力電圧がベースに印加されるエミッ
タホロワnpnトランジスタ42を負荷素子とする。
In the complementary circuit stage 30, the grounded emitter npn transistor 31 to which the output voltage of the inverting circuit stage 10 is applied to the base through the base current limiting resistor 33 is used as a driver element, and the lateral emitter grounded which constitutes the mirror current portion of the mirror circuit. The pnp transistor 32 is used as a load element. The preamplification stage 40 uses, as a driver element, a grounded-emitter npn transistor 41 to which the output voltage of the inverting circuit stage 10 is applied to the base through a base current limiting resistor 43.
An emitter follower npn transistor 42 to which the output voltage of the complementary circuit stage 30 is applied to the base is used as a load element.

【0023】出力増幅段50は、前置増幅段40の出力
電圧がベース電流制限抵抗53を通じてベースに印加さ
れるダーリントンnpnトランジスタ51をドライバ素
子とし、点火コイル52を負荷素子とする。上記各負荷
素子の高位端には電源電圧+Vが印加され、上記各ドラ
イバ素子の低位端は接地されている。以下、この回路の
動作を説明する。
The output amplification stage 50 uses the Darlington npn transistor 51, to which the output voltage of the preamplification stage 40 is applied to the base through the base current limiting resistor 53, as a driver element and the ignition coil 52 as a load element. The power supply voltage + V is applied to the high end of each load element, and the low end of each driver element is grounded. The operation of this circuit will be described below.

【0024】まず最初に入力信号電圧Viがハイレベル
の場合を説明する。この場合には、トランジスタ11、
21がオンし、反転回路段10の出力電圧Vaがローレ
ベル(ほぼ接地電位)となり、トランジスタ31、41
がオフする。トランジスタ21のオンにより、ミラー回
路の基準電流部を構成するラテラルエミッタ接地pnp
トランジスタ22を流れる電流iは、コレクタ抵抗23
の抵抗値をRcとし、ラテラルエミッタ接地pnpトラ
ンジスタ22のオン電圧(エミッタ/ベース間)をVF
すれば、コレクタ電流icはほぼ(+V−VF )/Rc
に精密に設定される。更に、ラテラルエミッタ接地pn
pトランジスタ22のコレクタ電位はベース電位と等し
く、トランジスタ22は常に非飽和モードで操作する。
First, the case where the input signal voltage Vi is at the high level will be described. In this case, the transistor 11,
21 is turned on, the output voltage Va of the inverting circuit stage 10 becomes low level (almost ground potential), and the transistors 31, 41
Turns off. When the transistor 21 is turned on, the lateral emitter grounded pnp forming the reference current portion of the mirror circuit is formed.
The current i flowing through the transistor 22 is the collector resistance 23
The resistance value of Rc is Rc, and the on-voltage (between emitter and base) of the lateral emitter grounded pnp transistor 22 is V F
If the collector current ic is substantially (+ V-V F) / Rc
Is set precisely. Furthermore, the lateral emitter ground pn
The collector potential of p-transistor 22 is equal to the base potential, and transistor 22 always operates in non-saturation mode.

【0025】その結果、ミラー回路のミラー電流部であ
るラテラルエミッタ接地pnpトランジスタ32のコレ
クタ電流ic’はここでは4×icとなり、トランジス
タ32のエミッタと電源端との間に電流制限用のエミッ
タ抵抗を付加しなくても精密に決定することができる。
そして、このエミッタ抵抗の省略により、その電圧降下
を除去することができ、低電源電圧動作が実現する。
As a result, the collector current ic 'of the lateral emitter grounded pnp transistor 32, which is the mirror current portion of the mirror circuit, becomes 4 × ic here, and the emitter resistance for current limitation is provided between the emitter of the transistor 32 and the power supply terminal. It can be precisely determined without adding.
By omitting the emitter resistance, the voltage drop can be removed, and low power supply voltage operation is realized.

【0026】また、ミラー回路のミラー電流部であるラ
テラルエミッタ接地pnpトランジスタ32のコレクタ
電位は充分低電位となり、非飽和動作モードとなる。し
たがって、ラテラルエミッタ接地pnpトランジスタ3
2のコレクタ空乏層がベース領域側に張出し、エミッタ
領域からベース領域に注入され増幅された正孔を良好に
吸収する。よって、ラテラルエミッタ接地pnpトラン
ジスタ32のコレクタ効率(コレクタ電流増幅率)は大
幅に改善され、消費電力が節減される。また、上記説明
したように、トランジスタ32のエミッタ抵抗の省略が
実現したので、このような基板吸収電流による上記エミ
ッタ抵抗による電圧降下を考慮して電源電圧+Vを増大
させる必要も無い。
Further, the collector potential of the lateral emitter grounded pnp transistor 32, which is the mirror current portion of the mirror circuit, becomes sufficiently low to enter the non-saturation operation mode. Therefore, the lateral emitter grounded pnp transistor 3
The second collector depletion layer overhangs to the base region side and satisfactorily absorbs the amplified holes injected from the emitter region to the base region. Therefore, the collector efficiency (collector current amplification factor) of the lateral emitter grounded pnp transistor 32 is significantly improved, and power consumption is reduced. Since the emitter resistance of the transistor 32 is omitted as described above, it is not necessary to increase the power supply voltage + V in consideration of the voltage drop due to the emitter resistance due to the substrate absorption current.

【0027】したがって、トランジスタ32のコレクタ
電流が前置増幅段40のエミッタホロワトランジスタ4
2で電流増幅されて出力増幅段50に供給され、出力増
幅段50のトランジスタ51は大電流をコイル52に通
電することができる。次に、入力信号電圧Viがローレ
ベルの場合を説明する。この場合には、トランジスタ1
1、21がオフし、反転回路段10の出力電圧Vaがハ
イレベル(+V)となり、トランジスタ31、41がオ
ンする。
Therefore, the collector current of the transistor 32 is the emitter follower transistor 4 of the preamplification stage 40.
The current is amplified by 2 and supplied to the output amplification stage 50, and the transistor 51 of the output amplification stage 50 can supply a large current to the coil 52. Next, the case where the input signal voltage Vi is at the low level will be described. In this case, transistor 1
1, 21 are turned off, the output voltage Va of the inverting circuit stage 10 becomes high level (+ V), and the transistors 31, 41 are turned on.

【0028】トランジスタ21のオフにより、ミラー回
路の基準電流部を構成するラテラルエミッタ接地pnp
トランジスタ22がオフし、ミラー回路のミラー電流部
であるラテラルエミッタ接地pnpトランジスタ32も
オフする。その結果、エミッタホロワトランジスタ42
はオフし、トランジスタ51はオフする。
When the transistor 21 is turned off, the lateral emitter ground pnp forming the reference current portion of the mirror circuit.
The transistor 22 turns off, and the lateral emitter common pnp transistor 32, which is the mirror current part of the mirror circuit, also turns off. As a result, the emitter follower transistor 42
Turns off and the transistor 51 turns off.

【0029】以上説明したように、この実施例では、入
力信号電流が給電されるエミッタ接地npnトランジス
タ21とコレクタ抵抗23とミラー回路の基準電流部2
2とでミラー基準段20を構成し、入力信号電流と逆位
相の電流が給電されるエミッタ接地npnトランジスタ
31とミラー回路のミラー電流部32とで相補回路段3
0を構成し、この相補回路段30の出力電圧又は出力電
流を用いてエミッタ接地npnトランジスタ電力増幅段
を駆動している。
As described above, in this embodiment, the grounded-emitter npn transistor 21 to which the input signal current is fed, the collector resistor 23, and the reference current portion 2 of the mirror circuit are provided.
2 constitutes a mirror reference stage 20, and a grounded-emitter npn transistor 31 to which a current having a phase opposite to that of the input signal current is fed and a mirror current portion 32 of the mirror circuit.
0, and the output voltage or output current of the complementary circuit stage 30 is used to drive the grounded-emitter npn transistor power amplification stage.

【0030】したがって、上述したように、相補回路段
30のDC電流消費を防止し、p型基板の電流吸収を大
幅に削減し、ラテラルエミッタ接地pnpトランジスタ
32の電流増幅率のばらつきにかかわらず正確な出力電
流を出力でき、低電源電圧動作ができるという優れた効
果を奏することができる。以上の結果、本実施例の回路
によれば、電力消費を節減し、回路動作を高速化できる
とともに、低電源電圧動作が実現できる。
Therefore, as described above, the DC current consumption of the complementary circuit stage 30 is prevented, the current absorption of the p-type substrate is significantly reduced, and it is accurate regardless of the variation in the current amplification factor of the lateral emitter-grounded pnp transistor 32. It is possible to output various output currents, and it is possible to achieve an excellent effect that a low power supply voltage operation can be performed. As a result, according to the circuit of the present embodiment, it is possible to reduce power consumption, speed up the circuit operation, and realize a low power supply voltage operation.

【0031】図3の点線により本実施例の回路における
基板吸収電流IL の測定結果を示す。基板吸収電流が図
7の従来例よりも大幅に削減できることがわかる。 (実施例2)図2に他の実施例を示す。この実施例は、
図1の前置増幅段40を省略して、相補回路段30の出
力電圧により出力増幅段50を直接駆動するものであ
り、作用効果は実施例1と同じである。
The dotted line in FIG. 3 shows the measurement result of the substrate absorption current IL in the circuit of this embodiment. It can be seen that the substrate absorption current can be significantly reduced as compared with the conventional example of FIG. (Embodiment 2) FIG. 2 shows another embodiment. This example
The preamplification stage 40 of FIG. 1 is omitted, and the output voltage of the complementary circuit stage 30 is directly driven by the output amplification stage 50. The operation and effect are the same as those of the first embodiment.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のモノリシック電力増幅集積回路の一実
施例を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a monolithic power amplification integrated circuit of the present invention.

【図2】図1の他の実施例を示す回路図である。FIG. 2 is a circuit diagram showing another embodiment of FIG.

【図3】図1の回路の基板吸収電流(リーク)電流と電
源電圧+Vとの関係を示す特性図である。
FIG. 3 is a characteristic diagram showing a relationship between a substrate absorption current (leakage) current and a power supply voltage + V in the circuit of FIG.

【図4】従来のモノリシック電力増幅集積回路の一例を
示す回路図である。
FIG. 4 is a circuit diagram showing an example of a conventional monolithic power amplification integrated circuit.

【図5】従来のモノリシック電力増幅集積回路の一例を
示す回路図である。
FIG. 5 is a circuit diagram showing an example of a conventional monolithic power amplification integrated circuit.

【符号の説明】[Explanation of symbols]

10は反転回路段、20はミラー基準段、21はミラー
基準段のドライバ素子をなすエミッタ接地npnトラン
ジスタ、22はミラー基準段の基準電流部をなすラテラ
ルエミッタ接地pnpトランジスタ、23はトランジス
タ22のコレクタ抵抗、30は相補回路段、31は相補
回路段のエミッタ接地npnトランジスタ、32は相補
回路段30の負荷素子及びミラー回路のミラー電流部を
なすラテラルエミッタ接地pnpトランジスタ、40は
前置増幅段(本発明でいう電力増幅回路段)、50は出
力増幅段(本発明でいう電力増幅回路段)。
Reference numeral 10 is an inverting circuit stage, 20 is a mirror reference stage, 21 is a grounded emitter npn transistor which forms a driver element of the mirror reference stage, 22 is a lateral emitter grounded pnp transistor which is a reference current portion of the mirror reference stage, and 23 is a collector of the transistor 22. A resistor, 30 is a complementary circuit stage, 31 is a grounded-emitter npn transistor of the complementary circuit stage, 32 is a load element of the complementary circuit stage 30, and a lateral emitter grounded pnp transistor that forms a mirror current portion of the mirror circuit, and 40 is a preamplification stage ( The power amplifier circuit stage according to the present invention) and 50 are output amplifier stages (power amplifier circuit stage according to the present invention).

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ラテラルトランジスタ構造を有するエミッ
タ接地pnpトランジスタからなるミラー回路の基準電
流部及び前記トランジスタのコレクタ抵抗からなる負荷
素子と、入力信号電圧を反転するエミッタ接地npnト
ランジスタからなるドライバ素子とを有するミラー基準
段と、 入力信号電圧を反転する反転回路段と、 前記反転回路段の出力端からベース電流が給電されるエ
ミッタ接地npnトランジスタからなるドライバ素子
と、前記ミラー回路のミラー電流部からなる負荷素子と
を有する相補回路段と、 前記相補回路段の出力端電位により駆動制御されるエミ
ッタ接地npnトランジスタ又はエミッタホロワnpn
トランジスタを有する電力増幅回路段と、 を備えることを特徴とするモノリシック電力増幅集積回
路。
1. A reference current part of a mirror circuit composed of a grounded emitter pnp transistor having a lateral transistor structure and a load element composed of a collector resistance of the transistor, and a driver element composed of a grounded emitter npn transistor which inverts an input signal voltage. A mirror reference stage having the same, an inverting circuit stage for inverting the input signal voltage, a driver element composed of a grounded-emitter npn transistor to which a base current is fed from an output terminal of the inverting circuit stage, and a mirror current section of the mirror circuit. A complementary circuit stage having a load element, and a grounded-emitter npn transistor or emitter follower npn driven and controlled by the output terminal potential of the complementary circuit stage
A monolithic power amplifier integrated circuit comprising: a power amplifier circuit stage having a transistor;
JP5167888A 1993-07-07 1993-07-07 Monolithic power amplifier integrated circuit Expired - Lifetime JP2910512B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5167888A JP2910512B2 (en) 1993-07-07 1993-07-07 Monolithic power amplifier integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5167888A JP2910512B2 (en) 1993-07-07 1993-07-07 Monolithic power amplifier integrated circuit

Publications (2)

Publication Number Publication Date
JPH0730339A true JPH0730339A (en) 1995-01-31
JP2910512B2 JP2910512B2 (en) 1999-06-23

Family

ID=15857933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5167888A Expired - Lifetime JP2910512B2 (en) 1993-07-07 1993-07-07 Monolithic power amplifier integrated circuit

Country Status (1)

Country Link
JP (1) JP2910512B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518803B2 (en) 2000-11-08 2003-02-11 Denso Corporation Output circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494464A (en) * 1990-08-09 1992-03-26 Toshiba Corp Filter circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494464A (en) * 1990-08-09 1992-03-26 Toshiba Corp Filter circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518803B2 (en) 2000-11-08 2003-02-11 Denso Corporation Output circuit

Also Published As

Publication number Publication date
JP2910512B2 (en) 1999-06-23

Similar Documents

Publication Publication Date Title
US4002931A (en) Integrated circuit bipolar bootstrap driver
JP3192074B2 (en) Ignition device for internal combustion engine
JP2910512B2 (en) Monolithic power amplifier integrated circuit
JP2685285B2 (en) Transistor circuit
JPH05235658A (en) Amplifier
US4764688A (en) Output current darlington transistor driver circuit
US6396319B2 (en) Semiconductor integrated circuit with quick charging/discharging circuit
JPH0480406B2 (en)
JP3019039B2 (en) Internal combustion engine ignition device
JPH0884060A (en) Current controlled semiconductor device
JP3453638B2 (en) Low voltage loss driver
JPH0786895A (en) Output circuit
JPH11177401A (en) Switching circuit
JP3682668B2 (en) Bandgap reference circuit
JP2834929B2 (en) Amplifier circuit
JP2558201Y2 (en) Overvoltage protection circuit
JPH088720A (en) Tri-state buffer
JPH0321098B2 (en)
JPH079449Y2 (en) amplifier
JP2776621B2 (en) Output circuit
KR100317609B1 (en) semiconductor device
JP3068355B2 (en) Inverter circuit
JPS59146204A (en) Single ended push-pull amplifier circuit
JPS5946133B2 (en) switching circuit
JPH0119285B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20080409

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110409

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20120409

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20120409

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20130409

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 15

EXPY Cancellation because of completion of term