JPH079449Y2

JPH079449Y2 - amplifier

Info

Publication number: JPH079449Y2
Application number: JP15082088U
Authority: JP
Inventors: 雅憲藤沢; 憲一小久保; 弘小島
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-11-18
Filing date: 1988-11-18
Publication date: 1995-03-06
Anticipated expiration: 2003-11-18
Also published as: JPH0272017U

Description

【考案の詳細な説明】（イ）産業上の利用分野本考案は、IC（集積回路）化に適した増幅器の改良に関
するもので、特にアーリー効果に起因する特性の悪化を
改善した増幅器を提供せんとするものである。[Detailed Description of the Invention] (a) Industrial field of application The present invention relates to improvement of an amplifier suitable for IC (integrated circuit), and particularly provides an amplifier in which deterioration of characteristics due to Early effect is improved. It is something to do.

（ロ）従来の技術特開昭61-78212号公報に記載されている如く、アイドリ
ング電流を正確に設定出来るとともに、IC化に適した増
幅器が知られている。前記増幅器は、第２図に示す如
く、入力端子（１）に印加される入力信号を増幅する差
動増幅回路（２）と、該差動増幅回路（２）の第１出力
信号がベースに印加される第１駆動トランジスタ（３）
と、前記第１出力信号と逆相の前記差動増幅回路（２）
の第２出力信号がベースに印加される第２駆動トランジ
スタ（４）と、前記第１及び第２駆動トランジスタ
（３）及び（４）の出力信号に応じて負荷（５）を駆動
する第１及び第２出力トランジスタ（６）及び（７）
と、ベース及びエミッタが第２駆動トランジスタ（４）
と共通接続された第３駆動トランジスタ（８）と、ベー
ス及びエミッタが第１駆動トランジスタ（３）と共通接
続された第４駆動トランジスタ（９）と、前記第３及び
第４駆動トランジスタ（８）及び（９）のコレクタ電流
をそれぞれ入力とする第１及び第２電流ミラー回路（1
0）及び（11）とを備える。(B) Prior Art As described in Japanese Patent Laid-Open No. 61-78212, there is known an amplifier capable of accurately setting an idling current and suitable for use as an IC. The amplifier, as shown in FIG. 2, a differential amplifier circuit for amplifying an input signal applied to the input terminal (1) (2), the first output signal based differential amplifier circuit (2) Applied first drive transistor (3)
And the differential amplifier circuit ( 2 ) having a phase opposite to that of the first output signal
A second driving transistor (4) having a second output signal applied to its base and a first driving transistor (4) for driving a load (5) according to the output signals of the first and second driving transistors (3) and (4). And second output transistors (6) and (7)
And the base and emitter are the second drive transistor (4)
A third driving transistor (8) commonly connected to the third driving transistor, a fourth driving transistor (9) having a base and an emitter commonly connected to the first driving transistor (3), and the third and fourth driving transistors (8) And the first and second current mirror circuits ( 1
0 ) and ( 11 ).

いま入力端子（１）に正の入力信号が印加されたとすれ
ば、差動増幅回路（２）の第１出力点Ａの電圧が低下
し、第２出力点Ｂの電圧が上昇し、第１及び第４駆動ト
ランジスタ（３）及び（９）がオン、第２及び第３駆動
トランジスタ（４）及び（８）がオフになる。その為、
第１出力トランジスタ（６）がオンになり、負荷（５）
は前記第１出力トランジスタ（６）の出力電流により駆
動される。If a positive input signal is applied to the input terminal (1), the voltage at the first output point A of the differential amplifier circuit ( 2 ) will decrease and the voltage at the second output point B will increase. And the fourth driving transistors (3) and (9) are turned on, and the second and third driving transistors (4) and (8) are turned off. For that reason,
The first output transistor (6) turns on and the load (5)
Is driven by the output current of the first output transistor (6).

また、入力端子（１）に負の入力信号が印加されたとす
れば、差動増幅回路（２）の第１出力点Ａの電圧が上昇
し、第２出力点Ｂの電圧が低下し、第１及び第４駆動ト
ランジスタ（３）及び（９）がオフ、第２及び第３駆動
トランジスタ（４）及び（８）がオンになる。その為、
第２出力トランジスタ（７）がオンになり、負荷（５）
は前記第２出力トランジスタ（７）の出力電流により駆
動される。If a negative input signal is applied to the input terminal (1), the voltage at the first output point A of the differential amplifier circuit ( 2 ) increases and the voltage at the second output point B decreases, The first and fourth driving transistors (3) and (9) are turned off, and the second and third driving transistors (4) and (8) are turned on. For that reason,
The second output transistor (7) turns on and the load (5)
Is driven by the output current of the second output transistor (7).

従って、第２図の回路を用いれば、入力信号に応じて負
荷（５）をプッシュプル駆動することが出来る増幅器を
提供出来る。そして、第２図の増幅器は、適正な値のア
イドリング電流の設定を行ない得るとともに、最大出力
電流を大にすることが出来る。特に、出力トランジスタ
としてNPN型のトランジスタを用いることが出来るの
で、チップ面積の縮小を計ることが出来、かつ低電源電
圧で動作させることが出来るので、IC化に適したものと
なる。Therefore, by using the circuit of FIG. 2, it is possible to provide an amplifier capable of push-pull driving the load (5) according to the input signal. The amplifier shown in FIG. 2 can set the idling current to a proper value and can increase the maximum output current. In particular, since an NPN type transistor can be used as the output transistor, the chip area can be reduced and the device can be operated with a low power supply voltage, which is suitable for use in an IC.

（ハ）考案が解決しようとする課題ところで、第２図の回路の場合、第１電流ミラー回路
（10）がダイオード接続型の第１ミラートランジスタ
（12）及び該第１ミラートランジスタ（12）とベース及
びエミッタが共通接続された第２ミラートランジスタ
（13）とから成り、第２電流ミラー回路（11）がダイオ
ード接続型の第３ミラートランジスタ（14）及び該第３
ミラートランジスタ（14）とベース及びエミッタが共通
接続された第４ミラートランジスタ（15）とから成る。
そして、第１及び第２ミラートランジスタ（12）及び
（13）のエミッタが接地されているので、第１ミラート
ランジスタ（12）のコレクタ電圧がV_BE（ただし、V_BEは
トランジスタのベース・エミッタ間電圧）となり、第２
ミラートランジスタ（13）のコレクタ電圧は、1/2V_CC＋
V_BEとなる。その為、第１及び第２ミラートランジスタ
（12）及び（13）のコレクタ電圧が等しくなり、アーリ
ー効果を生じる。電源電圧が低い時は、あまり問題が無
いが、電源電圧が高くなると、前記アーリー効果に起因
して、出力直流オフセットが増大するという問題が生じ
る。(C) Problems to be Solved by the Invention By the way, in the case of the circuit of FIG. 2, the first current mirror circuit ( 10 ) includes a diode-connected first mirror transistor (12) and the first mirror transistor (12). A second mirror transistor (13) having a base and an emitter connected in common, and the second current mirror circuit ( 11 ) includes a diode-connected third mirror transistor (14) and the third mirror transistor (14).
It includes a mirror transistor (14) and a fourth mirror transistor (15) whose base and emitter are commonly connected.
Since the emitters of the first and second mirror transistors (12) and (13) are grounded, the collector voltage of the first mirror transistor (12) is V _BE (where V _BE is between the base and emitter of the transistor). Voltage) and the second
The collector voltage of the mirror transistor (13) is 1 / 2V _CC +
V _BE . Therefore, the collector voltages of the first and second mirror transistors (12) and (13) become equal, and the Early effect occurs. When the power supply voltage is low, there is not much problem, but when the power supply voltage is high, there arises a problem that the output DC offset increases due to the Early effect.

（ニ）課題を解決するための手段本考案は、上述の点に鑑み成されたもので、第１駆動ト
ランジスタのコレクタ電流を吸引する第１電流ミラー回
路を、ダイオード接続型の第１ミラートランジスタと、
ベース及びエミッタが前記第１ミラートランジスタと共
通接続された第２ミラートランジスタとによって構成す
るとともに、前記第１及び第２ミラートランジスタのエ
ミッタを共通に出力端子に接続した点を特徴とする。(D) Means for Solving the Problems The present invention has been made in view of the above points, and a first current mirror circuit for attracting a collector current of a first drive transistor is a diode-connected first mirror transistor. When,
It is characterized in that the base and the emitter are constituted by the first mirror transistor and the second mirror transistor commonly connected, and the emitters of the first and second mirror transistors are commonly connected to the output terminal.

（ホ）作用本考案に依れば、第１電流ミラー回路を構成する第１及
び第２ミラートランジスタのコレクタ・エミッタ間電圧
V_CEが等しい値になる。その為、アーリー効果が生ぜ
ず、増幅器の出力直流オフセットが生じない。(E) Function According to the present invention, the collector-emitter voltage of the first and second mirror transistors forming the first current mirror circuit
V _CE becomes an equal value. Therefore, the Early effect does not occur and the output DC offset of the amplifier does not occur.

（ヘ）実施例第１図は、本考案の一実施例を示す回路図で、（16）は
ベース及びコレクタが第３駆動トランジスタ（８）のコ
レクタに、エミッタが出力端子Ｃにそれぞれ接続された
第１ミラートランジスタ、（17）はベースが前記第１ミ
ラートランジスタ（16）のベースに、コレクタが第１駆
動トランジスタ（３）のコレクタに、エミッタが前記出
力端子Ｃにそれぞれ接続された第２ミラートランジスタ
で、前記第１及び第２ミラートランジスタ（16）及び
（17）は第１電流ミラー回路（10）を構成している。ま
た、（18）はベース及びコレクタが第４駆動トランジス
タ（９）のコレクタに、エミッタがアースにそれぞれ接
続された第３ミラートランジスタ、（19）はベースが前
記第３ミラートランジスタ（18）のエミッタに、コレク
タが第２駆動トランジスタ（４）のコレクタに、エミッ
タがアースにそれぞれ接続された第４ミラートランジス
タで、前記第３及び第４ミラートランジスタ（18）及び
（19）は第２電流ミラー回路（11）を構成している。(F) Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention. In (16), the base and collector are connected to the collector of the third drive transistor (8), and the emitter is connected to the output terminal C. A second mirror transistor (17) has a base connected to the base of the first mirror transistor (16), a collector connected to the collector of the first drive transistor (3), and an emitter connected to the output terminal C. In the mirror transistor, the first and second mirror transistors (16) and (17) form a first current mirror circuit ( 10 ). Further, (18) is a third mirror transistor whose base and collector are connected to the collector of the fourth drive transistor (9) and whose emitter is connected to the ground, respectively, and (19) is whose base is the emitter of the third mirror transistor (18). And a fourth mirror transistor having a collector connected to the collector of the second drive transistor (4) and an emitter connected to the ground, respectively, and the third and fourth mirror transistors (18) and (19) are the second current mirror circuit. ( 11 ) constitutes.

尚、第１図における他の回路素子は、第２図と同一に
付、同一の符号を付し説明を省略する。The other circuit elements in FIG. 1 are the same as those in FIG. 2 and are designated by the same reference numerals, and description thereof will be omitted.

入力端子（１）に印加される入力信号は、差動増幅回路
（２）を構成する第１乃至第４差動トランジスタ（20）
乃至（23）で増幅される。いま正の入力信号が印加され
たとすれば、第１及び第２差動トランジスタ（20）及び
（21）のコレクタ電流が増加し、第３及び第４差動トラ
ンジスタ（22）及び（23）のコレクタ電流が減少する。
すると、点Ａの電圧が低下し、点Ｂの電圧が上昇するの
で、第１及び第４駆動トランジスタ（３）及び（９）の
コレクタ電流が増加し、第２及び第３駆動トランジスタ
（４）及び（８）のコレクタ電流が減少する。その為、
第１電流ミラー回路（10）の出力電流が減少し、第２電
流ミラー回路（11）の出力電流が増加し、第１駆動トラ
ンジスタ（３）のコレクタ電流と、第１電流ミラー回路
（10）の出力電流との差電流に応じて第一出力トランジ
スタ（６）が動作し、負荷に出力電流を供給する。ま
た、負の入力信号が印加されたとすれば、同様の動作に
より、第２駆動トランジスタ（４）の出力電流が増加
し、第２電流ミラー回路（11）の出力電流が減少し、両
電流の差電流に応じて第２出力トランジスタ（７）が動
作し、負荷（５）の駆動が行なわれる。The input signal applied to the input terminal (1) is the first to fourth differential transistors (20) that form the differential amplifier circuit ( 2 ).
It is amplified by (23). If a positive input signal is applied now, the collector currents of the first and second differential transistors (20) and (21) increase, and the collector currents of the third and fourth differential transistors (22) and (23) increase. The collector current decreases.
Then, the voltage at the point A decreases and the voltage at the point B increases, so that the collector currents of the first and fourth driving transistors (3) and (9) increase, and the second and third driving transistors (4). And the collector current of (8) decreases. For that reason,
The output current of the first current mirror circuit ( 10 ) decreases, the output current of the second current mirror circuit ( 11 ) increases, and the collector current of the first drive transistor (3) and the first current mirror circuit ( 10 ) The first output transistor (6) operates according to the current difference between the output current and the output current and supplies the output current to the load. If a negative input signal is applied, the same operation increases the output current of the second drive transistor (4) and decreases the output current of the second current mirror circuit ( 11 ). The second output transistor (7) operates according to the difference current, and the load (5) is driven.

第１及び第２ミラートランジスタ（16）及び（17）のエ
ミッタは、共通に出力端子Ｃに接続されており、その直
流電圧は出力端子Ｃの直流電圧1/2V_CC（ただし、V_CCは
電源電圧）に固定されている。また、第１ミラートラン
ジスタ（16）はそのコレクタ及びベースが共通接続され
ているので、前記第１ミラートランジスタ（16）のコレ
クタ・エミッタ間電圧V_CE1は、前記第１ミラートランジ
スタ（16）のベース・エミッタ間電圧V_BE1と等しくな
る。一方、第２ミラートランジスタ（17）のコレクタ電
圧は、1/2V_CC＋V_BE2（ただしV_BE2は第１出力トランジス
タ（６）のベース。エミッタ間電圧）となるので、前記
第２ミラートランジスタ（17）のコレクタ・エミッタ間
電圧V_CE2は、前記第１出力トランジスタ（６）のベース
・エミッタ間電圧V_BE2と等しくなる。しかして、第１ミ
ラートランジスタ（16）と第１出力トランジスタ（６）
とは同一の集積回路基板上に形成されたNPN型のトラン
ジスタであるから、両トランジスタ（16）及び（６）の
ベース・エミッタ間電圧V_BE1及びV_BE2は略等しくなる。
従って、前記両トランジスタ（16）及び（６）のコレク
タ・エミッタ間電圧V_CE1及びV_CE2も略等しくなり、アー
リー効果が生じない。それ故、第１及び第２出力トラン
ジスタ（６）及び（７）のコレクタ電流の差に起因する
直流オフセットが防止出来る。The emitters of the first and second mirror transistors (16) and (17) are commonly connected to the output terminal C, and the DC voltage is a DC voltage 1/2 V _CC (where V _CC is the power supply) of the output terminal C. Voltage) is fixed. Since the collector and the base of the first mirror transistor (16) are commonly connected, the collector-emitter voltage V _CE1 of the first mirror transistor (16) is the base of the first mirror transistor (16).・ It becomes equal to the emitter-to-emitter voltage V _BE1 . On the other hand, since the collector voltage of the second mirror transistor (17) becomes 1 / 2V _CC + V _BE2 (where V _BE2 is the base of the first output transistor (6), the voltage between the emitters), the second mirror transistor (17) ), The collector-emitter voltage V _CE2 becomes equal to the base-emitter voltage V _{BE2 of} the first output transistor (6). Then, the first mirror transistor (16) and the first output transistor (6)
Is a NPN type transistor formed on the same integrated circuit substrate, the base-emitter voltages V _BE1 and V _BE2 of both transistors (16) and (6) are substantially equal.
Therefore, the collector-emitter voltages V _CE1 and V _{CE2 of} both the transistors (16) and (6) are substantially equal, and the Early effect does not occur. Therefore, the DC offset caused by the difference between the collector currents of the first and second output transistors (6) and (7) can be prevented.

尚、第２電流ミラー回路（11）を構成する第３及び第４
ミラートランジスタ（18）及び（19）のコレクタ・エミ
ッタ間電圧も、略等しくV_BEとなるので、前記第２電流
ミラー回路（11）においてもアーリー効果は生じない。It should be noted that the third and fourth components of the second current mirror circuit ( 11 )
Since the collector-emitter voltages of the mirror transistors (18) and (19) are substantially equal to V _BE , the Early effect does not occur even in the second current mirror circuit ( 11 ).

（ト）考案の効果以上述べた如く、本考案に依れば、第２図の増幅器が有
する特徴を全て備えるとともに、アーリー効果を防止出
来るので、出力端子における直流オフセットの発生を防
止出来る。その為、増幅器をBTL（バランスド・トラン
スホーマー・レス）接続した場合においても、負荷に直
流電流が流れるのを防止出来、雑音の発生や負荷の破壊
を防止し得る。(G) Effect of the Invention As described above, according to the present invention, all the features of the amplifier of FIG. 2 are provided and the Early effect can be prevented, so that the occurrence of DC offset at the output terminal can be prevented. Therefore, even when the amplifier is connected to a BTL (balanced transformerless) connection, it is possible to prevent a direct current from flowing through the load and prevent noise or load destruction.

[Brief description of drawings]

第１図は、本考案の一実施例を示す回路図及び第２図は
従来の増幅器を示す回路図である。（２）…差動増幅回路、（３），（４），（８），
（９）…駆動トランジスタ、（６），（７）…出力トラ
ンジスタ、（10），（11）…電流ミラー回路、（16），
（17），（18），（19）…ミラートランジスタ。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional amplifier. ( 2 ) ... Differential amplifier circuit, (3), (4), (8),
(9) ... Driving transistor, (6), (7) ... Output transistor, ( 10 ), ( 11 ) ... Current mirror circuit, (16),
(17), (18), (19) ... Mirror transistor.

フロントページの続き (56)参考文献特開昭61−78212（ＪＰ，Ａ) 特開昭59−81908（ＪＰ，Ａ) 特開平１−268302（ＪＰ，Ａ) 実開昭60−160161（ＪＰ，Ｕ)Continuation of the front page (56) References JP-A 61-78212 (JP, A) JP-A 59-81908 (JP, A) JP-A 1-268302 (JP, A) Actual development Sho-60-160161 (JP , U)

Claims

[Scope of utility model registration request]

1. A first and a second output transistor for driving a load connected to an output terminal in a push-pull relationship, and a first drive transistor for driving the first output transistor according to a first input signal, A second drive transistor for driving the second output transistor in response to a second input signal having a phase opposite to the first input signal; and a second drive transistor for absorbing the output current of the first drive transistor in response to the second input signal. A first current mirror circuit; and a second current mirror circuit that attracts the output current of the second drive transistor in response to the first input signal, the input current being supplied to the collector of the first current mirror circuit. The input side transistor and the base are constituted by an output side transistor commonly connected to the base of the input transistor, and the input side and output side transistors are connected. Amplifiers, wherein the emitters of the register in common that is connected to the output terminal.

2. The amplifier according to claim 1, wherein the first and second input signals are signals having mutually opposite phases obtained from a differential amplifier circuit.

3. The first and second current mirror circuits include a third driving transistor whose base and emitter are commonly connected to the second driving transistor, and a third driving transistor whose base and emitter are commonly connected to the first driving transistor. The amplifier according to claim 1, wherein the collector currents of the four driving transistors are used as the input currents.