JPH036022Y2 - - Google Patents

Info

Publication number
JPH036022Y2
JPH036022Y2 JP1982120431U JP12043182U JPH036022Y2 JP H036022 Y2 JPH036022 Y2 JP H036022Y2 JP 1982120431 U JP1982120431 U JP 1982120431U JP 12043182 U JP12043182 U JP 12043182U JP H036022 Y2 JPH036022 Y2 JP H036022Y2
Authority
JP
Japan
Prior art keywords
transistor
push
circuit
input
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982120431U
Other languages
Japanese (ja)
Other versions
JPS5925814U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12043182U priority Critical patent/JPS5925814U/en
Publication of JPS5925814U publication Critical patent/JPS5925814U/en
Application granted granted Critical
Publication of JPH036022Y2 publication Critical patent/JPH036022Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 (イ) 技術分野 本考案は、プツシユプル回路における出力段パ
ワートランジスタの切り換え時に生じるクロスオ
ーバー歪及びスイツチング歪を減少させるのに好
適な、低周波増幅回路に関するものである。 (ロ) 従来の技術 第1図は従来の低周波増幅回路である。第1図
の回路は電源+Vccと−Vccとの間に構成されて
いるものとし、1は入力信号が印加される入力端
子、4,5は入力信号が逆流するのを防止するダ
イオードである。2は、電源+Vccと前記ダイオ
ード4のアノードとの間に接続された電流源、3
は、前記ダイオード5のカソードと電源−Vccと
の間に接続された電流源である。は入力段トラ
ンジスタであり、ベースは前記ダイオード4のア
ノードと接続され、コレクタは負荷抵抗8を介し
て前記電源+Vccと接続され、且つエミツタはエ
ミツタ抵抗12を介して接地されている。尚、前
記入力端子1が無入力の平衡状態の時、該入力段
トランジスタは前記電流源2のみによつて駆動
されるものとする。は前記入力段トランジスタ
6と相補的に動作する入力段トランジスタであ
り、ベースは前記ダイオード5のカソードと接続
され、コレクタは負荷抵抗9を介して電源−Vcc
と接続され、且つエミツタはエミツタ抵抗13を
介して接地されている。尚、前記入力段トランジ
スタと同様に、前記入力端子1が無入力状態の
時、前記入力段トランジスタは前記電流源3の
みによつて駆動されるものとする。14は出力段
トランジスタであり、ベースは前記入力段トラン
ジスタのコレクタと接続され、エミツタは電源
+Vccと接続され、且つコレクタは電流制限抵抗
10及び前記エミツタ抵抗12を介して接地され
ている。15は前記出力段トランジスタ14と相
補的に動作する出力段トランジスタであり、ベー
スは前記入力段トランジスタのコレクタと接続
され、エミツタは電源−Vccと接続され、且つコ
レクタは電流制限抵抗11及び前記エミツタ抵抗
13を介して接地されている。16は出力端子で
あり、前記出力段トランジスタ1415のコレ
クタ(接続点)と接続されている。 第1図の回路は、出力端子16にスピーカ等の
負荷(図示せず)を接続することによつて動作す
るが、平衡状態の時、出力段トランジスタ14
15の出力路にはアイドリング電流Iidlが流れ、
入力信号が変化する時、出力段トランジスタ14
のコレクタ電流が出力端子16を介して負荷に流
れ込むか、或は該負荷の電流が出力端子16を介
して出力段トランジスタ15のコレクタに流れ込
み、これにより負荷が駆動されることになる。 ここで、従来の技術において、出力段トランジ
スタ14のベース・エミツタ間電圧をVBE、該出
力段トランジスタ14の電流増幅率をhFE、負荷
抵抗8の抵抗値をRS、入力段トランジスタ
コレクタ電流をI0とすると、出力段トランジスタ
14,15の出力路を流れるアイドリング電流
Iidlは、 Iidl=(I0=VBE/RS)hFE …… と表わされる。 しかしながら、式に示されたアイドリング電
流Iidlには抵抗値RSの項が含まれている為、アイ
ドリング電流Iidlは温度補償されることなく温度
変化に応じて変化してしまうことにり、これより
出力端子16に現れる信号におけるクロスオーバ
ー歪やスイツチング歪が大きくなつてしまう問題
点があつた。 (ハ) 本考案の目的 本考案は、低周波増幅回路の出力に生じるクロ
スオーバー歪やスイツチング歪を減少させること
を目的とする。 (ニ) 本考案の実施例 第2図は本考案の低周波増幅回路であり、第1
図と同一素子には同一符号を付してある。 第2図において、20,24は第1のプツシユ
プル回路を構成する入力段トランジスタであり、
前記入力段トランジスタ20,24のベースは
夫々入力段トランジスタのベースと共通接
続されており、前記入力段トランジスタ20,2
4のエミツタは抵抗25を介して接続されてい
る。17は、ベースが共通接続されたトランジス
タ18,19より成る第1のカレントミラー回路
であり、ダイオード接続された前記トランジスタ
18において、エミツタは電源+Vcc(第1電源)
と接続されると共にコレクタは前記入力段トラン
ジスタ20のコレクタと接続され、また前記トラ
ンジスタ19において、エミツタは電源+Vccと
接続されると共にコレクタは入力段トランジスタ
6のコレクタと接続されている。21は、ベース
が共通接続されたトランジスタ22,23より成
る第2のカレントミラー回路であり、ダイオード
接続された前記トランジスタ22において、コレ
クタは前記入力段トランジスタ24のコレクタと
接続されると共にエミツタは接地(第2電源)さ
れ、また前記トランジスタ23において、コレク
タは入力段トランジスタのコレクタと接続され
ると共にエミツタは接地される。尚、前記入力段
トランジスタより第2のプツシユプル回路
が構成され、出力段トランジスタ1415より
第3のプツシユプル回路が構成されており、これ
等、第1,第2,及び第3のプツシユプル回路
は、電流+Vccとアースとの間に並列接続された
関係にある。 第2図において、入力端子1に印加される入力
信号レベルが変化した場合、入力段トランジスタ
20のコレクタ電流の増加分(減少分)とトラン
ジスタ19のコレクタ電流の増加分(減少分)は
等しくなり、該トランジスタ19のコレクタ電流
の増加分(減少分)に応じて出力段トランジスタ
14のコレクタ電流が流れることになる。同様
に、入力段トランジスタ24のコレクタ電流の減
少分(増加分)とトランジスタ23のコレクタ電
流の減少分(増加分)も等しく該トランジスタ2
3のコレクタ電流の減少分(増加分)に応じて出
力段トランジスタ15にもコレクタ電流が流れる
ことになる。これにより第2図回路の第3のプツ
シユプル回路の相補的動作によつて、出力端子1
6,26に接続された負荷(図示せず)が駆動さ
れることになる。 ここで、入力段トランジスタ20のコレクタ電
流をI0、入力段トランジスタのコレクタ電流を
I′、出力段トランジスタ14のエミツタ・コレク
タ路を流れるアイドリング電流をIidl、出力段ト
ランジスタ14の電流増幅率をhFEとすると、 Iidl=(I0−I′)hFE …… と表わされる。つまり、第2図回路が温度変化を
受けた場合、出力段トランジスタ20のコレクタ
電流I0がΔIだけ変化すると、入力段トランジスタ
6のコレクタ電流I′もΔIだけ変化することにな
る。従つて温度変化があつても、アイドリング電
流Iidlは、 Iidl={(I0+ΔI)−(I′+ΔI)}hFE =(I0−I′)hFE となり、式と同一となる。出力段トランジスタ
15を流れるアイドリング電流についても同様で
ある。即ちアイドリング電流Iidlは温度変化が生
じても一定なのである。これによりアイドリング
電流Iidlは温度補償されたことになり、出力端子
16,26から得られる信号のスイツチング歪や
クロスオーバー歪は減少することになる。 尚、第2図回路をIC内部に集積化する場合、
各トランジスタを同一チツプ上に作ることから、
入力段トランジスタ20,,24,を同一特
性とすることが可能となり、これよりIC化にも
有効である。 (ホ) 本考案の効果 本考案によれば、低周波増幅回路の出力段にお
けるアイドリング電流を温度補償した為、出力段
のプツシユプル回路におけるクロスオーバー歪や
スイツチング歪を減少させることが可能となる利
点が得られる。
[Detailed Description of the Invention] (a) Technical Field The present invention relates to a low frequency amplifier circuit suitable for reducing crossover distortion and switching distortion that occur when switching output stage power transistors in a push-pull circuit. (b) Conventional technology Figure 1 shows a conventional low frequency amplification circuit. The circuit shown in FIG. 1 is constructed between power supplies +Vcc and -Vcc, and 1 is an input terminal to which an input signal is applied, and 4 and 5 are diodes that prevent the input signal from flowing backward. 2 is a current source connected between the power supply +Vcc and the anode of the diode 4; 3;
is a current source connected between the cathode of the diode 5 and the power supply -Vcc. Reference numeral 6 designates an input stage transistor, whose base is connected to the anode of the diode 4, whose collector is connected to the power supply +Vcc via a load resistor 8, and whose emitter is grounded via an emitter resistor 12. It is assumed that when the input terminal 1 is in a balanced state with no input, the input stage transistor 6 is driven only by the current source 2. Reference numeral 7 designates an input stage transistor that operates complementary to the input stage transistor 6, the base of which is connected to the cathode of the diode 5, and the collector connected to the power supply -Vcc through a load resistor 9.
and its emitter is grounded via an emitter resistor 13. It is assumed that, like the input stage transistor 6 , the input stage transistor 7 is driven only by the current source 3 when the input terminal 1 is in a non-input state. Reference numeral 14 denotes an output stage transistor, the base of which is connected to the collector of the input stage transistor 6 , the emitter connected to the power supply +Vcc, and the collector grounded via the current limiting resistor 10 and the emitter resistor 12. Reference numeral 15 denotes an output stage transistor that operates complementary to the output stage transistor 14 , the base is connected to the collector of the input stage transistor 7 , the emitter is connected to the power supply -Vcc, and the collector is connected to the current limiting resistor 11 and the aforementioned It is grounded via an emitter resistor 13. Reference numeral 16 denotes an output terminal, which is connected to the collectors (connection points) of the output stage transistors 14 and 15 . The circuit shown in FIG. 1 operates by connecting a load (not shown) such as a speaker to the output terminal 16. In a balanced state, the output stage transistors 14 ,
An idling current Iidl flows through the output path of No. 15,
When the input signal changes, the output stage transistor 14
The collector current flows into the load through the output terminal 16, or the current of the load flows into the collector of the output stage transistor 15 through the output terminal 16, thereby driving the load. Here, in the conventional technology, the base-emitter voltage of the output stage transistor 14 is V BE , the current amplification factor of the output stage transistor 14 is h FE , the resistance value of the load resistor 8 is R S , and the input stage transistor 6 is When the collector current is I0 , the idling current flowing through the output path of the output stage transistors 14 and 15 is
Iidl is expressed as Iidl=(I 0 =V BE /R S )h FE . However, since the idling current Iidl shown in the formula includes the term of the resistance value R S , the idling current Iidl changes according to temperature changes without being temperature compensated. There was a problem in that crossover distortion and switching distortion in the signal appearing at the output terminal 16 became large. (c) Purpose of the present invention The purpose of the present invention is to reduce crossover distortion and switching distortion occurring in the output of a low frequency amplifier circuit. (d) Embodiment of the present invention Figure 2 shows the low frequency amplification circuit of the present invention.
Elements that are the same as those in the figure are given the same reference numerals. In FIG. 2, 20 and 24 are input stage transistors constituting the first push-pull circuit,
The bases of the input stage transistors 20 and 24 are commonly connected to the bases of the input stage transistors 6 and 7 , respectively.
The emitters of No. 4 are connected via a resistor 25. Reference numeral 17 denotes a first current mirror circuit consisting of transistors 18 and 19 whose bases are commonly connected, and the emitter of the diode-connected transistor 18 is connected to the power supply +Vcc (first power supply).
The transistor 19 has an emitter connected to the power supply +Vcc and a collector connected to the collector of the input stage transistor 6. 21 is a second current mirror circuit consisting of transistors 22 and 23 whose bases are commonly connected; in the diode-connected transistor 22, the collector is connected to the collector of the input stage transistor 24, and the emitter is grounded. (second power supply), and the collector of the transistor 23 is connected to the collector of the input stage transistor 7 , and the emitter is grounded. The input stage transistors 6 and 7 constitute a second push-pull circuit, and the output stage transistors 14 and 15 constitute a third push-pull circuit. A push-pull circuit has a parallel connection between the current +Vcc and ground. In FIG. 2, when the input signal level applied to input terminal 1 changes, the increase (decrease) in the collector current of input stage transistor 20 is equal to the increase (decrease) in the collector current of transistor 19. , the collector current of the output stage transistor 14 flows in accordance with the increase (decrease) in the collector current of the transistor 19. Similarly, the decrease (increase) in the collector current of the input stage transistor 24 and the decrease (increase) in the collector current of the transistor 23 are also equal.
A collector current also flows to the output stage transistor 15 in accordance with the decrease (increase) in the collector current of No. 3. As a result, by the complementary operation of the third push-pull circuit in the circuit of FIG.
A load (not shown) connected to 6 and 26 will be driven. Here, the collector current of the input stage transistor 20 is I 0 and the collector current of the input stage transistor 6 is
I', Iidl is the idling current flowing through the emitter-collector path of the output stage transistor 14 , and hFE is the current amplification factor of the output stage transistor 14 , then Iidl=(I 0 −I') h FE . That is, when the circuit of FIG. 2 undergoes a temperature change, if the collector current I0 of the output stage transistor 20 changes by ΔI, the collector current I' of the input stage transistor 6 will also change by ΔI. Therefore, even if there is a temperature change, the idling current Iidl is Iidl={(I 0 +ΔI)−(I′+ΔI)}h FE =(I 0 −I′)h FE , which is the same as the formula. The same applies to the idling current flowing through the output stage transistor 15. That is, the idling current Iidl remains constant even if the temperature changes. As a result, the idling current Iidl is temperature compensated, and switching distortion and crossover distortion of the signals obtained from the output terminals 16 and 26 are reduced. In addition, when integrating the circuit shown in Figure 2 inside an IC,
Since each transistor is made on the same chip,
It is possible to make the input stage transistors 20, 6 , 24, and 7 have the same characteristics, which is also effective for IC implementation. (e) Effects of the present invention According to the present invention, since the idling current in the output stage of the low frequency amplifier circuit is temperature compensated, it is possible to reduce crossover distortion and switching distortion in the push-pull circuit of the output stage. is obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の低周波増幅回路を示す回路図、
第2図は本考案の低周波増幅回路を示す回路図で
ある。 ,20,22……入力段トランジスタ、
14,15……出力段トランジスタ、1721
……カレントミラー回路。
Figure 1 is a circuit diagram showing a conventional low frequency amplifier circuit.
FIG. 2 is a circuit diagram showing the low frequency amplification circuit of the present invention. 6 , 7 , 20, 22...input stage transistor,
14, 15 ... Output stage transistor, 17 , 21
...Current mirror circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1電源と第2電源との間に並列接続された第
1,第2,及び第3のプツシユプル回路と、前記
第1電源と前記第1及び第2のプツシユプル回路
の一方のトランジスタとの間に接続された第1の
カレントミラー回路と、前記第2電源と前記第1
及び第2のプツシユプル回路の他方のトランジス
タとの間に接続された第2のカレントミラー回路
とを備え、前記第1のプツシユプル回路の一方の
トランジスタの入力と前記第2のプツシユプル回
路の一方のトランジスタの入力とを接続し、且つ
前記第2のプツシユプル回路の一方のトランジス
タの出力と前記第3のプツシユプル回路の一方の
トランジスタの入力とを接続し、且つ前記第1の
プツシユプル回路の他方のトランジスタの入力と
前記第2のプツシユプル回路の他方のトランジス
タの入力とを接続し、且つ前記第2のプツシユプ
ル回路の他方のトランジスタの出力と前記第3の
プツシユプル回路の他方のトランジスタの入力と
を接続し、前記第3のプツシユプル回路の出力路
を流れるアイドリング電流を温度補償したことを
特徴とする低周波増幅回路。
first, second, and third push-pull circuits connected in parallel between a first power source and a second power source; and between the first power source and one transistor of the first and second push-pull circuits. a first current mirror circuit connected to the second power supply and the first current mirror circuit;
and a second current mirror circuit connected between the input of one transistor of the first push-pull circuit and the other transistor of the second push-pull circuit. , the output of one transistor of the second push-pull circuit is connected to the input of one transistor of the third push-pull circuit, and the output of the other transistor of the first push-pull circuit is connected to the input of the transistor of the first push-pull circuit. connecting the input to the input of the other transistor of the second push-pull circuit, and connecting the output of the other transistor of the second push-pull circuit to the input of the other transistor of the third push-pull circuit; A low frequency amplifier circuit characterized in that the idling current flowing through the output path of the third push-pull circuit is temperature compensated.
JP12043182U 1982-08-06 1982-08-06 low frequency amplifier circuit Granted JPS5925814U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12043182U JPS5925814U (en) 1982-08-06 1982-08-06 low frequency amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12043182U JPS5925814U (en) 1982-08-06 1982-08-06 low frequency amplifier circuit

Publications (2)

Publication Number Publication Date
JPS5925814U JPS5925814U (en) 1984-02-17
JPH036022Y2 true JPH036022Y2 (en) 1991-02-15

Family

ID=30276019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12043182U Granted JPS5925814U (en) 1982-08-06 1982-08-06 low frequency amplifier circuit

Country Status (1)

Country Link
JP (1) JPS5925814U (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437668A (en) * 1977-08-31 1979-03-20 Sansui Electric Co Differential amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437668A (en) * 1977-08-31 1979-03-20 Sansui Electric Co Differential amplifier

Also Published As

Publication number Publication date
JPS5925814U (en) 1984-02-17

Similar Documents

Publication Publication Date Title
JPS648923B2 (en)
US4688001A (en) High Efficiency, low distortion amplifier
US4728903A (en) Class A high-fidelity amplifier
US4723111A (en) Amplifier arrangement
JPS6212692B2 (en)
US4706039A (en) Amplifier arrangement
JPH0452649B2 (en)
JPH0580164B2 (en)
JPH036022Y2 (en)
JPH0752815B2 (en) Push-pull amplifier
JPH04369105A (en) Amplifier
JP2509462Y2 (en) amplifier
JP3253573B2 (en) BTL amplifier circuit
JP3733188B2 (en) Power Amplifier
JP3380927B2 (en) Operational amplifier
JP2834929B2 (en) Amplifier circuit
JPH082009B2 (en) Amplifier circuit
JPH0124972Y2 (en)
JP2752836B2 (en) Voltage-current conversion circuit
JPS6029228Y2 (en) low frequency amplifier
JPS6119549Y2 (en)
JPH079449Y2 (en) amplifier
JPS6049366B2 (en) push pull amplifier
JPS6119543Y2 (en)
JP3469639B2 (en) Amplifier circuit