JPS59146204A - Single ended push-pull amplifier circuit - Google Patents

Single ended push-pull amplifier circuit

Info

Publication number
JPS59146204A
JPS59146204A JP58184870A JP18487083A JPS59146204A JP S59146204 A JPS59146204 A JP S59146204A JP 58184870 A JP58184870 A JP 58184870A JP 18487083 A JP18487083 A JP 18487083A JP S59146204 A JPS59146204 A JP S59146204A
Authority
JP
Japan
Prior art keywords
voltage
transistor
output
output terminal
impressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58184870A
Other languages
Japanese (ja)
Other versions
JPS6340041B2 (en
Inventor
Koichi Fukaya
深谷 弘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58184870A priority Critical patent/JPS59146204A/en
Publication of JPS59146204A publication Critical patent/JPS59146204A/en
Publication of JPS6340041B2 publication Critical patent/JPS6340041B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To protect an output trnsistor (TR) from being destoryed even if an abnormal voltage is impressed by providing a switching element conducting the TR when a voltage having a specified value or over is impressed. CONSTITUTION:When a voltage higher than a voltage Vcc 1 is impressed, a diode 31 is conductive in response to voltage impression. Thus, the TR4 is conductive by a current flowing from an emitter of the TR4 to a base. When the TR4 is conductive, a TR11 is forward-biased via a TR30 and the TR11 is also conducted. Then, an abnormal voltage impressed to an output terminal 40 is absorbed by the output stage TR11 at the lower side and a voltage component impressed to an output stage TR10 of the upper side as a reverse bias is decreased. As a result, the TR10 is prevented from destruction.

Description

【発明の詳細な説明】 水先゛(月は増幅回路に関し、電源供給端子間に互いの
、コレクターエミッタ通路が直列に接続されて出力段を
構成する第1および第2のトランジスタと、これらをプ
ッシュプルさせるために第2のトランジスタの入力側に
接続された位相反転用の第3のトランジスタとを有する
シングル・エンデッド・プッシュプル増幅回路に関する
DETAILED DESCRIPTION OF THE INVENTION The pilot refers to an amplifier circuit in which first and second transistors whose collector-emitter paths are connected in series between power supply terminals to form an output stage, and which are The present invention relates to a single-ended push-pull amplifier circuit having a third transistor for phase inversion connected to the input side of the second transistor for pull-pull.

このような増幅回路においては、出力端子に外部から異
常電圧が印加されることが発生する場合がある。例えば
、増幅回路を動作させるだめに(、の回路に電源を接続
しようとした場合に誤って出力端子に電源が接触したり
、他の電圧源の電圧がやはり誤って印加されることがあ
る。
In such an amplifier circuit, an abnormal voltage may be applied to the output terminal from the outside. For example, when attempting to connect a power supply to an amplifier circuit in order to operate it, the power supply may accidentally come into contact with the output terminal, or the voltage from another voltage source may be incorrectly applied.

このように、出力端子に異常電圧が印加されると、出力
段を構成するトランジスタ、特に第1のトランジスタが
異常電圧によりて逆〕くイアスされて破壊されるという
欠点がある。
As described above, when an abnormal voltage is applied to the output terminal, there is a drawback that the transistors constituting the output stage, particularly the first transistor, are reversely biased and destroyed by the abnormal voltage.

本発明の目的は、このような異常電圧が印加された場合
でも出力トランジスタを破壊から保護することができる
シングルΦエンデッドφプ、ソシュブル増幅回路を提供
することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a single Φ-ended Φ-type Sossible amplifier circuit that can protect the output transistor from destruction even when such an abnormal voltage is applied.

本発明は、出力’::i+子と位相反転用の第3のトラ
ンジスタとの間に出力Jj子に異常電圧、すなわち規定
値以上の電圧が印加されたときに第3に) l−ランジ
スタを導ノ1)させるスイッチング素子を設けたこと金
値徴とする。
In the present invention, when an abnormal voltage, that is, a voltage higher than a specified value is applied to the output Jj between the output '::i+ and the third transistor for phase inversion, the third) l-transistor is applied. 1) The provision of a switching element that allows

出力段を構成するトランジスタのうち、第2のトランジ
スタは第3のトランジスタによって駆動させる。したが
って、スイッチング素子を設けることによって異常電圧
印加時に第3のトランジスタを導Alぎせると、第2の
トランジスタも導通する。すなわち、出力Z、−子の電
圧は第2のトランジスタ:こよって規定値以ドの電圧に
クジンプされる。これによって、異常1戎圧が第1♂)
トランジスタにそのlま印加されることがなくなり、第
1のトランジスタを破壊から保諌できる。スイッチング
タb子としてダイオードを使用することが好丑しい。
Among the transistors forming the output stage, the second transistor is driven by the third transistor. Therefore, by providing a switching element, when the third transistor is rendered conductive when an abnormal voltage is applied, the second transistor is also rendered conductive. That is, the voltage of the output Z and the negative terminal is pumped to the voltage of the second transistor, which is less than the specified value. As a result, the abnormal 1st stroke pressure is the 1st male)
This voltage is no longer applied to the transistor, and the first transistor can be protected from destruction. It is preferable to use a diode as a switching element.

以下、本発明を図面によシ詳細に説明する。Hereinafter, the present invention will be explained in detail with reference to the drawings.

第1図は本発明の一実施例を示す回路図である。トラ、
A/レジスタ0および11は電源Vcc1端子と接地端
子との間にそれらのコレクターエミッタ通路が直列に接
続されて出力段を構成する。トランジスタ10に対して
トランジスタ3が、トランジスタ11に対してトランジ
スタ30がそれぞれダーリントン接続され、特にトラン
ジスタ30のコレクタは電源Vccl端子に接続されて
トランジスタ11をその飽和領域まで駆動する。トラン
ジスタ30のベース、すなわちトランジスタ11の入力
側には位相反転用のPNPトランジスタ4が接続されて
いる。トランジスタ3および4の各ベースは入力信号源
1に接続されている。よって、入力信号の上側の本サイ
クルでトランジスタ3.10が導通し、下側のすサイク
ルでトランジスタ4.30および11が導通してプッシ
ュプル動作を行ない、出力端子40に出力信号が得られ
る。バイアス回路2は出力端子40とトランジスタ4と
の間に接続され、て無信号時のアイドリング電源を調整
する。バイアス回路2への電源供給は抵抗32から行な
われる。出力端子40にはコンデンサ5全介して14倚
であるコイル6が接続されている。出力述;子40には
さらにコンデンサ9が接続さえiている。コンデンサ9
は抵抗7および8と共にブートストラップ回路を4.7
9成している。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. Tiger,
A/registers 0 and 11 have their collector emitter paths connected in series between the power supply Vcc1 terminal and the ground terminal to form an output stage. Transistor 3 is connected to transistor 10, and transistor 30 is connected to transistor 11 by Darlington connection. In particular, the collector of transistor 30 is connected to the power supply Vccl terminal to drive transistor 11 to its saturation region. A PNP transistor 4 for phase inversion is connected to the base of the transistor 30, that is, to the input side of the transistor 11. Each base of transistors 3 and 4 is connected to input signal source 1. Therefore, the transistor 3.10 becomes conductive in the upper main cycle of the input signal, and the transistors 4.30 and 11 become conductive in the lower cycle, performing a push-pull operation, and an output signal is obtained at the output terminal 40. The bias circuit 2 is connected between the output terminal 40 and the transistor 4, and adjusts the idling power supply when there is no signal. Power is supplied to the bias circuit 2 from a resistor 32. A 14-wire coil 6 is connected to the output terminal 40 through the capacitor 5. Output description: A capacitor 9 is further connected to the output terminal 40. capacitor 9
The bootstrap circuit with resistors 7 and 8 is 4.7
9 has been completed.

ダイオード4.′)ベースは、さらにダイオード20を
介して182の電源Vcc2端子に接続されている。
Diode 4. ') The base is further connected to the power supply Vcc2 terminal of 182 via a diode 20.

ダイオード31は、本発明に従って設けられたスイッチ
ング素子であり、そのアノードは出力端子40に、カソ
ードはトランジスタ4のエミッタにそれぞれ接続されて
いる。
The diode 31 is a switching element provided according to the invention, and has its anode connected to the output terminal 40 and its cathode connected to the emitter of the transistor 4.

第1図で示した電力増幅回路の異常電圧印加時の動作を
、まずダイオード31がない場合について説明する。例
えば、コンデンサ5と負荷であるコイル6との接続点に
誤って電源Vccl電圧が印加されると、コンデンサ5
の蓄積電圧が零のときは、はぼ■C01電圧がコンデン
サ5を介して出−″):!端子40に供給される。出力
端子400通常動゛作時の電圧は、はぼVccl電圧か
ら接地電圧まで変化するので、出力端子4oにVccl
電圧が印加されてトランジスタ10が破壊されることは
ない。しかしながら、コンデンサ5に蓄積電荷があると
、出力端子40にはVccl、i圧とコンデンサ5での
電圧とを加算した電圧が印加される。すなわち、トラン
ジスタ10はVcc 1電圧よりも大きな電圧で逆バイ
アスされる。この結果、トランジスタ10のエミッタが
出力端子40に接続されているために、トランジスタ1
0は容易に破壊してしまう。
The operation of the power amplification circuit shown in FIG. 1 when an abnormal voltage is applied will be described first for the case where the diode 31 is not provided. For example, if the power supply Vccl voltage is mistakenly applied to the connection point between the capacitor 5 and the coil 6 that is the load, the capacitor 5
When the accumulated voltage of is zero, the voltage C01 is output through the capacitor 5 and supplied to the terminal 40.The voltage of the output terminal 400 during normal operation is approximately equal to the voltage Vccl. Since the voltage changes up to the ground voltage, Vccl is applied to the output terminal 4o.
The transistor 10 will not be destroyed by the applied voltage. However, if there is an accumulated charge in the capacitor 5, a voltage that is the sum of Vccl, the i pressure, and the voltage at the capacitor 5 is applied to the output terminal 40. That is, transistor 10 is reverse biased at a voltage greater than the Vcc 1 voltage. As a result, since the emitter of transistor 10 is connected to output terminal 40, transistor 1
0 is easily destroyed.

次に、ダイオード31を備えた本発明による回路につい
て説明する。ダイオード31は、そのアノードが出力端
子40に、カソードがトランジスタ4のエミッタ、すな
わち抵抗32を介してVccl端子にそれぞれ接続され
ているので、通常動作時はカットオフの状態にある。今
、前述のように、VCCIK圧よシ高い電圧が出力端子
540に印加されると、それに応答してダイオード31
は導通する。これによって、トランジスタ4のエミ゛ツ
、りからベースにt流が流れてトランジスタ4吠−通状
態となる。トランジスタ4が導通すると、トランジスタ
30を介してトランジスタ11が順バイアスされ、トラ
ンジスタ1↓も導通ずる。したがって、出力端子40に
印加された異常電圧は下側の出力段トランジスタ11で
吸収され、上側の出力段トラン、ジスタ10に逆バイア
スとして印加される電圧分は減少する。この結果、トラ
ンジスタ10を破壊から防止できるのである。
Next, a circuit according to the invention including a diode 31 will be described. The diode 31 has its anode connected to the output terminal 40 and its cathode connected to the emitter of the transistor 4, that is, the Vccl terminal via the resistor 32, so that it is in a cut-off state during normal operation. Now, as described above, when a voltage higher than the VCCIK voltage is applied to the output terminal 540, the diode 31
is conductive. As a result, a current flows from the emitter to the base of the transistor 4, and the transistor 4 becomes in a conductive state. When transistor 4 becomes conductive, transistor 11 is forward biased via transistor 30, and transistor 1↓ also becomes conductive. Therefore, the abnormal voltage applied to the output terminal 40 is absorbed by the lower output stage transistor 11, and the voltage applied as a reverse bias to the upper output stage transistor 10 is reduced. As a result, the transistor 10 can be prevented from being destroyed.

ダイオード20は、ダイオード31およびトランジスタ
4のエミッターベースを介してすばやく電流を流すため
であり、このダイオード20も通常動作時は逆バイアス
されている。
The purpose of the diode 20 is to allow current to quickly flow through the diode 31 and the emitter base of the transistor 4, and this diode 20 is also reverse biased during normal operation.

また、コンデンサ5に蓄積されている電荷の一部はダイ
オードD1を通ってすばやく放電するので、電源Vcc
lK圧に加算されるコンデンサ5の電圧分も少なくなり
、それだけ破壊に対する悪影響が緩和される。
Also, a part of the charge accumulated in the capacitor 5 is quickly discharged through the diode D1, so that the power supply Vcc
The voltage of the capacitor 5 added to the 1K voltage also decreases, and the adverse effect on destruction is alleviated accordingly.

なお、出力端子40に印加される異常電圧は、コンデン
サ5を介するだけに限らず、出力端子40Kj+!接V
+Lcへ電圧をこえる電圧が印加される場合がI・こ0
場合7も・ダむ−ド31        :の働きによ
って、出力トランジスタを破壊から防止できる。
Note that the abnormal voltage applied to the output terminal 40 is not limited to only via the capacitor 5, but is applied to the output terminal 40Kj+! Contact V
When a voltage exceeding the voltage is applied to +Lc, I・ko0
In case 7, the output transistor can be prevented from being destroyed by the action of the damper 31:.

第1図で示した回路は、負荷としてコイル6に増幅′1
℃流を供給するものを示し、例えば、テレビジ目ン受像
機における偏向コイルへの電流供給である。この場合、
コイル6は、ンφ追期間に高電圧をt也起する。ダイオ
ード31および20は、この高部起電圧に応答して、ト
ランジスタ11を導通させ、これによって、コイル6の
蓄積電荷を放電できる。すなわち、トランジスタ10を
逆トランジスタとして動作させたシ、電荷放電用のダイ
オードを出力端子40とVcc 1端子との間に接続し
たシする必要がなく、極めて集積回路化に適したものと
なる。
The circuit shown in FIG.
Denotes a current supply, for example, a current supply to a deflection coil in a television receiver. in this case,
The coil 6 also generates a high voltage during the addition period. Diodes 31 and 20 turn on transistor 11 in response to this high electromotive voltage, thereby allowing the accumulated charge in coil 6 to be discharged. That is, it is not necessary to operate the transistor 10 as an inverse transistor and to connect a diode for discharging charges between the output terminal 40 and the Vcc1 terminal, making it extremely suitable for integrated circuit implementation.

以上のように、本発明による増幅回路は、出力端子に印
加される異常電圧による破壊から出力トランジスタを防
止でき、その集積回路も容易となる。
As described above, the amplifier circuit according to the present invention can prevent the output transistor from being destroyed by abnormal voltage applied to the output terminal, and its integrated circuit can be easily integrated.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路図でちゃ・ 1・・・・偲−号源、2・・・・バイアス回路、3.4
.10、工1.30・−・・oトランジスタ、5.91
・・コンデンサ、6・φ会−コイルCa荷>、7.8.
32・・・・抵抗、31.20・・#番ダイオード、4
0・・−・出力端子 第1旧
Figure 1 is a circuit diagram showing one embodiment of the present invention. 1. Signal source, 2. Bias circuit, 3.4
.. 10, engineering 1.30...o transistor, 5.91
・・Capacitor, 6・φ meeting-Coil Ca load>, 7.8.
32...Resistance, 31.20...## diode, 4
0...- Output terminal 1st old

Claims (1)

【特許請求の範囲】[Claims] 出力段を構成する第1および第2のトランジスタと該第
2のトランジスタの入力側に接続された位相反転用の第
3のトランジスタとを有するシングル・エンデッド・プ
ッシュプル増・)鷹回路において、出力端子と前記第3
のトランジスタとの間に前記出力端子に規定値以上の電
圧が印加されたときに前記第3のトランジスタを導
In a single-ended push-pull amplifier circuit having first and second transistors constituting an output stage and a third transistor for phase inversion connected to the input side of the second transistor, the output terminal and said third
When a voltage equal to or higher than a specified value is applied to the output terminal between the third transistor and the third transistor, the third transistor becomes conductive.
JP58184870A 1983-10-03 1983-10-03 Single ended push-pull amplifier circuit Granted JPS59146204A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58184870A JPS59146204A (en) 1983-10-03 1983-10-03 Single ended push-pull amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58184870A JPS59146204A (en) 1983-10-03 1983-10-03 Single ended push-pull amplifier circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP74494A Division JPS584509B2 (en) 1973-12-28 1973-12-28 amplifier circuit

Publications (2)

Publication Number Publication Date
JPS59146204A true JPS59146204A (en) 1984-08-22
JPS6340041B2 JPS6340041B2 (en) 1988-08-09

Family

ID=16160748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58184870A Granted JPS59146204A (en) 1983-10-03 1983-10-03 Single ended push-pull amplifier circuit

Country Status (1)

Country Link
JP (1) JPS59146204A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406369B1 (en) * 2010-06-11 2014-06-12 현대자동차주식회사 Automobile combustion type heater

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584509A (en) * 1982-06-21 1983-01-11 株式会社文祥堂 Article enclosing apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS584509A (en) * 1982-06-21 1983-01-11 株式会社文祥堂 Article enclosing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406369B1 (en) * 2010-06-11 2014-06-12 현대자동차주식회사 Automobile combustion type heater

Also Published As

Publication number Publication date
JPS6340041B2 (en) 1988-08-09

Similar Documents

Publication Publication Date Title
US3534281A (en) Soft saturating transistor amplifier
JPS644375B2 (en)
US4431972A (en) Push-pull amplifier
US3526845A (en) Apparatus for overcurrent protection of a push-pull amplifier
US4158179A (en) Amplifier circuit
US4706039A (en) Amplifier arrangement
US3553601A (en) Transistor driver circuit
US5343165A (en) Amplifier having a symmetrical output characteristic
JPS59146204A (en) Single ended push-pull amplifier circuit
US4215318A (en) Push-pull amplifier
US3739292A (en) Amplifier circuit using complementary symmetry transistors
US4937478A (en) Circuit configuration for low-distortion signal switching
US4001707A (en) Amplifier circuit
US5166638A (en) Differential amplifier having output stage quickly brought into inactive condition by a control signal
JP3250169B2 (en) Switch having a first switching element configured as a bipolar transistor
JPH0480406B2 (en)
JP3610070B2 (en) Feedback amplifier
JP2910512B2 (en) Monolithic power amplifier integrated circuit
JP4163877B2 (en) Totem pole push-pull amplifier
JPS5915124Y2 (en) power amplifier circuit
JP2853278B2 (en) Drive circuit
JP2646721B2 (en) Level conversion circuit
JP2001244758A (en) Buffer circuit and hold circuit
JP3469639B2 (en) Amplifier circuit
JPS6113403B2 (en)