JPH07298212A - テレシネ装置、画像レート変換装置及び画像圧縮装置 - Google Patents
テレシネ装置、画像レート変換装置及び画像圧縮装置Info
- Publication number
- JPH07298212A JPH07298212A JP8814594A JP8814594A JPH07298212A JP H07298212 A JPH07298212 A JP H07298212A JP 8814594 A JP8814594 A JP 8814594A JP 8814594 A JP8814594 A JP 8814594A JP H07298212 A JPH07298212 A JP H07298212A
- Authority
- JP
- Japan
- Prior art keywords
- image
- television signal
- signal
- telecine
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【目的】 ２：３プルダウンで発生した冗長フィールド
の識別を可能とする。 【構成】 画像処理装置１は、フィルム２に撮影され
た、例えば映画映像を２４Ｈｚのフィルム映像として入
力し、垂直帰線期間中に２：３プルダウンのテレシネシ
ーケンスの始まりを示すフラグ重畳した６０Ｈｚのテレ
シネ信号に変換してテレビジョン装置３に映画映像を表
示させるテレシネ装置４と、テレシネ信号のフラグに基
づいて冗長フィールドを削除したテレシネ信号を生成す
る画像レート変換装置５と、この画像レート変換装置５
により冗長フィールドを削除したテレシネ信号を高能率
符号化して画像圧縮する画像圧縮装置６とを備えて構成
される。
の識別を可能とする。 【構成】 画像処理装置１は、フィルム２に撮影され
た、例えば映画映像を２４Ｈｚのフィルム映像として入
力し、垂直帰線期間中に２：３プルダウンのテレシネシ
ーケンスの始まりを示すフラグ重畳した６０Ｈｚのテレ
シネ信号に変換してテレビジョン装置３に映画映像を表
示させるテレシネ装置４と、テレシネ信号のフラグに基
づいて冗長フィールドを削除したテレシネ信号を生成す
る画像レート変換装置５と、この画像レート変換装置５
により冗長フィールドを削除したテレシネ信号を高能率
符号化して画像圧縮する画像圧縮装置６とを備えて構成
される。
Description
【０００１】
【産業上の利用分野】本発明は、２：３プルダウンによ
り２４Ｈｚのフィルム映像を６０Ｈｚのテレビ信号に変
換すると共に、得られたテレビ信号に高能率符号化を施
すテレシネ装置、画像レート変換装置及び画像圧縮装置
に関する。
り２４Ｈｚのフィルム映像を６０Ｈｚのテレビ信号に変
換すると共に、得られたテレビ信号に高能率符号化を施
すテレシネ装置、画像レート変換装置及び画像圧縮装置
に関する。
【０００２】
【従来の技術】近年、フィルム映像をテレビ信号に変換
する装置として、図８に示すように、フィルム１００に
撮影された、例えば映画映像を２４Ｈｚのフィルム映像
として入力し、例えば６０Ｈｚのテレビ信号に変換して
テレビジョン装置１０１に映画映像を表示させる２：３
プルダウンテレシネ装置（以下、テレシネ装置という）
１０２が開発されている。
する装置として、図８に示すように、フィルム１００に
撮影された、例えば映画映像を２４Ｈｚのフィルム映像
として入力し、例えば６０Ｈｚのテレビ信号に変換して
テレビジョン装置１０１に映画映像を表示させる２：３
プルダウンテレシネ装置（以下、テレシネ装置という）
１０２が開発されている。
【０００３】このテレシネ装置１０２では、２：３プル
ダウンと呼ばれる方法により、フィルム映像をテレビ信
号に変換（以下、変換後のテレビ信号をテレシネ信号と
いう）しており、この２：３プルダウンは、フィルム映
像の１コマ１コマから順次、テレビ信号の２フィール
ド、３フィールド、２フィールド、・・・（以下、テレ
シネシーケンスという）を作成する方法であり、図９に
示すように、２４Ｈｚのフィルム映像２コマ（図９
（ａ））がテレビ信号の５フィールド（図９（ｂ））に
割り当てられる。この図では、フィルム映像２コマ目が
テレビ信号の３フィールド目乃至５フィールド目に対応
しており、３フィールド目と５フィールド目とは同じ信
号となり、１フィールド分が冗長フィールドとなる。
ダウンと呼ばれる方法により、フィルム映像をテレビ信
号に変換（以下、変換後のテレビ信号をテレシネ信号と
いう）しており、この２：３プルダウンは、フィルム映
像の１コマ１コマから順次、テレビ信号の２フィール
ド、３フィールド、２フィールド、・・・（以下、テレ
シネシーケンスという）を作成する方法であり、図９に
示すように、２４Ｈｚのフィルム映像２コマ（図９
（ａ））がテレビ信号の５フィールド（図９（ｂ））に
割り当てられる。この図では、フィルム映像２コマ目が
テレビ信号の３フィールド目乃至５フィールド目に対応
しており、３フィールド目と５フィールド目とは同じ信
号となり、１フィールド分が冗長フィールドとなる。
【０００４】ところで、近年、画像情報を高能率符号化
（データ圧縮）してデジタル信号で伝送する伝送方式が
実用化しつつある。また、このように画像情報を高能率
符号化してデジタル信号にすることで、コンピュータで
容易に画像情報を扱うことができるので、今日、画像情
報の高能率符号化技術が特に注目されている。
（データ圧縮）してデジタル信号で伝送する伝送方式が
実用化しつつある。また、このように画像情報を高能率
符号化してデジタル信号にすることで、コンピュータで
容易に画像情報を扱うことができるので、今日、画像情
報の高能率符号化技術が特に注目されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たように、テレシネ装置１０２で２：３プルダウンされ
たフィルム映像のテレビ信号を、例えば国際標準である
ＭＰＥＧ（Moving Picture image coding Experts Grou
p）のアリゴリズムで高能率符号化する場合、従来のテ
レシネ装置１０２では、２：３プルダウンで発生した冗
長フィールドを削除しないでフレーム間差分信号を符号
化した場合、冗長フィールドを削除した場合に比べ、発
生符号量が多く、符号化効率を落とすことになるが、従
来のテレシネ装置１０２から出力されるテレビ信号にお
いては、どのフィールド信号が発生した冗長フィールド
であるかを識別することができず、高能率符号化の際に
冗長フィールドを削除することができないといった問題
がある。
たように、テレシネ装置１０２で２：３プルダウンされ
たフィルム映像のテレビ信号を、例えば国際標準である
ＭＰＥＧ（Moving Picture image coding Experts Grou
p）のアリゴリズムで高能率符号化する場合、従来のテ
レシネ装置１０２では、２：３プルダウンで発生した冗
長フィールドを削除しないでフレーム間差分信号を符号
化した場合、冗長フィールドを削除した場合に比べ、発
生符号量が多く、符号化効率を落とすことになるが、従
来のテレシネ装置１０２から出力されるテレビ信号にお
いては、どのフィールド信号が発生した冗長フィールド
であるかを識別することができず、高能率符号化の際に
冗長フィールドを削除することができないといった問題
がある。
【０００６】本発明は、上記事情に鑑みてなされたもの
であり、２：３プルダウンで発生した冗長フィールドの
識別を可能とするテレシネ装置、このテレシネ装置の出
力に基づいて冗長フィールドを削除したテレシネ信号を
生成し、画像圧縮に適したテレシネ信号を得ることので
きる画像レート変換装置及びこの画像レート変換装置に
より冗長フィールドを削除したテレシネ信号により高能
率符号化（データ圧縮）して複数種類の画像圧縮を効率
的に行うことのできる画像圧縮装置を提供することを目
的としている。
であり、２：３プルダウンで発生した冗長フィールドの
識別を可能とするテレシネ装置、このテレシネ装置の出
力に基づいて冗長フィールドを削除したテレシネ信号を
生成し、画像圧縮に適したテレシネ信号を得ることので
きる画像レート変換装置及びこの画像レート変換装置に
より冗長フィールドを削除したテレシネ信号により高能
率符号化（データ圧縮）して複数種類の画像圧縮を効率
的に行うことのできる画像圧縮装置を提供することを目
的としている。
【０００７】
【課題を解決するための手段】請求項１に記載のテレシ
ネ装置は、２：３プルダウンによりフィルム映像をテレ
ビ信号に変換するテレシネ装置において、フィルム映像
をテレビ信号に変換する場合に、２：３プルダウンのシ
ーケンスの先頭を示すフラグを、テレビ信号に重畳させ
る、あるいはテレビ信号とは独立に出力するように構成
される。
ネ装置は、２：３プルダウンによりフィルム映像をテレ
ビ信号に変換するテレシネ装置において、フィルム映像
をテレビ信号に変換する場合に、２：３プルダウンのシ
ーケンスの先頭を示すフラグを、テレビ信号に重畳させ
る、あるいはテレビ信号とは独立に出力するように構成
される。
【０００８】請求項３に記載の画像レート変換装置は、
２：３プルダウンによりフィルム映像をテレビ信号に変
換する場合に、２：３プルダウンのシーケンスの先頭を
示すフラグを、前記テレビ信号に重畳させる、あるいは
前記テレビ信号とは独立に出力するテレシネ装置からの
テレビ信号のフレーム周期を変換する画像レート変換装
置において、フラグを抽出するフラグ抽出手段（図３の
フラグ抽出回路２３）と、フラグ抽出回路２３が抽出し
たフラグに基づいてテレビ信号の冗長フィールドを削除
してテレビ信号を記憶する記憶手段（図３のＦＩＦＯフ
レームメモリ２４）と、テレビ信号のフレーム周期と異
なる周期でＦＩＦＯフレームメモリ２４に記憶した、冗
長フィールドを削除したテレビ信号を読み出す読み出し
手段（図３の制御回路２５）とを備えて構成される。
２：３プルダウンによりフィルム映像をテレビ信号に変
換する場合に、２：３プルダウンのシーケンスの先頭を
示すフラグを、前記テレビ信号に重畳させる、あるいは
前記テレビ信号とは独立に出力するテレシネ装置からの
テレビ信号のフレーム周期を変換する画像レート変換装
置において、フラグを抽出するフラグ抽出手段（図３の
フラグ抽出回路２３）と、フラグ抽出回路２３が抽出し
たフラグに基づいてテレビ信号の冗長フィールドを削除
してテレビ信号を記憶する記憶手段（図３のＦＩＦＯフ
レームメモリ２４）と、テレビ信号のフレーム周期と異
なる周期でＦＩＦＯフレームメモリ２４に記憶した、冗
長フィールドを削除したテレビ信号を読み出す読み出し
手段（図３の制御回路２５）とを備えて構成される。
【０００９】請求項４に記載の画像圧縮装置は、２：３
プルダウンによりフィルム映像をテレビ信号に変換する
場合に発生する冗長フィールドを削除した、第１のフレ
ーム周期のテレビ信号を高能率符号化する符号化手段
（図５の標準符号器４１）と、標準符号器４１により高
能率符号化されたテレビ信号のフレーム周期を変換し第
２のフレーム周期の高能率符号化されたテレビ信号を生
成する符号化データ周期変換手段（図５の２：３プルダ
ウン回路４４）とを備えて構成される。
プルダウンによりフィルム映像をテレビ信号に変換する
場合に発生する冗長フィールドを削除した、第１のフレ
ーム周期のテレビ信号を高能率符号化する符号化手段
（図５の標準符号器４１）と、標準符号器４１により高
能率符号化されたテレビ信号のフレーム周期を変換し第
２のフレーム周期の高能率符号化されたテレビ信号を生
成する符号化データ周期変換手段（図５の２：３プルダ
ウン回路４４）とを備えて構成される。
【００１０】
【作用】請求項１に記載のテレシネ装置では、フィルム
映像をテレビ信号に変換する場合に、２：３プルダウン
のシーケンスの先頭を示すフラグを、テレビ信号に重畳
させる、あるいはテレビ信号とは独立に出力すること
で、２：３プルダウンで発生した冗長フィールドの識別
を可能とする。
映像をテレビ信号に変換する場合に、２：３プルダウン
のシーケンスの先頭を示すフラグを、テレビ信号に重畳
させる、あるいはテレビ信号とは独立に出力すること
で、２：３プルダウンで発生した冗長フィールドの識別
を可能とする。
【００１１】請求項３に記載の画像レート変換装置で
は、ＦＩＦＯフレームメモリ２４にフラグ抽出回路２３
が抽出したフラグに基づいてテレビ信号の冗長フィール
ドを削除してテレビ信号を記憶し、制御回路２５により
テレビ信号のフレーム周期と異なる周期でＦＩＦＯフレ
ームメモリ２４に記憶した、冗長フィールドを削除した
テレビ信号を読み出すことで、画像圧縮に適したテレシ
ネ信号を得ることを可能とする。
は、ＦＩＦＯフレームメモリ２４にフラグ抽出回路２３
が抽出したフラグに基づいてテレビ信号の冗長フィール
ドを削除してテレビ信号を記憶し、制御回路２５により
テレビ信号のフレーム周期と異なる周期でＦＩＦＯフレ
ームメモリ２４に記憶した、冗長フィールドを削除した
テレビ信号を読み出すことで、画像圧縮に適したテレシ
ネ信号を得ることを可能とする。
【００１２】請求項４に記載の画像圧縮装置では、２：
３プルダウン回路４４で標準符号器４１により高能率符
号化されたテレビ信号のフレーム周期を変換し第２のフ
レーム周期の高能率符号化されたテレビ信号を生成する
ことで、冗長フィールドを削除したテレシネ信号により
高能率符号化（データ圧縮）して複数種類の画像圧縮を
効率的に行うことを可能とする。
３プルダウン回路４４で標準符号器４１により高能率符
号化されたテレビ信号のフレーム周期を変換し第２のフ
レーム周期の高能率符号化されたテレビ信号を生成する
ことで、冗長フィールドを削除したテレシネ信号により
高能率符号化（データ圧縮）して複数種類の画像圧縮を
効率的に行うことを可能とする。
【００１３】
【実施例】以下、図面を参照しながら本発明のテレシネ
装置、画像レート変換装置及び画像圧縮装置の一実施例
を備えて構成される画像処理装置を説明する。
装置、画像レート変換装置及び画像圧縮装置の一実施例
を備えて構成される画像処理装置を説明する。
【００１４】図１に示すように、本実施例の画像処理装
置１は、フィルム２に撮影された、例えば映画映像を２
４Ｈｚのフィルム映像として入力し、２：３プルダウン
により、例えば６０Ｈｚのテレビ信号（以下、テレシネ
信号という）に変換してテレビジョン装置３に映画映像
を表示させるテレシネ装置４と、このテレシネ装置４が
出力する後述のフラグに基づいて冗長フィールドを削除
したテレシネ信号（以下、圧縮用テレシネ信号という）
を生成する画像レート変換装置５と、この画像レート変
換装置５により生成された圧縮用テレシネ信号を高能率
符号化（データ圧縮）して画像圧縮する画像圧縮装置６
とを備えて構成される。
置１は、フィルム２に撮影された、例えば映画映像を２
４Ｈｚのフィルム映像として入力し、２：３プルダウン
により、例えば６０Ｈｚのテレビ信号（以下、テレシネ
信号という）に変換してテレビジョン装置３に映画映像
を表示させるテレシネ装置４と、このテレシネ装置４が
出力する後述のフラグに基づいて冗長フィールドを削除
したテレシネ信号（以下、圧縮用テレシネ信号という）
を生成する画像レート変換装置５と、この画像レート変
換装置５により生成された圧縮用テレシネ信号を高能率
符号化（データ圧縮）して画像圧縮する画像圧縮装置６
とを備えて構成される。
【００１５】前記テレシネ装置１は、図２に示すよう
に、２：３プルダウンのテレシネシーケンス（２コマ−
５フィールド）の始まりを示す、垂直帰線期間中にパル
ス幅ａ、波高値ｃ、周期ａ＋ｂのパルスを複数周期挿入
（重畳）したフラグを有するテレシネ信号を前記画像レ
ート変換装置５に出力するようになっている。
に、２：３プルダウンのテレシネシーケンス（２コマ−
５フィールド）の始まりを示す、垂直帰線期間中にパル
ス幅ａ、波高値ｃ、周期ａ＋ｂのパルスを複数周期挿入
（重畳）したフラグを有するテレシネ信号を前記画像レ
ート変換装置５に出力するようになっている。
【００１６】前記画像レート変換装置５は、図３に示す
ように、テレシネ装置４からのテレシネ信号をＡ／Ｄ変
換するＡ／Ｄ変換器２１と、Ａ／Ｄ変換されたデジタル
テレシネ信号の同期信号に基づいて６０Ｈｚ信号系及び
２４Ｈｚ信号系の基準クロックを生成するＰＬＬ回路２
２と、ＰＬＬ回路２２からの基準クロックに基づいてデ
ジタルテレシネ信号からフラグを抽出するフラグ抽出回
路２３（フラグ抽出手段）と、ＰＬＬ回路２２からの基
準クロックに同期してデジタルテレシネ信号を入力し６
０Ｈｚレート書き込み／２４Ｈｚレート読み出しを行う
ＦＩＦＯフレームメモリ２４（記憶手段）と、フラグ抽
出回路２３により抽出されたフラグに基づいてＦＩＦＯ
フレームメモリ２４を制御する制御信号を生成する制御
回路２５（読み出し手段）とを備えて構成される。
ように、テレシネ装置４からのテレシネ信号をＡ／Ｄ変
換するＡ／Ｄ変換器２１と、Ａ／Ｄ変換されたデジタル
テレシネ信号の同期信号に基づいて６０Ｈｚ信号系及び
２４Ｈｚ信号系の基準クロックを生成するＰＬＬ回路２
２と、ＰＬＬ回路２２からの基準クロックに基づいてデ
ジタルテレシネ信号からフラグを抽出するフラグ抽出回
路２３（フラグ抽出手段）と、ＰＬＬ回路２２からの基
準クロックに同期してデジタルテレシネ信号を入力し６
０Ｈｚレート書き込み／２４Ｈｚレート読み出しを行う
ＦＩＦＯフレームメモリ２４（記憶手段）と、フラグ抽
出回路２３により抽出されたフラグに基づいてＦＩＦＯ
フレームメモリ２４を制御する制御信号を生成する制御
回路２５（読み出し手段）とを備えて構成される。
【００１７】ここで、ＦＩＦＯフレームメモリ２４への
６０Ｈｚレート書き込み際には、２：３プルダウンで発
生した冗長フィールドの書き込みは行われないように制
御される。そして制御回路２５からの制御信号に基づい
てＦＩＦＯフレームメモリ２４から２４Ｈｚレート読み
出しを行い、圧縮用テレシネ信号である２４Ｈｚフレー
ムレート信号として出力すると共に、２４Ｈｚフレーム
レート信号をＤ／Ａ変換器２６によりアナログ信号とし
て出力するようになっている。
６０Ｈｚレート書き込み際には、２：３プルダウンで発
生した冗長フィールドの書き込みは行われないように制
御される。そして制御回路２５からの制御信号に基づい
てＦＩＦＯフレームメモリ２４から２４Ｈｚレート読み
出しを行い、圧縮用テレシネ信号である２４Ｈｚフレー
ムレート信号として出力すると共に、２４Ｈｚフレーム
レート信号をＤ／Ａ変換器２６によりアナログ信号とし
て出力するようになっている。
【００１８】尚、この画像レート変換装置５では、テレ
シネ装置４からのテレシネ信号の他に予めデジタル化さ
れているテレシネ信号も入力できるようになっており、
Ａ／Ｄ変換されたデジタルテレシネ信号と予めデジタル
化されているテレシネ信号はセレクタ２７により選択さ
れ、後段のＦＩＦＯフレームメモリ２４等に出力される
ようになっている。このセレクタ２７の切り換えは、例
えば図示しない装置表前面に設けられたスイッチにより
行われる。
シネ装置４からのテレシネ信号の他に予めデジタル化さ
れているテレシネ信号も入力できるようになっており、
Ａ／Ｄ変換されたデジタルテレシネ信号と予めデジタル
化されているテレシネ信号はセレクタ２７により選択さ
れ、後段のＦＩＦＯフレームメモリ２４等に出力される
ようになっている。このセレクタ２７の切り換えは、例
えば図示しない装置表前面に設けられたスイッチにより
行われる。
【００１９】前記画像圧縮装置６は、図４に示すよう
に、前記画像レート変換装置５からの２４Ｈｚフレーム
レート信号を入力し高能率符号化を施す、例えばＭＰＥ
Ｇに基づく標準符号器４１（符号化手段）と、２４Ｈｚ
フレームレート信号の同期信号に基づいて６０Ｈｚ信号
系及び２４Ｈｚ信号系の基準クロックを生成するＰＬＬ
回路４２と、ＰＬＬ回路４２により生成された基準クロ
ックに基づき各種制御信号を生成する制御回路４３と、
標準符号器４１により符号化された符号２４Ｈｚフレー
ムレート信号に対して２：３プルダウンを行い符号化さ
れた符号６０Ｈｚフレームレート信号を生成するＦＩＦ
Ｏフレームメモリを有する２：３プルダウン回路４４
（符号化データ周期変換手段）とを備えて構成されてい
る。
に、前記画像レート変換装置５からの２４Ｈｚフレーム
レート信号を入力し高能率符号化を施す、例えばＭＰＥ
Ｇに基づく標準符号器４１（符号化手段）と、２４Ｈｚ
フレームレート信号の同期信号に基づいて６０Ｈｚ信号
系及び２４Ｈｚ信号系の基準クロックを生成するＰＬＬ
回路４２と、ＰＬＬ回路４２により生成された基準クロ
ックに基づき各種制御信号を生成する制御回路４３と、
標準符号器４１により符号化された符号２４Ｈｚフレー
ムレート信号に対して２：３プルダウンを行い符号化さ
れた符号６０Ｈｚフレームレート信号を生成するＦＩＦ
Ｏフレームメモリを有する２：３プルダウン回路４４
（符号化データ周期変換手段）とを備えて構成されてい
る。
【００２０】標準符号器４１は、図５に示すように、２
４Ｈｚフレームレート信号に対して動き補償したフレー
ム間差分信号に離散コサイン変換を行うＤＣＴ(Discret
e Cosine Transform)６１と、ＤＣＴ６１により離散コ
サイン変換された信号を量子化する量子化回路６２と、
量子化された信号に対して可変長符号化を施すＶＬＣ(V
ariable Length Cording)６３とを備え、ＶＬＣ６３の
出力はバッファメモリ６４を介して出力される。フレー
ム間差分信号は、逆量子化回路６５、逆ＤＣＴ６６、フ
レームメモリ６７及び動き補償回路６８等により生成さ
れるが、この動作の詳細については公知であるので説明
は省略する。
４Ｈｚフレームレート信号に対して動き補償したフレー
ム間差分信号に離散コサイン変換を行うＤＣＴ(Discret
e Cosine Transform)６１と、ＤＣＴ６１により離散コ
サイン変換された信号を量子化する量子化回路６２と、
量子化された信号に対して可変長符号化を施すＶＬＣ(V
ariable Length Cording)６３とを備え、ＶＬＣ６３の
出力はバッファメモリ６４を介して出力される。フレー
ム間差分信号は、逆量子化回路６５、逆ＤＣＴ６６、フ
レームメモリ６７及び動き補償回路６８等により生成さ
れるが、この動作の詳細については公知であるので説明
は省略する。
【００２１】このように構成された画像処理装置１の作
用について説明する。
用について説明する。
【００２２】テレシネ装置４は、テレシネ信号によりテ
レビジョン装置３に映画映像を表示させると共に、テレ
シネ信号を画像レート変換装置５に出力する。
レビジョン装置３に映画映像を表示させると共に、テレ
シネ信号を画像レート変換装置５に出力する。
【００２３】画像レート変換装置５では、テレシネ信号
をＡ／Ｄ変換器２１でＡ／Ｄ変換し、ＰＬＬ回路２２に
よりＡ／Ｄ変換されたデジタルテレシネ信号の同期信号
に基づいて６０Ｈｚ信号系及び２４Ｈｚ信号系の基準ク
ロックを生成する。そして、フラグ抽出回路２３で、垂
直帰線期間中のテレシネ信号に複数周期挿入（重畳）し
た、テレシネシーケンスの始まりを示すフラグ（図２参
照）を抽出し、このフラグに基づいて制御回路２５が制
御信号を生成する。
をＡ／Ｄ変換器２１でＡ／Ｄ変換し、ＰＬＬ回路２２に
よりＡ／Ｄ変換されたデジタルテレシネ信号の同期信号
に基づいて６０Ｈｚ信号系及び２４Ｈｚ信号系の基準ク
ロックを生成する。そして、フラグ抽出回路２３で、垂
直帰線期間中のテレシネ信号に複数周期挿入（重畳）し
た、テレシネシーケンスの始まりを示すフラグ（図２参
照）を抽出し、このフラグに基づいて制御回路２５が制
御信号を生成する。
【００２４】ＦＩＦＯフレームメモリ２４へのデータの
書き込み／読み出し制御を図６を用いて説明する。２：
３プルダウンされた６０Ｈｚのデジタルテレシネ信号
（図６（ａ））は、ＦＩＦＯフレームメモリ２４のフレ
ームメモリに格納され、１フレーム遅延した遅延デジタ
ルテレシネ信号となる（図６（ｃ））。制御回路２５
は、フラグ抽出回路２３で抽出されたフラグに基づいて
ＦＩＦＯフレームメモリ２４のフレームメモリに格納さ
れた２フレームのデータ（１ｏ，１ｅ，２０，２ｅ）を
ＦＩＦＯフレームメモリ２４のＦＩＦＯメモリへの書き
込みを許可する第１ライトイネーブル信号（図６
（ｂ））をアクティブとし、この第１ライトイネーブル
信号によりＦＩＦＯフレームメモリ２４のＦＩＦＯメモ
リに２フレームのデータ（１ｏ，１ｅ，２ｏ，２ｅ）が
書き込まれる。
書き込み／読み出し制御を図６を用いて説明する。２：
３プルダウンされた６０Ｈｚのデジタルテレシネ信号
（図６（ａ））は、ＦＩＦＯフレームメモリ２４のフレ
ームメモリに格納され、１フレーム遅延した遅延デジタ
ルテレシネ信号となる（図６（ｃ））。制御回路２５
は、フラグ抽出回路２３で抽出されたフラグに基づいて
ＦＩＦＯフレームメモリ２４のフレームメモリに格納さ
れた２フレームのデータ（１ｏ，１ｅ，２０，２ｅ）を
ＦＩＦＯフレームメモリ２４のＦＩＦＯメモリへの書き
込みを許可する第１ライトイネーブル信号（図６
（ｂ））をアクティブとし、この第１ライトイネーブル
信号によりＦＩＦＯフレームメモリ２４のＦＩＦＯメモ
リに２フレームのデータ（１ｏ，１ｅ，２ｏ，２ｅ）が
書き込まれる。
【００２５】次に制御回路２５は、フラグ抽出回路２３
で抽出されたフラグに基づいてＦＩＦＯフレームメモリ
２４のフレームメモリに格納された次のフィールド（２
ｏ）が冗長フィールドと判断し、第１ライトイネーブル
信号をノンアクティブとし、冗長フィールドのＦＩＦＯ
フレームメモリ２４のＦＩＦＯメモリへの書き込みを禁
止すると共に、ＦＩＦＯフレームメモリ２４に入力され
る現デジタルテレシネ信号のフィールド（３ｏ）の書き
込みを許可する第２ライトイネーブル信号（図６
（ｄ））をアクティブとし、この第２ライトイネーブル
信号によりＦＩＦＯフレームメモリ２４のＦＩＦＯメモ
リに現デジタルテレシネ信号のフィールド（３ｏ）が書
き込まれる。
で抽出されたフラグに基づいてＦＩＦＯフレームメモリ
２４のフレームメモリに格納された次のフィールド（２
ｏ）が冗長フィールドと判断し、第１ライトイネーブル
信号をノンアクティブとし、冗長フィールドのＦＩＦＯ
フレームメモリ２４のＦＩＦＯメモリへの書き込みを禁
止すると共に、ＦＩＦＯフレームメモリ２４に入力され
る現デジタルテレシネ信号のフィールド（３ｏ）の書き
込みを許可する第２ライトイネーブル信号（図６
（ｄ））をアクティブとし、この第２ライトイネーブル
信号によりＦＩＦＯフレームメモリ２４のＦＩＦＯメモ
リに現デジタルテレシネ信号のフィールド（３ｏ）が書
き込まれる。
【００２６】尚、第１ライトイネーブル信号によりＦＩ
ＦＯフレームメモリ２４のＦＩＦＯメモリに２フレーム
のデータ（１ｏ，１ｅ，２ｏ，２ｅ）を書き込む際に
は、第２ライトイネーブル信号はノンアクティブとなっ
ている。
ＦＯフレームメモリ２４のＦＩＦＯメモリに２フレーム
のデータ（１ｏ，１ｅ，２ｏ，２ｅ）を書き込む際に
は、第２ライトイネーブル信号はノンアクティブとなっ
ている。
【００２７】そして次のフィールドに対しては、第１ラ
イトイネーブル信号をアクティブ、第２ライトイネーブ
ル信号をノンアクティブとし、ＦＩＦＯフレームメモリ
２４のフレームメモリに格納された次のフィールド（３
ｅ）をＦＩＦＯフレームメモリ２４のＦＩＦＯメモリに
書き込む。
イトイネーブル信号をアクティブ、第２ライトイネーブ
ル信号をノンアクティブとし、ＦＩＦＯフレームメモリ
２４のフレームメモリに格納された次のフィールド（３
ｅ）をＦＩＦＯフレームメモリ２４のＦＩＦＯメモリに
書き込む。
【００２８】さらに続いて、次の２フレーム期間は、第
１ライトイネーブル信号をノンアクティブ、第２ライト
イネーブル信号をアクティブとし、現デジタルテレシネ
信号の２フレーム（４ｏ，４ｅ，５ｏ，５ｅ）をＦＩＦ
Ｏフレームメモリ２４のＦＩＦＯメモリに書き込む。
１ライトイネーブル信号をノンアクティブ、第２ライト
イネーブル信号をアクティブとし、現デジタルテレシネ
信号の２フレーム（４ｏ，４ｅ，５ｏ，５ｅ）をＦＩＦ
Ｏフレームメモリ２４のＦＩＦＯメモリに書き込む。
【００２９】尚、ＦＩＦＯフレームメモリ２４のＦＩＦ
Ｏメモリへのデータの書き込みのタイミングは、制御回
路２５からの６０Ｈｚのライトリセット信号（図６
（ｅ））に基づいて行われる
Ｏメモリへのデータの書き込みのタイミングは、制御回
路２５からの６０Ｈｚのライトリセット信号（図６
（ｅ））に基づいて行われる
【００３０】このようにして格納されたＦＩＦＯフレー
ムメモリ２４のＦＩＦＯメモリからのデータの読み出し
は、図６（ｆ）に示す制御回路２５からの２４Ｈｚのリ
ードリセット信号に基づいて行われ、図６（ｇ）に示す
ように、ＦＩＦＯフレームメモリ２４のＦＩＦＯメモリ
から２４Ｈｚフレームレート信号として出力される。
ムメモリ２４のＦＩＦＯメモリからのデータの読み出し
は、図６（ｆ）に示す制御回路２５からの２４Ｈｚのリ
ードリセット信号に基づいて行われ、図６（ｇ）に示す
ように、ＦＩＦＯフレームメモリ２４のＦＩＦＯメモリ
から２４Ｈｚフレームレート信号として出力される。
【００３１】画像圧縮装置６では、画像レート変換装置
５により得られた２４Ｈｚフレームレート信号を、標準
符号器４１が符号化することにより符号２４Ｈｚフレー
ムレート信号を得ると共に、２：３プルダウン回路４４
により符号２４Ｈｚフレームレート信号に対して２：３
プルダウンを行い符号化された符号６０Ｈｚフレームレ
ート信号を生成する。そして得られた符号２４Ｈｚフレ
ームレート信号あるいは符号６０Ｈｚフレームレート信
号を、例えば図示しない画像記憶装置に記憶することで
効率的に動画像を記憶することを可能とする。
５により得られた２４Ｈｚフレームレート信号を、標準
符号器４１が符号化することにより符号２４Ｈｚフレー
ムレート信号を得ると共に、２：３プルダウン回路４４
により符号２４Ｈｚフレームレート信号に対して２：３
プルダウンを行い符号化された符号６０Ｈｚフレームレ
ート信号を生成する。そして得られた符号２４Ｈｚフレ
ームレート信号あるいは符号６０Ｈｚフレームレート信
号を、例えば図示しない画像記憶装置に記憶することで
効率的に動画像を記憶することを可能とする。
【００３２】このように本実施例の画像処理装置１によ
れば、テレシネ装置４においては、垂直帰線期間中のテ
レシネ信号にテレシネシーケンスの始まりを示すフラグ
を挿入（重畳）したので、２：３プルダウンにより発生
した冗長フィールドの識別が可能となる。
れば、テレシネ装置４においては、垂直帰線期間中のテ
レシネ信号にテレシネシーケンスの始まりを示すフラグ
を挿入（重畳）したので、２：３プルダウンにより発生
した冗長フィールドの識別が可能となる。
【００３３】また、画像レート変換装置５においては、
テレシネ装置４が挿入（重畳）したフラグを抽出するこ
とで、このフラグに基づいて冗長フィールドを削除した
テレシネ信号を生成することができる。
テレシネ装置４が挿入（重畳）したフラグを抽出するこ
とで、このフラグに基づいて冗長フィールドを削除した
テレシネ信号を生成することができる。
【００３４】さらに、画像圧縮装置６においては、画像
レート変換装置により冗長フィールドを削除したテレシ
ネ信号を高能率符号化（データ圧縮）し複数種類の画像
圧縮を行うので、フレーム間差分信号を符号化する際の
符号化効率を向上させることができる。
レート変換装置により冗長フィールドを削除したテレシ
ネ信号を高能率符号化（データ圧縮）し複数種類の画像
圧縮を行うので、フレーム間差分信号を符号化する際の
符号化効率を向上させることができる。
【００３５】尚、フラグを垂直帰線期間中のテレシネ信
号に、パルス幅ａ、波高値ｃ、周期ａ＋ｂのパルスを複
数周期挿入（重畳）したフラグとしたが、これに限ら
ず、垂直帰線期間中のテレシネ信号にデジタルコードを
挿入（重畳）したフラグでもよい。
号に、パルス幅ａ、波高値ｃ、周期ａ＋ｂのパルスを複
数周期挿入（重畳）したフラグとしたが、これに限ら
ず、垂直帰線期間中のテレシネ信号にデジタルコードを
挿入（重畳）したフラグでもよい。
【００３６】また、テレシネ装置１が出力するフラグ
は、図７（ｃ）に示すように、例えばテレシネシーケン
ス（２コマ−５フィールド）の始まりに立ち下がり１フ
ィールド期間「０」となるフラグでもよく、またテレシ
ネシーケンスの始まりに立ち上がり１フィールド期間
「１」となる信号でもよい。尚、図７（ａ），（ｂ）
は、従来の図９（ａ），（ｂ）と同じであるので説明は
省略する。
は、図７（ｃ）に示すように、例えばテレシネシーケン
ス（２コマ−５フィールド）の始まりに立ち下がり１フ
ィールド期間「０」となるフラグでもよく、またテレシ
ネシーケンスの始まりに立ち上がり１フィールド期間
「１」となる信号でもよい。尚、図７（ａ），（ｂ）
は、従来の図９（ａ），（ｂ）と同じであるので説明は
省略する。
【００３７】
【発明の効果】以上説明したように、請求項１に記載の
テレシネ装置によれば、フィルム映像をテレビ信号に変
換する場合に、２：３プルダウンのシーケンスの先頭を
示すフラグを、テレビ信号に重畳させる、あるいはテレ
ビ信号とは独立に出力するので、２：３プルダウンで発
生した冗長フィールドの識別を可能とするという効果が
ある。
テレシネ装置によれば、フィルム映像をテレビ信号に変
換する場合に、２：３プルダウンのシーケンスの先頭を
示すフラグを、テレビ信号に重畳させる、あるいはテレ
ビ信号とは独立に出力するので、２：３プルダウンで発
生した冗長フィールドの識別を可能とするという効果が
ある。
【００３８】また、請求項３に記載の画像レート変換装
置によれば、記憶手段にフラグ抽出手段が抽出したフラ
グに基づいてテレビ信号の冗長フィールドを削除してテ
レビ信号を記憶し、読み出し手段によりテレビ信号のフ
レーム周期と異なる周期でＦＩＦＯフレームメモリ２４
に記憶した、冗長フィールドを削除したテレビ信号を読
み出すので、画像圧縮に適したテレシネ信号を得ること
ができるという効果がある。
置によれば、記憶手段にフラグ抽出手段が抽出したフラ
グに基づいてテレビ信号の冗長フィールドを削除してテ
レビ信号を記憶し、読み出し手段によりテレビ信号のフ
レーム周期と異なる周期でＦＩＦＯフレームメモリ２４
に記憶した、冗長フィールドを削除したテレビ信号を読
み出すので、画像圧縮に適したテレシネ信号を得ること
ができるという効果がある。
【００３９】さらに、請求項４に記載の画像圧縮装置に
よれば、符号化データ周期変換手段で符号化手段により
高能率符号化されたテレビ信号のフレーム周期を変換し
第２のフレーム周期の高能率符号化されたテレビ信号を
生成するので、冗長フィールドを削除したテレシネ信号
により高能率符号化（データ圧縮）して複数種類の画像
圧縮を効率的に行うことができるという効果がある。
よれば、符号化データ周期変換手段で符号化手段により
高能率符号化されたテレビ信号のフレーム周期を変換し
第２のフレーム周期の高能率符号化されたテレビ信号を
生成するので、冗長フィールドを削除したテレシネ信号
により高能率符号化（データ圧縮）して複数種類の画像
圧縮を効率的に行うことができるという効果がある。
【図１】本発明のテレシネ装置、画像レート変換装置及
び画像圧縮装置の一実施例を備えた画像処理装置の構成
を示すブロック図である。
び画像圧縮装置の一実施例を備えた画像処理装置の構成
を示すブロック図である。
【図２】図１のテレシネ装置が出力するテレシネ信号に
重畳されるフラグを説明する説明図である。
重畳されるフラグを説明する説明図である。
【図３】図１の画像レート変換装置の構成を示すブロッ
ク図である。
ク図である。
【図４】図１の画像圧縮装置の構成を示すブロック図で
ある。
ある。
【図５】図４の標準符号器の構成を示すブロック図であ
る。
る。
【図６】図３の画像レート変換装置の作用を説明するタ
イミング図である。
イミング図である。
【図７】図１のテレシネ装置が出力するフラグの変形例
を説明する説明図である。
を説明する説明図である。
【図８】従来のテレシネ装置の構成を示す構成図であ
る。
る。
【図９】図８のテレシネ装置の作用を説明するタイミン
グ図である。
グ図である。
１ 画像処理回路 ２ フィルム ３ テレビジョン装置 ４ テレシネ装置 ５ 画像レート変換装置 ６ 画像圧縮装置 ２１ Ａ／Ｄ変換器 ２２、４２ ＰＬＬ回路 ２３ フラグ検出回路 ２５、４３ 制御回路 ２６ Ｄ／Ａ変換器 ２７ セレクタ ４１ 標準符号器 ４４ ２：３プルダウン回路 ６１ ＤＣＴ ６２ 量子化回路 ６３ ＶＬＣ ６４ バッファメモリ ６５ 逆量子化回路 ６６ 逆ＤＣＴ ６７ フレームメモリ ６８ 動き補償回路
Claims (4)
- 【請求項１】 ２：３プルダウンによりフィルム映像を
テレビ信号に変換するテレシネ装置において、 前記フィルム映像を前記テレビ信号に変換する場合に、
前記２：３プルダウンのシーケンスの先頭を示すフラグ
を、前記テレビ信号に重畳させる、あるいは前記テレビ
信号とは独立に出力することを特徴とするテレシネ装
置。 - 【請求項２】 前記２：３プルダウンのシーケンスの先
頭を示す前記フラグを前記テレビ信号に重畳させる場
合、 前記フラグは、前記テレビ信号の垂直帰線期間中に重畳
したパルス信号であることを特徴とする請求項１に記載
のテレシネ装置。 - 【請求項３】 ２：３プルダウンによりフィルム映像を
テレビ信号に変換する場合に、前記２：３プルダウンの
シーケンスの先頭を示すフラグを、前記テレビ信号に重
畳させる、あるいは前記テレビ信号とは独立に出力する
テレシネ装置からの前記テレビ信号のフレーム周期を変
換する画像レート変換装置において、 前記フラグを抽出するフラグ抽出手段と、 前記フラグ抽出手段が抽出したフラグに基づいて前記テ
レビ信号の冗長フィールドを削除して前記テレビ信号を
記憶する記憶手段と、 前記テレビ信号のフレーム周期と異なる周期で前記記憶
手段に記憶した、前記冗長フィールドを削除した前記テ
レビ信号を読み出す読み出し手段とを備えたことを特徴
とする画像レート変換装置。 - 【請求項４】 ２：３プルダウンによりフィルム映像を
テレビ信号に変換する場合に発生する冗長フィールドを
削除した、第１のフレーム周期の前記テレビ信号を高能
率符号化する符号化手段と、 前記符号化手段により高能率符号化された前記テレビ信
号のフレーム周期を変換し、第２のフレーム周期の高能
率符号化された前記テレビ信号を生成する符号化データ
周期変換手段とを備えたことを特徴とする画像圧縮装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8814594A JPH07298212A (ja) | 1994-04-26 | 1994-04-26 | テレシネ装置、画像レート変換装置及び画像圧縮装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8814594A JPH07298212A (ja) | 1994-04-26 | 1994-04-26 | テレシネ装置、画像レート変換装置及び画像圧縮装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07298212A true JPH07298212A (ja) | 1995-11-10 |
Family
ID=13934774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8814594A Pending JPH07298212A (ja) | 1994-04-26 | 1994-04-26 | テレシネ装置、画像レート変換装置及び画像圧縮装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07298212A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000046989A1 (fr) * | 1999-02-05 | 2000-08-10 | Sony Corporation | Dispositifs de codage et de decodage et methodes correspondantes, systeme de codage et procede correspondant |
| US6441813B1 (en) | 1997-05-16 | 2002-08-27 | Kabushiki Kaisha Toshiba | Computer system, and video decoder used in the system |
| US7719593B2 (en) | 2005-05-23 | 2010-05-18 | Sony Corporation | Variable frame rate imaging |
-
1994
- 1994-04-26 JP JP8814594A patent/JPH07298212A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441813B1 (en) | 1997-05-16 | 2002-08-27 | Kabushiki Kaisha Toshiba | Computer system, and video decoder used in the system |
| WO2000046989A1 (fr) * | 1999-02-05 | 2000-08-10 | Sony Corporation | Dispositifs de codage et de decodage et methodes correspondantes, systeme de codage et procede correspondant |
| EP1069774A1 (en) * | 1999-02-05 | 2001-01-17 | Sony Corporation | Encoding device, encoding method, decoding device, decoding method, coding system and coding method |
| US6671323B1 (en) | 1999-02-05 | 2003-12-30 | Sony Corporation | Encoding device, encoding method, decoding device, decoding method, coding system and coding method |
| EP1069774A4 (en) * | 1999-02-05 | 2008-09-17 | Sony Corp | CODING AND DECODING DEVICES AND CORRESPONDING METHODS, ENCODING SYSTEM, AND CORRESPONDING METHOD |
| US7719593B2 (en) | 2005-05-23 | 2010-05-18 | Sony Corporation | Variable frame rate imaging |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0600446B1 (en) | Decoder and method for a compressed digital video signal using a common memory for decoding and 2/3 pull-down conversion | |
| US6690881B1 (en) | Digital camera apparatus and recording method thereof | |
| JP4515465B2 (ja) | 動画撮影装置および動画撮影方法、記録媒体に記録された映像信号を再生する動画再生装置および動画再生方法 | |
| JP3772604B2 (ja) | 監視システム | |
| JP3235903B2 (ja) | スチルカメラ | |
| EP1176830A1 (en) | Improved processing apparatus, image recording apparatus and image reproduction apparatus | |
| JP3221555B2 (ja) | フレームレート変換機能を有する映像復号化装置 | |
| JP2007043417A (ja) | 画像記録装置及び方法 | |
| JP3531186B2 (ja) | ビデオ信号符号化方法及び装置 | |
| JPH06121275A (ja) | スチルカメラ | |
| JPH10210399A (ja) | ブロック走査及びラスター走査のためのメモリアドレス算出装置並びにその方法 | |
| JPH07298212A (ja) | テレシネ装置、画像レート変換装置及び画像圧縮装置 | |
| JPH09135446A (ja) | Ｍｐｅｇ用ビデオデコーダ | |
| JPH10276402A (ja) | 画像記録装置 | |
| JP3055421B2 (ja) | ビデオ記録装置 | |
| US20020196852A1 (en) | Picture signal processing method and apparatus, picture signal recording method and apparatus and recording medium | |
| JP2004096354A (ja) | 画像処理装置、画像処理方法及び撮像装置 | |
| JP3104776B2 (ja) | 画像再生装置及び画像復号装置 | |
| JP3133674B2 (ja) | フレームレート検出変換装置 | |
| JP2897035B2 (ja) | 動画像符号化制御方式 | |
| KR100530745B1 (ko) | 고해상도 영상신호를 저해상도 디스플레이 장치에 디스플레이하는 디스플레이 방법 | |
| JPH0787324A (ja) | 動画・音声同期処理システム | |
| JP5381668B2 (ja) | 符号化装置及び復号化装置 | |
| KR20070021164A (ko) | 동영상 촬영 장치, 동영상 재생 장치 및 동영상 촬영 방법,동영상 재생 방법 | |
| JPH07203455A (ja) | フレームレート検出変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030328 |