JP3531186B2 - ビデオ信号符号化方法及び装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、動画像信号（ビデオ信
号）を符号化するビデオ信号符号化方法及びそれに対応
するビデオ信号符号化装置とに関する。

【０００２】

【従来の技術】動画像の代表的な高能率符号化方式とし
て、ＭＰＥＧ（蓄積用動画像符号化）方式がある。これ
は、ＩＳＯ−ＩＥＣ／ＪＴＣ１／ＳＣ２／ＷＧ１１にて
議論され標準案として提案されたものであり、動き補償
予測符号化とＤＣＴ（DiscreteCosine Transform ）符
号化を組み合わせたハイブリッド方式が採用されてい
る。

【０００３】上記動き補償予測符号化は、画像信号の時
間軸方向の相関を利用した方法であり、すでに復号再生
されてわかっている信号から、現在入力された画像を予
測し、その時の予測誤差だけを伝送することで、符号化
に必要な情報量を圧縮する方法である。また、ＤＣＴ符
号化は、画像信号の持つフレーム内２次元相関性を利用
して、ある特定の周波数成分に信号電力を集中させ、こ
の集中分布した係数のみを符号化することで情報量の圧
縮を可能とする。例えば、絵柄が平坦で画像信号の自己
相関性が高い部分では、ＤＣＴ係数は低周波数成分へ集
中分布する。したがって、この場合は低域へ集中分布し
た係数のみを符号化することで情報量の圧縮が可能とな
る。

【０００４】

【発明が解決しようとする課題】ところで、上記ＭＰＥ
Ｇは、基本的にノンインタレース信号を対象とした符号
化技術であるため、インタレース信号に適用しようとす
ると情報圧縮の効率上、問題が生ずる。

【０００５】ここで、上記インターレース信号として、
例えば、映画などのフィルムソースをインタレースビデ
オ信号に変換したものを例に挙げて説明する。この映画
等のフィルムソースをインターレースビデオ信号に変換
する場合（いわゆるテレシネ変換）は、いわゆる２−３
プルダウン（pull down ）という手法が広く用いられて
いる。上記２−３プルダウンの原理を図１８に示す。

【０００６】例えば、映画などのフィルムは２４Ｈｚで
あるのに対し、ビデオ信号は６０Ｈｚであるため（フィ
ールドを単位とした場合）、テレシネではフィールド数
変換が必要となる。これには、フィルムの連続した２コ
マのうち最初のコマをビデオの２フィールドで読み出
し、次のコマは３フィールドで読み出すというような操
作を繰り返すという方法を用いる。

【０００７】図１８では、フィルムソース８００及び８
０１が２４Ｈｚのノンインタレースのフィルムソースで
あり、１枚のフィルムソースは、図１８の実線が示す第
１のフィールドと点線が示す第２のフィールドの２つの
フィルードに分解される。分解されたフィルムソース８
００は、第１のフィールドがフィールド８０２に、第２
のフィールドがフィールド８０３の２フィールドで読み
出されれる。また、フィルムソース８０１は、第１のフ
ィールドがフィールド８０４及び８０６に、第２のフィ
ールドがフィールド８０５の３フィールドで読み出され
る。従って、フィールド８０４とフィールド８０６は全
く同一のものとなる。

【０００８】また、図１９において、フィールド９００
及び９０１が同一のフィルムソースから読み出したもの
であり、フィールド９０２及至９０４が同一のフィルム
ソースから読み出したものであり、フィールド９０５及
び９０６が同一のフィルムソースから読み出したもので
ある。フィールド９００及び９０１から得られた画像で
あるフレーム９０７と、フィールド９０２及び９０３か
ら得られた画像であるフレーム９０８は、それぞれ同一
のフィルムソースから構成されているが、フィールド９
０４及び９０５から得られる画像であるフレーム９０９
は、異なるフィルムソースから構成されることになる。
従って、テレシネされた動画像にＭＰＥＧをフレーム単
位で適用しようとすると、フレーム９０７及び９０８で
は同一のフィルムソースであるため問題はないが、フレ
ーム９０９では異なるフィルムソースから構成されるた
め問題が起こることがある。すなわち、同一のフィルム
ソースからのフィールドでフレームが構成される例えば
フレーム９０７や９０８は、フレームＤＣＴの効率が良
いのに対し、異なるフィルムソースからのフィールドで
フレームが構成される例えばフレーム９０９はフレーム
ＤＣＴの効率が悪い。

【０００９】言い換えれば、例えば映像の動きが速い場
合やフレーム内でシーンチェンジが起こってしまうよう
な場合、フレーム内画像信号の垂直方向の相関性が低く
なり、ＤＣＴによる情報量圧縮の効率が低下してしまう
問題が起こることになる。また同様に動き補償予測につ
いても画像信号の相関性の低さから適切な予測とはなら
ない。

【００１０】 そこで、本発明は、上述したようなこと
に鑑み、２−３プルダウンの手法を用いるテレシネ変換
により得られたビデオ信号に対して、効率の良い符号化
を可能とするビデオ信号符号化方法及び装置を提供する
ことを目的としている。

【００１１】

【課題を解決するための手段】本発明に係るビデオ信号
符号化方法は、上述の目的を達成するために提案された
ものであり、２４Ｈｚのノンインターレースのフィルム
ソースをテレシネ変換して得られた６０Ｈｚのフィール
ド単位のインターレースビデオ信号を符号化するビデオ
信号符号化方法において、前記インターレースビデオ信
号から前記テレシネ変換時に重複されたフィールドを検
出し、前記インターレースビデオ信号から前記重複フィ
ールドを除去し、前記重複フィールドが除去された信号
のフィールド順序を入れ替えて、トップフィールドを最
初に表示するフレーム、またはボトムフィールドを最初
に表示するフレームとして、２４Ｈｚのフレーム単位の
ビデオ信号を生成し、前記フレーム単位のビデオ信号を
所定画素のマクロブロック単位として離散コサイン変換
処理し、量子化し、可変長符号化して符号化データを生
成し、前記符号化データに、少なくとも１フレームをな
す２フィールドを２フィールド表示するかまたは３フィ
ールド表示するかを示すフラグをＤＦＮ（Number_of_Fi
eld_Displayed_Code）付加するようにしたものである。

【００１２】 ここで、本発明のビデオ信号符号化方法
によれば、前記出力順を示すフラグと前記２フィールド
表示するかまたは３フィールド表示するかを示すフラグ
とから、どのフィールドを再表示するかを示す。また、
符号化で用いられる実際のバッファのテレシネ変換レー
トに対応するサイズのバッファ容量を仮定してバッファ
レートを制御する。

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】次に、本発明に係るビデオ信号符号化装置
は、上述の目的を達成するために提案されたものであ
り、２４Ｈｚのノンインターレースのフィルムソースを
テレシネ変換して得られた６０Ｈｚのフィールド単位の
インターレースビデオ信号を符号化するビデオ信号符号
化装置において、前記インターレースビデオ信号から前
記テレシネ変換時に重複されたフィールドを検出する重
複フィールド検出手段と、前記インターレースビデオ信
号から前記検出された重複フィールドを除去する手段
と、前記重複フィールドが除去された信号のフィールド
順序を入れ替えて、トップフィールドを最初に表示する
フレーム、またはボトムフィールドを最初に表示するフ
レームとして、２４Ｈｚのフレーム単位のビデオ信号を
生成するフレーム単位のビデオ信号生成手段と、前記フ
レーム単位のビデオ信号を所定画素のマクロブロック単
位として離散コサイン変換処理し、量子化し、可変長符
号化して符号化データを生成する符号化手段と、前記符
号化データに、少なくとも１フレームをなす２フィール
ドを２フィールド表示するかまたは３フィールド表示す
るかを示すフラグＤＦＮ（Number_of_Field_Displayed_
Code）を付加する手段とを備えるようにしたものであ
る。

【００１８】 ここで、本発明のビデオ信号符号化装置
によれば、前記出力順を示すフラグと前記２フィールド
表示するかまたは３フィールド表示するかを示すフラグ
とから、どのフィールドを再表示するかを示す。また、
前記符号化手段は、実際のバッファのテレシネ変換レー
トに対応するサイズのバッファ容量を仮定してバッファ
レートを制御するバッファレート制御手段を備えてい
る。

【００１９】

【００２０】

【００２１】 すなわち、言い換えれば、本発明は、映
画などのフィルムソースを２−３プルダウン（pull dow
n ）により変換して、６０Ｈｚのフィールド単位で入力
されてくるビデオ信号に対し、２−３プルダウンにおい
て重複されているフィールドを検出し、その検出信号に
従って、その重複するフィールドを取り除き、レート変
換により２４Ｈｚのフレームを単位とする画像信号に変
換し、レームを単位として画像の符号化を行なえること
を特徴とする画像処理装置（動画像ビデオ信号符号化装
置）を提供する。

【００２２】

【作用】本発明によれば、テレシネ変換された６０Ｈｚ
のフィールドを単位とするビデオ信号から重複するフィ
ールドを検出し、レート変換により上記の重複したフィ
ールドを除去した後、２４Ｈｚのフレームを単位とする
信号に変換することにより、画像圧縮の効率を向上させ
る動画像の符号化が可能となる。

【００２３】

【実施例】以下、本発明実施例について説明する。

【００２４】本発明の第１の実施例について述べる。図
１は本発明の第１の実施例の符号化装置１００及び復号
化装置１０１の全体的なブロック図を示すものである。
先ず、符号化装置１００の説明をする。６０Ｈｚのビデ
オ信号ＶＩは、後述する２−３プルダウン検出回路１０
２に送られる。この２−３プルダウン検出回路１０２
は、重複されているフィールドを検出し、その検出信号
であるフィールドモード変更信号ＦＭＣを発生し、この
信号ＦＭＣをレート変換回路１０３に送る。当該レート
変換回路１０３は、上記信号ＦＭＣが重複したフィール
ドを示している場合には、上記６０Ｈｚのビデオ信号Ｖ
Ｉから、上記の重複しているフィールドを取り除き、フ
ィールド順序入れ換え回路１０３に送る。次のフィール
ド順序入れ替え回路１０４では、上記レート変換回路１
０３の出力を２４Ｈｚのフレームを単位とする画像信号
に変換する。この変換された画像信号は、符号器１０５
によって圧縮や符号化処理が行われる。その符号化出力
はＥＣＣ回路１０６で誤り訂正符号が付加された後、変
調回路１０７によって変調され、本発明実施例のメディ
ア１０８に記録される。

【００２５】次に復号化装置１０１の説明をする。メデ
ィア１０９に記録された信号は、取り出されて復調回路
１１０によって復調される。その復調信号はＥＣＣデコ
ード回路１１１によってエラーが訂正された後、復号器
１１２によって２４Ｈｚのフレームを単位とした画像と
して復号化される。その復号化出力は、レート変換回路
１１３によって６０Ｈｚのフィールド信号に変換され、
さらに、フィールド順序入れ換え回路１１４によってフ
ィールドの順序が元画像の時系列となるように入れ換え
られる。これにより６０Ｈｚのビデオ信号ＶＯが再生さ
れるようになる。

【００２６】次に、２−３プルダウン検出回路１０２の
動作を図２に基づいて説明する。図２において、入力さ
れた６０Ｈｚのビデオ信号ＶＩは、フィールド遅延回路
２０１及び２０２により２フィールド遅れのフィールド
信号ＶＰ１となされ、差分化器２０３に送られる。ま
た、この差分化器２０３には、入力ビデオ信号ＶＩも送
られ、これにより、当該差分化器２０３ではこれら供給
された信号の１画素毎に差分値が計算される。

【００２７】上記１画素毎に計算された差分値ＶＰ２
は、その絶対値ＶＰ３が絶対値器２０４で計算され、さ
らにその１フィールドあたりの累積和の値ＶＰ４が累積
器２０５で計算される。この累積値ＶＰ４が適当な値に
定められているしきい値ＴＨと比較器２０６で比較され
る。この比較器２０６において、上記しきい値よりも累
積値ＶＰ４が小なる場合には、入力されたビデオ信号Ｖ
Ｉは重複しているフィールドであると判断され、これに
より当該比較器２０６からフィールドを除去することを
指示するフィールドモード変更信号ＦＭＣが出力され
る。

【００２８】また、上記フィールド遅延回路２０１を介
することによって、ビデオ信号ＶＩに対して１フィール
ドだけ遅延したビデオ信号ＶＩ１は、レート変換回路１
０３へ送られる。

【００２９】レート変換回路１０３の動作を図３に基づ
いて説明する。レート変換回路１０３に入力される入力
画像信号は、上記２−３プルダウンされたものであり、
フィールド３０１及びフィールド３０２は同一のフィル
ムソースから得られたものである。また、フィールド３
０３及至３０５は同一のフィルムソースから得られたも
のであり、２−３プルダウンの性質上フィールド３０３
とフィールド３０５は全く同じ画像信号（重複している
フィールド）となるので、余分な情報である。したがっ
て、レート変換回路１０３では、上記２−３プルダウン
検出回路１０２のフィールドモード変更信号ＦＭＣが重
複しているフィールドである旨を示した場合は、当該フ
ィールド（例えばフィールド３０５）を重複したビデオ
信号であるとみなして除去し、その除去後のビデオ信号
を次のフィールド順序入れ替え回路１０４へ送るように
する。

【００３０】フィールド順序入れ替え回路１０４は、重
複フィールドの除去されたフィールド単位のビデオ信号
を２４Ｈｚのフレーム単位のビデオ信号に変換する

【００３１】次に、符号器１０５の構成ブロック図を図
４に示す。符号器１０６へ供給される信号は、ブロック
化回路４０１に送られる。このブロック化回路４０１か
らは例えば１６×１６画素のマクロブロック単位の形で
データが読み出され、後述する動き検出回路４０２を介
して差分検出器４０３に伝送される。

【００３２】当該差分検出器４０３には、後述するフィ
ールドメモリ群４１１〜４１４及び予測器４１５からな
る動き補償器付フィールドメモリ群からの動き補償され
た画像データも供給され、当該差分検出器４０３でこれ
らの差分が検出される。

【００３３】上記差分検出器４０３の出力は、直交変換
（ＤＣＴ）処理を行うＤＣＴ回路４０４に送られる。当
該ＤＣＴ回路４０４でのＤＣＴ処理により得られたＤＣ
Ｔ係数データは、量子化器４０５に送られる。当該量子
化器４０５からの量子化データは、例えばいわゆるハフ
マン符号化やランレングス符号化等の可変長符号化処理
を行う可変長符号化回路４０６、及びバッファ４０７を
介して、符号化データＶＣ１として出力される。

【００３４】可変長符号化回路４０６はまた、フィール
ドモード変更信号ＦＭＣが入力された場合、そのフィー
ルドモード変更信号ＦＭＣと、除去されたフィールドの
代わりにどのフィールドをコピーするかを示す参照フィ
ールド信号ＲＦＣも符号化する。

【００３５】また、上記動き補償器付のフィールドメモ
リ群４１１〜４１４には、上記量子化器４０５からの量
子化データが、当該量子化器４０５での量子化処理の逆
量子化処理を行う逆量子化器４０８と上記ＤＣＴ回路４
０４でのＤＣＴ処理の逆ＤＣＴ処理を行う逆ＤＣＴ回路
４０９とを介し、更に加算器４１０を介しセレクタ４１
７で選択されたデータが供給されるようになっている。
また、上記加算器４１０では、上記逆ＤＣＴ回路４０８
の出力と上記フィールドメモリ群４１１〜４１４から読
み出され予測器４１５を介した出力との加算がなされ
る。なお、図示は省略しているがバッファ４０７から
は、当該バッファ４０７のオーバーフロウを防止するた
めの信号が、上記量子化器４０５にフィードバックされ
るようになっている。

【００３６】一方、上記ブロック化回路４０１からマク
ロブロック単位で出力された画像データは、動き検出回
路４０２に伝送される。上記動き検出回路４０２は、マ
クロブロック単位で画像間の動きベクトルと各画素の絶
対値差分和を検出し、これらのデータ（画像間の動きベ
クトルのデータと絶対値差分和のデータ）を出力する。
絶対値差分和のデータはマクロブロックタイプ決定回路
４１８に伝送される。当該回路４１８では、マクロブロ
ック毎にマクロブロックタイプを決定する。

【００３７】ここで、上記動き予測モード決定回路４１
８でのマクロブロックタイプ決定方法について、その１
例を説明する。例えば、図３のＢ０フレームの各マクロ
ブロックは、以下の３通りの方法で予測することができ
る。 （１）前フレームからの予測モード （２）前後両フレームからの線形予測モード（前フレー
ムからの参照マクロブロックと後フレームからの参照マ
クロブロックを１画素毎に線形演算（たとえば平均値計
算）をする。） （３）後フレームからの予測モード

【００３８】この時のマクロブロックタイプの選択方法
を図５に基づいて説明する。上記動き検出回路４０２で
計算された前フレームからの予測誤差の絶対値差分和を
Ｘ、また後フレームからの予測誤差の絶対値差分和をＹ
とする時、図５にあるようにＹ＞ｊＸの場合、本実施例
の上記マクロブロックタイプ決定回路４１８では領域６
０１にあたる前フィールドまたはフレームからの予測モ
ードを選択するようにする。また、ｋＸ≦Ｙ≦ｊＸの場
合には、領域６０２にあたる前後両フィールドまたはフ
レームからの線形予測モードが選択される。またＹ＜ｋ
Ｘの場合には、領域６０３にあたる後フィールドまたは
フレームからの予測モードを選択する。

【００３９】次に、上記動き補償器付フィールドメモリ
群の予測器４１５には上記マクロブロックタイプ決定回
路４１８からのマクロブロックタイプＭＢＴと動きベク
トルＭＶとが供給され、フィールドメモリ群４１１〜４
１４にはマクロブロックタイプＭＢＴと動きベクトルＭ
Ｖに基づいて読み出しアドレス発生回路１０１６によっ
て発生された読み出しアドレスが供給されるようになっ
ている。したがって、当該動き補償器付フィールドメモ
リ群４１１〜４１４及び予測器４１５では、上記動き予
測におけるマクロブロックタイプＭＢＴと上記動きベク
トルＭＶを用いた動き補償が行われる。

【００４０】次に、本実施例復号化装置１０１の復号器
１１２について説明する。この復号器１１２の構成のブ
ロック図を図６に示す。

【００４１】この図６において、上記復号器１１２の入
力信号は、バッファ７０１に一時蓄積される。このバッ
ファ７０１から出力された信号は、次に逆可変長符号化
器７０２によって符号化ビットストリームから取り出し
た情報に従って、ブロック毎に逆量子化器７０３によっ
て逆量子化された後、逆ＤＣＴ回路７０４によって逆Ｄ
ＣＴされる。なお、逆量子化器７０３、逆ＤＣＴ回路７
０４は、図４の符号器における量子化器４０５、ＤＣＴ
回路５０４と相補的な構成とされるものである。

【００４２】上記逆ＤＣＴ回路７０４の出力は加算器７
０５を介してセレクタ７０６を介して出力されると共
に、予測器７１１及びフィールドメモリ群７０７〜７１
０からなる動き補償器付きフィールドメモリ群に送られ
る。上記予測器７１１からの出力が上記加算器７０５に
送られる。なお、上記予測器７１１は、上記ブロック毎
に処理された逆ＤＣＴの出力より、画像を再現するため
のものである。

【００４３】また、可変長符号化器７０２は、フィール
ドモード変更信号ＦＭＣ及び参照フィールド信号ＲＦＣ
をも復号し、ディスプレイアドレス発生回路７１３に供
給する。この信号ＦＭＣが除去されたフィールドである
ことを示すものである場合にはディスプレイアドレス発
生回路７１３は、フィールドメモリ群７０７〜７１０に
対し、参照フィールド信号ＲＦＣに基づいて、除去され
たフィールドと同じ画像信号のフィールドを読み出させ
る読み出しアドレスを供給する。フィールドメモリ群７
０７〜７１０からは再構成された画像信号が読み出さ
れ、これがセレクタ７０６を介して画像信号ＶＯ１とし
て出力される。

【００４４】なお、上記フィールドメモリ群７０７〜７
１０には、ディスプレイアドレス発生回路７１３からの
ディスプレイアドレスも供給されるようになっている。
このディスプレイアドレス発生回路７１３には、外部周
期信号に応じて周期信号を発生する周期信号発生回路７
１２からのフレームパルス信号が供給される。

【００４５】次に、本発明の第２の実施例について説明
する。図７は本発明の第２の実施例の符号化装置１００
及び復号化装置１０１の全体的なブロック図を示すもの
である。なお、図７において、図１と対応する構成には
同一の指示符号を付している。

【００４６】先ず、符号化装置１００の説明をする。６
０Ｈｚのビデオ信号ＶＩは、２−３プルダウン検出回路
１０２に送られる。ここでは、重複されているフィール
ドを検出する。その検出信号であるフィールドモード変
更信号ＦＭＣが重複したフィールドを示している場合に
は、次のレート変換回路１０３によって、上記の重複し
ているフィールドが取り除かれる。その出力がフィール
ド順序入れ換え回路１０４に送られる。

【００４７】フィールド順序入れ換え回路１０４は、レ
ート変換されたフィールドを符号化する順になるように
順序を入れ換える。当該変換された画像信号は、符号器
１０５によって圧縮や符号化処理が行われ、その符号化
出力はＥＣＣ回路１０６で誤り訂正符号が付加された
後、変調回路１０７によって変調され、メディア１０８
に記録される。また、本実施例では、同時にそのフレー
ムの表示方法を示すフラグ（後述するＤＳＯ、ＤＦＮ）
を符号化しメディア１０８に記録するようにする。

【００４８】次に、復号化装置１０１の説明をする。メ
ディア１０９に記録された信号は、取り出され、復調回
路１１０によって復調される。その復調信号はＥＣＣデ
コード回路１１１によってエラーが訂正された後、復号
器１１２によって２４Ｈｚのフレームを単位とした画像
として復号化される。

【００４９】その復号化出力は、レート変換回路１１３
によって、元画像の時系列の順に並び替えられ、６０Ｈ
ｚのフィールド信号に変換され、これにより６０Ｈｚの
ビデオ信号ＶＯを再生することができる。

【００５０】本実施例の２−３プルダウン検出回路１０
２の動作及び構成については前述同様である。

【００５１】レート変換回路１０３の動作も前述の図３
と同様であるが、当該第２の実施例でのレート変換回路
１０３における信号の流れを、図８を用いて説明する。

【００５２】本実施例のレート変換回路１０３は、上記
フィールドモード変更信号ＦＭＣを２ー３プルダウン検
出回路１０２から受信し、ＦＭＣ＝１となると、そのフ
ィールドをフィールド順序入れ替え回路１０４に出力し
ないようにしている。一方、ＦＭＣ＝０である場合、レ
ート変換回路１０３は、入力ビデオ信号をそのままフィ
ールド順序入れ替え回路１０４に出力する。

【００５３】また、本実施例のレート変換回路１０３
は、フィールドの出力順を示す信号ＤＳＯ（後述するto
p ＿field ＿first)をも出力する。当該信号ＤＳＯは、
ＤＳＯ＝１であるフレームの場合には後の表示の際に第
１フィールドを先に表示し、ついで第２フィールドを表
示することを示す信号である。また、ＤＳＯ＝０である
フレームは第２フィールドを先に出力し、ついで第１フ
ィールドを出力することを示すことになる。なお、当該
信号ＤＳＯは０または１の値のみをとる１ビットのフラ
グである。

【００５４】さらに、レート変換回路１０３は、あるフ
レームを表示する際に、２フィールドを表示するかまた
は３フィールド表示するかを示すフラグＤＦＮ（後述す
るnumber＿of＿field ＿displayed ＿code) をも出力す
る。当該フラグＤＦＮは、ＤＦＮ＝１の場合、当該フレ
ームが３フィールド表示されることを示すフラグであ
る。これに対し、ＤＦＮ＝０の場合、当該フレームが２
フィールド表示されることになる。なおＤＦＮは０また
は１のみをとる１ビットのフラグである。

【００５５】このことから、例えば、図９に示すよう
に、フレーム（ａ）またはフレーム（ｂ）またはフレー
ム（ｅ）で始まるシーケンスの場合、上記信号ＤＳＯの
初期値は１となり、上記フラグＤＦＮの初期値は０とな
る。

【００５６】また、フレーム（ｃ）またはフレーム
（ｄ）から始まるシーケンスの場合は、最初に入力され
たフィールドを除去し、図９のようにフレームを再構成
して符号化することになる。これは最初に入力されたフ
ィールドから４または６フレーム目に上記信号ＦＭＣが
出力されることで判定される。

【００５７】上記レート変換回路１０３は、上述のよう
な信号ＤＳＯおよびフラグＤＦＮを、符号化器１０５に
出力する。さらに、当該レート変換回路１０３は、上記
信号ＤＳＯをフィールド順序入れ替え回路１０４にも出
力する。

【００５８】上記フィールド順序入れ替え回路１０４の
構成を図１０に示す。このフィールド順序入れ替え回路
１０４は、フィールドメモリ群１６１およびアドレスコ
ントローラ１６２から構成されるものである。

【００５９】上記レート変換回路１０３によってレート
変換された画像信号は、まずフィールドメモリ群１６１
のアドレスコントローラ１６２が指定するアドレスに記
録される。次に、アドレスコントローラ１６２の指定す
るアドレスの画像データをフィールドメモリ群１６１か
ら読み出し、上記符号器１０５に出力する。

【００６０】ここで、アドレスコントローラ１６２は、
上記符号化器１０５のピクチャコーティングタイプ発生
器４２０からピクチャコーティングタイプＰＣＴを受信
し、また、符号化器１０５の前記ブロック化回路４０１
より、ブロックアドレスＡＢＬを受信し、さらにレート
変換器１０３より上記信号ＤＳＯを受信する。当該アド
レスコントローラ１６２は上記ＰＣＴ、ＡＢＬ、ＤＳＯ
を参照し、符号化器１０５に入力する画像データが記録
されているフィールドメモリ群１６１のアドレスを指定
し、当該メモリ群１６１に出力する。

【００６１】当該フィールドメモリ群１６１では、その
アドレスに従って画像データが読み出され、その後符号
化器１０５に出力される。

【００６２】また、アドレスコントローラ１６２は、上
記ＰＣＴ、ＡＢＬ、ＤＳＯを参照し、上記レート変換器
１０３から入力される画像信号をフィールドメモリ群１
６１に書き込むためのアドレスを指定し、当該メモリ群
１６１に出力する。当該フィールド順序入れ替え回路１
０４に入力される画像データは、このアドレスにしたが
って当該メモリ群１６１に書き込まれる。

【００６３】このようなことにより、フィールド順序入
れ替え回路１０４は、画像データを符号化する順番に並
び替え、またフレームを単位とした符号化を行なう場合
にはブロック化を行なう際に、フレームを単位としたデ
ータに変換する。

【００６４】次に、本実施例の符号器１０５の構成ブロ
ック図を図１１に示す。なお、この図１１においても、
前述の図４と対応する構成要素には、同一の指示符号を
付している。

【００６５】この図１１において、符号器１０５へ供給
される信号は、例えば１６×１６画素のマクロブロック
単位の形のデータとなされ、差分検出器４０３に伝送さ
れる。ブロック化回路４０１では、上記フィールド順序
入れ替え回路１０４にそのフレーム内のマクロブロック
のアドレスＡＢＬを送る。フィールド順序入れ替え回路
１０４はこのＡＢＬに従い、画像データを上記フィール
ドメモリ群１６１から読み出し、当該符号化器１０５に
入力する。

【００６６】当該差分検出器４０３には、前述同様の動
き補償器付のフィールドメモリ群４１１及至４１４から
の動き補償された画像データも供給され、当該差分検出
器４０３でこれらの差分が検出される。

【００６７】上記差分検出器４０３の出力は、直交変換
（ＤＣＴ）処理を行うＤＣＴ回路４０４に送られる。当
該ＤＣＴ回路４０４でＤＣＴ処理されて得られたＤＣＴ
係数データは、量子化器４０５に送られる。当該量子化
器４０５からの量子化データは、例えばいわゆるハフマ
ン符号化やランレングス符号化等の可変長符号化処理を
行う可変長符号化回路４０６及びバッファ４０７を介し
て、符号化データとして出力される。可変長符号化回路
４０６は、動きベクトル、マクロブロックタイプ、ピク
チャコーティングタイプ等のヘッダ情報も符号化する。
なお、この第２の実施例では、バッファ４０７のオーバ
ーフロウを防止するため、後述するバッファ監視回路１
０１７は当該オーバーフロウを防止するための信号（オ
ーバーフロウＯＶＦ）を上記量子化器４０５にフィード
バックしている。

【００６８】また、上記動き補償器付のフィールドメモ
リ群４１１及至４１４には、上記量子化器４０５からの
量子化データが、当該量子化器４０５での量子化処理の
逆量子化処理を行う逆量子化器４０８と上記ＤＣＴ回路
４０４でのＤＣＴ処理の逆ＤＣＴ処理を行う逆ＤＣＴ回
路４０９とを介し、更に加算器４１０及びセレクタ４１
７を介したデータが供給されるようになっている。上記
加算器４１０では、上記逆ＤＣＴ回路４０８の出力と当
該動き補償器付のフィールドメモリ群４１１及至２１４
の出力との加算がなされる。

【００６９】一方、上記マクロブロツク単位で出力され
た画像データは、動き検出回路４０２に伝送される。上
記動き検出回路４０２は、マクロブロック単位で画像間
の動きベクトルと各画素の絶対値差分和を検出し、これ
らのデータ（画像間の動きベクトルのデータと絶対値差
分和のデータ）を出力する。絶対値差分和のデータは動
き予測モード決定回路４１８に伝送される。

【００７０】ここで、本実施例におけるマクロブロック
タイプ決定回路４１８でのマクロブロック毎の動き予測
モード決定方法について、その一例を説明する。

【００７１】この第２の実施例において、前述の図９に
おけるフレームＤは、時間的に後ろ（過去）にあるフレ
ーム（Ａ）より予測されるモードが採られる。

【００７２】また、フレームＢおよびフレームＣは、時
間的に後ろ（過去）にあるフレームＡと、時間的に前
（未来）にあるフレームＤより以下の３通りの方法で予
測することができる。（１）前フレームからの予測モー
ド （２）前後両フレームからの線形予測モード（前フレー
ムからの参照マクロブロックと後フレームからの参照マ
クロブロックを１画素毎に線形演算（たとえば平均値計
算）をする。） （３）後フレームからの予測モード

【００７３】この時の選択方法は、前述の図５同様であ
る。

【００７４】また、本実施例の上記予測器４１５にもマ
クロブロックタイプ決定回路４１８からの予測モードＰ
ＭＣと動きベクトルＭＶとが供給され、上記動き補償器
付のフィールドメモリ群４１１及至５１４にも読み出し
アドレス発生回路１０１６からの読み出しアドレスが供
給される。したがって、当該動き補償器付のフィールド
メモリ群４１１及至４１４では、上記動き予測における
マクロブロックタイプＭＢＴと上記動きベクトルＭＶを
用いた動き補償が行われる。

【００７５】ここで、当該第２の実施例では、あるフレ
ームにおいてフレーム内符号化を行うか（Ｉピクチ
ャ）、前方向予測符号化を行うか（Ｐピクチャ）、両方
向予測符号化を行なうか（Ｂピクチャ）の判断は、ピク
チャ・コーディング・タイプ（picture ＿coding＿typ
e）発生回路４２０で行なわれる。なお、Ｉピクチャお
よびＰピクチャの間隔は、例えば等間隔で、初期値によ
って設定される。例えば、Ｉピクチャは１５フレームに
１枚で、前方向予測は３フレームの間隔で行なわれる。
その間の２フレームはＢピクチャとする。また、Ｉピク
チャの間隔および前方向予測の間隔は任意の値をとり得
る。

【００７６】当該ピクチャ・コーディング・タイプ発生
回路４２０からのpicture ＿coding＿typeは、マクロブ
ロックタイプ決定回路４１８、ブロック化回路４０１、
可変長符号化器４０６、およびテンテンポラル・リファ
レンス（temporal＿reference)発生回路４２１に出力さ
れる。

【００７７】上記テンテンポラル・リファレンス発生回
路４２１は、フレームのＧＯＰ内での表示順を表すtemp
oral＿reference を出力する。このtemporal＿referenc
e は、可変長符号化器４０６に出力される。

【００７８】次に、本実施例の可変長符号化器４０６に
ついて説明する。当該可変長符号化器４０６は、また符
号化画像データにヘッダ情報を付け加える。この符号化
画像データにヘッダ情報が付加されたものが上記メディ
ア１０８に記録されるようになる。

【００７９】ここで、２−３プルダウンされたビデオ信
号を２４Ｈｚに再変換して符号化する場合、上記メディ
ア１０８（１０９）に対する上記ヘッダ情報の記録の方
法には、２通りの記録の方法が考えられる。１つの方法
は再生する際にどのフレームのどのフィールドを繰り返
して出力するかを示すフラグを記録しておく方法であ
り、もう１つの方法は、そのようなフラグを記録せず、
復号化装置が出力する際に独自に３−２プルダウンを行
ない６０Ｈｚに変換する方法である。

【００８０】以下、どのフィールドを繰り返して出力す
るかを示すフラグを記録する場合について説明する。

【００８１】（第０の記録方法）上記２−３プルダウン
検出回路１０２から出力される前記フィールド変更信号
ＦＭＣはどのフレームを３フィールドとして出力すべき
かを示している。従ってこの信号（フラグ）ＦＭＣをピ
クチャヘッダに付加して記録する。復号化装置はこのＦ
ＭＣを参照し、レート変換するようになる。ここで、上
記ＦＭＣが０である場合、そのフレームは２フィールド
表示される。また、上記ＦＭＣが１である場合、そのフ
レームは３フィールド出力されるようになる。なお、上
記ＦＭＣはピクチャヘッダのpicture ＿extension 中に
記録される。

【００８２】（第１の記録方法）ＭＰＥＧ２において、
画像シーケンスの先頭に位置する後述するシーケンスヘ
ッダには、そのシーケンスがノンインタレース画像であ
ることを示すフラグ(non＿interlaced＿sequence) 及び
ピクチャレート(frame＿rate) が記録されている。した
がって、可変長符号化器４０６はframe ＿rateを２４Ｈ
ｚまたは２３．９７６Ｈｚに設定し、non ＿interlaced
＿sequenceを０に設定する。

【００８３】次にどのフィールドを繰り返して表示する
かを示すフラグであるが、これはレート変換回路１０３
から入力されるフラグＤＳＯ、ＤＦＮを用いる。このＤ
ＳＯ(top＿field ＿first)およびＤＦＮ(number ＿of＿
field ＿displayed ＿code)をピクチャヘッダに記録す
るようにする。ここで、ＤＳＯ＝１の時は、第１フィー
ルドを先に表示する。またＤＳＯ＝０の時は、第２フィ
ールドを先に表示する。さらにＤＦＮ＝０の時は、２フ
ィールド表示を行う。また、ＤＦＮ＝１の時は、３フィ
ールド表示を行なう。

【００８４】次に復号化装置が自動で３−２プルダウン
を行なう場合について説明する。

【００８５】（第２の記録方法）この場合、 non＿inte
rlaced＿sequenceを１に設定し、frame ＿rateを２４Ｈ
ｚまたは２３．９７６Ｈｚに設定する。top ＿field ＿
first はこの場合、常に０に設定される。また、number
＿of＿field ＿displayed ＿codeは常に０に設定され
る。この場合、後述する復号化装置のレート変換回路に
より自動で３−２プルダウンが行なわれることになる。

【００８６】ここで、表１にＭＰＥＧ２のシンタクスを
示す。表２，表３は上記シーケンスヘッダを示す。

【００８７】

【表１】

【００８８】

【表２】

【００８９】

【表３】

【００９０】また、frame ＿rateは４ビットのフラグ
で、表４にそのフラグの内容を示す。ここでnon ＿inte
rlaced＿sequenceが０の場合（インターレース画像）fr
ame ＿rateは１秒間のフレーム数を表している。non ＿
interlaced＿sequenceが１の場合（プログレッシブ画
像）、frame ＿rateは１秒間のプログレッシブ画像の数
を示す。

【００９１】

【表４】

【００９２】また、vbv ＿buffer＿sizeは１０ビットの
フラグでvbv ＿buffer＿sizeのＬＳＢ（最下位ビット）
側１０ビットを表している。ＶＢＶバッファサイズは１
８ビットの整数で表される。ＬＳＢ（最下位ビット）側
の１０ビットは vbv＿buffer＿sizeで、ＭＳＢ（最上位
ビット）側の８ビットは sequence ＿extension 内のvb
v ＿buffer＿size＿extension で表される。この１８ビ
ットの整数はシーケンスをデコードするために必要なＶ
ＢＶバッファサイズを示している。ＶＢＶに関してはＭ
ＰＥＧ２ Working Draftまたは TestModelの Annex Cに
記載されている。これは以下の式で定義される。

【００９３】B = 16 * 1024 * vbv ＿buffer＿size

【００９４】なお、この式のＢは、シーケンスをデコー
ドするために最低限必要なＶＢＶバッファサイズをビッ
ト単位で表したものである。

【００９５】また、non ＿interlaced＿sequenceは１ビ
ットのフラグである。これが "1"に設定されている場
合、ビデオシーケンスはプログレッシブ画像のみを含ん
でいる。

【００９６】次に、表５，表６はピクチャヘッダを示
す。

【００９７】

【表５】

【００９８】

【表６】

【００９９】さらに、temporal＿reference は１０ビッ
トのフラグで、ピクチャの表示順番を表す。これはピク
チャのカウンタで画像が入力される度に１づつ増加する
値を、１０２４で割った余りで表される。それぞれのＧ
ＯＰで、画像の表示順番で１番最初の画像でtemporal＿
reference は０にリセットされる。またフレームがFiel
d codingによって２枚に分割されている場合、２枚のフ
ィールドに対するtemporal＿reference は同じ値であ
る。

【０１００】picture ＿coding＿typeは３ビットのフラ
グで画像符号化タイプの識別子であり、画像内符号化
（Ｉピクチャ）、前方予測（Ｐピクチャ）、両方向予測
（Ｂピクチャ）、画像内符号化のＤＣ成分のみ（Ｄピク
チャ）があり、これを表７に示す。Ｄピクチャは他のタ
イプの画像と共存してビデオシーケンス内に出現しては
ならない。

【０１０１】

【表７】

【０１０２】また、vbv ＿delay は１６ビットのフラグ
で、固定レート符号化の場合、vbv＿delay はデコーダ
の復号開始の場合におけるバッファ占有率の初期値を設
定するために用いられる。

【０１０３】これによって、デコーダバッファのオーバ
ーフロウやアンダーフロウを回避することができる。vb
v ＿delay は、目標ビットレートＲにおいて、ＶＢＶバ
ッファが空の状態から、正しいバッファ占有率になるま
での遅延時間で指定される。この後ＶＢＶバッファから
最初の画像データが取り出される。vbv ＿delay はＶＢ
Ｖが最初の picture＿start ＿codeの最後の１バイトを
受けとったところから、９０Ｈｚのシステムクロックを
単位として計った遅延量である。

【０１０４】これは以下の式で表される。

【０１０５】vbv ＿delay = 90000 * B ＿n / R

【０１０６】なお、n > 0,で、B ＿n はピクチャｎの前
についたＧＯＰヘッダおよびシーケンスヘッダを除い
て、ピクチャｎがバッファ内にある状態でのＶＢＶバッ
ファ占有率である。また、Ｒは、シーケンスヘッダ内の
bit＿rateで示されるビットレートである。

【０１０７】また、picture ＿structure は２ビットの
フラグで Frame structureと Fieldstructureを切替え
るための識別子である。表８にその内容を示す。

【０１０８】

【表８】

【０１０９】さらに、top ＿field ＿first は１ビット
のフラグで、このビットの意味はピクチャストラクチャ
に依存する。フレームピクチャでは、 top＿field ＿fi
rstが "1" に設定されているのは、フレーム内のトッ
プフィールドが先に表示されるフィールドに対応するこ
とを示している。逆に、"0" に設定されている場合、フ
レーム内のボトムフィールドが先に表示されるフィール
ドであることを示す。またフィールドストラクチャピク
チャ（non ＿interlaced＿sequenceが"1" に設定された
プログレッシブ画像も含む。）、top ＿field ＿first
は常に０に設定される。

【０１１０】number＿of＿field ＿displayed ＿codeは
１ビットのフラグで、このビットが"1" に設定された
場合、フレームは３フィールドとして表示される。"0"
に設定された場合、フレームは２フィールドとして表示
される。フィールドピクチャおよび non＿interlaced＿
sequenceが "1" に設定されたプログレッシブ画像の場
合、"0" に設定されなければならない。２枚のフィール
ドピクチャから構成されるフレームは、常に２フィール
ドとして表示される。

【０１１１】ここで、上記バッファ監視回路１０１７に
おけるバッファ制御について図１２，図１３，図１４を
用いて説明する。

【０１１２】バッファ監視回路１０１７は、デコーダが
ビットストリームをデコードする際に、デコーダが持つ
バッファ７０１をオーバーフロウ又はアンダーフロウを
起こさないように、エンコーダが持つバッファ４０７を
監視し、そのバッファ占有量によってビット割り当ての
制御を行うようにする。

【０１１３】バッファ監視回路は、概念的な仮想復号器
の役割を果たす。すなわち、バッファ監視回路は、復号
器の動作を仮想的に行い、復号器が持つであろうバッフ
ァがオーバーフロウ又はアンダーフロウを起こすことを
防止する。

【０１１４】ここで、図１４を用いて説明する。バッフ
ァ１８２は、バッファ４０７と同一のバッファである。
またバッファ１８４はバッファ７０１と同一のバッファ
である。エンコーダは、そのビットストリームをデコー
ドすることが可能なデコーダの仕様を、符号化の最初に
決定し、シーケンスヘッダに記録する。これを満足する
デコーダはそのビットストリームを復号可能であること
がわかる。デコーダが持つであろうバッファサイズは、
vbv ＿buffer＿sizeに記録されている。これはすなわち
バッファ１８４のサイズである。エンコーダが持つバッ
ファ１８２は、このバッファ１８４と同一の容量を持つ
（すなわちvbv ＿buffer＿sizeで規定された容量）。

【０１１５】次に、バッファ監視回路が行う仮想復号器
の動作（ＶＢＶ制御）について説明する。固定レート符
号化の場合、仮想復号器ではビットストリームはメディ
アからバッファに定レートで入力される。また、後述す
るように各ピクチャの符号化データはバッファから、ピ
クチャレートと同期して、そのピクチャデータが即座に
取り出される。バッファ監視回路は、実際の復号器で、
この様にデータの読み出しが行われると仮定して、バッ
ファの監視を行う。

【０１１６】例えば図１４の場合、ビットストリームは
メディアから固定レートでバッファ１８４に入力され、
ピクチャ周期毎に、そのピクチャのデータ全てが即座に
デコーダ１８５に出力されると仮定する。

【０１１７】この場合、エンコーダのバッファ１８２
は、これと相対する動作をする。ピクチャのデータはピ
クチャの周期と同期して、そのピクチャの全てのデータ
はバッファ１８２に即座に入力される。また、固定レー
トで、バッファ１８２からメディアにビットストリーム
は出力される。

【０１１８】この時、エンコーダのバッファ１８２の空
容量とデコーダのバッファ１８４のバッファ占有量は、
常に同一の値になる。また、図中指示符号１９１に示す
ように、バッファ１８２の占有量とバッファ１８４の占
有量の和は、一定量（バッファサイズと同一の量）とな
る。したがって、エンコーダのバッファ占有量を監視
し、これをオーバーフロウ又はアンダーフロウを起こさ
ないように制御することによってデコーダにおけるバッ
ファ１８４がオーバーフロウ又はアンダーフロウを起こ
すことを防止することができる。

【０１１９】バッファ監視回路はＶＢＶ制御を行うが、
上記のように実際の回路ではエンコーダバッファ１８２
を監視することにより実現できる。

【０１２０】ここで上記ＶＢＶについて以下さらに詳し
く説明する。ビットストリームはＶＢＶ（video buffer
ing verifier) の条件を満たさなければならない。ＶＢ
ＶについてはＷＤ Annex C. に詳述されているので、こ
こでは簡単に説明する。

【０１２１】ＶＢＶは、エンコーダの出力に接続される
概念的な疑似復号器で、上記バッファ監視回路がバッフ
ァ１８２を監視することによって実現できる。

【０１２２】ＶＢＶがもつバッファをＶＢＶバッファと
呼ぶ。これはバッファ１８４の状態を疑似的に示すもの
である。上記の通り、ＶＢＶバッファの占有量は、バッ
ファ１８２の空間量と同一である。したがって、ＶＢＶ
バッファを監視することは、実際にはバッファ１８２を
監視することで実現できる。

【０１２３】ＶＢＶの動作について説明する。 （１）ＶＢＶおよびビデオエンコーダは同じピクチャレ
ートおよび同じクロック周波数で同期して動作する。 （２）ＶＢＶバッファは、例えばサイズＢの受信バッフ
ァであり、サイズＢはsequence＿heqderのvbv ＿buffer
＿sizeおよび sequence ＿header＿extensionの vbv＿b
uffer＿size＿extension で与えられる。

【０１２４】（３）ＶＢＶバッファは、最初は空で、vb
v ＿delay の時間で読みだし可能なデータ量が蓄積され
る。 （４）ＶＢＶ制御は符号化伝送される全てのピクチャに
適用される。バッファ内にたまった全てのデータはピク
チャ単位で即座に取り除かれる。シーケンスヘッダ内の
picture ＿structure 及びピクチャヘッダの number ＿
of＿field ＿displayed ＿codeに対応したある時刻ｔの
後で、このピクチャに対応するバッファ内にたまった全
てのデータはピクチャ単位で即座に取り除かれる。ｔは
以下のように定義される。

【０１２５】 t = field ＿count / (field＿per ＿picture * P)

【０１２６】ただし、field ＿per ＿picture = 2 (pic
ture＿structure = 11の時、即ちフレームストラクチャ
の時）またはfield ＿per ＿picture = 1 (picture＿st
ructure がそれ以外の値をとる時）の時、P = １秒あた
りのピクチャ数field ＿count は number ＿of＿field
＿displayed ＿codeが示すフィールド表示の回数あるピ
クチャについている、シーケンスヘッダおよびＧＯＰヘ
ッダはそのピクチャと同時に取り除かれる。ＶＢＶは所
定のデータが取り除かれる前と後についてチェックされ
る。この場合、バッファ占有率が０からＢビットの間に
あることを確認する。

【０１２７】次に復号化装置が自動で３−２プルダウン
を行なう場合について説明する。

【０１２８】（第２の記録方法）この場合、number＿of
＿field ＿displayed ＿codeは記録されていないが、復
号化装置は自動的に３−２プルダウンを行ない、表示を
行なう。この場合、図１２に示すように、符号化時の１
秒あたりのピクチャ数と復号時の１秒あたりのピクチャ
数が異なるため、上記ＶＢＶ条件が成立しなくなる（オ
ーバーフロウまたはアンダーフロウを起こす可能性があ
る。）。従ってこの場合の第２の記録方法でメディアに
記録する場合、上記方法に対応する対策を符号化時に行
なう必要がある。

【０１２９】なお、図１２において、平行線の幅がバッ
ファサイズであり、階段状の実線は、エンコーダ１８１
が２４Ｈｚでのpicture ＿period毎に１フレーム分のビ
ットをＶＢＶバッファ１８２に渡している様子を示して
いる。階段状の点線は、デコーダのバッファ１８４のビ
ット蓄積量の変化の様子を示している。

【０１３０】当該第２の記録方法で記録する場合の条件
は、 （１）バッファ容量Ｂは sequence ＿headerに記録され
ている実際のバッファサイズ vbv＿buffer＿size * 4/5
とする（4/5 は符号化、復号化時のフレームレートの比
に相当する。）。 （２）図１３に示すように、シーケンスの１フレーム目
を３フィールドで出力する場合、また、２フィールドで
出力する場合の双方に対応するように、vbv ＿delay を
設定する。

【０１３１】ここで、図１３について説明する。図中の
平行線の幅がバッファサイズであり、階段状の実線は、
エンコーダ１８１が２４Ｈｚでの picture＿period毎に
１フレーム分のビットをエンコーダバッファ１８２に渡
している様子を示している。図中の平行線の傾きはビッ
トレートを表している。ＶＢＶ制御は階段状の線が平行
線の間にあるようにするバッファ制御である。

【０１３２】第２の記録方法で記録した場合、点線の幅
はバッファ容量Ｂ（vbv ＿buffer＿size *4/5 ）を示し
ている。このとき、点線と実線の中央がともに一致する
ようにバッファ制御を行なう。

【０１３３】このように、バッファ監視回路１０１７に
よって符号化時に仮想バッファの容量を実際のバッファ
よりも少なく設定することにより復号時においても破綻
を起こさないようにすることが可能である。

【０１３４】次に、第２の実施例における復号器１１２
の構成ブロック図を図１５に示す。なお、この図１５も
前述した図６と対応する構成要素には同一の指示符号を
付している。

【０１３５】この図１５において、復号器１１２の入力
信号は、バッファ７０１に一時蓄積される。次に、逆可
変長符号化器７０２によって符号化ビットストリームか
ら取り出した情報に従ってブロック毎に逆量子化器７０
３によって逆量子化された後、逆ＤＣＴ回路７０４によ
って逆ＤＣＴされる。なお、逆量子化器７０３、逆ＤＣ
Ｔ回路７０４は、図１１の符号器における量子化器４０
５、ＤＣＴ回路５０４と相補的な構成とされる。

【０１３６】予測器７１１はこれらブロック毎に処理さ
れた逆ＤＣＴの出力より、画像を再現するためのもので
ある。また、可変長符号化器７０２は、フィールドモー
ド変更信号ＦＭＣを復号し、除去されたフィールドであ
る場合には重複すべきフィールドから画像を複製してフ
ィールドを再構成しセレクタ７０６より画像信号として
出力する。

【０１３７】次に、当該第２の実施例における復号化装
置のレート変換回路１１３について説明する。

【０１３８】当該レート変換回路１１３の構成ブロック
図を図１６に示す。この図１６において、上記逆可変調
符号化器７０２によりビットストリームからとり出され
たフラグＦＭＣまたは、non ＿intelaced ＿sequence,
frame ＿rate,top＿filed ＿first, number ＿of＿fiel
d ＿displayed ＿codeは、当該レート変換回路１１３に
入力される。レート変換回路１１３はこれらのフラグ情
報によってフレームレートの変換を行なう。

【０１３９】当該レート変換回路１１３は具体的にはア
ドレスコントローラ１５２によって構成される。したが
って、当該レート変換回路１１３は、上記フラグを参照
して、復号器１１２中のセレクタ付きのフィールドメモ
リ群１５１に読み出しアドレスを送り、所定のフィール
ドデータを当該フィールドメモリ群１５１から読み出さ
せて出力させる。

【０１４０】ここで、前記第０の記録方法でビットスト
リームが記録されている場合について動作を説明する。

【０１４１】ピクチャヘッダに記録されているＦＭＣを
受けとると、復号器１１２はそのフレームを３フィール
ド出力する。その他の場合は２フィールド出力を行な
う。シーケンス中の最初のフレームのＦＭＣが０である
場合、そのフレームは前記図９のフレームＡのように出
力される。またシーケンス中の最初のフレームのＦＭＣ
が１である場合、そのフレームは図９のフレームＢのよ
うに出力される。それ以後は図９のように変換されてい
く。

【０１４２】次に、前記第１の記録方法でビットストリ
ームが記録されている場合について動作を説明する。no
n ＿interlaced＿sequenceが０で frame＿rateが２４Ｈ
ｚまたは２３．９７６Ｈｚの場合、そのビットストリー
ムは第１の方法で記録されていることがわかる。この場
合、top ＿field ＿first およびnumber＿of＿field ＿
displayed ＿codeより、どのフィールドを重複して出力
するのかがわかる。図１７に出力の方法を示す。この場
合、元画像と同じフィールドが重複して出力される。

【０１４３】次に、前記第２の記録方法でビットストリ
ームが記録されている場合について動作を説明する。no
n ＿interlaced＿sequenceが１で frame＿rateが２４Ｈ
ｚまたは２３．９７６Ｈｚの場合、そのビットストリー
ムは第２の方法で記録されていることがわかる。この場
合、レート変換回路１１３は、図９のように３−２プル
ダウンを行なう。この場合、元画像と同じフィールドが
繰り返される保証はない。

【０１４４】最後に、本発明実施例のビデオ信号記録メ
ディア１０８，１０９は、上述したような符号化装置に
よって符号化された信号が記録されるものである。すな
わち、２４Ｈｚのフィルムソースをテレシネ変換して得
られた６０Ｈｚのフィールド単位のビデオ信号から前記
テレシネ変換時に重複されたフィールドを検出し、前記
ビデオ信号から前記重複フィールドを除去して、２４Ｈ
ｚのノンインターレースビデオ信号を生成し、前記ノン
インターレースビデオ信号を符号化して生成された符号
化データが記録されているものである。ここで、このビ
デオ信号記録メディアには、前述したように、重複フィ
ールドの除去に関連したデータとして、少なくとも、前
記重複フィールドの除去を指示する信号（ＦＭＣ）と、
テレシネ変換レート情報（non ＿interlaced＿sequence
及びframe ＿rate）と、表示フィールド数を指示する信
号（number＿of＿field ＿displayed ＿code）とを含
む。

【０１４５】なお、この記録メディアとしては、例え
ば、ディスク状記録媒体（光ディスク、記録可能な光デ
ィスク、ハードディスク等）や、テープ状記録媒体、半
導体メモリ、ＩＣカード等を例に挙げることができる。

【０１４６】上述のように本発明によれば、２４Ｈｚの
ノンインターレースのフィルムソースをテレシネ変換し
て得られた６０Ｈｚのフィールド単位のインターレース
ビデオ信号を符号化するビデオ信号符号化方法におい
て、前記インターレースビデオ信号から前記テレシネ変
換時に重複されたフィールドを検出し、前記インターレ
ースビデオ信号から前記重複フィールドを除去し、前記
重複フィールドが除去された信号のフィールド順序を入
れ替えて、トップフィールドを最初に表示するフレー
ム、またはボトムフィールドを最初に表示するフレーム
として、２４Ｈｚのフレーム単位のビデオ信号を生成
し、前記フレーム単位のビデオ信号を所定画素のマクロ
ブロック単位として離散コサイン変換処理し、量子化
し、可変長符号化して符号化データを生成し、前記符号
化データに、少なくとも１フレームをなす２フィールド
を２フィールド表示するかまたは３フィールド表示する
かを示すフラグＤＦＮ（Number_of_Field_Displayed_Co
de）を付加するようにしたことにより、画像圧縮の効率
を向上させることが可能となる。

【０１４７】

【図面の簡単な説明】

【図１】本発明の第１の実施例の符号化装置及び復号化
装置の構成を示すブロック回路図である。

【図２】第１の実施例の符号化装置の２−３プルダウン
検出回路の構成を示すブロック回路図である。

【図３】第１の実施例の符号化装置のレート変換回路の
重複するフィールドの説明に供する図である。

【図４】第１の実施例の符号化装置の符号器の構成を示
すブロック回路図である。

【図５】符号器の予測モードに関する説明に供する図で
ある。

【図６】第１の実施例の復号化装置の復号器の構成を示
すブロック回路図である。

【図７】第２の実施例の符号化装置及び復号化装置の構
成を示すブロック回路図である。

【図８】第２の実施例の符号化装置のレート変換回路に
おける信号の流れを説明するための図である。

【図９】第２の実施例の符号化装置においてフレームの
再構成について説明するための図である。

【図１０】第２の実施例の符号化装置のフィールド順序
入れ替え回路の構成を示すブロック回路図である。

【図１１】第２の実施例の符号化装置の符号器の構成を
示すブロック回路図である。

【図１２】符号器側のバッファ制御の様子を説明するた
めの図である。

【図１３】復号器側のバッファ制御の様子を説明するた
めの図である。

【図１４】バッファ制御を具体的に説明するためのブロ
ック回路図である。

【図１５】第２の実施例の復号化装置の復号器の構成を
示すブロック回路図である。

【図１６】第２の実施例の復号化装置のレート変換装置
について説明するためのブロック回路図である。

【図１７】第２の実施例の復号化装置のレート変換装置
における出力の方法を説明する為の図である。

【図１８】２−３プルダウンの原理説明に供する図であ
る。

【図１９】２−３プルダウンよって変換されたフィール
ドに関し、異なるフィルムソースから構成されたフィー
ルドが符号化効率が低下することを示す図である。

【符号の説明】

１０２・・・・・２−３プルダウン検出回路 １０３，１１３・・・・・レート変換回路 １０４，１１４・・・・・フィールド順序入れ替え回路 １０５・・・・・符号器 １０６・・・・・ＥＣＣ回路 １０７・・・・・変調回路 １０８，１０９・・・メディア １１０・・・・・復調回路 １１１・・・・・ＥＣＣデコード回路 １１２・・・・・復号器

フロントページの続き (56)参考文献 特開 平５−161127（ＪＰ，Ａ) 特開 平５−328317（ＪＰ，Ａ) 特開 平６−22299（ＪＰ，Ａ) 特開 平６−326985（ＪＰ，Ａ) 特開 平５−37900（ＪＰ，Ａ) 特表 平８−507182（ＪＰ，Ａ) 米国特許5491516（ＵＳ，Ａ) 国際公開91／006182（ＷＯ，Ａ１) Ｗ．Ｐａｉｋ，Ｄｉｇｉｃｉｐｈｅｒ − Ａｌｌ Ｄｉｇｉｔａｌ， Ｃｈ ａｎｎｅｌ Ｃｏｍｐａｔｉｂｌｅ， ＨＤＴＶ Ｂｒｏａｄｃａｓｔ Ｓｙｓ ｔｅｍ，ＩＥＥＥ Ｔｒａｎｓａｃｔｉ ｏｎｓ ｏｎ Ｂｒｏａｄｃａｓｔｉｎ ｇ，1990年12月，Ｖｏｌ．36， Ｎｏ. ４，ｐ．245−254 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 7/24 - 7/68

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ２４Ｈｚのノンインターレースのフィル
   ムソースをテレシネ変換して得られた６０Ｈｚのフィー
   ルド単位のインターレースビデオ信号を符号化するビデ
   オ信号符号化方法において、 前記インターレースビデオ信号から前記テレシネ変換時
   に重複されたフィールドを検出し、 前記インターレースビデオ信号から前記重複フィールド
   を除去し、 前記重複フィールドが除去された信号のフィールド順序
   を入れ替えて、トップフィールドを最初に表示するフレ
   ーム、またはボトムフィールドを最初に表示するフレー
   ムとして、２４Ｈｚのフレーム単位のビデオ信号を生成
   し、 前記フレーム単位のビデオ信号を所定画素のマクロブロ
   ック単位として離散コサイン変換処理し、量子化し、可
   変長符号化して符号化データを生成し、 前記符号化データに、少なくとも１フレームをなす２フ
   ィールドを２フィールド表示するかまたは３フィールド
   表示するかを示すフラグＤＦＮ（Number_of_Field_Disp
   layed_Code）を付加することを特徴とするビデオ信号符
   号化方法。
2. 【請求項２】 ２４Ｈｚのノンインターレースのフィル
   ムソースをテレシネ変換して得られた６０Ｈｚのフィー
   ルド単位のインターレースビデオ信号を符号化するビデ
   オ信号符号化装置において、 前記インターレースビデオ信号から前記テレシネ変換時
   に重複されたフィールドを検出する重複フィールド検出
   手段と、 前記インターレースビデオ信号から前記検出された重複
   フィールドを除去する手段と、 前記重複フィールドが除去された信号のフィールド順序
   を入れ替えて、トップフィールドを最初に表示するフレ
   ーム、またはボトムフィールドを最初に表示するフレー
   ムとして、２４Ｈｚのフレーム単位のビデオ信号を生成
   するフレーム単位のビデオ信号生成手段と、 前記フレーム単位のビデオ信号を所定画素のマクロブロ
   ック単位として離散コサイン変換処理し、量子化し、可
   変長符号化して符号化データを生成する符号化手段と、 前記符号化データに、少なくとも１フレームをなす２フ
   ィールドを２フィールド表示するかまたは３フィールド
   表示するかを示すフラグＤＦＮ（Number_of_Field_Disp
   layed_Code）を付加する手段とを備えることを特徴とす
   るビデオ信号符号化装置。