JPH07298125A

JPH07298125A - ビデオカメラ

Info

Publication number: JPH07298125A
Application number: JP6091686A
Authority: JP
Inventors: Kunihiko Yamada; 邦彦山田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-04-28
Filing date: 1994-04-28
Publication date: 1995-11-10

Abstract

(57)【要約】【目的】撮像素子からの映像信号をデジタル化して演
算処理するビデオカメラにおいて、簡易な構成で、論理
演算部と信号処理部間のインターフェース部の制御レジ
スタのデータが長時間転送されないままになることを防
止する。【構成】撮像素子２からの映像信号をＡ／Ｄ変換器３
でデジタル化した後、信号処理部４で処理してビデオ信
号を生成し、Ｄ／Ａ変換器７でアナログ信号に戻して出
力する。また、信号処理部４内のデータレジスタと論理
演算部であるマイクロコンピュータ６との間のインター
フェース部５に、データを保持する制御レジスタと、こ
の制御レジスタに格納されているデータ数をカウントす
るカウンタ５４と、そのカウント値を検出する比較器５
６を設ける。そして、制御レジスタに格納されているデ
ータが１あるいは所定値以上のときは、マイクロコンピ
ュータ６からデータ読み出し命令があってもその実行を
一時的に待機させ、制御レジスタのデータが信号処理部
４へ転送された後にその命令を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、撮像素子からの映像信
号をデジタル化して演算処理するビデオカメラに関する
ものである。

【０００２】

【従来の技術】図３は映像信号をデジタル化して演算処
理する従来のビデオカメラの構成を示すブロック図であ
る。また、図４，図５はマイクロコンピュータ等から成
る論理演算部とインターフェース部間の通信の状態を示
すタイミング図、図６はそのインターフェース部から信
号処理部へデータの書き込みをする場合のタイミングを
示す図であり、論理演算部と信号処理部との間でインタ
ーフェース部を通してデータ通信が行われるようになっ
ている。

【０００３】図３において、１は撮像用のレンズ、２は
レンズ１により投影された被写体像（撮像光）を電気信
号に光電変換する撮像素子、３は撮像素子２よりのアナ
ログ映像信号をデジタル信号に変換するＡ／Ｄ変換器、
４はＡ／Ｄ変換されたデジタル信号を処理してビデオ信
号を生成する信号処理部、５は信号処理部４の内部のデ
ータレジスタからデータを読み出したりあるいは書き込
んだりするインターフェース部、６はインターフェース
部５が読み出したデータを受け取ったりあるいはインタ
ーフェース部５に書き込みデータを送る論理演算部であ
るマイクロコンピュータ（以下マイコンという）で、複
数ビットのデジタル信号を１ワードのデータとして処理
する。７はデジタル信号処理されたビデオ信号をアナロ
グ信号に変換するＤ／Ａ変換器である。

【０００４】上記信号処理部４において、４１１〜４１
ｎはマイコン６からのデータを書き込むｎ個の書き込み
レジスタ（データレジスタ）、４２１〜４２ｎは信号処
理部４の内部の各データを収納し、マイコン６に送り出
すｎ個の読み出しレジスタ（データレジスタ）、４３は
各読み出しレジスタ４２１〜４２ｎにデータが収納され
たか否かの状態を各レジスタ毎にホールドするステータ
スレジスタ、４４は各読み出しレジスタ４２１〜４２ｎ
のロード信号から割り込み信号を得るＯＲ回路、４５は
データセレクタ、４６は所定のタイミングで各読み出し
レジスタ４２１〜４２ｎにロード信号を出力するタイミ
ング発生器である。

【０００５】また、インターフェース部５において、５
１１〜５１４はアドレス記憶用制御レジスタ、５２１〜
５２４はデータ記憶用制御レジスタ、５３はアドレス記
憶用制御レジスタ５１４の出力によりデータを転送すべ
きレジスタのアドレス設定を行い、そのレジスタに対し
転送用のクロック信号を送るデコーダ、５４はアドレス
記憶用制御レジスタ５１１〜５１４とデータ記憶用制御
レジスタ５２１〜５２４に記憶されているワード数をカ
ウントするカウンタ、５５はマイコン６に対してデータ
転送用のシリアルクロックを発生するクロック発生器で
ある。

【０００６】なお、上記の各レジスタはクロック入力に
よりデータをシリアルに入力、あるいは出力できるシフ
トレジスタにより構成されている。

【０００７】上記構成において、レンズ１により投影さ
れた被写体像は、撮像素子２により電気信号に変換さ
れ、Ａ／Ｄ変換器３でデジタル信号に変換された後、信
号処理部４へ入力される。

【０００８】信号処理部４では、入力されたデジタル信
号を信号処理する過程において必要なデータをマイコン
６からインターフェース部５を介して受け取り、またマ
イコン６ではこのデータを算出するために必要なデータ
をインターフェース部５を介して信号処理部４から受け
取る。

【０００９】図４はマイコン６とインターフェース部５
との間のシリアル通信のタイミングを示しており、この
間の通信は図３のクロックライン（ＣＬＫ），書き込み
データライン（ＤＷ），読み出しデータライン（Ｄ
Ｒ）、更にデータ読み出し・データ書き込み・アドレス
指定の各モード（ＭＯＤＥ）を選択するライン（ＭＯＤ
Ｅ）を通じて行われる。

【００１０】そして、図４のＡに示すように、マイコン
６からインターフェース部５にＭＯＤＥラインを通して
アドレス指定のモード情報が伝わると、インターフェー
ス部５ではマイコン６にＣＬＫラインを通してクロック
信号を送る。マイコン６では、このクロック信号に同期
してＤＷラインを通してアドレス信号を送る。

【００１１】インターフェース部５では、上記アドレス
信号を受け取り、内部のアドレスレジスタにアドレスを
設定する。その後、例えばマイコン６からＭＯＤＥライ
ンを通してデータ書き込みのモード情報が伝わると、図
４のＢに示すように、インターフェース部５では同様に
マイコン６にＣＬＫラインを通してクロック信号を送
る。マイコン６では、このクロック信号に合わせてＤＷ
ラインを通して書き込みデータ信号を送り、インターフ
ェース部５はその書き込みデータを受け取る。

【００１２】またインターフェース部５では、上記の過
程でマイコン６から取り込んだ書き込みデータＤａ₀ 〜
Ｄａ₇ とその書き込み先のアドレスＡａ₀ 〜Ａａ₇ を図
５に示すタイミングで、図３のデータ記憶用制御レジス
タ５２１及びアドレス記憶用制御レジスタ５１１へ一時
的に転送して記憶しておく。

【００１３】上記の各制御レジスタは上述の信号処理部
４内部の書き込みレジスタと同様、シリアル入力・パラ
レル出力のシフトレジスタで構成されており、例えばこ
の状態で更にマイコン６からデータ書き込み命令がある
と、そのデータＤａ₀ 〜Ｄａ₇ 及びアドレスＡａ₀ 〜Ａ
ａ₇ は同様に各制御レジスタ５２１，５１１に転送さ
れ、同時に今まで制御レジスタ５２１，５１１に記憶さ
れていたデータ及びアドレスは次の制御レジスタ５２
２，５１２にそれぞれシフトして転送される。これらの
データ転送は、図３に示すＡＤＲ−ＣＬＫ，ＤＡＴＡ−
ＣＬＫのクロックにより図５に示すタイミングで行われ
る。

【００１４】以上の過程で、マイコン６から送られる書
き込みデータ及び転送先アドレスは、映像信号の有効映
像期間においては上記制御レジスタ５２１〜５２４，５
１１〜５１４に記憶させておくだけで、目的とする信号
処理部４へのデータ転送は行わない。またインターフェ
ース部５において、ＨＢＬＫ入力から映像信号の帰線期
間の情報を得たとき、アドレス記憶用制御レジスタ５１
１〜５１４のアドレス情報に基づき転送先のアドレスを
定め、これに対してのみクロックラインＷＣＬＫ１〜ｎ
を通して転送用のクロック信号を送る。そして、このク
ロック信号に同期させてデータ記憶用制御レジスタ５２
１〜５２４のデータをＷＲラインを通して転送先の書き
込みレジスタ４１１〜４１ｎに転送する。

【００１５】次に、上述のデータ通信の過程を図６によ
り詳細に説明する。図３に示すデコーダ５３は、上記の
過程において図６のアドレス設定に示すタイミングで制
御レジスタ５１４のパラレル出力よりアドレス情報を取
込み、アドレス設定を行う。更にデコーダ５３は、この
設定されたアドレスの書き込みレジスタ４１１〜４１ｎ
に対してのみ、クロックラインＷＣＬＫ１〜ｎのうち何
れかを選択して通信のためのクロックを図６のＷＣＬＫ
１〜ｎに示すタイミングで出力する。同時に、制御レジ
スタ５２１〜５２４に対して図６のＤＡＴＡ−ＣＬＫに
示すタイミングでクロックを送り、制御レジスタ５２４
はこのクロックに同期して図６に示すパラレル出力を行
う。

【００１６】そして、これらのクロック及びデータ出力
により、データＤａ₀ 〜Ｄａ₇ 及びＤｂ₀ 〜Ｄｂ₇ はそ
れぞれのアドレスＡａ₀ 〜Ａａ₇ ，Ａｂ₀ 〜Ａｂ₇ の書
き込みレジスタに取り込まれる。

【００１７】この場合、有効映像期間内にマイコン６か
ら送られたデータ及びアドレスはそれぞれ２ワードずつ
なので、帰線期間開始時は図３に示す制御レジスタ５１
１〜５１４，５２１〜５２４のうち５１１，５１２及び
５２１，５２２にそれぞれアドレス及びデータが記憶さ
れていて、残りの５１３，５１４及び５２３，５２４の
制御レジスタは空の状態になっている。したがって図６
に示すデータ転送のタイミングで、最初の２ワード分の
転送タイミングではデータ・アドレス共“０”が出力さ
れている。

【００１８】ここで図３の回路では、制御レジスタはデ
ータ記憶用，アドレス記憶用ともにそれぞれ４ワード分
ずつ備えているが、上記有効映像期間においてマイコン
６が５つ以上のデータ書き込み命令をインターフェース
部５へ与えた場合、カウンタ５４が有効映像期間内のマ
イコン６から制御レジスタ間の転送回数をＡＤＲＣＬＫ
信号で数えており、このカウント数が４以上になると図
３のクロック発生器５５に禁止命令を与える。

【００１９】そしてクロック発生器５５は、上記の禁止
命令より、マイコン６が書き込みあるいはアドレス指定
の命令をインターフェース部５へ送っても通信のための
クロックは出力しない。このときマイコン６は、次の帰
線期間において制御レジスタ５１１〜５１４，５２１〜
５２４のデータ及びアドレスが信号処理部４へ転送され
るまで待機状態になる。

【００２０】また図３の信号処理部４の内部において、
読み出しレジスタ４２１〜４２ｎの何れかにタイミング
発生器４６からロード信号が送られた場合、その読み出
しレジスタは所定のデータをロードするとともに、その
ロード信号はＯＲ回路４４を通してマイコン６の割り込
み信号となり、更にその読み出しレジスタに対応したス
テータスレジスタ４３のビットが立ち上がる。このビッ
トは、その読み出しレジスタにロードされたデータが読
み出されるまでホールドされる。

【００２１】上記ＯＲ回路４４を通ったロード信号は、
マイコン６に割り込みをかけ、このときマイコン６はど
の読み出しレジスタがロードされたかの情報を得るため
の通信を開始する。このとき、まずステータスレジスタ
４３のアドレスを設定するため、図４のＡに示すタイミ
ングでステータスレジスタアドレスをＤＷラインを通し
てインターフェース部５へ送る。その後、マイコン６は
図４のＣに示すようにインターフェース部５へＭＯＤＥ
ラインを通してデータ読み出しモードの情報を送り、イ
ンターフェース部５ではこのモードの情報を受け取る
と、先に送られたアドレスに基づき、データセレクタ４
５をステータスレジスタ４３の出力が得られるように設
定し、更にステータスレジスタ４３に対してのみ図３の
クロックラインＲＣＬＫ１〜ｎを通してクロックを送
り、ステータスレジスタ４３はこのクロックに同期して
データをＤＷラインを通してインターフェース部５へ転
送する。インターフェース部５でこのデータを受け取る
と、図４のＣに示すタイミングで、ＣＬＫラインを通し
てマイコン６にクロック信号を送り、これと同期してＤ
Ｒラインを通してステータスレジスタ４３から得られた
データを送る。

【００２２】マイコン６は、上記ステータスレジスタ４
３のデータを受け取ると、そのデータにより信号処理部
４のどの読み出しレジスタがロードされたかを判別し、
そのレジスタのアドレスを図４のＡに示すタイミングに
従ってインターフェース部５へ送り、インターフェース
部５の内部のアドレスを設定する。その後、マイコン６
からＭＯＤＥラインを通してインターフェース部５にデ
ータ読み出しの情報を送り、インターフェース部５では
先に設定されたアドレスに基づき、データセレクタ４５
を設定し、そのアドレスに基づいた読み出しレジスタの
みにクロックラインＲＣＬＫ１〜ｎを通してクロック信
号を送る。この読み出しレジスタからはクロックと同期
してデータが出力され、インターフェース部５へ転送さ
れる。インターフェース部５では、そのデータを図４の
Ｃに示すタイミングでＣＬＫラインのクロック信号と同
期させてＲＤラインを通して送る。

【００２３】

【発明が解決しようとする課題】しかしながら、上記の
ようなデータ通信を行なう従来のビデオカメラにあって
は、あるデータ書き込み命令がマイコンより送られ、イ
ンターフェース部内の制御レジスタにそのアドレス値と
データ値が設定された後、次の水平帰線期間が到来して
も、それ以前にマイコンと他の通信、例えばデータ読み
出し命令やアドレス設定命令等の通信が開始されてい
て、水平帰線期間になっても終了していない場合は、そ
の水平帰線期間での信号処理部の書き込みレジスタへの
データ転送は行なわれず、次の水平帰線期間に持ち越し
てしまう。

【００２４】これは、信号処理部の書き込み及び読み出
しの各レジスタ群をアクセスするデコーダが１つしかな
く、１つの読み出しレジスタをアクセスしているときは
他の読み出しレジスタや書き込みレジスタは同時にアク
セスできないためであるが、水平帰線期間において制御
レジスタから書き込みレジスタへの転送とマイコンから
のデータ読み出し命令による読み出しレジスタの転送と
が時間的に競合した場合、時間的に早い方の命令が優先
され、遅い方の命令はプロテクトされてしまう。

【００２５】また、あるデータ書き込み命令を行なった
後、多くのデータ読み出し命令が連続して行なわれるよ
うな場合は、書き込みデータが制御レジスタに収納され
たままなかなか信号処理部へ転送されないといった現象
が起こり得る。

【００２６】例えばカメラのオートフォーカスシステム
において、映像画面内の合焦信号を取り込むための領域
を設定するレジスタ、あるいはオートフォーカスシステ
ムに限らずホワイトバランス、自動露出補正等のシステ
ムにも同様に存在する領域設定のためのレジスタに対
し、１つの画面内において１つの領域が終了し、更にま
た同画面において次の領域設定のためのデータをマイコ
ンから転送させるようなときに上記の現象が生じると、
正常な領域設定が行なわれない場合がある。

【００２７】これを回避するために、デコーダを書き込
みレジスタ用と読み出しレジスタ用と２つ設け、読み出
しレジスタをアクセスしているときでも同時に書き込み
レジスタもアクセスできるようにすることが考えられる
が、この場合はデコーダの回路規模が非常に大きくな
り、これを２つ備えた上に更にこれに伴う周辺のハード
の追加を考慮すると、かなり大きなハードを追加しなけ
ればならなくなる。

【００２８】本発明は、上記のような問題点に着目して
なされたもので、簡易な構成で、制御レジスタのデータ
が長時間転送されないままになることを防止可能なビデ
オカメラを提供することを目的としている。

【００２９】

【課題を解決するための手段】本発明のビデオカメラ
は、撮像素子により光電変換され更にデジタル化された
映像信号を処理してビデオ信号を生成する信号処理部
と、この信号処理部内のデータレジスタとインターフェ
ース部を通してデータ通信を行う論理演算部とを備え、
前記インターフェース部は、アドレス及びデータを保持
する制御レジスタと、この制御レジスタに格納されてい
るデータの数をカウントするカウンタと、このカウンタ
のカウント値を所定の値と比較する比較器とを有し、前
記レジスタに格納されているデータの数が１以上あるい
は所定の値以上のとき、前記論理演算部よりインターフ
ェース部に対して信号処理部のデータレジスタ内のデー
タを読み出す命令が与えられても一時的にその命令の実
行を待機し、前記制御レジスタに格納されているデータ
が信号処理部へ転送された後に前記データを読み出す命
令を実行するように構成したものである。

【００３０】

【作用】本発明によれば、制御レジスタに収納されてい
るデータのワード数等をカウントするカウンタのカウン
ト値によりデータ読み出し命令の実行を一時的に待機さ
せる手段が設けられ、制御レジスタに例えば１ワード以
上のデータが格納されているときは、次の水平帰線期間
でそのデータが信号処理部の書き込みレジスタへ転送さ
れるまでの間、論理演算部からデータ読み出し命令があ
ってもその命令の実行が一時的に待機され、水平帰線期
間に制御レジスタから信号処理部の書き込みレジスタま
で転送された後、データ読み出し命令が実行される。

【００３１】これにより、制御レジスタに収納されてい
るデータが、データ読み出し命令の実行によりプロテク
トされることなしに、次の水平帰線期間において信号処
理部の書き込みレジスタへ転送される。

【００３２】

【実施例】図１は本発明の一実施例によるビデオカメラ
の回路構成を示すブロック図である。図において、１〜
７の各要素及び信号処理部４の内部の各要素、インター
フェース部５の内部の５１１〜５１４，５２１〜５２
４，５３〜５５の各要素は、図３に示す回路のものと同
一の構成要素であるので説明は省略する。

【００３３】５６はカウンタ５４のカウント値を所定の
値と比較して検出する比較器で、カウンタ５４はインタ
ーフェース部５内の制御レジスタに格納されているデー
タの数をカウントする。

【００３４】そして、上記制御レジスタに格納されてい
るデータの数が１以上あるいは所定の値以上のとき、論
理演算部であるマイコン６よりインターフェース部５に
対して信号処理部４のデータレジスタ内のデータを読み
出す命令が与えられても一時的にその命令の実行を待機
し、その制御レジスタに格納されているデータが信号処
理部４へ転送された後に上記データを読み出す命令を実
行するように構成されている。

【００３５】図２はマイコン６からのデータ書き込みが
行なわれてからその後データ読み出しが連続する場合の
図１の各部の通信タイミングを示す図である。

【００３６】図１のインターフェース部５に対し、マイ
コン６がＭＯＤＥラインを通して図２のＭＯＤＥに示す
タイミングでデータ書き込みの命令を送ると、インター
フェース部５ではマイコン６にＣＬＫラインを通して図
２のＣＬＫに示すタイミングでクロック信号を送る。そ
して、マイコン６ではこのクロックに同期させて、ＤＷ
ラインを通して図２のＤＷに示すタイミングで書き込み
データを送る。

【００３７】またインターフェース部５では、上記送ら
れてきた書き込みデータを、このとき設定されているア
ドレス値と共に一時制御レジスタ５２１，５１１にそれ
ぞれ記憶させておく。この動作に伴い、カウンタ５４は
今までのカウント値“０”から制御レジスタにデータが
１ワード分収納されたため、カウント値を“１”として
増やす。

【００３８】その後、マイコン６から新たにデータ書き
込み命令があれば、更にそのデータを制御レジスタにア
ドレス値と共に収納し、カウンタ５４のカウント値を更
に“２”に増やし、また図２のＭＯＤＥに示すアドレス
設定命令があれば、インターフェース部５の内部のアド
レスレジスタにアドレス値を設定する。そして、水平帰
線期間が到来すれば、制御レジスタ５２１，５１１に収
納されているデータ及びそのアドレス値を信号処理部４
の内部の書き込みレジスタ４１１〜４１ｎの所定のレジ
スタへ転送する。

【００３９】一方、図２のＭＯＤＥに示すように水平帰
線期間が到来する前にマイコン６よりデータ読み出し命
令があった場合は、比較器５６によりカウンタ５４のカ
ウント値が１以上であることを検出し、クロック発生器
５５に対しクロック停止信号を送る。これにより、図２
のＣＬＫに示すようにマイコン６に対するクロックの出
力が停止され、データ読み出し命令の実行は一時待機さ
れる。その後、図２のＨＢＬＫに示すように水平帰線期
間になり、制御レジスタ５２１のデータが信号処理部４
へ転送され、カウンタ５４のカウント値が“０”に戻る
と、比較器５６によりこれを検出し、クロック発生器５
５に対してクロックの出力停止を解除する。これによ
り、マイコン６にクロックが送られ、上記データ読み出
し命令が実行される。

【００４０】ここで、比較器５６からのクロック停止信
号は、マイコン６よりの転送モードが“データ読み出
し”で、且つ制御レジスタに収納されているデータのワ
ード数が１以上のときに限って出力されるので、水平帰
線期間になる前のマイコン６よりの命令がデータ書き込
みモードであるならば、そのままデータ書き込みの動作
が実行され、水平帰線期間前に終了すれば制御レジスタ
５２１〜５２４のデータが信号処理部４へ転送され、水
平帰線期間になっても終了しなければ次の水平帰線期間
に信号処理部４へのデータ転送は持ち越される。そし
て、仮にこの過程が繰り返されたとしても、制御レジス
タ５２１〜５２４，５１１〜５１４の４ワード分の容量
に全てデータ及びアドレスが収納されてしまえば、必然
的にマイコン６よりのデータ書き込み命令は図３の回路
と同様、次の水平帰線期間に信号処理部４へ転送される
まで一時待機される。

【００４１】また、上述の実施例においては、制御レジ
スタに収納されているデータのワード数が０か１以上か
によりデータ読み出し命令を一時待機させるかどうかの
判断を行なっているが、この比較器５６の判別値は１以
上でなくてもかまわない。

【００４２】例えば、データ書き込み命令とデータ読み
出し命令が交互に行なわれるような場合、データ書き込
みが１度行なわれると次のデータ読み出し命令の実行が
次の水平帰線期間終了後まで待たねばならず、全体とし
てはかえって多くの通信時間を要する場合もある。

【００４３】このような場合には、制御レジスタに収納
されているデータのワード数が２以上、あるいは３以上
等の値によりデータ読み出し命令を待機させるための判
断を行なうようにしてもよい。

【００４４】このように、制御レジスタに収納されてい
るデータが例えば１ワード以上ならば次の水平帰線期間
になる前にマイコン６よりデータ読み出し命令がきても
その実行を一時待機させ、水平帰線期間に制御レジスタ
のデータを信号処理部４へ転送した後にデータ読み出し
を実行させるようにすることにより、簡易な構成で、制
御レジスタのデータが長時間転送されないままになるこ
とを防止でき、最小限の時間経過の後に信号処理部４へ
転送することができる。

【００４５】

【発明の効果】以上説明したように、本発明によれば、
マイコン等の論理演算部と信号処理部間のインターフェ
ース部に、制御レジスタと、この制御レジスタに格納さ
れているデータの数をカウントするカウンタと、このカ
ウンタのカウント値を所定の値と比較する比較器を設
け、制御レジスタに格納されているデータの数が１以上
あるいは所定値以上のとき、信号処理部内のデータ読み
出し命令があってもその実行を一時的に待機させ、制御
レジスタのデータが信号処理部へ転送された後にその読
み出し命令を実行させるようにしたので、簡易な構成
で、制御レジスタのデータが長時間転送されないままに
なることを防止できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の回路構成を示すブロック
図

【図２】図１の回路の通信のタイミングを示す図

【図３】従来例の回路構成を示すブロック図

【図４】図３の回路の通信のタイミングを示すブロッ
ク図

【図５】図３の回路の通信のタイミングを示すブロッ
ク図

【図６】図３の回路の通信のタイミングを示すブロッ
ク図

【符号の説明】

１レンズ２撮像素子３Ａ／Ｄ変換器４信号処理部５インターフェース部６マイクロコンピュータ（論理演算部）７Ｄ／Ａ変換器５４カウンタ５６比較器４１１〜４１ｎ書き込みレジスタ（データレジスタ）４２１〜４２ｎ読み出しレジスタ（データレジスタ）５１１〜５１４アドレス記憶用制御レジスタ５２１〜５２４データ記憶用制御レジスタ

Claims

【特許請求の範囲】

【請求項１】撮像素子により光電変換され更にデジタ
ル化された映像信号を処理してビデオ信号を生成する信
号処理部と、この信号処理部内のデータレジスタとイン
ターフェース部を通してデータ通信を行う論理演算部と
を備え、前記インターフェース部は、アドレス及びデー
タを保持する制御レジスタと、この制御レジスタに格納
されているデータの数をカウントするカウンタと、この
カウンタのカウント値を所定の値と比較する比較器とを
有し、前記レジスタに格納されているデータの数が１以
上あるいは所定の値以上のとき、前記論理演算部よりイ
ンターフェース部に対して信号処理部のデータレジスタ
内のデータを読み出す命令が与えられても一時的にその
命令の実行を待機し、前記制御レジスタに格納されてい
るデータが信号処理部へ転送された後に前記データを読
み出す命令を実行するように構成したことを特徴とする
ビデオカメラ。