JPH0729616U - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 並列バスを使うことなくリアル・タイム・ク
ロックの時刻とＣＰＵの認識時刻のずれを補正する回路
を設けることにより、ＣＰＵ本来の処理を大きく妨げる
ことなくＣＰＵの認識時刻をリアル・タイム・クロック
の時刻に一致させることができる情報処理装置を実現す
る。 【構成】 電源投入時にＣＰＵが外部のリアル・タイム
・クロックから現在時刻を読み込み、その後は装置内部
でＣＰＵに対して定周期に割り込をかけることにより時
刻を更新する情報処理装置において、互いに関連して動
作する３つのカウンタを設け、これらのカウンタを用い
て、リアル・タイム・クロックが来る度に定周期割込手
段の割り込みタイミングをリアル・タイム・クロックに
同期させる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、電源投入時にリアル・タイム・クロックにより時刻合わせを行い、 その後はリアル・タイム・クロックと原振が異なる定周期割込により時刻を更新 していく情報処理装置に関するものである。更に詳しくは、更新した時刻がリア ル・タイム・クロックの時刻とずれないように工夫を施したものである。

【０００２】

【従来の技術】

図４は従来における情報処理装置の構成例を示した図である。図４の破線で囲 んだ部分が情報処理装置である。 図４で、１は現在時刻を示すリアル・タイム・クロックを発生するリアル・タ イム・クロック発生手段である。２はＣＰＵで、並列バス３を介して与えられた リアル・タイム・クロックから現在時刻を読み込む。４は定周期割込手段で、Ｃ ＰＵ２に対して定周期に割り込みをかけて装置内で時刻を更新する。 この情報処理装置では、電源が投入された時にＣＰＵ２がリアル・タイム・ク ロック発生手段１から現在時刻を読み込む。その後は定周期割込手段４がＣＰＵ ２に対して定周期に割り込みをかけて時刻を更新していく。すなわち、一度現在 時刻を読み込むと、その後はリアル・タイム・クロックとは関係なしに情報処理 装置内で時刻を更新していく。

【０００３】 このような情報処理装置では、長時間にわたって装置が動作し続けるとリアル ・タイム・クロックの時刻とＣＰＵ２の認識時刻との間にずれが生じる。 これによって、次のような問題点が生じる。 ＣＰＵの認識時刻は、情報処理装置で作成したファイルに対してＣＰＵがファ イル作成時刻を書き込む場合等に使う。ここで、例えば、ある情報処理装置では ＣＰＵの認識時刻がリアル・タイム・クロックの時刻に対して進んでいて、他の 情報処理装置ではＣＰＵの認識時刻がリアル・タイム・クロックの時刻に対して 遅れているときは、ファイルを作成した順番が時間的に前後して表示されること がある。 これを解決するために、ＣＰＵ２がリアル・タイム・クロック発生手段１から 随時現在時刻を読み込むようにすると、並列バス３のアクセス時間が長いため、 ＣＰＵ２は時刻の読み込みに費やす時間が長くなり、ＣＰＵ本来の処理が大きく 妨げられることになる。

【０００４】

【考案が解決しようとする課題】

本考案は上述した問題点を解決するためになされたものであり、並列バスを使 うことなくリアル・タイム・クロックの時刻とＣＰＵの認識時刻のずれを補正す る回路を設けることにより、ＣＰＵ本来の処理を大きく妨げることなくＣＰＵの 認識時刻をリアル・タイム・クロックの時刻に一致させることができる情報処理 装置を実現することを目的とする。

【０００５】

【課題を解決するための手段】

本考案は、 電源投入時にＣＰＵが外部のリアル・タイム・クロックから現在時刻を読み込 み、その後は装置内部でＣＰＵに対して定周期に割り込をかけることにより時刻 を更新し、更新した時刻を使って処理を実行する情報処理装置において、 リアル・タイム・クロックよりも高い周波数のパルスをカウントし、カウント 値が所定値になったら第１のパルスを発生するとともにカウント値をリセットし 、後述する第２のカウンタからカウント停止信号が与えられていて、カウント停 止信号がアクティブになったときにカウント動作を停止する第１のカウンタと、 前記第１のパルスをカウントし、カウント値がリアル・タイム・クロックの周 期に相当するカウント値よりも１だけ少ないカウント値になったら前記カウント 停止信号をアサートして前記第１のカウンタにカウント動作を停止させ、リアル ・タイム・クロックを受けたら自己のカウント値をリセットするとともにカウン ト停止信号をネゲートする第２のカウンタと、 リアル・タイム・クロックまたは第１のパルスによってカウント値を更新し、 カウント値が所定値になったら前記ＣＰＵに割り込みをかけて時刻を更新し、自 己のカウント値をリセットする第３のカウンタと、 を具備し、カウント停止信号がアサートされてからリアル・タイム・クロックが 到来するまでの間は前記第３のカウンタの動作を停止させることにより、第３の カウンタがＣＰＵに割り込みをかけるタイミングをリアル・タイム・クロックの タイミングに同期させることを特徴とする情報処理装置である。

【０００６】

【作用】

このような本考案では、互いに関連して動作する３つのカウンタが設けられて いる。 第１のカウンタは、カウント動作に伴って第１のパルスを発生する。 第２のカウンタは第１のパルスを受けてカウントを行う。第２のカウンタがリ アル・タイム・クロックの周期に相当するカウント値の１つ前までカウントした ところで、第２のカウンタは第１のカウンタにカウント動作を停止させるととも に自己のカウント値を保持する。その後、リアル・タイム・クロックが来ると第 ２のカウンタは第１のカウンタにカウント動作を再開させるとともに自身をリセ ットする。 第３のカウンタは、リアル・タイム・クロックまたは第１のパルスによってカ ウントを行い、カウント値が所定値になったらＣＰＵに割り込みをかけて時刻を 更新する。第１のカウンタがカウント動作を停止してからリアル・タイム・クロ ックが到来するまでの間は第３のカウンタの動作を停止する。これによって、第 ３のカウンタがＣＰＵに割り込みをかけるタイミングをリアル・タイム・クロッ クのタイミングに同期させる。

【０００７】

【実施例】

以下、図面を用いて本考案を説明する。 図１は本考案の一実施例を示した構成図である。図１で図４と同一のものは同 一符号を付ける。図１の破線で囲んだ部分が情報処理装置である。 図１で、リアル・タイム・クロック発生手段１は、バッテリでバックアップさ れていて、情報処理装置の電源が遮断されても現在時刻の保持と更新を行う。リ アル・タイム・クロック発生手段１は、ＣＰＵ２から読込み要求信号Ｓ₁を受け ると現在時刻のデータを並列バス３へ出力する。また、一定周期でリアル・タイ ム・クロックＣＬＫを出力する。 ５はパルス・ジェネレータであり、リアル・タイム・クロックＣＬＫよりも高 周波数のパルスＰ₀をカウントし、カウント値が所定値になったらパルスＰ₁を発 生するとともにカウント値をリセットする。パルスＰ₀は情報処理装置の内部パ ルスである。また、パルス・ジェネレータ５は、カウント停止信号Ｓ₂が与えら れていて、カウント停止信号Ｓ₂がアクティブになったときにカウント動作を停 止する。 ６はパルス・カウンタであり、カウント停止信号Ｓ₂をパルス・ジェネレータ ５に与えている。パルス・カウンタ６は、パルスＰ₁をカウントし、カウント値 がリアル・タイム・クロックＣＬＫの周期に相当するカウント値よりも１だけ少 ないカウント値になったらカウント停止信号Ｓ₂をアサートしてパルス・ジェネ レータ５にカウント動作を停止させる。その後、リアル・タイム・クロックを受 けたら自己のカウント値をリセットするとともにカウント停止信号Ｓ₂をネゲー トする。 ７は定周期割込手段であり、リアル・タイム・クロックＣＬＫまたはパルスＰ ₁ によってカウント値を更新し、カウント値が所定値になったらＣＰＵ２に割込 パルスＰ₂を出力して時刻を更新し、自己のカウント値をリセットする。 パルス・ジェネレータ５と定周期割込手段７はカウンタとしての動作をする回 路である。請求範囲でいう第１のカウンタ、第２のカウンタ、第３のカウンタは 、それぞれパルス・ジェネレータ５、パルス・カウンタ６、定周期割込手段７で ある。また、第１のパルスはパルスＰ₁である。

【０００８】 このように構成した情報処理装置の動作を説明する。 図２は情報処理装置の動作手順を示したフローチャートである。 図２で、情報処理装置に電源が投入されると、ＣＰＵ２はリアル・タイム・ク ロックから現在時刻を読み込む。その後、ＣＰＵ２に定周期割込が有るかどうか について判断する。割り込みが有る場合は時刻を更新し、無い場合は再び定周期 割込の有無について判断する。

【０００９】 図３は情報処理装置の各信号の一例を示したタイムチャートである。 図３は定周期割込が１０ｍＳの間隔で発生し、リアル・タイム・クロックが ６２．５ｍＳの間隔で発生する場合のタイムチャートである。 図３で、パルス・ジェネレータ５は周波数が１ＭＨｚのパルスＰ₀を受けてカ ウントを行い、カウント値（計測時間）が５００μＳになったらパルスＰ₁を発 生するとともにカウント値をリセットする。 パルス・カウンタ６はパルスＰ₁を受けてカウントを行い、カウント値がリア ル・タイム・クロックＣＬＫの発生間隔に相当するカウント値（６２．５ｍＳ） よりも１だけ少ないカウント値（６２ｍＳ）になったらカウント停止信号Ｓ₂を アサートしてパルス・ジェネレータ５にカウント動作を停止させる。これによっ て、パルス・カウンタ６にパルスＰ₁が来なくなり、パルス・カウンタ６のカウ ント値は６２ｍＳに保持される。その後、リアル・タイム・クロックＣＬＫが来 ると、パルス・カウンタ６は自己のカウント値をリセットするとともにカウント 停止信号Ｓ₂をネゲートする。これによって、パルス・ジェネレータ５とパルス ・カウンタ６はカウント動作を再開する。 定周期割込手段７はリアル・タイム・クロックＣＬＫまたはパルスＰ₁によっ てカウント値を更新し、カウント値が１０ｍＳになる毎にＣＰＵ２に割り込みパ ルスＰ₂を出力して時刻を更新し、自己のカウント値をリセットする。パルス・ カウンタ６のカウント値が６２ｍＳになってパルス・ジェネレータ５がパルスＰ ₁ を発生しなくなったときは、定周期割込手段７はリアル・タイム・クロックＣ ＬＫが来るまでカウント値を保持する。 パルス・カウンタ６のカウント値が６２ｍＳになってからリアル・タイム・ク ロックＣＬＫが来るまでの間、パルス・カウンタ６と定周期割込手段７がカウン ト値を保持することにより、割込パルスＰ₂がリアル・タイム・クロックＣＬＫ と同期するように補正が行われる。図３のＴに示す期間に補正が行われる。

【００１０】

【考案の効果】 本考案によれば、パルス・ジェネレータ５とパルス・カウンタ６と定周期割込 手段７を設け、リアル・タイム・クロックが来る度に定周期割込手段の割り込み タイミングをリアル・タイム・クロックに同期させているため、情報処理装置が 長時間にわたって動作を継続してもリアル・タイム・クロックの時刻とＣＰＵの 認識時刻がずれることがない。また、ＣＰＵは一度現在時刻を読み込んだ後は、 わざわざ並列バスへアクセスしなくても、ＣＰＵに定周期割込をかけるだけで時 刻が更新される。このため、ＣＰＵは時刻の読み込みに多くの時間を費やすこと なく本来の処理に専念できる。 以上のことから本考案によれば、ＣＰＵ本来の処理を大きく妨げることなくＣ ＰＵの認識時刻をリアル・タイム・クロックの時刻に一致させることができる。

【図面の簡単な説明】

【図１】本考案の一実施例を示した構成図である。

【図２】図１の情報処理装置の動作手順を示したフロー
チャートである。

【図３】図１の情報処理装置の各信号の一例を示したタ
イムチャートである。

【図４】従来における情報処理装置の構成例を示した図
である。

【符号の説明】

１ リアル・タイム・クロック発生手段 ２ ＣＰＵ ５ パルス・ジェネレータ ６ パルス・カウンタ ７ 定周期割込手段

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 電源投入時にＣＰＵが外部のリアル・タ
   イム・クロックから現在時刻を読み込み、その後は装置
   内部でＣＰＵに対して定周期に割り込をかけることによ
   り時刻を更新し、更新した時刻を使って処理を実行する
   情報処理装置において、 リアル・タイム・クロックよりも高い周波数のパルスを
   カウントし、カウント値が所定値になったら第１のパル
   スを発生するとともにカウント値をリセットし、後述す
   る第２のカウンタからカウント停止信号が与えられてい
   て、カウント停止信号がアクティブになったときにカウ
   ント動作を停止する第１のカウンタと、 前記第１のパルスをカウントし、カウント値がリアル・
   タイム・クロックの周期に相当するカウント値よりも１
   だけ少ないカウント値になったら前記カウント停止信号
   をアサートして前記第１のカウンタにカウント動作を停
   止させ、リアル・タイム・クロックを受けたら自己のカ
   ウント値をリセットするとともにカウント停止信号をネ
   ゲートする第２のカウンタと、 リアル・タイム・クロックまたは第１のパルスによって
   カウント値を更新し、カウント値が所定値になったら前
   記ＣＰＵに割り込みをかけて時刻を更新し、自己のカウ
   ント値をリセットする第３のカウンタと、 を具備し、カウント停止信号がアサートされてからリア
   ル・タイム・クロックが到来するまでの間は前記第３の
   カウンタの動作を停止させることにより、第３のカウン
   タがＣＰＵに割り込みをかけるタイミングをリアル・タ
   イム・クロックのタイミングに同期させることを特徴と
   する情報処理装置。