JPH07288761A - 電子スチル・カメラおよびその動作制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 電子スチル・カメラにおいて高速の連写を可
能とする。 【構成】 連写モードにおいて、シャッタ・レリーズ・
ボタン35が押下されている間、連続的に撮影が行われ
る。この撮影により得られた複数駒の画像データは、Ｃ
ＣＤ11から読出され、信号処理回路12、Ａ／Ｄ変換回路
13等において処理され、フレーム・メモリ17および増設
メモリ・ボードＭ1 〜Ｍn の各フレーム・メモリ51₁ 、
52₁ 〜51_n 、52_n に次々と記憶されていく。シャッタ・
レリーズ・ボタン35の押下が解除されると、各フレーム
・メモリに記憶された画像データは、順次、圧縮／伸張
回路21によって圧縮、符号化および固定長処理されて、
メモリ・カード19に記憶される。

Description

【発明の詳細な説明】

【０００１】

【技術分野】この発明は、連写用メモリを備えた電子ス
チル・カメラおよびその動作制御方法に関する。

【０００２】

【従来技術】電子スチル・カメラにおいては、撮影によ
り得られた画像データは、電子スチル・カメラの内部に
あるフレーム・メモリに一旦記憶される。そして、記憶
された画像データは、圧縮された後にメモリ・カード等
の外部記憶装置に格納される。

【０００３】従来の電子スチル・カメラに備えられたフ
レーム・メモリは、一駒分（一つの絵）の画像データを
記憶できる容量をもつものである。また、一駒撮影する
ごとに、撮影により得られた画像データを圧縮し、外部
記憶装置に格納するというシーケンスがとられていた。
２駒以上を連続して撮影する連写モードにおいても、フ
レーム・メモリ内に一旦記憶された画像データを圧縮
し、外部記憶装置に格納する処理が完了するまでは、次
の駒の撮影が行えなかった。

【０００４】撮影してから画像データを外部記憶装置に
記憶するまでの時間は、外部記憶装置としてＳＲＡＭで
構成されたメモリ・カードを用いた場合に、露光制御に
要する時間を除いても約700[msec] （ＣＣＤからのデー
タの読出しと信号処理に約150[msec] 、圧縮処理とカー
ド書込み等に約550[msec] ）かかる。フラッシュ・メモ
リで構成されたメモリ・カードを用いた場合には約１[s
ec] （ＣＣＤからのデータの読出しと信号処理に約150
[msec] 、圧縮処理とカード書込み等に約850[msec] ）
の時間を要する。

【０００５】したがって、従来の電子スチル・カメラで
は、１秒間に２駒以上の連続撮影を行うことはできず、
ユーザはシャッタ・チャンスを逃す等の問題があった。

【０００６】

【発明の開示】この発明の目的は、連続した撮影を高速
に行うことが可能な電子スチル・カメラおよびその動作
制御方法を提供することにある。

【０００７】この発明による電子スチル・カメラは、メ
モリ・カードが着脱自在に装着される電子スチル・カメ
ラにおいて、シャッタ・レリーズ・ボタンによってシャ
ッタ・レリーズされている間、あらかじめ定められた一
定時間間隔で複数駒の被写体像を連続して撮像し、撮像
により得られた複数駒の被写体像をそれぞれ表す映像信
号を出力する撮像手段、上記撮像手段から出力される映
像信号を、メモリへの記憶に適したディジタル画像デー
タに変換する信号処理手段、上記信号処理手段によって
変換された複数駒分のディジタル画像データを記憶でき
る容量をもつメモリ手段、上記信号処理手段から出力さ
れるディジタル画像データを、上記信号処理手段から出
力されるごとに上記メモリ手段に順次書き込むように制
御する書込み制御手段、上記メモリ手段に記憶されたデ
ィジタル画像データを圧縮するデータ圧縮手段、および
シャッタ・レリーズ・ボタンによるシャッタ・レリーズ
が解除された後に、上記圧縮手段に上記メモリ手段に記
憶されたディジタル画像データの圧縮を駒ごとに行わ
せ、圧縮されたディジタル画像データを駒ごとに上記メ
モリ・カードに記憶する圧縮／記憶制御手段を備えてい
る。

【０００８】この発明による電子スチル・カメラの動作
制御方法は、固体電子撮像素子を備え、かつ固体電子撮
像素子から出力される映像信号を信号処理して、着脱自
在に装着されたメモリ・カードに格納する電子スチル・
カメラにおいて、シャッタ・レリーズ・ボタンによって
シャッタ・レリーズされている間、あらかじめ定められ
た一定時間間隔で複数駒の被写体像を連続して撮像し
て、上記固体電子撮像素子から複数駒の被写体像をそれ
ぞれ表す映像信号を得、上記映像信号を、メモリへの記
憶に適したディジタル画像データに変換し、上記変換さ
れた複数駒分のディジタル画像データを、複数駒分のデ
ィジタル画像データを記憶できる容量をもつメモリに、
変換するごとに順次書き込み、シャッタ・レリーズ・ボ
タンによるシャッタ・レリーズが解除された後に、上記
メモリに記憶したディジタル画像データの圧縮を行い、
圧縮したディジタル画像データを上記メモリ・カードに
記憶するものである。

【０００９】メモリ手段またはメモリには、ＳＲＡＭ、
ＤＲＡＭ、フラッシュ・メモリ、光メモリ等が含まれ
る。

【００１０】この発明によると、シャッタ・レリーズ・
ボタンによってシャッタ・レリーズされている間、複数
駒の被写体像が、あらかじめ定められた一定時間間隔で
連続して撮像される。撮像により得られた複数駒の被写
体像は、固体電子撮像素子から映像信号として出力され
る。出力された映像信号は、メモリへの記憶に適したデ
ィジタル画像データに変換される。電子スチル・カメラ
には、複数駒分のディジタル画像データを記憶できる容
量をもつメモリ手段が設けられている。複数駒分のディ
ジタル画像データは、メモリ手段に順次記憶されてい
く。シャッタ・レリーズ・ボタンによるシャッタ・レリ
ーズが解除されると、上記メモリ手段に記憶されたディ
ジタル画像データが駒ごとに圧縮される。圧縮されたデ
ィジタル画像データは、電子スチル・カメラに着脱自在
に装着されたメモリ・カードに記憶される。

【００１１】この発明によると、連写動作においては、
固体電子撮像素子による撮像、固体電子撮像素子からの
映像信号の読出し、映像信号のディジタル画像データへ
の変換を含む信号処理および画像データのメモリへの一
時記憶からなる前半シーケンスが一定時間間隔で複数回
にわたって連続的に繰返される。この前半シーケンスが
終了した後に、画像データの圧縮および圧縮画像データ
のメモリ・カードへの格納からなる後半シーケンスが駒
ごとに実行される。比較的時間のかかる後半シーケンス
が後回しにされ、前半シーケンスのみが連続的に繰り返
される。したがって、一駒の撮像から次の駒の撮像まで
の時間が短縮され、高速な連写が可能となる。

【００１２】メモリ手段として高速にデータを記憶でき
るものを用いることにより、撮像により得られた一駒一
駒のディジタル画像データを速やかに記憶できる。これ
によっても、一駒の撮像から次の駒の撮像までの時間が
短縮される。

【００１３】好ましくは、上記メモリ手段が複数個のメ
モリから構成される。また、この発明による電子スチル
・カメラは、複数個の上記メモリをそれぞれ装着するた
めの複数の接続手段を備えている。接続手段には、コネ
クタ等が含まれる。上記各メモリは、上記複数の接続手
段のそれぞれに着脱自在に接続される。これにより、電
子スチル・カメラのユーザは、必要とする連写駒数に応
じて、装着するメモリの数を多くしたり、少なくしたり
できる。また、ユーザは、オプションとしてメモリの装
着を選択できる。

【００１４】さらに好ましくは、この発明による電子ス
チル・カメラは、上記メモリ手段に記憶できる被写体像
の駒数を表す連写可能駒数を求める手段、上記求められ
た連写可能駒数を表示する表示手段、および被写体像の
撮像が行われるごとに、上記表示手段に表示された連写
可能駒数を１つずつ減少させていく表示制御手段を備え
ている。

【００１５】メモリに記憶できる被写体像の駒数を表す
連写可能駒数が求められる。この連写可能駒数は、表示
手段に表示される。これにより、ユーザは、連写モード
において何駒連写できるかを容易に知ることができる。
また、撮像が行われるごとに、連写可能駒数は１つずつ
減少させられる。これにより、ユーザは、残り何駒撮像
できるかを容易に知ることができる。

【００１６】また、上記連写可能駒数が０になると、撮
像により得られたディジタル画像データをメモリに記憶
できないのであるから、シャッタ・レリーズ・ボタンに
よるシャッタ・レリーズを無効として、撮像（上記前半
シーケンス）を停止することが好ましい。

【００１７】また、この発明による電子スチル・カメラ
は、上記メモリ・カードに記憶できる被写体像の駒数を
表す残り駒数を算出する算出手段、上記算出手段によっ
て算出された残り駒数を表示する上記表示手段、および
被写体像の撮像が行われるごとに、上記表示手段に表示
された残り駒数を１つずつ減少させていく上記表示制御
手段を備えている。

【００１８】メモリ・カードに記憶できる被写体像の駒
数を表す残り駒数が算出される。算出された残り駒数は
表示手段に表示される。これにより、ユーザは、連写モ
ードにおいて何駒のディジタル画像データをメモリ・カ
ードに記憶できるかを容易に知ることができる。また、
撮像が行われるごとに、残り駒数は１つずつ減少させら
れる。したがって、ユーザは、残り何駒撮像できるかを
容易に知ることができる。

【００１９】また、上記残り駒数が０になると、撮像に
より得られたディジタル画像データをメモリ・カードに
記憶できないのであるから、シャッタ・ボタンによるシ
ャッタ・レリーズを無効として、撮像（上記前半シーケ
ンス）を停止することが好ましい。

【００２０】

【実施例の説明】図１は、電子スチル・カメラの電気的
構成を示すブロック図である。この電子スチル・カメラ
には、単写モードおよび連写モードにおいて撮影された
被写体像を表す画像データを記憶するためのメモリ・カ
ード19（外部記憶媒体）、ならびに連写モードにおいて
撮影された複数駒の被写体像を表す画像データを一時的
に記憶するための増設メモリ・ボードＭ1 〜Ｍn （オプ
ションとして取り付けられる補助メモリ）が接続されて
いる。

【００２１】メモリ・カード19は半導体メモリを内蔵す
るもので、電子スチル・カメラに備えられたコネクタＣ
0 に着脱自在である。メモリ・カード19は、コネクタＣ
0 に装着されることにより、電子スチル・カメラ（メモ
リ・コントローラ18）の各種バスと電気的に接続され
る。メモリ・カード19には、１駒分の圧縮された画像デ
ータ（圧縮画像データ）が１つのファイルとして記憶さ
れる。各ファイルの圧縮画像データのバイト数（長さ）
は、一定値（バイト数Ｔとする）に固定されている。メ
モリ・カード19には、ファイルを管理するためのディレ
クトリおよびＦＡＴ（File Allocation Table ）が設け
られる。また、メモリ・カード19には、各ファイルの画
像データを撮像したときの日付を表す日付データを、各
ファイルに対応させて記憶する領域（日付データ領域）
が設けられている。メモリ・カード19は、一般には電子
スチル・カメラのユーザによって着脱されるであろう。

【００２２】増設メモリ・ボードＭ1 〜Ｍn は、電子ス
チル・カメラに設けられたコネクタＣ1 〜Ｃn にそれぞ
れ着脱自在である。増設メモリ・ボードＭ1 〜Ｍn は、
コネクタＣ1 〜Ｃn にそれぞれ取り付けられることによ
り、電子スチル・カメラの各種バスと電気的に接続され
る。コネクタＣ1 〜Ｃn のそれぞれには１からｎまでの
番号が順番に付けられている。ｎ個の全てのコネクタに
増設メモリ・ボードを取り付けることもできる。一部の
コネクタにｎ以下の任意の個数の増設メモリ・ボードを
取り付けることもできる。一部のコネクタに増設メモリ
・ボードを接続する場合には、増設メモリ・ボードは番
号１が付けられたコネクタＣ1 から始まって番号の小さ
い順に取り付けられることが約束されている。

【００２３】増設メモリ・ボードＭ1 〜Ｍn は、一般に
は電子スチル・カメラの内部に設けられる。増設メモリ
・ボードＭ1 〜Ｍn は、主にこの電子スチル・カメラの
製造者によって取り付けられよう。もちろんユーザが取
り付けることもできる。

【００２４】増設メモリ・ボードＭ1 は、２つのフレー
ム・メモリ51₁ および52₁ （ＳＲＡＭ、ＤＲＡＭ、フラ
ッシュ・メモリ等）、これらのフレーム・メモリに対応
して設けられたメモリ・コントローラ53₁ および54₁ な
らびにバッファ・メモリ55₁を備えている。

【００２５】各フレーム・メモリは、撮影により得られ
た１駒分の画像データを記憶するのに十分な記憶容量を
持っている。したがって、増設メモリ・ボードＭ1 には
撮影により得られた２駒分の画像データを記憶すること
ができる。

【００２６】バッファ・メモリ55₁ はフレーム・メモリ
51₁ または52₁ に書込むべき、またはこれらのフレーム
・メモリから読出された画像データを一時的に記憶する
ために用いられる。メモリ・コントローラ53₁ はフレー
ム・メモリ51₁ への画像データの書込み、およびフレー
ム・メモリ51₁ からの画像データの読出しを制御する。
メモリ・コントローラ54₁ はフレーム・メモリ52₁ への
画像データの書込み、およびフレーム・メモリ52₁ から
の画像データの読出しを制御する。

【００２７】メモリ・コントローラ53₁ および54₁ は、
その内部にステータス・レジスタをそれぞれ備えてい
る。これらのステータス・レジスタには、あらかじめ定
められた特定のコード（Ａとする）が設定される。この
コードＡは、圧縮ＣＰＵ23がコネクタＣ1 に増設メモリ
・ボードＭ1 が装着されているかどうかを確認するとき
に用いられる。

【００２８】他の増設メモリ・ボードＭi （ｉ＝２〜
ｎ）の構成は、増設メモリ・ボードＭ1 の構成と同じで
ある。ｉ個の増設メモリ・ボードが接続されることによ
り、増設メモリ・ボード全体で２ｉ駒の画像データを記
憶することができる。

【００２９】これらの増設メモリ・ボードＭi （ｉ＝１
〜ｎ）のフレーム・メモリ51i および52i への画像デー
タの書込み、またはこれらのフレーム・メモリからの画
像データの読出しのために、１つのフレーム・メモリが
選択される。この選択は、対応するメモリ・コントロー
ラ（53i および54i のいずれか）を、圧縮ＣＰＵ23がセ
レクタ22を通して選択することにより行われる。

【００３０】電子スチル・カメラの動作は、主に、圧縮
ＣＰＵ23、表示ＣＰＵ31およびメインＣＰＵ37によって
制御される。これらのＣＰＵ23、31および37は相互に交
信しながら後述する単写モードおよび連写モードにおけ
る撮影、記録等の処理を実行する。

【００３１】圧縮ＣＰＵ23は、撮影により得られた画像
データの処理の制御、画像データのフレーム・メモリ1
7、51i 、52i への書込みおよびフレーム・メモリから
の読出しの制御、ならびに処理された画像データ（圧縮
画像データ）のメモリ・カード19への書込みおよびメモ
リ・カードからの読出しの制御を行う。表示ＣＰＵ31は
各種操作ボタン、センサからの信号の取込みおよび表示
制御、とくに、ユーザによるシャッタ・レリーズ・ボタ
ン35の操作に基づいて、撮影処理の開始、終了等の制御
を行う。メインＣＰＵ37は、自動合焦（ＡＦ）制御およ
び自動露光（ＡＥ）制御を行う。

【００３２】圧縮ＣＰＵ23の内部ＲＯＭには、撮影処理
に必要なプログラムおよびデータがあらかじめ記憶され
ている。図６は、圧縮ＣＰＵ23の内部ＲＯＭにあらかじ
め記憶されているデータおよびプログラムを示してい
る。

【００３３】連写可能駒数算出プログラムは、連写モー
ドにおいて連写できる駒数Ｌ（以下「連写可能駒数」と
いう）を求めるためのプログラムである。

【００３４】シャッタ・レリーズ・ボタン35が半押しさ
れたときに、圧縮ＣＰＵ23は、この連写可能駒数算出プ
ログラムにしたがって次のようにして連写可能駒数Ｌを
求める。

【００３５】まず、圧縮ＣＰＵ23は、セレクタ22および
コネクタＣ1 〜Ｃn を介して、増設メモリ・ボードＭ1
〜Ｍn を順次アクセスし、増設メモリ・ボードＭi のメ
モリ・コントローラ53_i および54_i に備えられているス
テータス・レジスタのコードＡを読み出す。圧縮ＣＰＵ
23は、メモリ・コントローラ53_i および54_i のステータ
ス・レジスタから読出したコードと内部ＲＯＭに記憶さ
れたリファレンス・コードＡとを比較する。これらのコ
ードが一致すれば、圧縮ＣＰＵ23は増設メモリ・ボード
Ｍi が接続されていると判断する。一致しなければ（増
設メモリが接続されていないのでメモリ・コントローラ
からコードＡを読出せない場合が多い）、接続されてい
ないと判断する。圧縮ＣＰＵ23は、増設メモリ・ボード
Ｍ1 からＭn に向けて順次上記の処理を繰返していき、
接続されている増設メモリ・ボードの個数をカウントす
る（カウント値をｋとする）。接続されていないとはじ
めて判断したときに、カウントが停止される。このよう
にして、接続された増設メモリ・ボードの個数ｋが求め
られる。

【００３６】続いて、圧縮ＣＰＵ23は、カウント値ｋに
基づいて連写可能駒数Ｌの値を求める。連写モードにお
いて、第１駒目の画像データは、フレーム・メモリ17に
記憶される。第２駒目以降の画像データは、増設メモリ
・ボードＭ1 からＭ_k の各フレーム・メモリに順次記憶
されていく。したがって、ｋ個の増設メモリ・ボードが
接続されている場合の連写可能駒数Ｌは、Ｌ＝２・ｋ＋
１となる。この連写可能駒数Ｌは、表示ＣＰＵ31に与え
られる。

【００３７】残り駒数算出プログラムは、メモリ・カー
ド19に記憶できる画像データの駒数Ｎ（以下「残り駒
数」という）を算出するためのプログラムである。

【００３８】圧縮ＣＰＵ23は、シャッタ・レリーズ・ボ
タン35が半押しされたときに、この残り駒数算出プログ
ラムにしたがって残り駒数Ｎを算出する。まず、圧縮Ｃ
ＰＵ23は、メモリ・カード19のＦＡＴの読出し指令をメ
モリ・コントローラ18に与える。メモリ・コントローラ
18は、この指令に基づいてメモリ・カード19からＦＡＴ
を読み出す。

【００３９】メモリ・カード19が装着されている場合に
は、メモリ・コントローラ19はメモリ・カード19から読
み出したＦＡＴを圧縮ＣＰＵ23に与える。圧縮ＣＰＵ23
は、読み出されたＦＡＴに基づいてメモリ・カード19の
空き容量を求める。また、圧縮ＣＰＵ23は、その内部Ｒ
ＯＭにあらかじめ記憶されている、１駒分の圧縮画像デ
ータのバイト数Ｔを参照する。圧縮ＣＰＵ23は、１駒分
のバイト数Ｔおよび求めた空き容量に基づいて、残り駒
数Ｎを求める。圧縮ＣＰＵ23は、求めた残り駒数Ｎおよ
びメモリ・カード19が装着されていることを表すデータ
（装着検出データ）を表示ＣＰＵ31に与える。

【００４０】メモリ・カード19が装着されていない場合
には、メモリ・コントローラ18は、装着されていないこ
とを表すデータ（未装着検出データ）を圧縮ＣＰＵ23に
与える。圧縮ＣＰＵ23は、メモリ・コントローラ18から
未装着検出データを受けると、この未装着検出データを
表示ＣＰＵ31に与える。

【００４１】圧縮ＣＰＵ23の内部ＲＯＭに記憶された時
間αは、シャッタ・レリーズ・ボタン35によってシャッ
タ・レリーズ（ボタン35の全押し）が行われた後に圧縮
ＣＰＵ23がその内部タイマに用いて計時する時間を表し
ている。

【００４２】この時間αの間に、表示ＣＰＵ31は、ホワ
イト・バランス・データ等の撮影処理に必要なデータを
圧縮ＣＰＵ23に与える。また、圧縮ＣＰＵ23は、信号処
理回路12等に、画像信号処理に必要なゲイン・データを
設定する。

【００４３】時間βは、連写モードにおいて、ある駒の
撮影と次の駒の撮影との間におかれるインターバル時間
を表している。このβの値は、１秒間に連写される駒数
にしたがって定められる。例えば、１秒間に３駒の連写
を行う場合には、β＝７ＶＤ（１ＶＤ＝1/60秒）と定め
られる。

【００４４】１ブロックのバイト数Ｓは、撮像により得
られた画像データを圧縮するときに用いられる。１駒分
の画像データは複数のブロックに分割され、ブロックご
とにＡＤＣＴ（Adaptive Discrete Cosine Transform）
アルゴリズムにしたがってデータ圧縮される。各ブロッ
クの圧縮データは、ハフマン符号に変換される。その
後、各ブロックは、このバイト数Ｓの長さに調整される
（固定長処理）。ハフマン符号に変換されたブロック
（符号化ブロック）のバイト数がＳに満たない場合に
は、バイト数Ｓになるようにダミーのデータがそのブロ
ックに付加される。符号化ブロックのバイト数がＳを超
える場合には、バイト数Ｓになるまで、圧縮処理および
ハフマン符号化処理が繰り返される。このバイト数Ｓと
分割されたブロックの数との積は、上記１駒分の画像デ
ータのバイト数Ｔとなる。

【００４５】単写モード用プログラムは、単写モードに
おいて実行される圧縮ＣＰＵ用撮影処理プログラムであ
る。連写モード用プログラムは、連写モードにおいて実
行される圧縮ＣＰＵ用撮影処理プログラムである。これ
らの２つのプログラムの内容については、以下の単写モ
ードおよび連写モードにおける電子スチル・カメラの動
作においてそれぞれ詳述する。

【００４６】圧縮ＣＰＵ23の内部ＲＡＭには、撮影処理
において用いられるデータが記憶される。図７は、圧縮
ＣＰＵ23の内部ＲＡＭに記憶されるデータを示してい
る。

【００４７】設定モード・データは、連写／単写切換ス
イッチ36の状態を表すデータである。連写／単写切換ス
イッチ36が単写モードに設定されている場合には、設定
モード・データは単写モードを表すデータとなる。連写
／単写切換スイッチ36が連写モードに設定されている場
合には、設定モード・データは連写モードを表すデータ
となる。表示ＣＰＵ31は、シャッタ・レリーズ・ボタン
35が半押しされたときに、この連写／単写切換スイッチ
36の状態を読み取り、このスイッチ36の状態を設定モー
ド・データとして圧縮ＣＰＵ23に与える。圧縮ＣＰＵ23
は、この設定モード・データにしたがって単写モード用
プログラムおよび連写モード用プログラムのいずれか一
方を選択して、撮影処理を行う。

【００４８】ホワイト・バランス・データ（ＷＢデー
タ）は、信号処理回路12に含まれるホワイト・バランス
調整回路に設定されるゲイン・データである。表示ＣＰ
Ｕ31は、色センサ34の色検出信号に基づいてＷＢデータ
の値を求める。そして、シャッタ・レリーズが行われて
から時間αの間に、ＷＢデータは、表示ＣＰＵ31から圧
縮ＣＰＵ23に与えられる。

【００４９】撮像許可時間帯γはＣＣＤ11による撮像が
許可されている時間帯を表す。この撮像許可時間帯は、
自動露光（ＡＥ）処理のときにメインＣＰＵ37が求めた
シャッタ速度（フォーカル・プレーン・シャッタ29の開
放時間）に基づいて定められる。シャッタ29の開放時間
のうちの１ＶＤ（1/60秒）未満の端数を切り上げてＶＤ
の整数倍（ｎ・ＶＤ；ｎは整数）とした時間が、撮像許
可時間帯γとして定められる。例えば、シャッタ29の開
放時間（シャッタ速度）が 0.3ＶＤや 0.5ＶＤの場合に
は、撮像許可時間帯γは１ＶＤとなる。この撮像許可時
間帯においてシャッタ29が開放される。シャッタ速度
（シャッタ速度データ）は、メインＣＰＵ37から表示Ｃ
ＰＵ31に与えられ、表示ＣＰＵ31の内部ＲＡＭに記憶さ
れる。そして、シャッタ・レリーズが行われてから時間
αの間に、シャッタ速度データは、表示ＣＰＵ31から圧
縮ＣＰＵ23に与えられる。圧縮ＣＰＵ23は、このシャッ
タ速度データに基づいて撮像許可時間帯を求め、内部Ｒ
ＡＭに記憶する。

【００５０】日付データは、リアル・タイム・クロック
32（Real Time Clock;時計、以下「ＲＴＣ」という）が
計時している現在の日付を表すデータである。シャッタ
・レリーズが行われてから時間αの間に、表示ＣＰＵ31
はＲＴＣ32から現在の日付を読み出し、これを日付デー
タとして圧縮ＣＰＵ23に与える。圧縮画像データがファ
イルとしてメモリ・カード19に記憶されるときに、この
日付データは、メモリ・カード19の日付データ領域に、
このファイルに対応づけられて記憶される。

【００５１】連写駒数は、連写モードにおいて撮影され
た駒数を表す。一駒一駒の撮影が行われるごとに、圧縮
ＣＰＵ23は、連写駒数の値を１から順に一つずつ増加さ
せる。この連写駒数は、撮影後の画像データの圧縮を行
うときに用いられる。

【００５２】表示ＣＰＵ31の内部ＲＯＭには、図８(A)
に示すように、表示ＣＰＵ31が行う撮影処理に必要なプ
ログラムがあらかじめ記憶されている。単写モード用プ
ログラムは、単写モードにおいて実行される表示ＣＰＵ
用撮影処理プログラムである。連写モード用プログラム
は、連写モードにおいて実行される表示ＣＰＵ用撮影処
理プログラムである。これらの２つのプログラムの内容
については、以下の単写モードおよび連写モードにおけ
る電子スチル・カメラの動作においてそれぞれ詳述す
る。

【００５３】表示ＣＰＵ31の内部ＲＡＭには、撮影処理
において用いられるデータが記憶される。図８(B) は、
表示ＣＰＵ31の内部ＲＡＭに記憶されるデータを示して
いる。

【００５４】装着／未装着検出データは、メモリ・カー
ド19が装着されているかどうかを表すデータである。こ
のデータは、上述したようにシャッタ・レリーズ・ボタ
ン35が半押しされたときに、圧縮ＣＰＵ23から表示ＣＰ
Ｕ31に与えられる。

【００５５】残り駒数Ｎ、および連写可能駒数Ｌは上述
した通りであり、圧縮ＣＰＵ23から表示ＣＰＵ31に与え
られたものである。設定モード・データは、上述のよう
に連写／単写切換スイッチ36の状態を表すデータであ
る。シャッタ速度データは、シャッタ29の開放時間を表
すデータであり、メインＣＰＵ37から表示ＣＰＵ31に与
えられたものである。

【００５６】ＥＥＰＲＯＭ27（Electrically Erasable
Programmable ROM）には、図９に示すように信号処理回
路12に含まれるガンマ補正回路のゲイン・データ、再生
回路16のゲイン・データ、およびＡ／Ｄ変換回路13の参
照電圧を表すデータがあらかじめ記憶されている。シャ
ッタ・レリーズされてから時間αの間に、これらのデー
タは、圧縮ＣＰＵ23によって読出され、Ｄ／Ａ変換回路
15によってアナログ信号に変換された後に、信号処理回
路12、再生回路16およびＡ／Ｄ変換回路13にそれぞれ与
えられる。

【００５７】［単写モードにおける電子スチル・カメラ
の動作］電子スチル・カメラを使用するとき、ユーザは
電子スチル・カメラに設けられている電源スイッチ47を
オンにする。これにより、オン信号が電源スイッチ47か
ら表示ＣＰＵ31に与えられる。電子スチル・カメラの電
源スイッチ47がオフ状態であっても、表示ＣＰＵ31に
は、補助電源回路26（電池等）によって電源が供給さ
れ、表示ＣＰＵ31はスリープ状態にある。電源スイッチ
47からのオン信号により、表示ＣＰＵ31はスリープ状態
から起上がり、動作を開始する。まず、表示ＣＰＵ31
は、電源スイッチＳＷ３をオンにする。これにより、ク
ロック発生回路24（Clock Generator;以下「ＣＧ」とい
う）および圧縮ＣＰＵ23を除くすべての回路に主電源回
路25から電源が供給される。

【００５８】電子スチル・カメラのユーザは、撮影を行
うときに、連写／単写切換スイッチ36によって連写モー
ドおよび単写モードのいずれか一方をあらかじめ選択す
る。単写モードが選択された場合には、図２のタイム・
チャートに示す処理が行われる。

【００５９】シャッタ・レリーズ・ボタン35がユーザに
よって半押しされると、半押し信号がシャッタ・レリー
ズ・ボタン35から表示ＣＰＵ31に与えられる。これによ
り、表示ＣＰＵ31は、連写／単写切換スイッチ36の状態
（設定モード・データ）を読み取り、内部ＲＡＭに設定
モード・データを記憶する。このスイッチ36が単写モー
ドに設定されている場合には、表示ＣＰＵ31はその内部
ＲＯＭにあらかじめ記憶された単写モード用プログラム
を選択する。このスイッチ36が連写モードに設定されて
いる場合には、表示ＣＰＵ31はその内部ＲＯＭにあらか
じめ記憶された連写モードにおける処理プログラムを選
択する。ここでは、単写モードに設定されているので、
表示ＣＰＵ31は、単写モード用プログラムを選択する。
表示ＣＰＵ31は、この処理プログラムにしたがって単写
モード処理を行う。

【００６０】表示ＣＰＵ31は、まず、電源回路25のスイ
ッチＳＷ１をオンにする。これにより、圧縮ＣＰＵ23に
電源が供給され、圧縮ＣＰＵ23が起動する（時刻ｔ1
）。

【００６１】また、表示ＣＰＵ31は、半押し信号を受け
ると、設定モード・データ（ここでは、このデータは単
写モードを表している）を圧縮ＣＰＵ23に送るととも
に、連写可能駒数Ｌおよび残り駒数Ｎの要求信号を圧縮
ＣＰＵ23に与える（図２の符号101 ）。圧縮ＣＰＵ23
は、受取った設定モード・データを内部ＲＡＭに記憶す
る（図７）。

【００６２】圧縮ＣＰＵ23は上記要求信号に応答して残
り駒数プログラムにしたがって残り駒数Ｎを算出する。
まず、圧縮ＣＰＵ23は、電源回路25のスイッチＳＷ２を
オンにする（時刻ｔ2 ）。これによりＣＧ（Clock Gene
rator ）24に電源が供給される。ＣＧ24に電源が供給さ
れることにより、クロック信号がＹ／Ｃ処理回路14、メ
モリ・コントローラ18および圧縮／伸張回路21（これら
の３つの回路には、ＣＧ24から共通のクロック信号線が
接続されている）に供給される。これにより、これらの
回路は動作可能となる。後述するが、圧縮ＣＰＵ23から
ＣＧ24に与えられているリセット信号がロー・レベル
（Ｌレベル）であるときは、ＣＧ24に電源が供給されて
いても、ＣＣＤ11、信号処理回路12およびＡ／Ｄ変換回
路13にはクロック信号は与えられない。

【００６３】圧縮ＣＰＵ23は、上述したように、残り駒
数Ｎを求める（符号102 ）。

【００６４】続いて、圧縮ＣＰＵ23は、上述したよう
に、連写可能駒数算出プログラムにしたがって連写可能
駒数Ｌを求める（符号102 ）。

【００６５】圧縮ＣＰＵ23は、求めた連写可能駒数Ｌお
よび残り駒数Ｎを表示ＣＰＵ31に与える（符号103 ）。
また、圧縮ＣＰＵ23は、メモリ・カード19が装着されて
いればそのことを表すデータ（装着検出データ）を表示
ＣＰＵ31に与える。

【００６６】表示ＣＰＵ31は、連写可能駒数Ｌ、残り駒
数Ｎの値および装着検出データを内部ＲＡＭに記憶する
（図８(B) ）。残り駒数Ｎの値および連写可能駒数Ｌの
値は表示装置33（液晶表示装置等）に表示される（符号
104 は表示開始時点を表す）。残り駒数Ｎは数字Ｎで表
示される。残り駒数が０のときは数字０が表示される。
同様にして、連写可能駒数Ｌは数字Ｌで表示され、Ｌ＝
０のときは数字０が表示される。

【００６７】その後、圧縮ＣＰＵ23は、内部ＲＡＭに記
憶された設定モード・データに基づいて単写モード用処
理プログラムを選択し、このプログラムにしたがって単
写モードの処理を行う。

【００６８】メモリ・カード19が装着されていない場合
には、メモリ・コントローラ18は、装着されていないこ
とを表すデータ（未装着検出データ）を圧縮ＣＰＵ23に
与える。圧縮ＣＰＵ23は、メモリ・コントローラ18から
未装着検出データを受けると、このデータを表示ＣＰＵ
31に与える（符号103 ）。表示ＣＰＵ31は、このデータ
を内部ＲＡＭに記憶する。表示ＣＰＵ31は、メモリ・カ
ード19が装着されていないことを示す表示を表示装置33
に行う。このとき残り駒数は表示されない。

【００６９】表示装置33は、電子スチル・カメラのボデ
ィの表面に取り付けられている。ユーザは、表示装置33
に表示された残り駒数Ｎまたはメモリ・カードが未装着
であることを、この電子スチル・カメラ外部から見るこ
とができる。残り駒数Ｎが表示されている場合には、ユ
ーザは表示された残り駒数を見て、撮影できる駒数を知
ることができる。メモリ・カード19が未装着であること
が表示されている場合には、ユーザはメモリ・カードが
装着されていないことを知り、必要に応じてメモリ・カ
ードを装着するであろう。

【００７０】これらの処理が終了すると、圧縮ＣＰＵ23
は、電源スイッチＳＷ２をオフにして、メモリ・コント
ローラ18等へのクロック信号の供給を停止する（時刻ｔ
3 ）。

【００７１】さらに、表示ＣＰＵ31は、メインＣＰＵ37
に自動合焦（ＡＦ）処理および自動露光（ＡＥ）処理の
開始指令を与える。メインＣＰＵ31は、ＡＦおよびＡＥ
の開始指令を受けると、その内部ＲＯＭに記憶された処
理プログラムにしたがって、ＡＥ−ＣＰＵ38には測光の
開始指令を、ＡＦ−ＣＰＵ41には測距および合焦の開始
指令をそれぞれ与える。これによりＡＥおよびＡＦが行
われる（符号105 、106）。

【００７２】ＡＥセンサ39（フォト・ダイオード等）
は、被写体の明るさを検出する。検出された明るさを表
す信号（明るさ信号）は、ＡＥ−ＣＰＵ38に与えられ
る。ＡＥ−ＣＰＵ38は、測光の開始指令を受けると、明
るさ信号を取込み、これに基づいて測光値を求める。こ
の測光値はメインＣＰＵ37に与えられる。

【００７３】またＡＥ−ＣＰＵ38は、明るさ信号に基づ
いて露光アンダー（被写体が暗すぎる）か、露光オーバ
（被写体が明るすぎる）かを判断する。そして、露光ア
ンダーの場合には、ＡＥ−ＣＰＵ38は、ファインダの中
に設けられている表示装置40（液晶表示装置等）に露光
アンダー警告を表示する。露光オーバの場合には、ＡＥ
−ＣＰＵ38は、表示装置40に露光オーバ警告を表示す
る。ユーザはこの警告を見て、露光アンダーか露光オー
バかを知ることができる。

【００７４】上記測光値の算出および露光オーバまたは
露光アンダーの警告表示は、ＡＥ−ＣＰＵ38の内部ＲＯ
Ｍに記憶されたプログラムにしたがって行われる。

【００７５】メインＣＰＵ37は、与えられた測光値に基
づいて絞り値およびシャッタ速度（フォーカル・プレー
ン・シャッタ29の開放時間）を求める。絞り値は絞り制
御装置45に与えられる。絞り制御装置45は、与えられた
絞り値に基づいて絞り30を制御する。シャッタ速度を表
すデータ（シャッタ速度データ）はメインＣＰＵ37の内
部ＲＡＭに記憶される。このシャッタ速度データは、フ
ォーカル・プレーン・シャッタ29の開放から閉鎖までの
時間を計時するのに用いられる。

【００７６】また、シャッタ速度データは、メインＣＰ
Ｕ37から表示ＣＰＵ31に与えられる。表示ＣＰＵ31は、
その内部ＲＡＭにこのシャッタ速度データを記憶する
（図８(B) ）。

【００７７】レンズＣＰＵ42は、その内部ＲＯＭに記憶
された処理プログラムにしたがってレンズのズーム位置
を求める。このズーム位置を表すデータは、ＡＦ−ＣＰ
Ｕ41に与えられる。ＡＦセンサ44は、カメラから被写体
までの距離を検出する。この距離を表すデータは、ＡＦ
−ＣＰＵ41に与えられる。

【００７８】ＡＦ−ＣＰＵ41は、測距および合焦の開始
指令を受けると、測距値を求める。測距値の算出には、
レンズＣＰＵ42からのレンズのズーム位置を表すデータ
およびＡＦセンサ44からの距離を表すデータが用いられ
る。ＡＦ−ＣＰＵ41は、測距値に基づいてＡＦ用モータ
43を駆動してレンズの位置を調整し、被写体に焦点を合
わせる。これらの処理が終了すると、ＡＦ−ＣＰＵ41
は、処理終了通知をメインＣＰＵ37に与える。ＡＦ−Ｃ
ＰＵ41のこれらの処理は、その内部ＲＯＭに記憶された
プログラムにしたがって行われる。

【００７９】メインＣＰＵ37は、ＡＦ制御およびＡＥ制
御が完了すると、ＡＦおよびＡＥの完了通知を表示ＣＰ
Ｕ31に与える。また、メインＣＰＵ37は、レリーズ許可
を表示装置40に表示するように、ＡＥ−ＣＰＵ38に指令
する。ＡＥ−ＣＰＵ38は、この指示にしたがってレリー
ズ許可を表示装置40に表示する。これにより、ユーザは
シャッタ・レリーズが可能となったことを知ることがで
きる。

【００８０】表示ＣＰＵ31は、メインＣＰＵ37からのＡ
Ｆ制御およびＡＥ制御の完了通知を受けると、シャッタ
・レリーズ・ボタン35からのシャッタ・レリーズの信号
（全押し信号）の入力待ち状態となる。表示ＣＰＵ31
は、シャッタ・レリーズ・ボタン35からの全押し信号を
受けると、圧縮ＣＰＵ23に与えられているレリーズ信号
をハイ・レベル（Ｈレベル）にする（時刻ｔ4 ）。上記
ＡＦ制御およびＡＥ制御の間に、シャッタ・レリーズ・
ボタン35からの全押し信号が表示ＣＰＵ31にすでに与え
られているならば、表示ＣＰＵ31は、直ちにレリーズ信
号をＨレベルにする。

【００８１】圧縮ＣＰＵ23に与えられているレリーズ信
号がＨレベルになると、圧縮ＣＰＵ23は、電源スイッチ
ＳＷ２を再びオンにする（時刻ｔ4 ）。また、圧縮ＣＰ
Ｕ23は、内部にあるタイマをスタートさせ、時間αを計
時する（時刻ｔ4 ）。

【００８２】この時間αの間に、表示ＣＰＵ31は、色セ
ンサ34からの色信号に基づいてＷＢデータを作成する。
また、表示ＣＰＵ31は、ＲＴＣ32から現在の日付を読み
出す。表示ＣＰＵ31は、ＷＢデータ、日付および上記Ａ
Ｅ制御のときに求められたシャッタ速度データを圧縮Ｃ
ＰＵ23に与える（符号107 ）。圧縮ＣＰＵ23はＷＢデー
タおよび日付データを内部ＲＡＭに記憶する（図７）。
また圧縮ＣＰＵ23はシャッタ速度データに基づいて、撮
像許可時間帯γを求め、これを内部ＲＡＭに記憶する
（図７）。

【００８３】また、この時間αの間に、圧縮ＣＰＵ23
は、ＥＥＰＲＯＭ27から、信号処理回路12に含まれるガ
ンマ補正回路のゲイン・データ、再生回路16のゲイン・
データ、およびＡ／Ｄ変換回路13の参照電圧を表すデー
タを読み出す（図９）。これらのデータは、Ｄ／Ａ変換
回路15（電子ボリューム）によってアナログ信号に変換
された後に、信号処理回路12、再生回路16およびＡ／Ｄ
変換回路13にそれぞれ設定される（符号108 ）。また、
表示ＣＰＵ31から圧縮ＣＰＵ23に与えられたＷＢデータ
は、Ｄ／Ａ変換回路15（電子ボリューム）によってアナ
ログ信号に変換された後、信号処理回路12に含まれるホ
ワイト・バランス調整回路に設定される（符号108 ）。

【００８４】表示ＣＰＵ31および圧縮ＣＰＵ23が上記処
理を行うのに十分な時間が、時間αとして設定されてい
る。

【００８５】タイマが時間αの計時を終了すると、圧縮
ＣＰＵ23は、ＣＧ24に与えられているリセット信号をＨ
レベルにする（時刻ｔ5 ）。このリセット信号がＨレベ
ルになると、ＣＧ24は、ＣＣＤ11には水平転送信号と垂
直転送信号を、信号処理回路12にはクランプ・パルス信
号を、Ａ／Ｄ変換回路13にはサンプリング・クロック信
号を、圧縮ＣＰＵ23には垂直同期基準信号（ＶＤ信号）
をそれぞれ供給する。ＣＧ24は、Ｙ／Ｃ処理回路14、メ
モリ・コントローラ18および圧縮／伸張回路21には、
（リセット信号がＬレベルである間も含めて）継続して
クロック信号を供給する。

【００８６】圧縮ＣＰＵ23は、時間αの経過後は、ＣＧ
24から供給されるＶＤ信号をカウントすることによって
時間を計時する。圧縮ＣＰＵ23は、時間αの経過後から
２ＶＤの時間が経過した後に、内部ＲＡＭに記憶されて
いる撮像許可時間帯γ（図７）を、ＣＧ24に設定する
（符号109 ）。

【００８７】ＣＧ24は、時間αの経過後から３ＶＤの時
間が経過した後に、蓄積電荷の掃出信号をＣＣＤ11に与
える。ＣＣＤ11は、この信号により電荷の掃出を行う。
この掃出処理を行うのは、露光前にＣＣＤ11をリセット
状態にするためである。

【００８８】ＣＣＤ11は、時間αの経過後から４ＶＤの
時間が経過した後に、撮像電荷の蓄積可能な状態になる
（時刻ｔ6 ）。この状態は、撮像許可時間帯γ（ＶＤの
整数倍の時間）の間、維持される。撮像許可時間帯γの
計時は、圧縮ＣＰＵ23によってＣＧ24に設定された撮像
許可時間帯γに基づいて、ＣＧ24が行う。

【００８９】また、圧縮ＣＰＵ23は、時間αの経過後か
ら４ＶＤの時間が経過すると、シャッタ信号をＨレベル
にする（時刻ｔ6 ）。シャッタ信号がＨレベルになる
と、表示ＣＰＵ31は、メインＣＰＵ37にシャッタ開放指
令を与える。メインＣＰＵ37は、表示ＣＰＵ31からのシ
ャッタ開放指令を受けると、シャッタ制御装置46にシャ
ッタ開放信号を与える。これにより、シャッタ制御装置
46は、フォーカル・プレーン・シャッタ29を開放する。

【００９０】シャッタ29の開放によって、被写体像は撮
像レンズ28に通してＣＣＤ11面上に結像される。

【００９１】メインＣＰＵ37は、その内部ＲＡＭに記憶
されたシャッタ速度データに基づいてシャッタ開放時間
を計時する。そして、シャッタ29の開放時からシャッタ
開放時間が経過した後に、メインＣＰＵ37はシャッタ制
御装置45にシャッタ閉鎖信号を与える。これにより、シ
ャッタ制御装置45はシャッタ29を閉じる。上述したよう
に、フォーカル・プレーン・シャッタ29が開放している
時間（シャッタ開放時間）よりも長い時間が、撮像許可
時間帯として設定されている。したがって、この撮像許
可時間帯の間に、フォーカル・プレーン・シャッタ29の
開放および閉鎖が行われることになる。

【００９２】ＣＧ24は、撮像許可時間帯γ（ＶＤの整数
倍の時間）の経過後、ＣＣＤ11に電荷転送信号を与える
（時刻ｔ7 ）。これにより、被写体像の各画素を表すア
ナログ映像信号がＣＣＤ11から読み出されて信号処理回
路12に与えられる。ＣＣＤ11が1280×1024画素（約130
万画素）を有する場合には、すべての画素についてのア
ナログ映像信号をＣＣＤ11から読出すのに８ＶＤの時間
を要する。

【００９３】信号処理回路12には、ホワイト・バランス
調整回路およびガンマ補正回路が含まれている。ＣＣＤ
11から信号処理回路12に入力された映像信号には、これ
らの回路によってホワイト・バランス調整およびガンマ
補正がそれぞれ施される（符号111 ）。特にガンマ補正
によって映像信号のレベル範囲が狭くなるからビット数
の少ないＡ／Ｄ変換回路13を用いることができる。

【００９４】信号処理回路12から出力されるアナログ映
像信号はＡ／Ｄ変換回路13に与えられ、ディジタル画像
データに変換される（符号111 ）。このディジタル画像
データは、Ｙ／Ｃ処理回路14に与えられる。Ｙ／Ｃ処理
回路14は、圧縮ＣＰＵ23の制御の下、Ａ／Ｄ変換回路13
から与えられるディジタル画像データから、輝度画像デ
ータＹおよび色画像データ（色差データＲ−ＹとＢ−Ｙ
の点順次データ）Ｃを生成する。

【００９５】圧縮ＣＰＵ23は、メモリ・コントローラ18
に画像データの取込みを指示する。これにより、生成さ
れた輝度画像データＹおよび色画像データＣは、メモリ
・コントローラ18に取り込まれ、フレーム・メモリ17
（ＤＲＡＭ、ＳＲＡＭ等）に記憶される（符号111 ）。

【００９６】ＣＣＤ11からの映像信号が処理されている
間に、圧縮ＣＰＵ23は、撮影により得られた画像データ
を記憶するために、メモリ・カード19のディレクトリお
よびＦＡＴの更新を行う（符号110 ）。圧縮ＣＰＵ23は
この処理が終了すると、シャッタ信号をＬレベルにする
（時刻ｔ8 ）。

【００９７】シャッタ信号がＬレベルになると、表示Ｃ
ＰＵ31は、シャッタ29の巻上げ信号（シャッタ・チャー
ジ信号）を、メインＣＰＵ37を介してシャッタ制御装置
46に与える。この信号によって、シャッタ制御装置46は
シャッタ29を巻き上げ、次の撮影に備える。

【００９８】また、表示ＣＰＵ31は、シャッタ信号がＬ
レベルになると、圧縮指令を圧縮ＣＰＵ23に与える（符
号112 ）。

【００９９】圧縮ＣＰＵ23は、圧縮指令を受けると、フ
レーム・メモリ17に記憶されている画像データの読出し
指令をメモリ・コントローラ18に与える。これにより、
フレーム・メモリ17に記憶された輝度画像データＹおよ
び色画像データＣは、メモリ・コントローラ18によって
読み出され、圧縮／伸張回路21に与えられる。また、圧
縮ＣＰＵ23は、圧縮指令および固定長処理において用い
られるバイト数Ｓを表すデータを圧縮／伸張回路21に与
える。

【０１００】圧縮／伸張回路21は、画像データＹおよび
Ｃを複数のブロックに分けて、各ブロックごとにＡＤＣ
Ｔ変換する（符号113 ）。ＡＤＣＴ変換されたこれらの
データ（ブロック・データ）は、メモリ・コントローラ
18によって再びフレーム・メモリ17に記憶される。続い
て、ブロック・データは、再びフレーム・メモリ17から
圧縮／伸張回路21に与えられ、ブロックごとにハフマン
符号化される。

【０１０１】圧縮／伸張回路21において、ハフマン符号
化されたブロック・データ（符号化ブロック・データ）
は、圧縮ＣＰＵ23から与えられたバイト数Ｓの長さをも
つデータに調整される（固定長処理）。符号化ブロック
・データのバイト数が、この長さＳに満たない場合に
は、この符号化ブロック・データにダミーのデータが付
加され、長さＳに変換される。符号化ブロック・データ
の長さが長さＳを超える場合には、長さＳ以下になるま
で、圧縮および符号化処理が再度繰り返され、必要に応
じてダミーデータの付加が行われる（符号113 ）。

【０１０２】このようにして圧縮、符号化および固定長
処理が施された画像データは、メモリ・コントローラ18
によってメモリ・カード19に記憶される（符号114 ）。
また、圧縮ＣＰＵ23は、内部ＲＡＭに記憶された日付デ
ータをメモリ・コントローラ18に与える。メモリ・コン
トローラ18は、メモリ・カード19の日付データ領域にこ
の日付データを、画像データ（ファイル）に対応づけて
記憶する（符号114 ）。

【０１０３】その後、後処理（メモリ・カードへのデー
タ書込み中にメモリ・カードが抜き取られないようにす
る機構の解除等の処理）が行われる（符号114 ）。

【０１０４】さらに、圧縮ＣＰＵ23は、電源スイッチＳ
Ｗ２をオフにし、ＣＧ24へのリセット信号をＬレベルに
する。また、表示ＣＰＵ31は、電源スイッチＳＷ１をオ
フにし、レリーズ信号をＬレベルにする。これにより、
電子スチル・カメラは次の撮影のためのスタンバイ状態
となる（時刻ｔ9 ）。

【０１０５】表示ＣＰＵ31の内部ＲＡＭに記憶されてい
る残り駒数Ｎ（表示装置33に表示されている残り駒数
Ｎ）の値が０、またはメモリ・カード19が装着されてな
い場合には、シャッタ・レリーズ・ボタン35からのシャ
ッタ・レリーズ信号が表示ＣＰＵ31に与えられても、表
示ＣＰＵ31はこの信号を無視する。すなわち、この場合
に、シャッタ・レリーズ・ボタン35によってシャッタ・
レリーズされても、表示ＣＰＵ31はレリーズ信号をＨレ
ベルにしない。これにより、圧縮ＣＰＵ23がシャッタ信
号をＨレベルにすることはない。したがって、ユーザが
シャッタ・レリーズを行っても、撮影処理（シャッタの
開閉、映像信号の取込み等の処理）は行われない。

【０１０６】再生回路16は、輝度画像データＹおよび色
画像データＣをＮＴＳＣ信号に変換するものである。再
生回路16からのＮＴＳＣ信号は、電子スチル・カメラに
接続された外部の表示装置（ＣＲＴ表示装置等）または
記録装置（ＶＴＲ等）に送られる。ＮＴＳＣ信号が表示
装置に送られると、撮影された画像が表示画面上に再生
される。ＮＴＳＣ信号がＶＴＲに送られた場合には、磁
気テープ等に記録される。フレーム・メモリ17に記憶さ
れた圧縮前の画像データをこの再生回路16に与えること
ができる。メモリ・カード19に記憶された圧縮画像デー
タを圧縮／伸張回路21によって伸張し、その後再生回路
16に与えることもできる。また、Ｙ／Ｃ処理回路14から
出力される画像データを再生回路16に入力することもで
きる。これらは再生モード設定スイッチ（図示略）によ
って切換えられるであろう。

【０１０７】［連写モードにおける電子スチル・カメラ
の動作］連写／単写切換スイッチ36で、連写モードが選
択された場合には、図３〜図５のタイム・チャートに示
す連写モードの処理が行われる。３駒を連写した場合の
処理が示されている。図３の続きが図４に示されてい
る。図４の続きが図５に示されている。図２と同じ処理
には、同じ符号が付けられている。

【０１０８】圧縮ＣＰＵ23および表示ＣＰＵ31は、設定
モード・データに基づいて、各内部ＲＯＭにあらかじめ
記憶されている連写処理用プログラム（図６および図８
(A)）を選択し、連写モード処理を行う。

【０１０９】時刻ｔ1 〜ｔ4 における処理は、上述の単
写モードにおける処理と同じであるので、ここではその
説明を省略する。

【０１１０】ユーザがシャッタ・レリーズ・ボタン35に
よってシャッタ・レリーズ（全押し）している間、表示
ＣＰＵ31は、レリーズ信号をＨレベルに維持する。

【０１１１】時刻ｔ5 からｔ8 において、第１駒目の撮
影が行われ、この撮影により得られた画像データが処理
され、フレーム・メモリ17に記憶される。図２に示す処
理と異なるところは、この画像データの処理の間に、圧
縮ＣＰＵ23がメモリ・カード19のディレクトリおよびＦ
ＡＴの更新を行わないことである（符号110 で示される
処理がない）。圧縮ＣＰＵ23は、この画像データの処理
の間に、内部ＲＡＭの連写駒数の領域に１を書き込む
（符号130 ）（図７）。

【０１１２】フレーム・メモリ17への画像データの書込
みが終了すると、圧縮ＣＰＵ23は、シャッタ信号をＬレ
ベルにする（時刻ｔ8 ）。

【０１１３】表示ＣＰＵ31は、シャッタ信号がＬレベル
になると、その内部ＲＡＭに記憶されている連写可能駒
数Ｌおよび残り駒数Ｎの値をそれぞれ１減少させる。ま
た、表示ＣＰＵ31は、表示装置33に表示されている連写
可能駒数Ｌおよび残り駒数Ｎの値をそれぞれ１減少させ
る（符号118 ）。

【０１１４】圧縮ＣＰＵ23は、シャッタ信号をＬレベル
にした後、その内部ＲＯＭにあらかじめ記憶された時間
β（図６）を計時する。圧縮ＣＰＵ23は、ＣＧ24から与
えられるＶＤ信号をカウントすることにより、時間βを
計時する。

【０１１５】時間βの経過後からさらに３ＶＤの時間が
経過した後に、圧縮ＣＰＵ23は、撮像許可時間帯をＣＧ
24に設定する（符号116 ）。この処理は、符号109 の処
理と同じである。設定される撮像許可時間帯として、第
１駒目の撮影時のものと同じもの（圧縮ＣＰＵ23の内部
ＲＡＭに記憶されたもの）がそのまま用いられる。連写
モードにおいては第１駒目の撮影に先だってＡＥおよび
ＡＦが行われ、それ以降はＡＥおよびＡＦは行われな
い。

【０１１６】時間βの経過後からさらに４ＶＤの時間が
経過すると、圧縮ＣＰＵ23は、シャッタ信号をＨレベル
にする（時刻ｔ11）。これにより、第２駒目の撮影が行
われる。露光処理、ＣＣＤ11からの映像信号の読み出
し、ならびに信号処理回路12、Ａ／Ｄ変換回路13および
Ｙ／Ｃ処理回路14による処理（符号117 ）は、符号111
で示す第１駒目の処理と同じである。

【０１１７】圧縮ＣＰＵ23は、その内部ＲＡＭに記憶さ
れている連写駒数の値を１増加させて２とする（符号13
1 ）。

【０１１８】表示ＣＰＵ31は、その内部ＲＡＭに記憶さ
れた残り駒数Ｎの値および連写可能駒数Ｌの値をそれぞ
れ１減少させる（符号121 ）。また、表示ＣＰＵ31は、
表示装置33に表示されたこられの値をそれぞれ１減少さ
せる。

【０１１９】Ｙ／Ｃ処理回路14から出力された画像デー
タは、バッファ・メモリ20およびコネクタＣ1 を通って
増設メモリ・ボードＭ1 のバッファ・メモリ55₁ に与え
られる。圧縮ＣＰＵ23は、セレクタ22を通して増設メモ
リ・ボードＭ1 のメモリ・コントローラ53₁ に画像デー
タの取込み指令を与える。この指令により、メモリ・コ
ントローラ53₁ は、バッファ・メモリ55₁ に与えられた
画像データをフレーム・メモリ51₁ に記憶する（符号11
7 ）。

【０１２０】その後、時間βの計時が行われ、第３駒目
の撮影準備が行われる（図４の符号119 、ＣＣＤ11の電
荷の掃出）。その後、第３駒目の撮影が行われる（時刻
ｔ15）。圧縮ＣＰＵ23は、セレクタ22を通して増設メモ
リ・ボードＭ1 のメモリ・コントローラ54₁ に画像デー
タの取込み指令を与える。この指令により、メモリ・コ
ントローラ54₁ は、バッファ・メモリ55₁ に与えられた
第３駒目の画像データをフレーム・メモリ52₁ に記憶す
る（符号120 ）。

【０１２１】圧縮ＣＰＵ23は、その内部ＲＡＭに記憶さ
れている連写駒数の値を１増加させて３とする（符号13
2 ）。

【０１２２】表示ＣＰＵ31の内部ＲＡＭに記憶された残
り駒数Ｎおよび連写可能駒数Ｌの値は、それぞれ１減少
させられる（符号122 ）。表示装置33に表示されたこれ
らの値もそれぞれ１減少させられる。

【０１２３】その後、ユーザがシャッタ・レリーズ・ボ
タン35のシャッタ・レリーズを解除すると、表示ＣＰＵ
31は、レリーズ信号をＬレベルにする（時刻ｔ17）。こ
れにより、圧縮ＣＰＵ23は連写が停止したことを知り、
これ以後、シャッタ信号をＨレベルにすることを停止す
る。これにより、第４駒目以降の撮影は行われない。

【０１２４】表示ＣＰＵ31は、レリーズ信号をＬレベル
にした後、圧縮ＣＰＵ23に圧縮指令を与える（符号123
）。

【０１２５】圧縮ＣＰＵ23は、この圧縮指令を受ける
と、その内部ＲＡＭに記憶された連写駒数（ここでは
３）の画像ファイルを記憶するために、メモリ・カード
19のディレクトリおよびＦＡＴを更新する（符号124
）。

【０１２６】続いて、圧縮ＣＰＵ23は、連写駒数に基づ
いてフレーム・メモリに記憶されている画像データに圧
縮処理を施す。ここでは、連写駒数の値が３であるの
で、フレーム・メモリ17、51₁ および52₁ に記憶されて
いる画像データが処理対象となる。

【０１２７】まず、フレーム・メモリ17に記憶されてい
る画像データが、圧縮／伸張回路21に与えられる。圧縮
／伸張回路21に与えられた画像データは、圧縮、ハフマ
ン符号化および固定長処理される。そして、圧縮画像デ
ータは、メモリ・カード19に記憶される（図４の符号12
5 ）。また、圧縮ＣＰＵ23の内部ＲＡＭに記憶されてい
る日付データが、この圧縮画像データ（ファイル）と対
応づけられて、メモリ・カード19の日付データ領域に記
憶される（符号125 ）。

【０１２８】次に、増設メモリ・ボードＭ1 のフレーム
・メモリ51₁ に記憶されている画像データが、圧縮／伸
張回路21によって圧縮、ハフマン符号化および固定長処
理され、メモリ・カード19に記憶される（図４から図５
にかけての符号126 ）。日付データもメモリ・カード19
に記憶される（符号126 ）。続いて、増設メモリ・ボー
ドＭ1 のフレーム・メモリ52₁ に記憶されている画像デ
ータが、圧縮／伸張回路21によって圧縮、ハフマン符号
化および固定長処理され、メモリ・カード19に記憶され
る（図５にかけての符号127 ）。日付データもメモリ・
カード19に記憶される（符号127 ）。

【０１２９】その後、後処理（メモリ・カードへのデー
タ書込み中にメモリ・カードが抜き取られないようにす
る機構の解除等の処理）が行われる（符号123 ）。後処
理の終了後、圧縮ＣＰＵ23は、ＣＧ24へのリセット信号
をＬレベルにする。また、圧縮ＣＰＵ23は、スイッチＳ
Ｗ２をオフにして、ＣＧ24への電源供給を停止する。さ
らに、圧縮ＣＰＵ23はシャッタ信号をＨレベルにして、
画像データのメモリ・カード19への記録が完了したこと
を表示ＣＰＵ31に通知する（時刻ｔ18）。

【０１３０】表示ＣＰＵ31は、画像データのメモリ・カ
ード19への記録完了通知を受けると、スイッチＳＷ１を
オフにし、圧縮ＣＰＵ23への電源供給を停止する（時刻
ｔ19）。これにより、電子スチル・カメラは次の撮影の
ためのスタイバイ状態となる。

【０１３１】連写モードにおいても、残り駒数Ｎの値が
１となると、表示装置33に数字１が表示される。残り駒
数Ｎの値が０となると、表示装置33に数字０が表示され
る。また、連写可能駒数Ｌの値が１となると、表示装置
33に数字１が表示される。連写可能駒数Ｌの値が０とな
ると、表示装置33に数字０が表示される。

【０１３２】連写モードにおいて、撮影の最中に残り駒
数Ｎおよび連写可能駒数Ｌの少なくともいずれか一方の
値が０になった場合には、シャッタ・レリーズ・ボタン
35からのシャッタ・レリーズ信号が表示ＣＰＵ31に与え
られても、表示ＣＰＵ31はこの信号を無視する。これに
より、シャッタ・レリーズ・ボタン35によってシャッタ
・レリーズが行われても、電子スチル・カメラは撮影動
作を行わない。表示ＣＰＵ31は、圧縮ＣＰＵ23に与えら
れているレリーズ信号をＬレベルにし、かつ圧縮指令を
圧縮ＣＰＵ23に与える。撮影動作が停止するまでの撮影
によって得られた１または複数駒の画像データは、フレ
ーム・メモリから読み出され、圧縮、ハフマン符号化お
よび固定長処理される。処理された画像データは、メモ
リ・カード19に記憶される。その後、後処理が行われ、
電子スチル・カメラはスタンバイ状態になる。

【０１３３】連写において、装着された全ての増設メモ
リ・ボードのフレーム・メモリが満杯になると、連写可
能駒数Ｌは０になる。上述のように連写動作が中止さ
れ、フレーム・メモリに記憶された画像データの圧縮処
理、メモリ・カードへの格納が行われる。増設メモリ・
ボードにおける１または複数のフレーム・メモリの画像
データが読み出され、これらのフレーム・メモリに画像
データの記憶が可能な状態となったときに、連写モード
においてシャッタ・レリーズ・ボタン35が全押しされた
としても、撮影動作は行われないのである。すなわち、
すべてのフレーム・メモリに記憶された画像データの圧
縮、メモリ・カードへの格納が終了するまでは、次の撮
影はできない。

【０１３４】メモリ・カード19が装着されていない場合
も、単写モードの処理において説明したのと同様に、表
示ＣＰＵ31は、シャッタ・レリーズ・ボタン35からのシ
ャッタ・レリーズ信号を無視する。

【０１３５】連写モードにおける各駒の撮影ごとにＡＥ
を行い、シャッタ速度データを求めることもできる。そ
して、このシャッタ速度データに基づいて撮像許可時間
帯γを求め、各駒の撮影時ごとにこの時間γをＣＧ24に
設定することもできる。

【０１３６】上記実施例においては、機械的シャッタが
設けられているが、ＣＣＤの駆動（電荷掃出しから蓄積
電荷読出しまでの時間）によってシャッタ速度が規定さ
れる電子シャッタを用いることもできるのはいうまでも
ない。

【図面の簡単な説明】

【図１】電子スチル・カメラの電気的構成を示すブロッ
ク図である。

【図２】単写モードにおける電子スチル・カメラの処理
を示すタイム・チャートである。

【図３】連写モードにおける電子スチル・カメラの処理
を示すタイム・チャートである。

【図４】連写モードにおける電子スチル・カメラの処理
を示すタイム・チャートである。

【図５】連写モードにおける電子スチル・カメラの処理
を示すタイム・チャートである。

【図６】圧縮ＣＰＵの内部ＲＯＭの内容を示す。

【図７】圧縮ＣＰＵの内部ＲＡＭの内容を示す。

【図８】(A) は表示ＣＰＵの内部ＲＯＭの内容を、(B)
は表示ＣＰＵの内部ＲＡＭの内容をそれぞれ示す。

【図９】ＥＥＰＲＯＭの内容を示す。

【符号の説明】

11 ＣＣＤ（固体電子撮像素子） 12 信号処理回路 13 Ａ／Ｄ変換回路 14 Ｙ／Ｃ処理回路 15 Ｄ／Ａ変換回路 16 再生回路 17，51₁ 〜51_n ，52₁ 〜52_n フレーム・メモリ 18，53₁ 〜53_n ，54₁ 〜54_n メモリ・コントローラ 19 メモリ・カード 20，55₁ 〜55_n バッファ・メモリ 21 圧縮／伸張回路 22 セレクタ 23 圧縮ＣＰＵ 24 クロック発生回路（クロック・ジェネレータ） 25 主電源回路 26 補助電源回路 28 撮像レンズ 29 フォーカル・プレーン・シャッタ 30 絞り 31 表示ＣＰＵ 32 リアル・タイム・クロック（時計） 35 シャッタ・レリーズ・ボタン 36 連写／単写切換スイッチ 37 メインＣＰＵ 43 ＡＦ用モータ Ｍ1 〜Ｍn 増設メモリ・ボード Ｃ0 〜Ｃn コネクタ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 メモリ・カードが着脱自在に装着される
   電子スチル・カメラにおいて、 シャッタ・レリーズ・ボタンによってシャッタ・レリー
   ズされている間、あらかじめ定められた一定時間間隔で
   複数駒の被写体像を連続して撮像し、撮像により得られ
   た複数駒の被写体像をそれぞれ表す映像信号を出力する
   撮像手段、 上記撮像手段から出力される映像信号を、メモリへの記
   憶に適したディジタル画像データに変換する信号処理手
   段、 上記信号処理手段によって変換された複数駒分のディジ
   タル画像データを記憶できる容量をもつメモリ手段、 上記信号処理手段から出力されるディジタル画像データ
   を、上記信号処理手段から出力されるごとに上記メモリ
   手段に順次書き込むように制御する書込み制御手段、 上記メモリ手段に記憶されたディジタル画像データを圧
   縮するデータ圧縮手段、およびシャッタ・レリーズ・ボ
   タンによるシャッタ・レリーズが解除された後に、上記
   圧縮手段に上記メモリ手段に記憶されたディジタル画像
   データの圧縮を駒ごとに行わせ、圧縮されたディジタル
   画像データを駒ごとに上記メモリ・カードに記憶する圧
   縮／記憶制御手段、 を備えている電子スチル・カメラ。
2. 【請求項２】 上記メモリ手段が複数個のメモリから構
   成され、 複数個の上記メモリをそれぞれ装着するための複数の接
   続手段を備え、 上記各メモリは、上記複数の接続手段のそれぞれに着脱
   自在に接続されているものである、 請求項１に記載の電子スチル・カメラ。
3. 【請求項３】 上記メモリ手段に記憶できる被写体像の
   駒数を表す連写可能駒数を求める手段、 上記求められた連写可能駒数を表示する表示手段、およ
   び被写体像の撮像が行われるごとに、上記表示手段に表
   示された連写可能駒数を１つずつ減少させていく表示制
   御手段を備えている、 請求項１または２に記載の電子スチル・カメラ。
4. 【請求項４】 上記連写可能駒数が０になると、シャッ
   タ・レリーズ・ボタンによるシャッタ・レリーズを無効
   として、撮像を停止する第１の撮像制御手段を備えてい
   る、 請求項３に記載の電子スチル・カメラ。
5. 【請求項５】 上記メモリ・カードに記憶できる被写体
   像の駒数を表す残り駒数を算出する算出手段、 上記算出手段によって算出された残り駒数を表示する上
   記表示手段、および被写体像の撮像が行われるごとに、
   上記表示手段に表示された残り駒数を１つずつ減少させ
   ていく上記表示制御手段を備えている、 請求項３または４に記載の電子スチル・カメラ。
6. 【請求項６】 上記残り駒数が０になると、シャッタ・
   レリーズ・ボタンによるシャッタ・レリーズを無効とし
   て、撮像を停止する第２の撮像制御手段を備えている、 請求項５に記載の電子スチル・カメラ。
7. 【請求項７】 固体電子撮像素子を備え、かつ固体電子
   撮像素子から出力される映像信号を信号処理して、着脱
   自在に装着されたメモリ・カードに格納する電子スチル
   ・カメラにおいて、 シャッタ・レリーズ・ボタンによってシャッタ・レリー
   ズされている間、あらかじめ定められた一定時間間隔で
   複数駒の被写体像を連続して撮像して、上記固体電子撮
   像素子から複数駒の被写体像をそれぞれ表す映像信号を
   得、 上記映像信号を、メモリへの記憶に適したディジタル画
   像データに変換し、 上記変換された複数駒分のディジタル画像データを、複
   数駒分のディジタル画像データを記憶できる容量をもつ
   メモリに、変換するごとに順次書き込み、 シャッタ・レリーズ・ボタンによるシャッタ・レリーズ
   が解除された後に、上記メモリに記憶したディジタル画
   像データの圧縮を行い、 圧縮したディジタル画像データを上記メモリ・カードに
   記憶する、 電子スチル・カメラの動作制御方法。
8. 【請求項８】 固体電子撮像素子を露光すること、固体
   電子撮像素子から映像信号を読み出すこと、この映像信
   号のディジタル画像データへの変換を含む信号処理、デ
   ィジタル画像データのメモリへの一時記憶、画像データ
   を上記メモリから読み出して圧縮処理すること、および
   圧縮画像データをメモリ・カードに格納することからな
   る一連の撮影、記録シーケンスを実行する電子スチル・
   カメラにおいて、 前半シーケンスを上記露光、読出し、信号処理および一
   時記憶から構成し、 後半シーケンスを上記圧縮処理および格納から構成し、 シャッタ・レリーズ・ボタンによってシャッタ・レリー
   ズされている間、上記前半シーケンスを一定時間間隔で
   連続的に実行することにより、上記メモリに一時記憶さ
   れた複数駒の画像データを得、 シャッタ・レリーズ・ボタンによるシャッタ・レリーズ
   の解除の後に、上記後半シーケンスを一駒の画像データ
   ごとに実行する、 電子スチル・カメラの動作制御方法。
9. 【請求項９】 上記メモリに記憶できる駒数を表す連写
   可能駒数を求め、 一駒についての前半シーケンスを実行するごとに連写可
   能駒数を１ずつ減少させ、 連写可能駒数が０になったときに前半シーケンスを強制
   的に終了させ、後半シーケンスに移る、 請求項８に記載の電子スチル・カメラの動作制御方法。
10. 【請求項１０】 上記メモリに一時記憶されたすべての
    画像データについて上記後半シーケンスが終了するま
    で、上記前半シーケンスの開始を禁止する、 請求項９に記載の電子スチル・カメラの動作制御方法。
11. 【請求項１１】 上記メモリ・カードに格納できる駒数
    を表す残り駒数を求め、 一駒についての前半シーケンスを実行するごとに、残り
    駒数を１ずつ減少させ、 残り駒数が０になったときに前半シーケンスを強制的に
    終了させ、後半シーケンスに移る、 請求項８に記載の電子スチル・カメラの動作制御方法。