JPH07281844A - ページプリンタ及びこれを用いた情報処理装置 - Google Patents

ページプリンタ及びこれを用いた情報処理装置

Info

Publication number
JPH07281844A
JPH07281844A JP6068302A JP6830294A JPH07281844A JP H07281844 A JPH07281844 A JP H07281844A JP 6068302 A JP6068302 A JP 6068302A JP 6830294 A JP6830294 A JP 6830294A JP H07281844 A JPH07281844 A JP H07281844A
Authority
JP
Japan
Prior art keywords
data
ram
page printer
capacity
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6068302A
Other languages
English (en)
Inventor
Haruhisa Ueda
晴久 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6068302A priority Critical patent/JPH07281844A/ja
Publication of JPH07281844A publication Critical patent/JPH07281844A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Record Information Processing For Printing (AREA)

Abstract

(57)【要約】 【目的】 複数個のRAMが実装可能なページプリンタ
において、現在の実装RAMの個数で上位からの印刷デ
ータを格納できるかどうか判断可能とする。 【構成】 アドレス制御回路4とダミーデータ発生回路
6とにより、RAM3の書込みアドレスとダミーデータ
とを夫々順次インクリメントしつつ発生し、第1番目の
RAMへ書込む。次に全アドレスからデータを読出しつ
つ書込みデータと読出しデータとを順次比較する。この
比較により不一致が判定されるまで、第2番目のRA
M、第3番目のRAM、………に対し書込み読出し及び
比較を行い、不一致のときのRAM番号に基づき、実装
RAMの個数を判定する。この個数に基づきRAM全容
量をインタフェース回路2を介して上位へ報告する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はページプリンタ及びこれ
を用いた情報処理装置に関し、特に印刷すべき1ページ
分のイメージデータを一括処理してビットマップデータ
としてバッファメモリに蓄積して印刷処理するページプ
リンタ及びこれを用いた情報処理装置に関するものであ
る。
【0002】
【従来の技術】ページプリンタは印刷すべき1ページ分
のイメージデータを一括処理してビットマップデータと
してバッファメモリへ蓄積した後、印刷を実行するもの
である。従って、ページプリンタは1ページ分のビット
マップデータを蓄積できる容量を有するバッファメモリ
を有するのが一般的である。
【0003】また、ページプリンタのプリンタエンジン
はレーザやLED(発光ダイオード)プリンタに代表さ
れる電子写真式の印刷方法によるため、1ページの印刷
途中でプリンタエンジンを停止することができず、1ペ
ージのビットマップデータを絶えることなく連続的にプ
リンタエンジンへ送る必要性からも、1ページ分のバッ
ファメモリを持つことが一般的である。
【0004】一方、バッファメモリを構成するDRAM
の価格は、ページプリンタのコントローラの原価の中で
高い比率を占めるので、できるだけ使用するDRAMの
容量を少なくして、その原価の低減を図ることが必要と
なる。メモリ容量の例として、線密度300dpi、用
紙サイズA4のフルページサイズのメモリ容量は、 2360Dot×3400Line=8,024Kb となり、約1MBの容量となって256K×8ビットの
DRAMで構成すると、500円×4個=2,000円
にもなる。
【0005】この原価上の問題を解決する手段として、
イメージデータをランレングス法で圧縮し、格納するこ
とにより、256KBのRAMで1ページ分のイメージ
データを取り扱うことを可能にすることが、特開平02
−178826公報により知られている。
【0006】この方式によれば、1ページ分のイメージ
データを一定の条件のもとで取り扱うことが可能とな
り、プリンタエンジンへの連続的なデータ送信が可能と
なるので、1ページ分のバッファメモリを使用する場合
と比べて安い原価で、ページプリンタコントローラを実
現することができる。
【0007】
【発明が解決しようとする課題】しかし、従来のページ
プリンタにおいて、1ページ分のビットマップデータ量
未満のバッファメモリにより印刷を行なうものについて
は、イメージデータを圧縮して蓄積するなどの方法をと
っているために、取り扱うイメージデータが複雑で、圧
縮率が通常のイメージの圧縮とくらべて極端に低い場合
には、イメージデータとしては少量のものしか蓄積され
ず、プリンタエンジンに印刷のために出力されるイメー
ジデータを補うデータ量をバッファメモリ内に確保でき
ない状態が生じ得る。
【0008】この様な状態が発生すると、正常な印刷出
力は得られず、途中で印刷が中止されたり、誤印字を含
んだ印刷が出力される。
【0009】しかし、この場合でも、プリンタの操作者
は、この異常動作の原因がわからず有効な対策を講ずる
ことができないという問題点がある。
【0010】本発明の目的は、現在のメモリバッファの
全容量を把握して上位装置(ホストコンピュータ)へ報
告可能なページプリンタを提供することである。
【0011】本発明の他の目的は、ページプリンタから
のメモリバッファの全容量の報告を受けてオペレータに
対して告知をなすことが可能な情報処理装置を提供する
ことである。
【0012】
【課題を解決するための手段】本発明によれれば、上位
装置からの印刷用データを格納するデータ格納手段を複
数個装着自在なページプリンタであって、前記データ格
納手段の装着個数を検出して格納可能な全容量を算出す
る容量算出手段と、この算出された全容量を前記上位装
置へ報告する手段とを含むことを特徴とするページプリ
ンタが得られる。
【0013】本発明によれば、上位装置と、この上位装
置からの印刷用データを印刷する上記のページプリンタ
とを含み、前記上位装置は、前記ページプリンタの容量
算出手段により報告された算出全容量の供給を受けて印
刷すべきデータ量とこの算出全容量との比較をなす比較
手段を有することを特徴とする情報処理装置が得られ
る。
【0014】
【作用】ページプリンタのデータバッファメモリを複数
個装着自在とし、現在の装着メモリ個数を自動検出して
この検出個数に基づいてメモリ全容量を算出するように
し、この算出全容量を上位装置へ報告する。
【0015】上位装置では、この報告された算出全容量
と印刷すべきデータ量とを比較して、印刷すべきデータ
量が算出全容量を越えるとオペレータに対して警報告知
をなすようにしたものである。
【0016】
【実施例】以下に、本発明の実施例を図面を用いて説明
する。
【0017】図1は本発明の実施例のページプリンタの
概略ブロック図である。
【0018】本ページプリンタは、印字制御回路1と、
上位装置であるホストPC(パーソナルコンピュータ)
との双方向通信インタフェース回路2と、バッファメモ
リを構成する着脱自在なRAM3と、RAM3の制御回
路としてのアドレス制御回路4、データ整列回路5、ダ
ミーデータ発生回路6の他に、更にイメージデータを印
刷するプリンタエンジン7とにより構成されている。
【0019】図2は本ページプリンタ11とホストPC
12との接続図である。ホストPC12は、PC制御回
路13,モニタ14,音声機能15等で構成されてい
る。
【0020】イメージデータはPC制御回路13の中で
展開され、ビットマップデータまたはビットマップデー
タを圧縮したデータとしてページプリンタ11に転送さ
れる。ページプリンタ11の中では、双方向通信インタ
フェース回路2がホストPC12からのイメージデータ
を受信する。
【0021】次に各ブロックの機能とページプリンタ制
御回路の動作について説明する。印字制御回路1はペー
ジプリンタ制御回路の動作を制御し、印刷を実行するた
めの回路であり、RAM3の制御回路の実行タイミング
を制御して、バッファメモリであるRAM3にイメージ
データを書込み、更にプリンタエンジン7を駆動して、
その動作タイミングと同期をとりながら、RAM3から
イメージデータを読み出してプリンタエンジン7に転送
する。
【0022】印字制御回路1はまたページプリンタ制御
回路の内部状態を監視して、双方向通信インタフェース
回路2を介してホストPC12に状態を伝達し、ホスト
PC12からの命令の実行を行なう。
【0023】双方向通信インタフェース回路2はホスト
PC12からのイメージデータ及び命令を受信する。ま
た、印字制御回路1からの内部状態信号をデータ線また
は制御信号線を介してホストPC12に発信する回路で
ある。具体的には、IEEEP1284規格等で規定さ
れるH/W及びプロトコルで実現することができる。
【0024】データ整列回路5はホストPC12から転
送されてくるイメージデータをRAM3のバス幅に合わ
せて整列し、アドレス制御回路4によって順次設定され
る番地にイメージデータを拡納する。プリンタエンジン
7にイメージデータを転送する場合は、RAM3より読
み出されたイメージデータはデータ整列回路5にてシリ
アル信号に変換される。RAM3に拡納されたデータが
圧縮された形のものである場合は、データ整列回路5に
て伸張された後に、シリアル信号に変換される。
【0025】アドレス制御回路4はRAM3へのデータ
書込み及び読出しの際のメモリアドレスの設定を行なう
ものである。RAM3は図1の例では1個実装されてお
り、破線で示す様に増設が可能な構造となっている。
【0026】以上の様に構成されたページプリンタにお
いて、実際の印刷に伴うイメージデータの転送、書込み
及び読出し動作に先行して、次に述べるRAM3へのダ
ミーデータの書込みと読出し及びデータ検証処理によ
り、現在装着されているRAM3の個数及びそれに伴う
RAM全容量を検出して算出する動作が実行される。
【0027】図3はこの場合の実装RAM個数及びRA
M全容量の判定処理動作を示すフローチャートである。
本例では、256KB×8ビットのRAMを最大16個
まで増設可能な構成のページプリンタであるとする。
【0028】ステップ101において、RAMナンバ
“0”(初期値)とされる。このRAMナンバ“0”の
RAM(第1のRAM)に対してアドレス制御回路4か
ら書込みアドレスが“0”から“262144”まで順
次+1インクリメントされてダミーデータの書込みが行
われる(ステップ102〜107)。
【0029】このときのダミーデータはダミーデータ発
生回路6から発生されるものであり、各アドレスの下位
4ビットの0〜Fの値がダミーデータの下位4ビットと
して用いられ(ステップ103,107)、上位4ビッ
トにはRAMナンバ(この場合は“0”)が付与される
ものとする。RAMナンバとしてはO〜Fの番号が用い
られるものであり、よって最大16個のRAMの増設に
対応できる。
【0030】RAMナンバ“0”の第1のRAMの全ア
ドレスに亘るダミーデータの書込みが終了すると(ステ
ップ104)、次にこのRAMの全アドレスに亘るデー
タ読出しが行われ、かつこれ等各読出しデータが書込み
時のデータと一致するか否かの比較検証が行われる。
【0031】読出しアドレスはアドレス制御回路4にて
生成され、初期値“0”から“262144”まで順次
+1インクリメントされてダミーデータの読出しが行わ
れる(ステップ108〜111)。
【0032】このデータ読出しと同時に、ステップ10
9において、読出しデータと書込みデータとの下位4ビ
ット同士の比較が行われる。この比較結果が一致してい
る間は、その上位4ビットに示されるRAMナンバに対
応するRAMは実装されていると判定できる。従って、
この判定ステップ109で不一致と判定されるまで、R
AMナンバを順次+1インクリメントしつつデータ書込
み、データ読出し及び比較処理が続行される(ステップ
110〜113)。
【0033】ステップ109で不一致と判定されると、
それ以降のRAMナンバに相当するRAMは実装されて
いないことになるので、ステップ114にて、RAM全
容量が、 (検出されたRAM個数)×262,144Byte として算出される。
【0034】以上の処理が実際のイメージデータの転送
RAMへの書込み及び読出し処理に先行して行われ、算
出されたRAM全容量値が双方向通信インタフェース回
路2を介して上位のホストPC12の制御回路13へ報
告されるのである。
【0035】PC制御回路13では、印刷すべきイメー
ジデータを展開した後、そのビットマップデータ量また
は圧縮後のデータ量と、ページプリンタ11から報告さ
れたRAM全容量とを比較し、このイメージデータ量が
蓄積されるのに充分なRAM容量であるかが判定され
る。
【0036】この判定により、イメージデータ量を充分
蓄積できるRAM容量であることが判れば、印刷処理へ
移行する。イメージデータ量がRAM容量を越えている
と判定されれば、印刷に先立ってモニタ10に警報とそ
の処理方法が表示される。また、音声機能9により聴覚
に訴える警報を発生することもできる。
【0037】オペレータはこれ等可視及び可聴警報に基
づき、状況及び対策の把握が可能となり、適切な処置を
講ずることができるのである。
【0038】
【発明の効果】以上述べた如く、本発明によれば、ペー
ジプリンタ側で実際の印刷に先立って現在実装中のRA
Mの全容量を検出するようにして上位装置へ報告するよ
う構成したので、上位装置ではこの報告されたRAM全
容量に対する印刷データ量の大小を判定することがで
き、よってオペレータに対してその旨を告知することが
可能となって有効な処置を講ずることができるという効
果がある。
【図面の簡単な説明】
【図1】本発明の実施例のブロック図である。
【図2】本発明の実施例を適用した情報処理装置のシス
テム構成図である。
【図3】本発明の実施例の動作を示すフローチャートで
ある。
【符号の説明】
1 印字制御回路 2 双方向通信インタフェース回路 3 RAM 4 アドレス制御回路 5 データ整列回路 6 ダミーデータ発生回路 7 プリンタエンジン 11 ページプリンタ 12 ホストPC 13 PC制御回路 14 モニタ 15 音声機能

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 上位装置からの印刷用データを格納する
    データ格納手段を複数個装着自在なページプリンタであ
    って、前記データ格納手段の装着個数を検出して格納可
    能な全容量を算出する容量算出手段と、この算出された
    全容量を前記上位装置へ報告する手段とを含むことを特
    徴とするページプリンタ。
  2. 【請求項2】 前記容量算出手段は、 前記データ格納手段の全アドレスに対して夫々所定デー
    タの書込みをなす書込み手段と、 この書込み後の前記データ格納手段の全アドレスから書
    込みデータを夫々読出しつつ前記書込みデータと比較す
    る読出し比較手段と、 前記書込み手段及び読出し比較手段の各動作を、前記比
    較結果が不一致を示すまで、第1のデータ格納手段から
    順次行うよう制御する手段と、 を含み、前記比較結果が不一致を示したときのデータ格
    納手段の番号を基に装着個数を検出するようにしたこと
    を特徴とする請求項1記載のページプリンタ。
  3. 【請求項3】 上位装置と、この上位装置からの印刷用
    データを印刷する請求項1記載のページプリンタとを含
    み、前記上位装置は、前記ページプリンタの容量算出手
    段により報告された算出全容量の供給を受けて印刷すべ
    きデータ量とこの算出全容量との比較をなす比較手段を
    有することを特徴とする情報処理装置。
  4. 【請求項4】 前記比較手段により印刷すべきデータ量
    が前記算出全容量を越えることが検出されたとき、警報
    を生成する手段を更に含むことを特徴とする請求項3記
    載の情報処理装置。
JP6068302A 1994-04-06 1994-04-06 ページプリンタ及びこれを用いた情報処理装置 Pending JPH07281844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6068302A JPH07281844A (ja) 1994-04-06 1994-04-06 ページプリンタ及びこれを用いた情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6068302A JPH07281844A (ja) 1994-04-06 1994-04-06 ページプリンタ及びこれを用いた情報処理装置

Publications (1)

Publication Number Publication Date
JPH07281844A true JPH07281844A (ja) 1995-10-27

Family

ID=13369869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6068302A Pending JPH07281844A (ja) 1994-04-06 1994-04-06 ページプリンタ及びこれを用いた情報処理装置

Country Status (1)

Country Link
JP (1) JPH07281844A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143689A (ja) * 1986-12-06 1988-06-15 Tokyo Electric Co Ltd メモリカ−ドの容量検出装置
JPH0659832A (ja) * 1992-06-11 1994-03-04 Canon Inc 情報処理装置及び出力装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143689A (ja) * 1986-12-06 1988-06-15 Tokyo Electric Co Ltd メモリカ−ドの容量検出装置
JPH0659832A (ja) * 1992-06-11 1994-03-04 Canon Inc 情報処理装置及び出力装置

Similar Documents

Publication Publication Date Title
US5910806A (en) Video display apparatus
JP2000168175A (ja) ペ―ジプリンタ及びペ―ジプリントシステム
JPH06282411A (ja) データ伸長回路及び方法
US20050063001A1 (en) Printing system and printing control method
JPS6259330B2 (ja)
JPH07281844A (ja) ページプリンタ及びこれを用いた情報処理装置
KR970010375B1 (ko) 밴드 오버런 에러를 방지하는 페이지 프린터의 밴드 프린팅방법
JPH0673972B2 (ja) レ−ザプリンタ制御装置
JP2663861B2 (ja) ページプリンタ
JP2815833B2 (ja) バンドバッファリング方式の画像出力装置
JPH05557A (ja) 像形成装置
US20040130748A1 (en) Data output apparatus and host apparatus
JP2998945B2 (ja) ビデオ転送制御装置
JP3204411B2 (ja) 多段給紙ユニットの識別情報設定方式
JP2004181769A (ja) 印刷装置
JP2001026151A (ja) ページプリンタ及びページプリントシステム
JPS6056563A (ja) プリンタ自動診断方式
US20190377522A1 (en) Printing apparatus and printing method
JP2002019196A (ja) プリンタ及びデータ受信装置
JP2007272503A (ja) 印刷システム及び印刷方法
JP2005014364A (ja) 印刷装置
JP2790304B2 (ja) プリンタの印字制御装置
JP2002240363A (ja) 記録装置
JPH08204926A (ja) 印刷装置
JPH06202822A (ja) データ転送装置及び方法