JPH0728035B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0728035B2 JPH0728035B2 JP57018619A JP1861982A JPH0728035B2 JP H0728035 B2 JPH0728035 B2 JP H0728035B2 JP 57018619 A JP57018619 A JP 57018619A JP 1861982 A JP1861982 A JP 1861982A JP H0728035 B2 JPH0728035 B2 JP H0728035B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- containing region
- concentration
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 239000012535 impurity Substances 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 59
- 238000009826 distribution Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims 2
- 239000010408 film Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Description
【発明の詳細な説明】 本発明は高速度動作の可能な新規半導体装置の構造に関
するものである。
するものである。
能動半導体装置の１つとしてMOS（Metal Oxide Semicon
ductor）トランジスタがあるが、その構造の単純性及び
製造プロセスが比較的簡単なことにより、集積回路の構
成素子として広く用いられており、集積回路を高集積化
すべく素子寸法の縮小が計られ、また動作の高速化が計
られている。
ductor）トランジスタがあるが、その構造の単純性及び
製造プロセスが比較的簡単なことにより、集積回路の構
成素子として広く用いられており、集積回路を高集積化
すべく素子寸法の縮小が計られ、また動作の高速化が計
られている。
第１図に従来構造のMOSトランジスタの概略構造及び動
作を説明する模式図を示す。第１図において１は一導電
型を有する半導体基板、２は該基板１と異る第２の導電
型を有する不純物含有領域、３は該不純物含有領域２と
同じ導電型を有する不純物含有領域、４は基板１の上に
形成された絶縁膜、５はゲート電極である。なお、電気
回路における表現では不純物含有領域２はソース、不純
物含有領域３はドレイン電極、５はゲート電極と呼ばれ
ている。
作を説明する模式図を示す。第１図において１は一導電
型を有する半導体基板、２は該基板１と異る第２の導電
型を有する不純物含有領域、３は該不純物含有領域２と
同じ導電型を有する不純物含有領域、４は基板１の上に
形成された絶縁膜、５はゲート電極である。なお、電気
回路における表現では不純物含有領域２はソース、不純
物含有領域３はドレイン電極、５はゲート電極と呼ばれ
ている。
半導体基板１にＰ型を用いてこのMOSトランジスタの動
作を説明すると次のようになる。基板１とソース２を零
電位とし、ドレイン３には正電圧が印加されている。い
ま、ゲート５に負の電圧を加え基板表面に反転層が形成
されないようにすると、ソース２とドレイン３との間の
半導体基板１の表面にはソース及びドレインにおける多
数キャリアである電子がほとんど存在しないため、ソー
ス２とドレイン３との間には電流は流れない。さて、ゲ
ート５にしきい値以上の正電圧を加え基板表面に反転層
を形成すると、反転層内には電子が多数存在するためソ
ース２とドレインとの間は電子の移動による電流が流れ
るようになる。しかし、この２つの状態はステップ状に
変わるのではなく、ゲート電圧がしきい値近傍である場
合には基板表面には弱い反転層が形成され、ソース２と
ドレイン３との間には該反転層内の電子の数に制限され
た電流（ドレイン電流）が流れる。このように、ドレイ
ン電流がゲート電圧の変化と共に変化する弱反転領域が
存在する。
作を説明すると次のようになる。基板１とソース２を零
電位とし、ドレイン３には正電圧が印加されている。い
ま、ゲート５に負の電圧を加え基板表面に反転層が形成
されないようにすると、ソース２とドレイン３との間の
半導体基板１の表面にはソース及びドレインにおける多
数キャリアである電子がほとんど存在しないため、ソー
ス２とドレイン３との間には電流は流れない。さて、ゲ
ート５にしきい値以上の正電圧を加え基板表面に反転層
を形成すると、反転層内には電子が多数存在するためソ
ース２とドレインとの間は電子の移動による電流が流れ
るようになる。しかし、この２つの状態はステップ状に
変わるのではなく、ゲート電圧がしきい値近傍である場
合には基板表面には弱い反転層が形成され、ソース２と
ドレイン３との間には該反転層内の電子の数に制限され
た電流（ドレイン電流）が流れる。このように、ドレイ
ン電流がゲート電圧の変化と共に変化する弱反転領域が
存在する。
第２図は従来構造MOSトランジスタのゲート電圧（VG）
に対するドレン電流（log Ib）の弱反転特性である。第
２図において実線は従来構造MOSトランジスタの特性、
点線は理想的なスイッチングトランジスタの特性、ａは
ソース２およびドレイン３の接合におけるリーク電流が
流れる領域、ｂは弱反転領域、VTはしきい値電圧、ｃは
大きなドレイン電流が流れ得る反転層が形成されている
強反転領域である。スイッチング動作としてはａとｃの
二領域を用いるだけでｂは本質的には不要である。しか
し、実際上これを除去することは困難である。MOSトラ
ンジスタが微細化され、動作電圧が低くなると、弱反転
領域ｂは狭くならないためにａとｃの各領域の動作マー
ジンが狭くなる。したがって弱反転領域ｂの存在しない
特性（点線）が実現できれば極めて有効である。
に対するドレン電流（log Ib）の弱反転特性である。第
２図において実線は従来構造MOSトランジスタの特性、
点線は理想的なスイッチングトランジスタの特性、ａは
ソース２およびドレイン３の接合におけるリーク電流が
流れる領域、ｂは弱反転領域、VTはしきい値電圧、ｃは
大きなドレイン電流が流れ得る反転層が形成されている
強反転領域である。スイッチング動作としてはａとｃの
二領域を用いるだけでｂは本質的には不要である。しか
し、実際上これを除去することは困難である。MOSトラ
ンジスタが微細化され、動作電圧が低くなると、弱反転
領域ｂは狭くならないためにａとｃの各領域の動作マー
ジンが狭くなる。したがって弱反転領域ｂの存在しない
特性（点線）が実現できれば極めて有効である。
本発明の目的は、かかる従来のMOSトランジスタの持つ
欠点を除去し、高速動作及び高密度化が可能な新しい動
作原理に基づく新規な半導体装置を提供することにあ
る。
欠点を除去し、高速動作及び高密度化が可能な新しい動
作原理に基づく新規な半導体装置を提供することにあ
る。
本発明によれば半導体基板と、該半導体基板表面の一部
に設けられた当該基板と同型の第１の高濃度不純物含有
領域と、前記半導体基板表面の他の一部に設けられた当
該基板と異る第２の導電型で急峻な不純物分布を有する
第２の縮退した高濃度不純物含有領域と、前記第１と第
２の縮退した高濃度不純物含有領域との間の半導体基板
表面に絶縁膜を介して設けられた電極と、少くとも前記
半導体基板表面の一部において該電極下の第１の高濃度
不純物含有領域と前記半導体基板との境界線を含み、該
境界線から離れるに従い不純物濃度が第１の高濃度不純
物含有領域と同程度の不純物濃度から前記半導体基板と
同程度の不純物濃度までゆるやかに減少している第１の
高濃度不純物含有領域と同型の不純物含有領域とで構成
されており、電極下の半導体基板表面に形成する高濃度
キャリア領域と第２の縮退した高濃度不純物含有領域間
のトンネル電流を制御することを特徴とする半導体装置
が得られる。
に設けられた当該基板と同型の第１の高濃度不純物含有
領域と、前記半導体基板表面の他の一部に設けられた当
該基板と異る第２の導電型で急峻な不純物分布を有する
第２の縮退した高濃度不純物含有領域と、前記第１と第
２の縮退した高濃度不純物含有領域との間の半導体基板
表面に絶縁膜を介して設けられた電極と、少くとも前記
半導体基板表面の一部において該電極下の第１の高濃度
不純物含有領域と前記半導体基板との境界線を含み、該
境界線から離れるに従い不純物濃度が第１の高濃度不純
物含有領域と同程度の不純物濃度から前記半導体基板と
同程度の不純物濃度までゆるやかに減少している第１の
高濃度不純物含有領域と同型の不純物含有領域とで構成
されており、電極下の半導体基板表面に形成する高濃度
キャリア領域と第２の縮退した高濃度不純物含有領域間
のトンネル電流を制御することを特徴とする半導体装置
が得られる。
前記本発明は、基板表面に設けられたp-n接合の空乏層
の厚さをこの接合上に設けたゲート電極により変化さ
せ、この接合間を流れるトンネル電流を制御するという
動作原理に基づく新規な半導体装置である。
の厚さをこの接合上に設けたゲート電極により変化さ
せ、この接合間を流れるトンネル電流を制御するという
動作原理に基づく新規な半導体装置である。
以下本発明について一実施例を示す図面を参照して詳細
に説明する。
に説明する。
第３図は本発明の一実施例を示す断面模式図である。第
３図において第１図と同じ番号のものは第１図と同等物
で同一機能を示す。11は一導電型を有する半導体基板、
12は該基板11と同じ導電型を有する第１の高濃度不純物
含有領域、13は該高濃度不純物含有領域12を含む領域に
設けられ高濃度不純物含有領域12から離れるに従い不純
物濃度が高濃度不純物含有領域12と同程度の不純物濃度
から基板11と同程度の不純物濃度までゆるやかに減少し
ている高濃度不純物含有領域12と同型の不純物含有領
域、14は前記半導体基板11と異る導電型で急峻な不純物
分布を有する第２の縮退した高濃度不純物含有領域であ
る。２つの高濃度不純物含有領域12,14の不純物濃度は
１×1019cm-3以上であり、第２の縮退した高濃度不純物
含有領域14と基板11との接合における不純物濃度分布は
ステップ状であることが望ましい。基板11表面に拡散定
数の小さい砒素等のイオンをイオンインプランテーショ
ンすれば表面濃度１×1021cm-3で接合深さ0.3μｍのほ
ぼステップとみなせる接合が完成する。なお、２つの高
濃度不純物含有領域12,14はそれぞれソース，ドレイン
と呼ぶ。また、不純物含有領域13の不純物濃度がゆるや
かに変化している領域の長さは0.1μｍ以上であること
が望ましい。不純物含有領域13はソース，ドレイン形成
前にソース部に拡散定数の大きいリン等のイオンをイオ
ンインプランテーションし、熱処理で傾斜接合を作るこ
とにより実現できる。
３図において第１図と同じ番号のものは第１図と同等物
で同一機能を示す。11は一導電型を有する半導体基板、
12は該基板11と同じ導電型を有する第１の高濃度不純物
含有領域、13は該高濃度不純物含有領域12を含む領域に
設けられ高濃度不純物含有領域12から離れるに従い不純
物濃度が高濃度不純物含有領域12と同程度の不純物濃度
から基板11と同程度の不純物濃度までゆるやかに減少し
ている高濃度不純物含有領域12と同型の不純物含有領
域、14は前記半導体基板11と異る導電型で急峻な不純物
分布を有する第２の縮退した高濃度不純物含有領域であ
る。２つの高濃度不純物含有領域12,14の不純物濃度は
１×1019cm-3以上であり、第２の縮退した高濃度不純物
含有領域14と基板11との接合における不純物濃度分布は
ステップ状であることが望ましい。基板11表面に拡散定
数の小さい砒素等のイオンをイオンインプランテーショ
ンすれば表面濃度１×1021cm-3で接合深さ0.3μｍのほ
ぼステップとみなせる接合が完成する。なお、２つの高
濃度不純物含有領域12,14はそれぞれソース，ドレイン
と呼ぶ。また、不純物含有領域13の不純物濃度がゆるや
かに変化している領域の長さは0.1μｍ以上であること
が望ましい。不純物含有領域13はソース，ドレイン形成
前にソース部に拡散定数の大きいリン等のイオンをイオ
ンインプランテーションし、熱処理で傾斜接合を作るこ
とにより実現できる。
半導体基板11にＰ型を用いてこの新規半導体装置の動作
を説明すると次のようになる。簡単のため、半導体基板
11の表面は熱平衡状態でフラットバンド状態になってい
るとする。ソース12とドレイン14の間のバイアス電圧
（ドレイン電圧）は、p-n接合が逆バイアスとなるよう
ソース12をアース電位と、ドレイン14が正電位となるよ
うにかける。なお、基板11はソースとP-P+接合を作って
いるので、その電位はほぼアース電位に設定される。い
ま、ゲート電極５の電圧の絶対値が小さく、基板表面に
蓄積層又は反転層の高濃度キャリア領域が形成されてい
ないとすると、基板11とドレイン14とのP-n+接合におい
て厚い空乏層が基板11内に形成されるので、ソース12と
ドレイン14との間を電流（ドレイン電流）は流れない。
一方、ゲート電極５に充分に大きい負電圧を印加、基板
表面に高濃度の正孔の蓄積層を形成すると、基板表面に
おける該蓄積層とドレイン14との接合は等価的なP+-n+
トンネル接合となり、表面における空乏層はほとんど広
がらず、この接合は高電界となる。この空乏層の幅が数
十Å以下となるとこの空乏層内をキャリアはトンネルで
通過でき、ソース12とドレイン14の間にトンネル電流が
流れるようになる。また、ゲート電極５にしきい値電圧
より高い電圧を印加し、基板表面に高濃度の電子の反転
層を形成すると、該反転層とドレイン14とは接続され、
基板表面における接合はソース12およびこの回りの不純
物含有領域13と前記蓄積層との間に形成されるが、厚い
空乏層が不純物含有領域13内に広がるため、ソース12と
ドレイン14との間に電流は流れない。このようにゲート
電圧によりドレイン電流を制御することができる。
を説明すると次のようになる。簡単のため、半導体基板
11の表面は熱平衡状態でフラットバンド状態になってい
るとする。ソース12とドレイン14の間のバイアス電圧
（ドレイン電圧）は、p-n接合が逆バイアスとなるよう
ソース12をアース電位と、ドレイン14が正電位となるよ
うにかける。なお、基板11はソースとP-P+接合を作って
いるので、その電位はほぼアース電位に設定される。い
ま、ゲート電極５の電圧の絶対値が小さく、基板表面に
蓄積層又は反転層の高濃度キャリア領域が形成されてい
ないとすると、基板11とドレイン14とのP-n+接合におい
て厚い空乏層が基板11内に形成されるので、ソース12と
ドレイン14との間を電流（ドレイン電流）は流れない。
一方、ゲート電極５に充分に大きい負電圧を印加、基板
表面に高濃度の正孔の蓄積層を形成すると、基板表面に
おける該蓄積層とドレイン14との接合は等価的なP+-n+
トンネル接合となり、表面における空乏層はほとんど広
がらず、この接合は高電界となる。この空乏層の幅が数
十Å以下となるとこの空乏層内をキャリアはトンネルで
通過でき、ソース12とドレイン14の間にトンネル電流が
流れるようになる。また、ゲート電極５にしきい値電圧
より高い電圧を印加し、基板表面に高濃度の電子の反転
層を形成すると、該反転層とドレイン14とは接続され、
基板表面における接合はソース12およびこの回りの不純
物含有領域13と前記蓄積層との間に形成されるが、厚い
空乏層が不純物含有領域13内に広がるため、ソース12と
ドレイン14との間に電流は流れない。このようにゲート
電圧によりドレイン電流を制御することができる。
本発明はこのような原理によっているため、従来MOSト
ランジスタと同様に動作がゲート電圧に関して単極性で
あり、キャリアのトンネルが起こるまでは全く電流が流
れず、第２図ｂのような弱反転領域は存在せず、第２図
の理想特性（点線）に近い特性が得られる。ただし、本
発明による半導体装置では素子の導通状態で電流を制限
する機構が無いので、この電流制限のための抵抗、又は
能動デバイスの等価的な抵抗を直列に入れておくのが望
ましい。
ランジスタと同様に動作がゲート電圧に関して単極性で
あり、キャリアのトンネルが起こるまでは全く電流が流
れず、第２図ｂのような弱反転領域は存在せず、第２図
の理想特性（点線）に近い特性が得られる。ただし、本
発明による半導体装置では素子の導通状態で電流を制限
する機構が無いので、この電流制限のための抵抗、又は
能動デバイスの等価的な抵抗を直列に入れておくのが望
ましい。
第４図は本発明の他の一実施例を示す断面模式図であ
る。第４図において第１図および第３図と同じ番号のも
のは第１図および第３図と同等物で同一機能を示す。15
は高濃度不純物含有領域12に接し、ゲート電極５の下の
基板11の表面に設けられ、高濃度不純物含有領域12から
離れるに従い不純物濃度が当該高濃度不純物含有領域12
と同程度の不純物濃度からゆるやかに減少している当該
高濃度不純物含有領域12と同型の不純物含有領域であ
る。該不純物含有領域15は、例えば不純物イオンをソー
ス側からゲート電極下の基板表面方向に斜めにイオン注
入し、ゲート電極下にゆるやかな接合を形成することに
よって実現できる。なお、ゲート電極が不純物含有領域
15の一部の上までしかなく、ソース12上にない場合、ド
レイン側でトンネル現象が起っても、該不純物含有領域
15でゲート電極が上部に存在しない場所では電流が流れ
にくくなるため、あまり好ましくない。該不純物含有領
域15は素子の動作においては前記の第３図の不純物含有
領域13と同一機能を持つものであるから、本実施例の動
作原理および動作上の特徴は第３図で示した本発明の実
施例と同一である。
る。第４図において第１図および第３図と同じ番号のも
のは第１図および第３図と同等物で同一機能を示す。15
は高濃度不純物含有領域12に接し、ゲート電極５の下の
基板11の表面に設けられ、高濃度不純物含有領域12から
離れるに従い不純物濃度が当該高濃度不純物含有領域12
と同程度の不純物濃度からゆるやかに減少している当該
高濃度不純物含有領域12と同型の不純物含有領域であ
る。該不純物含有領域15は、例えば不純物イオンをソー
ス側からゲート電極下の基板表面方向に斜めにイオン注
入し、ゲート電極下にゆるやかな接合を形成することに
よって実現できる。なお、ゲート電極が不純物含有領域
15の一部の上までしかなく、ソース12上にない場合、ド
レイン側でトンネル現象が起っても、該不純物含有領域
15でゲート電極が上部に存在しない場所では電流が流れ
にくくなるため、あまり好ましくない。該不純物含有領
域15は素子の動作においては前記の第３図の不純物含有
領域13と同一機能を持つものであるから、本実施例の動
作原理および動作上の特徴は第３図で示した本発明の実
施例と同一である。
以上、本発明による新規半導体装置の構造および動作に
ついてＰ型基板を用いて説明してきたが、基板をｎ型に
した場合も同様に実現できることは明らかである。ま
た、半導体基板の替りに薄膜又は厚膜半導体で構成して
も本発明による新規半導体装置が実現できることは明ら
かである。
ついてＰ型基板を用いて説明してきたが、基板をｎ型に
した場合も同様に実現できることは明らかである。ま
た、半導体基板の替りに薄膜又は厚膜半導体で構成して
も本発明による新規半導体装置が実現できることは明ら
かである。
第１図は従来構造MOSトランジスタの模式図であり、１
は一導電型を有する半導体基板、２は該基板１と異る第
２の導電型を有する不純物含有領域、３は該不純物含有
領域２と同じ極性を有する不純物含有領域、４は基板１
の上に形成された絶縁膜、５はゲート電極である。 第２図は従来構造MOSトランジスタのドレイン電圧に対
するドレイン電流の弱反転特性であり、実線は従来構造
MOSトランジスタの特性、点線は理想的なスイッチング
トランジスタの特性、ａはソースおよびドレインの接合
リーク電流の流れ領域、ｂは弱反転領域、VTはしきい値
電圧、ｃは強反転領域である。 第３図は本発明の一実施例を示す断面模式図であり、第
１図と同じ番号のものは同等物で同一機能を示し、11は
一導電型を有する基板、12は該基板と同じ導電型を有す
る第１の高濃度不純物含有領域、13は該高濃度不純物含
有領域12を含む領域に設けられた当該高濃度不純物含有
領域12から離れるに従い不純物濃度が当該高濃度不純物
含有領域12と同程度の不純物濃度から基板11と同程度の
不純物濃度までゆるやかに減少している当該高濃度不純
物含有領域と同型の不純物含有領域、14は前記半導体基
板11と異る導電型で急峻な不純物分布を有する第２の縮
退した高濃度不純物含有領域である。 第４図は本発明の他の一実施例を示す断面模式図であ
り、第１図および第３図と同じ番号のものは第１図およ
び第３図と同等物で同一機能を示し、15は高濃度不純物
含有領域12に接しゲート電極５の下の基板11の表面に設
けられ、前記高濃度不純物含有領域12から離れるに従い
不純物濃度が当該高濃度不純物含有領域12と同程度の不
純物濃度から基板11と同程度の不純物濃度までゆるやか
に減少している当該高濃度不純物含有領域12と同型の不
純物含有領域である。
は一導電型を有する半導体基板、２は該基板１と異る第
２の導電型を有する不純物含有領域、３は該不純物含有
領域２と同じ極性を有する不純物含有領域、４は基板１
の上に形成された絶縁膜、５はゲート電極である。 第２図は従来構造MOSトランジスタのドレイン電圧に対
するドレイン電流の弱反転特性であり、実線は従来構造
MOSトランジスタの特性、点線は理想的なスイッチング
トランジスタの特性、ａはソースおよびドレインの接合
リーク電流の流れ領域、ｂは弱反転領域、VTはしきい値
電圧、ｃは強反転領域である。 第３図は本発明の一実施例を示す断面模式図であり、第
１図と同じ番号のものは同等物で同一機能を示し、11は
一導電型を有する基板、12は該基板と同じ導電型を有す
る第１の高濃度不純物含有領域、13は該高濃度不純物含
有領域12を含む領域に設けられた当該高濃度不純物含有
領域12から離れるに従い不純物濃度が当該高濃度不純物
含有領域12と同程度の不純物濃度から基板11と同程度の
不純物濃度までゆるやかに減少している当該高濃度不純
物含有領域と同型の不純物含有領域、14は前記半導体基
板11と異る導電型で急峻な不純物分布を有する第２の縮
退した高濃度不純物含有領域である。 第４図は本発明の他の一実施例を示す断面模式図であ
り、第１図および第３図と同じ番号のものは第１図およ
び第３図と同等物で同一機能を示し、15は高濃度不純物
含有領域12に接しゲート電極５の下の基板11の表面に設
けられ、前記高濃度不純物含有領域12から離れるに従い
不純物濃度が当該高濃度不純物含有領域12と同程度の不
純物濃度から基板11と同程度の不純物濃度までゆるやか
に減少している当該高濃度不純物含有領域12と同型の不
純物含有領域である。
Claims (1)
- 【請求項１】半導体基板と、該半導体基板表面の一部に
設けられた当該基板と同型で第１の高濃度不純物含有領
域と、前記半導体基板表面の他の一部に設けられた当該
基板と異る第２の導電型で急峻な不純物分布を有する第
２の縮退した高濃度不純物含有領域と、前記第１と第２
の高濃度不純物含有領域との間の半導体基板表面に絶縁
膜を介して設けられた電極と、少なくとも前記半導体基
板表面の一部において該電極下の第１の高濃度不純物含
有領域と前記半導体基板との境界線を含み、該境界線か
ら離れるに従い不純物濃度が第１の高濃度不純物含有領
域と同程度の不純物濃度から前記半導体基板と同程度の
不純物濃度までゆるやかに減少している第１の高濃度不
純物含有領域と同型の不純物含有領域とで構成されてお
り、電極下の半導体基板表面に形成する高濃度キャリア
領域と第２の縮退した高濃度不純物含有領域間のトンネ
ル電流を制御することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57018619A JPH0728035B2 (ja) | 1982-02-08 | 1982-02-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57018619A JPH0728035B2 (ja) | 1982-02-08 | 1982-02-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58135674A JPS58135674A (ja) | 1983-08-12 |
| JPH0728035B2 true JPH0728035B2 (ja) | 1995-03-29 |
Family
ID=11976633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57018619A Expired - Lifetime JPH0728035B2 (ja) | 1982-02-08 | 1982-02-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728035B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2852046B2 (ja) * | 1988-03-16 | 1999-01-27 | 株式会社日立製作所 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52115671A (en) * | 1977-01-21 | 1977-09-28 | Agency Of Ind Science & Technol | Multi-terminal type semiconductor element |
-
1982
- 1982-02-08 JP JP57018619A patent/JPH0728035B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58135674A (ja) | 1983-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4009483A (en) | Implementation of surface sensitive semiconductor devices | |
| US4746960A (en) | Vertical depletion-mode j-MOSFET | |
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| JP3471823B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPH0116017B2 (ja) | ||
| EP0184827A2 (en) | A high speed and high power transistor | |
| US4626886A (en) | Power transistor | |
| JP3472476B2 (ja) | 半導体装置及びその駆動方法 | |
| US4183033A (en) | Field effect transistors | |
| US3381189A (en) | Mesa multi-channel field-effect triode | |
| JPH07211913A (ja) | 半導体装置及びその製造方法 | |
| JPH0728035B2 (ja) | 半導体装置 | |
| JPS6241428B2 (ja) | ||
| JPS6123669B2 (ja) | ||
| US3693055A (en) | Field effect transistor | |
| US4829349A (en) | Transistor having voltage-controlled thermionic emission | |
| JPH0728034B2 (ja) | 半導体装置 | |
| JPH0656855B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH0359579B2 (ja) | ||
| JPH0612821B2 (ja) | 半導体装置 | |
| US5416339A (en) | Semiconductor device having electrode for collecting electric charge in channel region | |
| JP2626198B2 (ja) | 電界効果トランジスタ | |
| KR100192966B1 (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
| JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JPH0582786A (ja) | Ｍｏｓ型トランジスタ |