JPH0727950B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0727950B2 JPH0727950B2 JP61049710A JP4971086A JPH0727950B2 JP H0727950 B2 JPH0727950 B2 JP H0727950B2 JP 61049710 A JP61049710 A JP 61049710A JP 4971086 A JP4971086 A JP 4971086A JP H0727950 B2 JPH0727950 B2 JP H0727950B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pattern
- dimension
- semiconductor device
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に、プラズマ
エッチングで形成する素子部の配線の寸法をモニターす
る寸法測定用パターン寸法と素子部の配線寸法との寸法
差をすくなくし素子部の配線寸法を正確にモニターする
半導体装置の製造方法に関する。
エッチングで形成する素子部の配線の寸法をモニターす
る寸法測定用パターン寸法と素子部の配線寸法との寸法
差をすくなくし素子部の配線寸法を正確にモニターする
半導体装置の製造方法に関する。
従来、半導体装置の配線寸法は素子の特性に直接に影響
を及ぼす場合が多いため、寸法のモニターは素子製造工
程で不可欠である。一般に配線寸法測定にはチップ内の
素子部（以下セル部と記す）以外の配線を用いて、セル
部の配線寸法をモニターしている。
を及ぼす場合が多いため、寸法のモニターは素子製造工
程で不可欠である。一般に配線寸法測定にはチップ内の
素子部（以下セル部と記す）以外の配線を用いて、セル
部の配線寸法をモニターしている。
しかしながら、最近の寸法３μｍ以下の配線技術に用い
られるプラズマエッチング法によって配線を形成した場
合、フォトレジストにより同一寸法にパターニングされ
た配線でも被エッチング面積の広い場所に配置された配
線と被エッチング面積の狭い場所に配置された配線とで
は出来上り寸法に差が生じることが知られている。した
がって単にセル部以外の配線寸法を測定することでセル
部の配線寸法をモニターする方法では、セル部の配線寸
法を正確に知ることはできない。
られるプラズマエッチング法によって配線を形成した場
合、フォトレジストにより同一寸法にパターニングされ
た配線でも被エッチング面積の広い場所に配置された配
線と被エッチング面積の狭い場所に配置された配線とで
は出来上り寸法に差が生じることが知られている。した
がって単にセル部以外の配線寸法を測定することでセル
部の配線寸法をモニターする方法では、セル部の配線寸
法を正確に知ることはできない。
本発明の目的は、上記欠点を除去し、セル部の配線寸法
をセル部以外に形成した配線寸法測定用パターンの寸法
で正確にモニターできる半導体装置の製造方法を提供す
ることにある。
をセル部以外に形成した配線寸法測定用パターンの寸法
で正確にモニターできる半導体装置の製造方法を提供す
ることにある。
本発明の半導体装置の製造方法は、半導体装置の配線を
プラズマエッチングを用いて形成する際に、配線寸法測
定用パターンの周辺に素子形成とは無関係のパターンを
配置し、素子形成部の配線寸法と配線寸法測定用パター
ン寸法の差を減少させ素子形成部配線寸法を正確にモニ
ターすることを特徴として構成される。
プラズマエッチングを用いて形成する際に、配線寸法測
定用パターンの周辺に素子形成とは無関係のパターンを
配置し、素子形成部の配線寸法と配線寸法測定用パター
ン寸法の差を減少させ素子形成部配線寸法を正確にモニ
ターすることを特徴として構成される。
次に、本発明の実施例について図面を参照して説明す
る。第１図は本発明の一実施例に用いる周囲に素子形成
とは無関係なパターンを配置した配線寸法測定用パター
ンを示す図である。
る。第１図は本発明の一実施例に用いる周囲に素子形成
とは無関係なパターンを配置した配線寸法測定用パター
ンを示す図である。
サンプルは、シリコン基板に熱酸化膜約1000Å、その上
に低圧CVD法により多結晶シリコン5000〜6000Åを成長
させ、次に拡散法によりリンを拡散し表面に形成された
リンガラス層を除去したものを用いた。
に低圧CVD法により多結晶シリコン5000〜6000Åを成長
させ、次に拡散法によりリンを拡散し表面に形成された
リンガラス層を除去したものを用いた。
サンプル１として上記のサンプルにフォトレジストによ
り64K Ｄ−RAMのゲート配線をパターニングしたサンプ
ル、サンプル２として第１図に示すようなパターン、つ
まりサンプル１で用いたパターンの配線寸法測定用パタ
ーン１の周辺約50μｍ四方の領域に素子形成とは無関係
なパターン２を配置することによりその領域のパターン
面積と被エッチング面積との割合をセル部のそれと等し
くしたサンプル、サンプル３としてサンプル２と同様な
方法により配線寸法測定用パターン１の周辺約20μｍ四
方の領域に素子形成とは無関係なパターンを配置したサ
ンプル、以上３種類のサンプルを準備した。次に、サン
プル1,2,3を平行平板型プラズマエッチング装置を用い
てエッチングした後、フォトレジストを除去し同一寸法
に設計されたセル部の配線と配線寸法測定用パターンの
寸法を測定した。
り64K Ｄ−RAMのゲート配線をパターニングしたサンプ
ル、サンプル２として第１図に示すようなパターン、つ
まりサンプル１で用いたパターンの配線寸法測定用パタ
ーン１の周辺約50μｍ四方の領域に素子形成とは無関係
なパターン２を配置することによりその領域のパターン
面積と被エッチング面積との割合をセル部のそれと等し
くしたサンプル、サンプル３としてサンプル２と同様な
方法により配線寸法測定用パターン１の周辺約20μｍ四
方の領域に素子形成とは無関係なパターンを配置したサ
ンプル、以上３種類のサンプルを準備した。次に、サン
プル1,2,3を平行平板型プラズマエッチング装置を用い
てエッチングした後、フォトレジストを除去し同一寸法
に設計されたセル部の配線と配線寸法測定用パターンの
寸法を測定した。
その結果、第２図に示すようにセル部の配線寸法と配線
寸法測定用パターンの寸法の差ΔＬは、素子形成に無関
係なパターンの配置された領域の増加とともに減少し、
ΔＬを0.02μｍ以下にするには上記領域が配線寸法測定
用パターンから約20μ四方以上でなければならないこと
が判った。
寸法測定用パターンの寸法の差ΔＬは、素子形成に無関
係なパターンの配置された領域の増加とともに減少し、
ΔＬを0.02μｍ以下にするには上記領域が配線寸法測定
用パターンから約20μ四方以上でなければならないこと
が判った。
以上説明したように本発明は、配線寸法がパターン面積
と被エッチング面積との割合に依存することに着目し、
配線寸法測定用パターンの周辺に素子形成とは無関係の
パターンを配置しているので、セル部の配線寸法と配線
寸法測定用パターン寸法の差が少なくなりセル部の配線
寸法をセル部以外に形成した配線寸法測定用パターンの
寸法で正確にモニターできる。
と被エッチング面積との割合に依存することに着目し、
配線寸法測定用パターンの周辺に素子形成とは無関係の
パターンを配置しているので、セル部の配線寸法と配線
寸法測定用パターン寸法の差が少なくなりセル部の配線
寸法をセル部以外に形成した配線寸法測定用パターンの
寸法で正確にモニターできる。
第１図は本発明の一実施例に用いる周囲に素子形成とは
無関係なパターンを配置した配線寸法測定用パターンを
示す図、第２図は素子形成とは無関係なパターンを配置
する領域の広さを変えた場合のセル部の配線寸法と配線
寸法測定用パターンの寸法との差（ΔＬ）の変化を示す
図である。 １……配線寸法測定用パターン、２……素子形成とは無
関係なパターン。
無関係なパターンを配置した配線寸法測定用パターンを
示す図、第２図は素子形成とは無関係なパターンを配置
する領域の広さを変えた場合のセル部の配線寸法と配線
寸法測定用パターンの寸法との差（ΔＬ）の変化を示す
図である。 １……配線寸法測定用パターン、２……素子形成とは無
関係なパターン。
Claims (1)
- 【請求項１】半導体装置の配線を形成する際に、配線寸
法測定用パターンを素子部以外に形成し、該パターン及
びその四方に形成した素子形成とは無関係なパターンを
含む一定領域内のパターン面積と被エッチング面積との
割合を素子部におけるパターン面積と被エッチング面積
との割合と等しくして、前記配線寸法測定用パターンに
より配線寸法をモニターすることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61049710A JPH0727950B2 (ja) | 1986-03-06 | 1986-03-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61049710A JPH0727950B2 (ja) | 1986-03-06 | 1986-03-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62206845A JPS62206845A (ja) | 1987-09-11 |
| JPH0727950B2 true JPH0727950B2 (ja) | 1995-03-29 |
Family
ID=12838745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61049710A Expired - Fee Related JPH0727950B2 (ja) | 1986-03-06 | 1986-03-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727950B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011204752A (ja) * | 2010-03-24 | 2011-10-13 | Mitsumi Electric Co Ltd | カーボンナノチューブ電界効果トランジスタを含む集積回路、およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5397777A (en) * | 1977-02-08 | 1978-08-26 | Nec Corp | Semiconductor device |
| JPS5955029A (ja) * | 1982-09-24 | 1984-03-29 | Fujitsu Ltd | パタ−ン幅測長方法 |
| JPS60145637A (ja) * | 1984-01-09 | 1985-08-01 | Mitsubishi Electric Corp | 半導体装置のパタ−ン寸法測定方法 |
-
1986
- 1986-03-06 JP JP61049710A patent/JPH0727950B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62206845A (ja) | 1987-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3343026B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0321901B2 (ja) | ||
| JPH0727950B2 (ja) | 半導体装置の製造方法 | |
| US6569779B1 (en) | Device for gas sensing | |
| JPS62102531A (ja) | エツチング方法 | |
| JPH02105438A (ja) | エピタキシヤル成長層の膜厚測定方法 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| JP2587614B2 (ja) | 半導体装置 | |
| JPS59121836A (ja) | 位置合せマ−クの形成方法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| KR100260243B1 (ko) | 압력센서 및 그 제조방법 | |
| JPS6010626A (ja) | 半導体装置の製造方法 | |
| JPS6398156A (ja) | 半導体圧力センサの製造方法 | |
| KR940003966B1 (ko) | 바이폴라 반도체 방치의 패턴이동 측정방법 및 그 측정기 | |
| JPS60154530A (ja) | 半導体基体への凹部形成方法 | |
| JPH07153802A (ja) | 半導体装置 | |
| JPH0492445A (ja) | 半導体装置 | |
| KR100293268B1 (ko) | 압력센서 및 그 제조방법 | |
| JPH01223725A (ja) | 半導体装置の膜厚評価方法 | |
| JPH07106391A (ja) | 半導体デバイス及びその検査方法 | |
| JPS6148708B2 (ja) | ||
| JPH0233974A (ja) | 圧力変換素子の製造方法 | |
| JPH05119059A (ja) | 半導体加速度センサの製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPS61219154A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |