JPH0727573A - エンコーダ出力信号の読み取り方法 - Google Patents
エンコーダ出力信号の読み取り方法Info
- Publication number
- JPH0727573A JPH0727573A JP17179093A JP17179093A JPH0727573A JP H0727573 A JPH0727573 A JP H0727573A JP 17179093 A JP17179093 A JP 17179093A JP 17179093 A JP17179093 A JP 17179093A JP H0727573 A JPH0727573 A JP H0727573A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- signal
- encoder
- reading
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Control Of Position Or Direction (AREA)
Abstract
(57)【要約】
【目的】エンコーダを利用した駆動、制御システムにお
いて、エンコーダ出力信号の正確な読み取りを可能と
し、ＣＰＵの安定した動作を実現する。 【構成】Ａ／Ｄ変換器２の出力信号における最下位ビッ
トの立ち上がり及び立ち下がりをＭＰＵ４で検出し、前
記立ち上がり及び立ち下がり検出後の出力信号を少なく
とも２回読み取り、前記少なくとも２回読み取った出力
信号の値が一致したときに、データバスバッファ３から
エンコーダ出力信号の読み取りを行う。
いて、エンコーダ出力信号の正確な読み取りを可能と
し、ＣＰＵの安定した動作を実現する。 【構成】Ａ／Ｄ変換器２の出力信号における最下位ビッ
トの立ち上がり及び立ち下がりをＭＰＵ４で検出し、前
記立ち上がり及び立ち下がり検出後の出力信号を少なく
とも２回読み取り、前記少なくとも２回読み取った出力
信号の値が一致したときに、データバスバッファ３から
エンコーダ出力信号の読み取りを行う。
Description
【０００１】
【産業上の利用分野】この発明は、エンコーダを利用し
た駆動システムや制御システムにおけるエンコーダ出力
信号（角度信号）の読み取り方法に関し、詳しくは、同
信号の読み落としを改善した読み取り方法に関する。
た駆動システムや制御システムにおけるエンコーダ出力
信号（角度信号）の読み取り方法に関し、詳しくは、同
信号の読み落としを改善した読み取り方法に関する。
【０００２】なお、この明細書においては、角度センサ
と変換器を含めたものをエンコーダと呼ぶ。
と変換器を含めたものをエンコーダと呼ぶ。
【０００３】
【従来の技術】一般に、エンコーダ出力信号（例えば、
回転体の角度信号など）のレベルがＡからＢに切り換わ
ると、切り換わり目はデータがしばらく安定しないこと
がある。このため、従来はＢＵＳＹ（またはＬＰ）信号
（以下、ＢＵＳＹ信号という）をエンコーダ側から出力
して切り換わり目をマスクし、データが安定したときに
ＢＵＳＹ信号をオフすることにより、ＣＰＵ側でのデー
タの読み取りを承認するようにした読み取り方法が用い
られている。エンコーダ出力信号（任意の１ビット）と
ＢＵＳＹ信号との関係を図３に示す。図３は、エンコー
ダ出力信号の立ち上がり及び立ち下がり時に、それぞれ
ＢＵＳＹ信号が出力された様子を示している。
回転体の角度信号など）のレベルがＡからＢに切り換わ
ると、切り換わり目はデータがしばらく安定しないこと
がある。このため、従来はＢＵＳＹ（またはＬＰ）信号
（以下、ＢＵＳＹ信号という）をエンコーダ側から出力
して切り換わり目をマスクし、データが安定したときに
ＢＵＳＹ信号をオフすることにより、ＣＰＵ側でのデー
タの読み取りを承認するようにした読み取り方法が用い
られている。エンコーダ出力信号（任意の１ビット）と
ＢＵＳＹ信号との関係を図３に示す。図３は、エンコー
ダ出力信号の立ち上がり及び立ち下がり時に、それぞれ
ＢＵＳＹ信号が出力された様子を示している。
【０００４】
【発明が解決しようとする課題】ところで、ＢＵＳＹ信
号は角度センサの出力信号を変換器側の電子回路で処理
した信号であり、角度センサの出力信号を一次信号とす
ると、ＢＵＳＹ信号は二次信号となる。したがって、Ｂ
ＵＳＹ信号はＣＰＵでのデータ読み取りのタイミングを
制御する信号としては信頼性の低いものであった。この
ため、エンコーダ出力信号の切り換わり目でＢＵＳＹ信
号が正確に出力されないと、ＣＰＵは「Ｈ」でも「Ｌ」
でもない論理不定状態の信号を読み取ることになり、Ｃ
ＰＵ動作に悪影響を与えるという問題点があった。実
際、エンコーダ関連の不具合の大半はＢＵＳＹ信号の不
良が原因となっている。
号は角度センサの出力信号を変換器側の電子回路で処理
した信号であり、角度センサの出力信号を一次信号とす
ると、ＢＵＳＹ信号は二次信号となる。したがって、Ｂ
ＵＳＹ信号はＣＰＵでのデータ読み取りのタイミングを
制御する信号としては信頼性の低いものであった。この
ため、エンコーダ出力信号の切り換わり目でＢＵＳＹ信
号が正確に出力されないと、ＣＰＵは「Ｈ」でも「Ｌ」
でもない論理不定状態の信号を読み取ることになり、Ｃ
ＰＵ動作に悪影響を与えるという問題点があった。実
際、エンコーダ関連の不具合の大半はＢＵＳＹ信号の不
良が原因となっている。
【０００５】この発明は、データの正確な読み取りを可
能とし、ＣＰＵの安定した動作を実現したエンコーダ出
力信号の読み取り方法を提供することを目的とする。
能とし、ＣＰＵの安定した動作を実現したエンコーダ出
力信号の読み取り方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、この発明に係わるエンコーダ出力信号の読み取り方
法においては、角度センサの出力信号における最下位ビ
ットの立ち上がり及び立ち下がりを検出し、前記立ち上
がり及び立ち下がり検出後の信号値を少なくとも２回読
み取り、前記少なくとも２回読み取った信号値が一致し
たときに、エンコーダ出力信号の読み取りを行うように
したことを特徴とする。
め、この発明に係わるエンコーダ出力信号の読み取り方
法においては、角度センサの出力信号における最下位ビ
ットの立ち上がり及び立ち下がりを検出し、前記立ち上
がり及び立ち下がり検出後の信号値を少なくとも２回読
み取り、前記少なくとも２回読み取った信号値が一致し
たときに、エンコーダ出力信号の読み取りを行うように
したことを特徴とする。
【０００７】
【作用】角度センサの出力信号における最下位ビットの
立ち上がり及び立ち下がりで、それぞれ２〜３回信号値
の読み取りを行い、そのうちの２回の信号値が一致した
場合は、出力信号が安定状態となったものと判定する。
そして、この安定状態と判定したタイミングでエンコー
ダ出力信号の読み取りを行うことにより、エンコーダ信
号の読み取りタイミングは確実なものとなる。
立ち上がり及び立ち下がりで、それぞれ２〜３回信号値
の読み取りを行い、そのうちの２回の信号値が一致した
場合は、出力信号が安定状態となったものと判定する。
そして、この安定状態と判定したタイミングでエンコー
ダ出力信号の読み取りを行うことにより、エンコーダ信
号の読み取りタイミングは確実なものとなる。
【０００８】
【実施例】以下、この発明に係わるエンコーダ出力信号
の読み取り方法の一実施例を図面を参照しながら説明す
る。
の読み取り方法の一実施例を図面を参照しながら説明す
る。
【０００９】図１は、この発明に係わるエンコーダ出力
信号の読み取り方法を適用した制御システムの回路構成
図である。図１において、１はレゾルバ（角度セン
サ）、２はＡ／Ｄ変換器、３はデータバスバッファ（Ｄ
ＢＢ）である。レゾルバ１から出力されたアナログ信号
は、Ａ／Ｄ変換器２でディジタル信号に変換され、１７
ビットの出力信号としてデータバスバッファ３に出力さ
れる。
信号の読み取り方法を適用した制御システムの回路構成
図である。図１において、１はレゾルバ（角度セン
サ）、２はＡ／Ｄ変換器、３はデータバスバッファ（Ｄ
ＢＢ）である。レゾルバ１から出力されたアナログ信号
は、Ａ／Ｄ変換器２でディジタル信号に変換され、１７
ビットの出力信号としてデータバスバッファ３に出力さ
れる。
【００１０】４はＭＰＵ（マイクロプロセッサユニッ
ト）であり、データバスバッファ３に保持されているデ
ータ（２４ビット）をデータバス５を通じて読み取る。
また、ＭＰＵ４はアドレスバス６、アドレスデコーダ
７、ポジティブバッファ８を通じてデータバスバッファ
３にアドレス信号を出力し、データバスバッファ３で保
持しているデータの行き先を指示する。さらに、ＭＰＵ
４はＡ／Ｄ変換器２から出力される出力信号のうち、最
下位ビット（ＬＳＢ）をモニタしており、Ａ／Ｄ変換器
２からの出力信号の立ち上がり及び立ち下がりで割り込
み（ＩＮＴ）をかけるために、最下位ビットをダイレク
トに取り込んでいる。なお、各バスの／マークにある数
字はビット数を表している。
ト）であり、データバスバッファ３に保持されているデ
ータ（２４ビット）をデータバス５を通じて読み取る。
また、ＭＰＵ４はアドレスバス６、アドレスデコーダ
７、ポジティブバッファ８を通じてデータバスバッファ
３にアドレス信号を出力し、データバスバッファ３で保
持しているデータの行き先を指示する。さらに、ＭＰＵ
４はＡ／Ｄ変換器２から出力される出力信号のうち、最
下位ビット（ＬＳＢ）をモニタしており、Ａ／Ｄ変換器
２からの出力信号の立ち上がり及び立ち下がりで割り込
み（ＩＮＴ）をかけるために、最下位ビットをダイレク
トに取り込んでいる。なお、各バスの／マークにある数
字はビット数を表している。
【００１１】図２は、Ａ／Ｄ変換器２から出力される出
力信号をＢＣＤコードで表したもので、１×１０0 〜８
×１０0 は１の桁、１×１０1 〜８×１０1 は１０の
桁、１×１０2 〜２×１０2 は１００の桁を表してい
る。このうち、１×１０0 は出力信号の最下位ビット
（ＬＳＢ）を表している。また、上段の数字はレゾルバ
の角度（下２桁）を示しており、この例では、１１１°
から１４３°までを表している。図において、太線の矢
印で示したパルスについて見てみると、立ち上がり時刻
（ｔ＝ｔ１）では１２５°であり、立ち下がり時刻（ｔ
＝ｔ２）では１２６°となる。ＭＰＵ４は、この最下位
ビットの立ち上がり時刻及び立ち下がり時刻においてモ
ニタを開始し、２〜３回読み取りを行う。すなわち、ビ
ットの立ち上がり及び立ち下がり直後は信号が安定しな
いで、モニタを開始してから一定時間後に２〜３回読み
取りを行う。そして、読み取った値のうち、少なくとも
２回の値が一致するか不一致かをチェックし、一致した
ときは信号が安定した状態になったものと判定し、デー
タの読み取りを開始する。
力信号をＢＣＤコードで表したもので、１×１０0 〜８
×１０0 は１の桁、１×１０1 〜８×１０1 は１０の
桁、１×１０2 〜２×１０2 は１００の桁を表してい
る。このうち、１×１０0 は出力信号の最下位ビット
（ＬＳＢ）を表している。また、上段の数字はレゾルバ
の角度（下２桁）を示しており、この例では、１１１°
から１４３°までを表している。図において、太線の矢
印で示したパルスについて見てみると、立ち上がり時刻
（ｔ＝ｔ１）では１２５°であり、立ち下がり時刻（ｔ
＝ｔ２）では１２６°となる。ＭＰＵ４は、この最下位
ビットの立ち上がり時刻及び立ち下がり時刻においてモ
ニタを開始し、２〜３回読み取りを行う。すなわち、ビ
ットの立ち上がり及び立ち下がり直後は信号が安定しな
いで、モニタを開始してから一定時間後に２〜３回読み
取りを行う。そして、読み取った値のうち、少なくとも
２回の値が一致するか不一致かをチェックし、一致した
ときは信号が安定した状態になったものと判定し、デー
タの読み取りを開始する。
【００１２】次に、ＭＰＵ４でデータを読み取る際の手
順について説明する。図１において、ＭＰＵ４は出力信
号の最下位ビットの立ち上がり時刻及び立ち下がり時刻
においてモニタを開始し、その立ち上がり及び立ち下が
りでラッチをかけて、最下位ビットの信号値を２〜３回
読み取る。ここで、２回の読み取りなら１回目と２回目
の信号値が一致したとき、３回読み取りなら１回目を捨
て、２回目と３回目の信号値が一致したときに出力信号
が安定状態となったものと判定する。読み取った信号値
が一致したと判定した後、ＭＰＵ４はアドレスバス６を
通じてデータバスバッファ３にアドレス信号を出力し、
データバスバッファ３に保持されているデータの読み取
りを行う。
順について説明する。図１において、ＭＰＵ４は出力信
号の最下位ビットの立ち上がり時刻及び立ち下がり時刻
においてモニタを開始し、その立ち上がり及び立ち下が
りでラッチをかけて、最下位ビットの信号値を２〜３回
読み取る。ここで、２回の読み取りなら１回目と２回目
の信号値が一致したとき、３回読み取りなら１回目を捨
て、２回目と３回目の信号値が一致したときに出力信号
が安定状態となったものと判定する。読み取った信号値
が一致したと判定した後、ＭＰＵ４はアドレスバス６を
通じてデータバスバッファ３にアドレス信号を出力し、
データバスバッファ３に保持されているデータの読み取
りを行う。
【００１３】この方法では、エンコーダ信号を読み取る
タイミングを、角度センサの出力信号から得ているた
め、従来の角度センサの出力信号を加工したＢＵＳＹ信
号により読み取りタイミングを得る方法に比べて、格段
に信頼性を向上させることができる。
タイミングを、角度センサの出力信号から得ているた
め、従来の角度センサの出力信号を加工したＢＵＳＹ信
号により読み取りタイミングを得る方法に比べて、格段
に信頼性を向上させることができる。
【００１４】
【発明の効果】以上説明したように、この発明に係わる
エンコーダ出力信号の読み取り方法においては、角度セ
ンサの出力信号における最下位ビットの立ち上がり及び
立ち下がり後の値を少なくとも２回読み取り、前記読み
取った値が一致したときにエンコーダ出力信号の読み取
りを行うようにしたため、ＢＵＳＹ信号により読み取り
タイミングを得る方法に比べて、エンコーダ信号の読み
取りタイミングを確実なものとすることができる。した
がって、データの正確な読み取りが可能となり、ＣＰＵ
の安定した動作を実現することができる。
エンコーダ出力信号の読み取り方法においては、角度セ
ンサの出力信号における最下位ビットの立ち上がり及び
立ち下がり後の値を少なくとも２回読み取り、前記読み
取った値が一致したときにエンコーダ出力信号の読み取
りを行うようにしたため、ＢＵＳＹ信号により読み取り
タイミングを得る方法に比べて、エンコーダ信号の読み
取りタイミングを確実なものとすることができる。した
がって、データの正確な読み取りが可能となり、ＣＰＵ
の安定した動作を実現することができる。
【図１】この発明に係わるエンコーダ出力信号の読み取
り方法を適用した制御システムの回路構成図。
り方法を適用した制御システムの回路構成図。
【図２】Ａ／Ｄ変換器から出力される出力信号をＢＣＤ
コードで表した場合の説明図。
コードで表した場合の説明図。
【図３】エンコーダ出力信号とＢＵＳＹ信号との関係を
示す説明図。
示す説明図。
１…レゾルバ ２…Ａ／Ｄ変換器 ３…デ−タバスバッファ ５…データバス ４…ＭＰＵ ６…アドレスバス
Claims (1)
- 【請求項１】角度センサの出力信号における最下位ビッ
トの立ち上がり及び立ち下がりを検出し、検出後の前記
最下位ビットの信号値を少なくとも２回読み取り、前記
少なくとも２回読み取った信号値が一致したときに、エ
ンコーダ出力信号の読み取りを行うようにしたことを特
徴とするエンコーダ出力信号の読み取り方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17179093A JPH0727573A (ja) | 1993-07-12 | 1993-07-12 | エンコーダ出力信号の読み取り方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17179093A JPH0727573A (ja) | 1993-07-12 | 1993-07-12 | エンコーダ出力信号の読み取り方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0727573A true JPH0727573A (ja) | 1995-01-27 |
Family
ID=15929748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17179093A Pending JPH0727573A (ja) | 1993-07-12 | 1993-07-12 | エンコーダ出力信号の読み取り方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727573A (ja) |
-
1993
- 1993-07-12 JP JP17179093A patent/JPH0727573A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476478A2 (en) | Digital pulse processing device | |
| JPH0727573A (ja) | エンコーダ出力信号の読み取り方法 | |
| US5003540A (en) | Error correction coding and decoding circuit for digitally coded information | |
| JPS5821281B2 (ja) | 演算装置 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JP2778724B2 (ja) | アナログ・マルチプレクサの故障検出装置 | |
| JP3180880B2 (ja) | アナログ−ディジタル変換装置の監視回路と監視方法 | |
| JPS6033468Y2 (ja) | デイジタル信号の入力回路 | |
| JP3544596B2 (ja) | シンクロ／デジタル変換器におけるビット飛び検出方法 | |
| JP2001306346A (ja) | 演算処理装置 | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPH0739123U (ja) | Ａｄ変換装置 | |
| SU1164691A1 (ru) | Генератор разверток дл преобразовател радиолокационного изображени | |
| JP2638014B2 (ja) | 信号検出回路 | |
| JPS63226777A (ja) | 画像デ−タ読取方式 | |
| JPH0721838B2 (ja) | 計測装置 | |
| JPH0333612A (ja) | ロータリ式入力手段の回転方向判別方法 | |
| EP0300507A2 (en) | Generator for generating a bus cycle end signal for debugging operation | |
| JPH06152421A (ja) | Ａ／ｄ変換装置 | |
| JPH06224759A (ja) | Ａ／ｄ変換ユニット | |
| JPH0553616A (ja) | 半導体装置 | |
| JPS6367208B2 (ja) | ||
| JPS61265645A (ja) | 暴走監視回路 | |
| JP2001306347A (ja) | 演算処理装置 | |
| JPS5943782B2 (ja) | 最大値検出回路装置 |